CN102033560A - 电压调节器 - Google Patents

Abstract

本发明提供电压调节器。该电压调节器能够以低消耗电流、与VDD端子(121)的电压大小无关地防止来自输出端子(122)的反向电流。通过采用以下电路结构来实现低消耗电流，即：在对电压调节器的VDD端子(121)的电压与输出端子(122)的电压进行比较的比较电路中，不使用分压电阻。

Description

电压调节器

技术领域

本发明涉及输出端子与备用电池连接的电压调节器。

背景技术

作为输出端子与备用电池112连接的现有的电压调节器，图11所示的电路是公知的(例如，参照专利文献1)。

电源电压被施加到VDD端子121与VSS端子123之间。输出端子122与备用电池112连接，因而即使VDD端子121与VSS端子123之间的电源电压变为零，也能够对输出端子122的负载113(例如RAM)持续地提供电压。

当对VDD端子121与VSS端子123之间提供了电源电压时，如果将该端子之间的电压设为VBAT1、将备用电池的电压设为VBAT2，则在通常情况下，VBAT1＞VBAT2。当对VDD端子121与VSS端子123之间提供了电源电压时，Vref电路101输出某个恒定电压(Vref)，误差放大器102对电压(R2/(R1+R2)×VOUT)与Vref之间的电压差进行放大，控制Pch(P沟道)晶体管103的栅极，由此向输出端子122输出恒定电压，其中，电压(R2/(R1+R2)×VOUT)是由电阻107(电阻值为R1)和电阻108(电阻值为R2)对输出端子122的电压(VOUT)进行分压而得到的。

比较器1105的+输入端子与由电阻1101和电阻1102对VDD端子121与VSS端子123之间的端子间电压进行分压后的电压连接，-输入端子与由电阻1103和电阻1104对输出端子122与VSS端子123之间的端子间电压进行分压后的电压连接，对VDD端子121与输出端子122的端子电压进行比较。当对VDD端子121与VSS端子123之间提供了电源电压时，由电阻1101和电阻1102分压得到的电压高于由电阻1103和电阻1104分压得到的电压，因此比较器1105的输出为“H”(高电平)，Pch晶体管105导通，Pch晶体管106截止，Pch晶体管103的衬底(NWELL，N阱)电位因Pch晶体管105的作用而变成VDD端子121的电位。

另一方面，当VDD端子121与VSS端子123之间的端子间电压低于输出端子122与VSS端子123之间的端子间电压时，比较器1105的输出为“L”(低电平)，Pch晶体管106导通，Pch晶体管105截止，Pch晶体管的衬底(NWELL)的电位因Pch晶体管106的作用而变成输出端子122的电位。

即，通过将Pch晶体管103的衬底(NWELL)的电位切换到VDD端子121侧或输出端子122侧中的电位高的一侧，由此，即使VDD端子121的电压低于输出端子122的电压，也能防止电流经由Pch晶体管103的衬底间的寄生二极管而从输出端子122流向VDD端子121。

【专利文献1】日本特开2001-51735号公报

但是，在现有的电压调节器中，存在如下课题：当VDD端子121侧的电位变成零时，备用电池的电流会流过电阻1103和1104，因此无法进行长时间的备用工作。

另外，还存在如下课题：当VDD端子121侧的电位变成零时，无法使Pch晶体管103截止而导致有反向电流流过。

发明内容

因此，本发明的目的在于，为了解决现有的这样的问题而提供一种电压调节器，在该电压调节器中，当VDD端子121侧的电位变成零时，备用电池的消耗电流小，且能够使Pch晶体管103截止来可靠地防止反向电流。

本发明通过采用以下电路结构，来削减流过分压电阻的电流，从而解决了上述问题，所述电路结构是：在对电压调节器的VDD端子121的电压与输出端子122的电压进行比较的比较电路中，不使用分压电阻。

根据上述本发明的电压调节器，能够以低消耗电流、与VDD端子121的电压大小无关地防止从输出端子122流向VDD端子121的反向电流。

附图说明

图1是本发明的第一实施例的电压调节器的电路图。

图2是示出本发明的电压调节器的第一实施例的比较电路的电路图。

图3是示出本发明的电压调节器的第二实施例的比较电路的电路图。

图4是示出本发明的电压调节器的第二实施例的比较电路的各部分的电压波形。

图5是示出本发明的电压调节器的第三实施例的比较电路的电路图。

图6是示出本发明的电压调节器的第三实施例的比较电路的各部分的电压波形。

图7是一般的电压调节器的误差放大器的电路图。

图8是P沟道型MOS晶体管的截面图。

图9是示出本发明的电压调节器的第二实施例的误差放大器的电路图。

图10是P沟道型MOS晶体管的截面图。

图11是示出现有的电压调节器的电路图。

图12是示出本发明的第二实施例的电压调节器的电路图。

图13是示出本发明的电压调节器的第三实施例的误差放大器的电路图。

图14是示出本发明的电压调节器的第四实施例的误差放大器的电路图。

附图标记

101Vref电路；102误差放大器；112备用电池；113负载；121VDD端子；122输出端子；123VSS端子；130比较电路；203恒流电路；204恒流电路；207电平转换器；222CONTX端子；223CONT端子；303恒流电路；304恒流电路；705恒流电路；721+输入端子；722-输入端子；723EOUT端子；823CONT端子；1105比较器。

具体实施方式

参照附图，对用于实施本发明的方式进行说明。

[实施例1]

图1是示出本发明的第一实施例的电压调节器的电路图。本发明的电压调节器由以下部分构成：Vref电路101、误差放大器102、比较电路130、电阻107、电阻108、Pch(P沟道)晶体管103、Pch晶体管104、Pch晶体管105、Pch晶体管106、Nch(N沟道)晶体管109、VDD端子121、VSS端子123以及输出端子122。与图11的不同之处在于，删除了比较器1105和电阻1101、1102、1103、1104，且利用比较电路130来控制Pch晶体管105、106以及追加的Pch晶体管104。

图2示出了本发明的比较电路。

比较电路130由以下部分构成：恒流电路203、恒流电路204、Pch晶体管201、Pch晶体管202、反相器205、反相器206、反相器208以及电平转换器207。

对本发明的电压调节器的连接进行说明。Vref电路的输出与误差放大器102的反相输入端子连接。误差放大器102的同相输入端子与电阻107和电阻108之间的连接点连接，误差放大器102的输出与Pch晶体管103的栅极和Pch晶体管104的源极连接。Pch晶体管103的源极与VDD端子121和Pch晶体管105的漏极连接，漏极与输出端子122和Pch晶体管106的漏极连接，背栅极(backgate)与Pch晶体管105的源极和Pch晶体管106的源极连接。Pch晶体管105的栅极与节点111连接，背栅极与Pch晶体管105的源极连接。Pch晶体管106的栅极与节点110连接，背栅极与Pch晶体管106的源极连接。Pch晶体管104的漏极与输出端子122连接，栅极与节点110连接，背栅极与误差放大器102的输出连接。电阻107的一侧与输出端子122连接，相反的一侧与电阻108连接。Nch晶体管109的栅极与节点110连接，漏极与电阻108连接，源极与VSS端子123连接。比较电路130与输出端子122、VDD端子121、VSS端子123、节点110以及节点111连接。在输出端子122上，并联连接着备用电池112和负载113。

下面，对比较电路130的连接进行说明。Pch晶体管201的栅极与Pch晶体管202的栅极、Pch晶体管201的漏极以及恒流电路203连接，源极与VDD端子121连接，背栅极与VDD端子121连接。Pch晶体管202的漏极与反相器205和恒流电路204连接，源极与输出端子122连接，背栅极与输出端子122连接。反相器205的输出与反相器206连接，输出端子122作为电源与反相器205连接。反相器206的输出与电平转换器207和CONT端子223连接，输出端子122作为电源与反相器206连接。电平转换器207的输出与反相器208连接，VDD端子121作为电源与电平转换器207连接。反相器208的输出与CONTX端子222连接，VDD端子121作为电源与反相器208连接。CONT端子223与图1的节点111连接，CONTX端子222与图1的节点110连接。

接着，对本发明的电压调节器的动作进行说明。当VDD端子121的电位高于输出端子122的电位时，Pch晶体管201的栅-源间电压高于Pch晶体管202的栅-源间电压，因此Pch晶体管202的漏极电位变为“L”电平(低电平)(VSS端子123的电位)。经由波形整形用的反相器205和206，使得与反相器206的输出连接的CONT端子223的电压成为“L”电平。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“L”电平时，反相器208的输出即CONTX端子222为VDD端子121的电平。此时，Pch晶体管105导通，Pch晶体管106截止，因此图1的Pch晶体管103的衬底(NWELL)电位为VDD端子121的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104截止。一般情况下，当电源与VDD端子121连接时，VDD端子121的电位＞输出端子122的电位。

另一方面，当电源未与VDD端子121连接时，备用电池112与输出端子122连接，因此VDD端子121的电位＜输出端子122的电位。此时，Pch晶体管201的栅-源间电压低于Pch晶体管202的栅-源间电压，因此Pch晶体管202的漏极电位为“H”电平(高电平)(输出端子122的电位)。经由波形整形用的反相器205和206，使得反相器206的输出即CONT端子223的电压成为“H”电平(输出端子122的电位)。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“H”电平(输出端子122的电位)时，反相器208的输出即CONTX端子222的电压为“L”电平(VSS端子123的电平)。此时，Pch晶体管106导通，Pch晶体管105截止，因此图1的Pch晶体管103的衬底(NWELL)电位为输出端子122的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104导通，Pch晶体管103的栅极为与输出端子122相同的电位，由此使Pch晶体管103截止。由此，即使VDD端子121的电位＜输出端子122的电位，也能够通过Pch晶体管103来防止电流从输出端子122流向VDD端子121。

接着，对图1中使用的误差放大器102进行说明。一般的误差放大器的结构如图7所示。该误差放大器由恒流电路705、Nch晶体管701和702、以及Pch晶体管703和704构成，INP721是+输入端子，INM722是-输入端子，EOUT723是输出。另外，图8示出了Pch晶体管704的截面图。在P衬底上的NWELL中，存在P型的源区和漏区。P衬底与低电位的VSS端子123连接。另外，NWELL与源极(VDD端子121)连接。

在采用图7的一般的误差放大器的情况下，当输出端子122的电位高于VDD端子121的电位时，如果使Pch晶体管104导通，则误差放大器102的输出723与输出端子122连接。此时，在图7的一般的误差放大器电路中，以晶体管704的漏极作为发射极、以晶体管704的源极作为基极、以衬底作为集电极的PNP晶体管导通，备用电池112经由Pch晶体管104进行放电。为了避免该现象，优选采用图9的结构作为误差放大器电路。

在图9的误差放大器电路102的第三实施例中，在误差放大器的输出723与Pch晶体管704之间，新添加了Pch晶体管801。Pch晶体管801的源极及NWELL与误差放大器的输出723连接，漏极与Pch晶体管704的漏极连接，栅极受图1的节点111的信号(CONT信号)的控制。图10示出了Pch晶体管704、801的截面图。该情况下，当输出端子122的电位高于VDD端子121的电位时，Pch晶体管104导通，由此误差放大器102的输出723与输出端子122连接，但节点111的信号是与输出端子122相同的电位，因此，Pch晶体管801截止，电流不会从Pch晶体管801的漏极流向Pch晶体管704的漏极。

并且，与图7的不同之处在于，在由Nch晶体管701和702构成的差动输入电路的源极侧与恒流电路705之间插入有Nch晶体管802。Nch晶体管802的漏极与Nch晶体管701和702的源极连接，源极与恒流电路705连接，栅极与图1的节点110的信号(CONTX信号)连接而受其控制。当输出端子122的电位高于VDD端子121的电位时，Pch晶体管104导通，误差放大器102的输出723与输出端子122连接，Nch晶体管702处于导通状态。进而，成为输出端子122与Nch晶体管701和702的源极电连接的状态，但由于Nch晶体管802截止，因而切断了恒流电路705的电流路径。这样，能够防止电流从输出端子122经过Nch晶体管702而流向VSS端子123。

在图9的说明中，是将Nch晶体管802插入到Nch晶体管701、702的源极与恒流电路705之间，但显然，即使将其插入到恒流电路705与VSS端子123之间，也具有相同的效果。另外，虽然是将Pch晶体管801插入到误差放大器102的输出723与Pch晶体管704之间，但显然，即使将其插入到VDD端子121与Pch晶体管704之间，也具有相同的效果。

在图9中，是以单级放大电路的误差放大器的例子进行了说明，但误差放大电路也可以是2级以上的多级放大电路。该情况下，只要如图9那样，在误差放大器的输出与VDD侧之间插入具有用于切断电流路径的功能的Pch晶体管801，在误差放大器的输出与VSS侧之间插入具有用于切断电流路径的功能的Nch晶体管802即可。

如上所述，在与图11的现有的电压调节器相比，不存在用于对VDD端子121的电位与输出端子122的电位进行比较的电阻1101、电阻1102、电阻1103、电阻1104，因此能够降低相应的消耗电流。例如，如果假设备用电池112的电压为3V、电阻1103与电阻1104之和为3MegΩ，则电阻1103和电阻1104从备用电池112消耗掉1μA的电流。但是，在图1的电压调节器中，不存在与该电阻相当的器件，不存在相应的消耗。假设图11的比较器1105的消耗电流与图2的比较电路130的消耗电流相等，均为0.5μA。此时，在图11的电压调节器中，要从备用电池112消耗掉1.5μA，与此相对，在图1的电压调节器中，仅消耗掉其1/3即0.5μA，能够大幅度地延长备用电池112的工作时间。

[实施例2]

图3示出图1的本发明的电压调节器的比较电路130的第二实施例。第二实施例的比较电路130由以下部分构成：恒流电路303、恒流电路304、Pch晶体管201、Pch晶体管301、Pch晶体管302、Pch晶体管305、反相器205、反相器206、反相器208以及电平转换器207构成。与图2的不同之处在于，与Pch晶体管202相当的部分由Pch晶体管301和Pch晶体管302这两个晶体管构成，且追加了用于实现迟滞功能的Pch晶体管305。另外，恒流电路203和恒流电路204是由栅极和源极与VSS端子123连接的N沟道耗尽型MOS晶体管来具体表示的。

下面，对比较电路130的连接进行说明。Pch晶体管201的栅极与Pch晶体管301的栅极、Pch晶体管302的栅极、Pch晶体管201的漏极以及恒流电路303连接，源极与VDD端子121连接，背栅极与VDD端子121连接。Pch晶体管302的漏极与反相器205以及恒流电路304连接，源极与Pch晶体管301的漏极以及Pch晶体管305的漏极连接，背栅极与输出端子122连接。Pch晶体管301的源极与输出端子122连接，背栅极与输出端子122连接。Pch晶体管305的栅极与反相器205的输出连接，源极与输出端子122连接，背栅极与输出端子122连接。反相器205的输出与反相器206连接，输出端子122作为电源与反相器205连接。反相器206的输出与电平转换器207以及CONT端子223连接，输出端子122作为电源与反相器206连接。电平转换器207的输出与反相器208连接，VDD端子121作为电源与电平转换器207连接。反相器208的输出与CONTX端子222连接，VDD端子121作为电源与反相器208连接。恒流电路303和恒流电路304采用N沟道耗尽型MOS晶体管，二者的栅极和源极均与VSS端子123连接，且漏极均被用作输出。CONT端子223与图1的节点111连接，CONTX端子222与图1的节点110连接。

接着，对采用了第二实施例的比较电路的电压调节器的动作进行说明。当VDD端子121的电位远高于输出端子122的电位时，Pch晶体管201的栅-源间电压也远高于Pch晶体管301、Pch晶体管302的栅-源间电压，因此，Pch晶体管302的漏极电位为“L”电平(VSS端子123的电位)。经由波形整形用的反相器205和206，使得反相器205的输出成为“H”(输出端子122的电位)，Pch晶体管305截止，反相器206的输出即CONT端子223的电压为“L”电平。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“L”电平时，反相器208的输出即CONTX端子222为VDD端子121的电平。此时，Pch晶体管105导通，Pch晶体管106截止，因此Pch晶体管103的衬底(NWELL)电位为VDD端子121的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104截止。一般情况下，当电源与VDD端子121连接时，VDD端子121的电位＞输出端子122的电位。

接着，当VDD端子121的电位降低时，Pch晶体管305截止，因此，通过Pch晶体管301与Pch晶体管302的复合晶体管以及Pch晶体管201，对VDD端子121的电压与输出端子122的电压进行比较。当VDD端子121的电位下降到比输出端子122的电压低ΔV1时，Pch晶体管201的栅-源间电压比Pch晶体管301、Pch晶体管302的栅-源间电压低ΔV1，因此Pch晶体管302的漏极电位为“H”电平(输出端子122的电位)。经由波形整形用的反相器205和206，使得反相器205的输出成为“L”电平，Pch晶体管305导通，反相器206的输出即CONT端子223的电压为“H”电平(输出端子122的电位)。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“H”电平时，反相器208的输出即CONTX端子222为“L”电平。此时，Pch晶体管106导通，Pch晶体管105截止，因此图1的Pch晶体管103的衬底(NWELL)电位成为输出端子122的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104导通，Pch晶体管103的栅极为与输出端子122相同的电位，由此使Pch晶体管103截止。

ΔV1的电压由式(1)得出。

[式1]

$\mathrm{\ΔV}1=\sqrt{\frac{2\·I}{\mathrm{\μ}\·\mathrm{Cox}}}\×(\sqrt{\frac{L6}{W6}}-\sqrt{\frac{L5}{W5}})---\left(1\right)$

这里，I是恒流电路303、304的电流值，μ是Pch晶体管201、Pch晶体管301以及Pch晶体管302的迁移率，L6是Pch晶体管301与Pch晶体管302的L长度之和，L5是Pch晶体管201的晶体管的L长度，W6是Pch晶体管301与Pch晶体管302的W长度，W5是Pch晶体管201的W长度。

接着，当VDD端子121的电位上升时，Pch晶体管305导通，通过Pch晶体管201和Pch晶体管302来对VDD端子121的电压与输出端子122的电压进行比较。当恒流电路303与304的电流值相等、且Pch晶体管201与Pch晶体管302的晶体管的种类(VTH、迁移率等)、L长度以及W长度相同时，式(1)的ΔV1为ΔV1＝0，当VDD端子121的电压与输出端子122的电压大致相等时，CONT端子223和CONTX端子222的电压发生反转。

图4示出了以横轴为时间、纵轴为电压、且将输出端子122的电压设为恒定而改变VDD端子121的电压时、CONT端子223和CONTX端子222的电压波形。当VDD端子121的电压比输出端子122的电压低ΔV1时，CONT端子223和CONTX端子222的电压发生反转，然后，使VDD端子121的电压上升，当VDD端子121的电压与输出端子122的电压相等时，CONT端子223和CONTX端子222的电压发生反转。通过这种方式，在对Pch晶体管103的衬底(NWELL)电位进行切换的VDD端子121的电压与输出端子122的电压之间附加了迟滞性。由此，即使VDD端子121的电压与输出端子122的电压接近，也不会发生误动作，能够可靠地切换Pch晶体管103的衬底(NWELL)电位。

此外，作为该ΔV1的值，当VDD端子121的电压降低时，需要将该ΔV1的值设定为寄生二极管的正向导通电压以下(约为0.6V)，使得Pch晶体管103的输出端子122与衬底之间的寄生二极管不导通。ΔV1的值通常为50mV～200mV左右。

另外，在图3中，是将Pch晶体管305与Pch晶体管301并联连接，但显然，即使将Pch晶体管305与Pch晶体管302并联连接，也具有相同的效果。另外，在实施例1中已经示出，误差放大器与实施例1相同，优选采用图9的结构。

[实施例3]

图5示出了图1的本发明的电压调节器的比较电路130的第三实施例。第三实施例的比较电路130由以下部分构成：恒流电路303、恒流电路304、Pch晶体管202、Pch晶体管501、Pch晶体管502、Pch晶体管503、反相器205、反相器206、反相器208以及电平转换器207。与图2的不同之处在于，与Pch晶体管201相当的部分由Pch晶体管501和Pch晶体管502这两个晶体管构成，并且追加了用于实现迟滞功能的Pch晶体管503。另外，与图3相同，恒流电路203和恒流电路204由栅极和源极与VSS端子123连接的N沟道耗尽型MOS晶体管来具体表示。

下面，对比较电路130的连接进行说明。Pch晶体管501的栅极与Pch晶体管202的栅极、Pch晶体管502的栅极、Pch晶体管502的漏极以及恒流电路303连接，源极与VDD端子121连接，漏极与Pch晶体管502的源极和Pch晶体管503的漏极连接，背栅极与VDD端子121连接。Pch晶体管503的栅极与电平转换器207的输出连接，源极与VDD端子121连接，背栅极与VDD端子121连接。Pch晶体管202的漏极与反相器205和恒流电路304连接，源极与输出端子122连接，背栅极与输出端子122连接。反相器205的输出与反相器206连接，输出端子122作为电源与反相器205连接。反相器206的输出与电平转换器207和CONT端子223连接，输出端子122作为电源与反相器206连接。电平转换器207的输出与反相器208连接，VDD端子121作为电源与电平转换器207连接。反相器208的输出与CONTX端子222连接，VDD端子121作为电源与反相器208连接。恒流电路303和恒流电路304采用N沟道耗尽型MOS晶体管，二者的栅极和源极均与VSS端子123连接，且漏极均被用作输出。CONT端子223与图1的节点111连接，CONTX端子222与图1的节点110连接。

下面，对采用了第三实施例的比较电路的电压调节器的动作进行说明。当VDD端子121的电位远高于输出端子122的电位时，Pch晶体管501、Pch晶体管502导通，Pch的晶体管202截止，Pch晶体管202的漏极电位为“L”电平(VSS端子123的电位)。经由波形整形用的反相器205和206，使得反相器206的输出即CONT端子223的电压成为“L”电平。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“L”电平时，反相器207的输出为“L”电平，Pch晶体管503导通，反相器208的输出即CONTX端子222为VDD端子121的电平。此时，Pch晶体管105导通，Pch晶体管106截止，因此图1的Pch晶体管103的衬底(NWELL)电位成为VDD端子121的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104截止。一般情况下，当电源与VDD端子121连接时，VDD端子121的电位＞输出端子122的电位。

接着，当VDD端子121的电位降低时，Pch晶体管503导通，因此，通过Pch晶体管502和Pch晶体管202对VDD端子121的电压与输出端子122的电压进行比较。在恒流电路303和304的电流值相等、且Pch晶体管502和Pch晶体管202的种类(VTH、迁移率等)、L长度以及W长度相同的情况下，当VDD端子121的电位降低到与输出端子122的电位大致相等的值时，Pch晶体管502截止，Pch晶体管202导通，Pch晶体管202的漏极电位变为“H”电平(输出端子122的电位)。经由波形整形用的反相器205和206，使得反相器206的输出即CONT端子223的电压成为“H”电平(输出端子122的电位)。电平转换器207将输出端子122的电平转换成VDD端子121的电平。反相器208使电平转换器207的输出电压反转。当CONT端子223的电压为“H”电平时，电平转换器207的输出为VDD端子121的电压，Pch晶体管503截止，反相器208的输出即CONTX端子222为“L”电平。此时，Pch晶体管106导通，Pch晶体管105截止，因此，Pch晶体管103的衬底(NWELL)电位为输出端子122的电位。即，VDD端子121的电位与输出端子122的电位中高的一方的电位成为Pch晶体管103的衬底(NWELL)电位。此时，Pch晶体管104导通，Pch晶体管103的栅极为与输出端子122相同的电位，由此使Pch晶体管103截止。

接着，当VDD端子121的电位上升时，Pch晶体管503截止，因此，通过Pch晶体管501与Pch晶体管502的复合晶体管、以及Pch晶体管202，对VDD端子121的电压与输出端子122的电压进行比较。当VDD端子121的电压比输出端子122的电压高ΔV2时，CONT端子223和CONTX端子222发生反转。

ΔV2的电压由式(2)得出。

[式2]

$\mathrm{\ΔV}2=\sqrt{\frac{2\·I}{\mathrm{\μ}\·\mathrm{Cox}}}\×(\sqrt{\frac{L5}{W5}}-\sqrt{\frac{L6}{W6}})---\left(2\right)$

这里，I是恒流电路303、304的电流值，μ是Pch晶体管202、Pch晶体管501以及Pch晶体管502的迁移率，L6是Pch晶体管202的L长度，L5是Pch晶体管501与Pch晶体管502的L长度之和，W6是Pch晶体管202的W长度，W5是Pch晶体管501和晶体管502的W长度。

图6示出了以横轴为时间、纵轴为电压、且将输出端子122的电压设为恒定而改变VDD端子121的电压时、CONT端子223和CONTX端子222的电压波形。当VDD端子121的电压降低而与输出端子122的电压相等时，CONT端子223和CONTX端子222的电压发生反转。然后，使VDD端子121的电压上升，当VDD端子121的电压比输出端子122的电压高ΔV2时，CONT端子223和CONTX端子222的电压发生反转。通过这种方式，在对Pch晶体管103的衬底(NWELL)电位进行切换的VDD端子121的电压与输出端子122的电压之间附加了迟滞性。由此，即使VDD端子121的电压与输出端子122的电压接近，也不会发生误动作，能够可靠地切换Pch晶体管103的衬底(NWELL)电位。

此外，作为该ΔV2的值，当VDD端子121的电压上升时，需要将该ΔV2的值设定为寄生二极管的正向导通电压以下(约为0.6V)，使得Pch晶体管103的VDD端子121与衬底之间的寄生二极管不导通。ΔV2的值通常为50mV～200mV左右。

另外，在图5中，是将Pch晶体管503与Pch晶体管501并联连接，但显然，即使将Pch晶体管503与Pch晶体管502并联连接，也具有相同的效果。另外，在实施例1中已经示出，误差放大器与实施例1相同，优选采用图9的结构。

[实施例4]

图12示出了第二实施方式的电压调节器的电路图。与图1的不同之处在于，将Pch晶体管104的背栅极与Pch晶体管103的背栅极连接，且在比较电路130的输出上追加了延迟电路1201。关于连接方式，比较电路130的输出与延迟电路1201连接，延迟电路1201的输出作为节点110和节点111而输出。

接着，对第二实施方式的电压调节器的动作进行说明。当VDD端子121的电压大于输出端子122的电压时，节点111的电压为“L”电平，节点110的电压为“H”电平，Pch晶体管105导通，Pch晶体管106截止。此时，Pch晶体管104的衬底(NWELL)电位为VDD端子121的电压，能够可靠地使Pch晶体管104截止。

延迟电路1201通过定时电路来防止节点110和111的电压同时变成“L”电平。由此，能够防止Pch晶体管105和106同时导通，进而防止电流从VDD端子121流向输出端子122或从输出端子122流向VDD端子121。

另外，对于第二实施方式的电压调节器，会产生Pch晶体管105和106同时导通的问题，因此也可以不设置延迟电路1201而使其工作。

[实施例5]

图13示出了图1的本发明的电压调节器的误差放大器电路102的第三实施例。与图9的不同之处在于，在恒流电路705下方插入了Pch晶体管803，并将其栅极与CONT端子823连接。

接着，对动作进行说明。当输出端子122的电位高于VDD端子121的电位时，Pch晶体管104导通，误差放大器102的输出723与输出端子122连接。Nch晶体管702处于导通状态，因此，成为输出端子122与Nch晶体管701和702的源极电连接的状态。并且，通过使Nch晶体管802、803截止来切断恒流电路705的电流路径，能够防止电流从输出端子122经过Nch晶体管702而流向VSS端子123。

另外，在图13中，以单级放大电路的误差放大器的例子进行了说明，但是误差放大电路也可以是2级以上的多级放大电路。在该情况下，只要如图13那样，在误差放大器的输出与VDD侧之间插入具有用于切断电流路径的功能的Pch晶体管801，在误差放大器的输出与VSS侧之间插入具有用于切断电流路径的功能的Nch晶体管802和Pch晶体管803即可。

[实施例6]

图14示出了图1的本发明的电压调节器的误差放大器电路102的第四实施例。与图13的不同之处在于，删除了Nch晶体管802、803并将CONT端子823与恒流电路705连接。

接着，对动作进行说明。当输出端子122的电位高于VDD端子121的电位时，Pch晶体管104导通，Pch晶体管801截止，误差放大器102的输出723与输出端子122连接。Nch晶体管702处于导通状态，因此，成为输出端子122与Nch晶体管701和702的源极电连接的状态。并且，通过CONT端子823的信号来使恒流电路705断开从而将电流路径切断，能够防止电流从输出端子122经过Nch晶体管702而流向VSS端子123。

另外，在图14中，以单级放大电路的误差放大器的例子进行了说明，但是误差放大电路也可以是2级以上的多级放大电路。在该情况下，只要采用通过CONT端子823的信号来使恒流电路断开的结构即可。

Claims (10)

1.一种电压调节器，其具有：

输出晶体管，其设置在电源端子与输出端子之间；

误差放大器，其控制所述输出晶体管的栅极电压，使得所述输出端子的电压恒定；

第2晶体管，其用于将所述输出晶体管的衬底与所述电源端子连接；

第3晶体管，其用于将所述输出晶体管的衬底与所述输出端子连接；以及

比较电路，其对所述电源端子与所述输出端子的电压进行比较，根据该比较结果来对所述第2晶体管与所述第3晶体管进行切换而执行控制，

所述电压调节器的特征在于，

所述比较电路具有：

第4晶体管，该第4晶体管的源极与所述电源端子连接，栅极与漏极连接，漏极与第1恒流电路连接；以及

第5晶体管，该第5晶体管的源极与所述输出端子连接，栅极与所述第4晶体管的栅极连接，漏极与第2恒流电路连接，

并且，所述比较电路根据所述第5晶体管与所述第2恒流电路之间的连接点的电压来输出所述比较结果。

2.根据权利要求1所述的电压调节器，其特征在于，

当所述电源端子的电压高于所述输出端子的电压时，所述比较电路使所述第2晶体管导通，

当所述电源端子的电压低于所述输出端子的电压时，所述比较电路使所述第3晶体管导通。

3.根据权利要求2所述的电压调节器，其特征在于，

所述比较电路具有迟滞功能。

4.根据权利要求3所述的电压调节器，其特征在于，

所述迟滞功能由以下部分来执行：

与所述第5晶体管串联连接的第6晶体管；以及

与所述第5晶体管并联连接的第7晶体管，

所述第7晶体管是由所述比较电路的输出来控制的。

5.根据权利要求3所述的电压调节器，其特征在于，

所述迟滞功能由以下部分来执行：

与所述第4晶体管串联连接的第8晶体管；以及

与所述第4晶体管并联连接的第9晶体管，

所述第9晶体管是由所述比较电路的输出来控制的。

6.根据权利要求1所述的电压调节器，其特征在于，

所述误差放大器具有：

第10晶体管，其设置在所述误差放大器的输出与所述电源端子之间，衬底与所述误差放大器的输出连接；以及

第11晶体管，其设置在所述误差放大器的输出与接地端子之间，

当所述输出端子的电压高于所述电源端子的电压时，所述第10晶体管和所述第11晶体管截止。

7.根据权利要求1所述的电压调节器，其特征在于，

所述误差放大器具有：

第10晶体管，其设置在所述误差放大器的输出与所述电源端子之间，衬底与所述误差放大器的输出连接；

第11晶体管，其设置在所述误差放大器的输出与第3恒流电路之间；以及

第12晶体管，其设置在所述第3恒流电路与接地端子之间，

当所述输出端子的电压高于所述电源端子的电压时，所述第10晶体管、所述第11晶体管以及所述第12晶体管截止。

8.根据权利要求1所述的电压调节器，其特征在于，

所述误差放大器具有：

第10晶体管，其设置在所述误差放大器的输出与所述电源端子之间，衬底与所述误差放大器的输出连接；以及

所述第3恒流电路，

当所述输出端子的电压高于所述电源端子的电压时，所述第3恒流电路断开。

9.根据权利要求1所述的电压调节器，其特征在于，

所述电压调节器具有用于将所述误差放大器的输出与所述输出端子连接的第13晶体管，所述第13晶体管的衬底与所述输出晶体管的衬底连接。

10.根据权利要求1～9中的任一项所述的电压调节器，其特征在于，

所述电压调节器具有延迟电路，该延迟电路被输入比较电路的输出，对所述第2晶体管与所述第3晶体管进行切换而执行控制，

所述延迟电路控制所述第2晶体管和所述第3晶体管，使它们不同时导通。

Images