JP2019530906A - Ｏｌｅｄ表示装置、及びその感圧タッチ駆動方法 - Google Patents

Abstract

有機発光ダイオード（ＯＬＥＤ）表示装置、及びその感圧タッチ駆動方法を提供する。該ＯＬＥＤ表示装置は、シリコン基板（３０２）と、前記シリコン基板（３０２）上に形成される画素ユニット（３００）及び磁気センサ（３０５）と、磁界発生装置（３０６）とを備える。前記磁界発生装置（３０６）は、磁気センサ（３０５）が位置する平面を貫通する磁界を前記磁気センサ（３０５）に提供するように配置される。前記磁気センサ（３０５）は、磁界の変化を検出して、前記磁界の変化を電圧差に変換して出力する。

Description

本発明の実施例は、ＯＬＥＤ表示装置、及びその感圧タッチ駆動方法に関する。

表示装置において感圧タッチを実現してより多様なタッチ操作を図るのは、業界研究及び市場開発の重点となっている。感圧タッチは、表示装置に感圧センサを集積することによって実現できる。従来、電磁誘導式のモジュール積層構造を用いた感圧センサは、矩形コイルで誘導を感知する方式を採用することが多い。しかしながら、このような矩形コイルは、磁気ペンからの強い信号を受信したり、或いは指のタッチによる弱い信号を辛うじて感知するように配置されるため、指の圧力に対する等級区分ができない。

上記問題を鑑みて、本発明の実施例は、ＯＬＥＤ表示装置においてより優れる感圧タッチ操作を実現できる有機発光ダイオード（ＯＬＥＤ）表示装置及び感圧タッチ駆動方法を提供する。

本発明の実施例は、シリコン基板と、前記シリコン基板の一側に位置する画素ユニット及び磁気センサと、前記磁気センサが位置する平面を貫通する磁界を前記磁気センサに提供するように配置された磁界発生装置と、を備える有機発光ダイオード（ＯＬＥＤ）表示装置であって、前記磁気センサが、前記磁界の変化を検出して、前記磁界の変化を電圧差に変換して出力するように配置された有機発光ダイオード表示装置を提供する。

本発明の別の実施例は、磁界方向が前記磁気センサが位置する平面を貫通する磁界を磁気センサに提供するステップと、磁気センサによって前記磁界の変化を検出するステップと、磁界の変化を電圧に変換して出力するステップと、タッチ位置と圧力値を識別するステップと、を含むＯＬＥＤ表示装置の感圧タッチ駆動方法を提供する。

本発明のさらなる別の実施例は、電気的に対称に設置された第１対の端子と第２対の端子とを備える被検出回路に用いられる、検出電圧入力サブ回路及び誘導信号出力サブ回路を備える信号検出回路であって、前記検出電圧入力サブ回路が、第１対の端子と前記第２対の端子に接続され、前記誘導信号出力サブ回路が、第１出力端子及び第２出力端子を備え、前記第１対の端子と前記第２対の端子とに接続され、異なる期間に第１検出電圧と第２検出電圧をそれぞれに出力する信号検出回路を提供する。

本発明の実施例の技術案を明確に説明するために、以下、実施例の図面を簡単に説明する。明らかなように、後述する図面は、本発明の実施例の一部に関し、本発明を限定するものではない。

本発明の実施例に係る磁気センサの模式図である。 本発明の実施例に係る磁気センサの等価回路図である。 本発明の実施例に係る表示装置のＯＬＥＤ画素ユニットの模式図である。 本発明の実施例に係るＯＬＥＤ表示装置の平面図である。 本発明の実施例に係るセンサ回路の模式図である。 本発明の実施例に係る別のセンサ回路の模式図である。 図７ａ及び図７ｂは本発明の実施例に係るさらに別のセンサ回路の模式図である。 本発明の実施例に係る第１〜第５制御信号のタイミングを示す図である。 ＯＬＥＤ画素ユニットの駆動回路の模式図を示す。

以下、本発明の実施例の図面に基づいて、本発明の実施例の技術案を明確かつ完全に説明する。勿論、説明される実施例は本発明の実施例の一部であり、すべての実施例ではない。本発明の実施例に基づいて、当業者が創造的な労働を必要とせずに想到し得るほかの実施例は、すべて本発明の保護範囲に属する。

特に定義がない限り、本開示に使用される技術用語又は科学用語は、当業者が理解する一般的な意味である。本開示で、「第１」、「第２」、及び類似する用語は、順番、数量、又は重要性を示すのではなく、異なる構成要素を区別するものに過ぎない。「備える」又は「含む」などのような用語は、該用語前に現れた素子又はデバイスが該用語後に挙げられた素子又はデバイス及びその同等物を含み、且つほかの素子又はデバイスを排除しないことを意味する。「接続」、「結合」又は「連結」などのような用語は物理的又は機械的接続に限定されず、直接か間接に関わらず電気的結合を含む。「上方」、「下方」、「左方」、「右方」等は、相対位置関係を示すものに過ぎず、説明する対象の絶対位置が変わると、該相対位置関係も変わる。

圧力検出の精度を向上させるとともに、感圧タッチ機能を有する表示装置の価格を低減させるために、本発明の実施例は、磁気センサを集積したＯＬＥＤ表示装置を提供し、且つ磁気センサの検出回路を提供する。

通常のアクティブ・マトリックスＯＬＥＤ（ＡＭＯＬＥＤ）表示デバイスは、ガラス板を基板とし、薄膜トランジスタ（ＴＦＴ）をスイッチング素子等とし、薄膜トランジスタはアモルファスシリコン、微結晶シリコン、低温多結晶シリコン、又は酸化物半導体を活性層とする。シリコン系有機発光ダイオード（ＯＬＥＤ）表示デバイスは、これらＡＭＯＬＥＤとは異なる。シリコン系ＯＬＥＤ表示デバイスは、単結晶シリコンシートを基板とし、該シリコン基板上に駆動回路、ＯＬＥＤ等のデバイスを製造することで、画素サイズが通常のＡＭＯＬＥＤ表示デバイスの１／１０に減少でき、解像度が通常のＡＭＯＬＥＤデバイスより遥かに高いため、マイクロディスプレイを実現できる。また、シリコン系ＯＬＥＤ表示デバイスは、従来の成熟したシリコン基板集積回路プロセスを採用できるため、ディスプレイスクリーン画素のアクティブアドレッシングマトリックスだけはでなく、シリコーンチップ上に例えばＳＲＡＭメモリ、Ｔ−ＣＯＮ（タイミングコントローラ）等の複数の機能を有する制御回路を実現でき、表示デバイスの外部配線を大幅に減少させ、表示デバイスの信頼性を向上させるとともに、表示デバイスの軽量化を実現できる。

図１は、本発明の一実施例に係るシリコン基板に形成された磁気センサ１００の平面模式図である。本発明の実施例に係る磁気センサ１００は、例えばシリコン系ＯＬＥＤ表示装置に集積されると、ホール効果によって表示装置に印加される圧力を測定することで、タッチ検出を実現する。ホール効果とは、磁界発生装置の磁界が金属導体や半導体中のキャリアに作用する際、横方向電圧差が生じる物理現象である。磁界発生装置は、例えば通電するコイル、及び磁気インク、磁石（自然磁石又は人工磁石）等の磁性材料である。本発明の実施例で、磁界発生装置は通電するコイルであってもよい。通常、磁界発生装置は、磁気センサの下方（例えば、ユーザーとの反対側）に設置される。本発明の実施例で、磁気センサ用の磁界発生装置の例については、後で詳細に述べる。

磁気センサ１００が磁界発生装置による磁界の作用を受ける場合、磁気センサ１００と磁界発生装置との距離ｄが変化すると（例えば、図３のように押圧される）、磁界方向に垂直な平面上において磁気センサ１００が感知する磁束も変化する。この時、ホール効果によると、磁気センサ１００には誘導電流が生成し、すなわち電圧差が発生し、該電圧差は前記ＯＬＥＤ表示装置に作用する圧力に対応する。該電圧差によって、磁気センサ１００の磁界発生装置に対する変位を決定でき、つまり該磁気センサ１００に印加される圧力を測定できる。

図１に示すように、本発明の実施例で、該磁気センサ１００はシリコン基板上に形成される。磁気センサ１００は、例えば正方形であるが、ほかの形状、例えば円形等であってもよい。該磁気センサ１００は、正方形の１本の対角線上に位置する第１端子Ｈ１及び第３端子Ｈ３を含む第１対の端子と、正方形の別の１本の対角線上に位置する第２端子Ｈ２及び第４端子Ｈ４を含む第２対の端子を備える。

上記磁気センサは、例えば、磁気センサの磁界が位置する平面に垂直な方向へ電圧Ｖ_ｄｄを印加、つまり第１端子Ｈ１と第３端子Ｈ３の間に電圧Ｖ_ｄｄを印加すると、磁界によって、運動する電子が磁界のローレンツ力を受けてオフセットされるため、第２端子Ｈ２と第４端子Ｈ４の間にホール電圧差Ｕ_Ｈが生じる。ホール効果によると、該ホール電圧差Ｕ_Ｈは、式１に示されたようになる。
Ｕ_Ｈ＝Ｒ_Ｈ（ＩＢ／ｄ）＝Ｋ_ＨＩＢ （式１）
ここで、Ｒ_Ｈはホール係数、Ｉは電流の大きさ、Ｂは電流方向に垂直な磁界の強度、ｄは該磁気センサ１００におけるホール素子の厚さ、ＩとＢはいずれもベクトルである。

上記式からわかるように、該ホール電圧差Ｕ_Ｈが磁界の強度Ｂに比例するため、出力される電圧差を算出することで磁界の変化を検出でき、更にデバイスに印加される圧力の大きさ又は変化量を取得できる。

より具体的に、図１の磁気センサ１００の等価回路は、図２に示すように、４個の抵抗器Ｒ１、Ｒ２、Ｒ３及びＲ４から構成されるウィーンブリッジを備える。図２に示すように、例えば、第１端子Ｈ１が電源Ｖ_ｄｄに接続され、第３端子Ｈ３がグラウンド（ＧＮＤ）される。図２の例で、抵抗器Ｒ１、Ｒ２、Ｒ３及びＲ４の抵抗値が同じであり、すなわちイコールアームブリッジ回路（equal arm bridge circuit）である。第２端子Ｈ２と第４端子Ｈ４のグラウンド（ＧＮＤ）に対する電位がＶ_ｄｄ／２であり、第２端子Ｈ２と第４端子Ｈ４との電位差が０である。磁気センサ１００が圧力を受けると、磁界発生装置に対して変位、すなわち磁気センサ１００を通過する磁束が変化して、第２端子Ｈ２と第４端子Ｈ４との間で誘導電流が発生してホール電位差が生じる。上記式１によると、該ホール電位の方向は、磁界方向及び電流方向の両方によって決められる。本例で、磁気センサ１００が水平に配置されるため、該磁気センサ１００が位置する平面に垂直な磁界を感知でき、図２に示すように、右下隅の原点は磁界の方向が磁気センサ１００が位置する平面に垂直に手前側に出射することを示す。通電する導線コイルで生じる磁界方向はコイル平面にほぼ垂直、すなわち該磁気センサ１００に垂直である。よって、第２端子Ｈ２と第４端子Ｈ４の間で生じた電位差、すなわち第４端子Ｈ４と第２端子Ｈ２の間の電圧差（つまり、Ｖ_ｏ＋−Ｖ_ｏ−）を検出することで、磁気センサ１００の変位を算出でき、さらに磁気センサ１００が受ける圧力を算出できる。

本発明の実施例に係る磁気センサがシリコン系ＯＬＥＤ表示装置に集積される場合、各磁気センサは、表示装置における１つ又は複数の画素ユニットのサブ画素に対応して表示装置に設置される。例えば、各磁気センサは、１つ又は複数の画素ユニットと隣接して設置され、アレイ配置における１つの繰り返し単位を構成する。以下、ＯＬＥＤ表示装置を例として、表示装置に集積された磁気センサを説明する。

図３は、本発明の一実施例に係るシリコン系ＯＬＥＤ表示装置の画素ユニット３００の断面模式図である。画素ユニット３００は、画素駆動回路、１つ又は複数の電気接続層、及びＯＬＥＤ等を備え、ＯＬＥＤは電気接続層を介して画素駆動回路に接続され、磁気センサは前記電気接続層を介して検出回路に接続される。

画素ユニット３００は、白色画素ユニットであってもよく、ほかの色の光を発光するサブ画素ユニットであってもよい。図３に示すように、該画素ユニット３００は白色画素ユニットであり、紅色、青色、及び緑色のフィルタユニット（フィルタ樹脂層）を備え、それぞれに紅色サブ画素（Ｒ）、青色サブ画素（Ｂ）、及び緑色サブ画素（Ｇ）を形成し、これらサブ画素が動作時にそれぞれに紅色光、青色光、及び緑色光を発光することで、カラー表示を実現する。白色画素ユニットは、白色光を発光するＯＬＥＤデバイスを備え、該ＯＬＥＤデバイスは順次に積層された陰極、有機発光機能層（ＥＬ）及び陽極を備える。また、ＯＬＥＤデバイスは、必要に応じて、電子輸送層、正孔輸送層、電子注入層、正孔注入層のうちの１つ又は複数の有機機能層を備えてもよい。

図３に示すように、該画素ユニット３００は、シリコン基板３０２と、該シリコン基板３０２に設置されたＰ型半導体基材３０３と、Ｐ型半導体基材３０３に形成され１つ又は複数のＭＯＳトランジスタを含む画素駆動回路３０４と、該シリコン基板３０２に位置する磁気センサ３０５と、を備える。また、例えば、磁界を発生させる磁界発生装置３０６（図３では、例えば通電コイル）をさらに備えてもよい。シリコン基板３０２は、単結晶シリコン基板であってもよく、エピタキシャル成長方法によってサファイア基板等の上に製造された単結晶シリコン層等、例えばＳＯＩ基板であってもよい。

例えば、磁界発生装置３０６は基板３０２の下方に設置されるが、本発明の実施例はそれに限らない。例えば、該磁界発生装置３０６はシリコン基板３０２内に形成されてもよい。つまり、該磁界発生装置は、シリコン基板３０２の一側に設けられてもよく、シリコン基板３０２内に形成されてもよい。該磁界発生装置の動作時に形成する磁界は、磁気センサが位置する平面を貫通する（例えば、垂直に貫通）ことで、検出可能になる。通電可能な通電コイルを除き、該磁界発生装置３０６は、例えば永久磁石材料コーティング３０（例えば磁気インクコーティング）等のような、磁界を発生可能なほかの装置又は構造を採用できる。図３に示すように、磁気センサ３０５は、画素ユニット３００のサブ画素とともにシリコン基板に集積され、画素ユニットと並列に設置される。

駆動回路３０４は、例えば、ＯＬＥＤを制御するトランジスタ３０４１、３０４２及び３０４３と、磁気センサ３０５を制御するトランジスタ３０４４とを備える。上記トランジスタ３０４１−３０４４は、スイッチング素子又は駆動素子としてのＭＯＳトランジスタ（ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタ）であってもよい。これらのトランジスタ同士は、お互いに間隔を空けて、例えば絶縁材料フィールド酸化物（ＦＯＸ）又はシャロートレンチ等の方式で絶縁される。

例えば、該磁気センサ３０５は、Ｐ型半導体基材３０３に形成された低ドープのＮ型半導体領域（例えばｎウェル）３０２１を備える。例えば、Ｐ型半導体基材３０３にリン又はほかの五価元素を注入することで、該Ｎ型半導体領域３０２１が作製される。例えば、該Ｎ型半導体領域３０２１は、該磁気センサ３０５と同様に正方形や円形等になる。該Ｎ型半導体領域３０２１の４つの頂点にｎ^＋注入を行い、第１〜第４ｎ^＋イオン注入領域を形成して、磁気センサの第１〜第４端子Ｈ１〜Ｈ４を形成する。

例えば、該実施例の一例で、ｎ^＋注入を行う前に、Ｎ型半導体領域３０２１上に１層のｐ^＋イオン浅ドープ層３０２２をさらに形成する。図１に示すように、該ｐ^＋イオン浅ドープ層３０２２は、通常にＮ型半導体領域３０２１の中心領域上に設置され、その周辺がＮ型半導体領域３０２１のほかの部分に囲まれ、前記ｐ^＋イオン浅ドープ層の面積が前記Ｎ型半導体領域の面積よりも小さい。該ｐ^＋イオン浅ドープ層３０２２は、磁気センサの平均抵抗率を増加させるとともに、磁気センサ３０５の厚さを減少させ、磁気センサ３０５の感度を更に向上させる。また、製造プロセスによると、通常に、各層の構造上に１層のシリカ層を被覆できるため、該ｐ＋イオン浅ドープ層３０２２は、さらにＮ型半導体領域とシリカ層の間で静電遮蔽層として、該磁気センサ３０５の安定性を向上させる。

図３に示すように、シリコン基板上には１つ又は複数の電気接続層が形成され、これら電気接続層は絶縁層３３０上に形成された導電性パターン（例えば、図中の金属層３２０１、３２０２等）を含み、異なる絶縁層３３０上の導電性パターンはビアホール３２０３を介して電気的に接続される。

磁気センサ３０５の作製は、ＯＬＥＤ表示装置のＭＯＳトランジスタの作製と同一の半導体製造プロセスによって行われてもよい。例えば、ＰＭＯＳトランジスタを作製する際に、まずＮ型半導体領域を作製する必要がある。ＰＭＯＳトランジスタのＮ型半導体領域を作製する同時に、磁気センサ３０５のＮ型半導体領域３０２１を作製することができる。同様に、例えば、ＰＭＯＳを作製するためにｐ＋注入を行う際、同時に、ｐ^＋イオン浅ドープ層３０２２を作製できる。また、ＭＯＳトランジスタを引き出するためにｎ^＋注入を行う際、同時に、該Ｎ型半導体領域３０２１の４つの頂点にｎ^＋イオン注入を行ってｎ^＋イオン注入領域を得て、磁気センサの４つの端点を形成できる。磁気センサ３０５の製造プロセスをＭＯＳトランジスタの製造プロセスと合わせることで、パネルの製造コストを削減できる。

磁気センサ３０５の作製プロセスは様々であり、以上の説明に限定されない。例えば、より良好な性能を図るために、別度のプロセスで磁気センサを作製してもよい。磁気センサが別度のプロセスによって作製できるため、本発明の実施例に係る磁気センサはさらにほかのタイプの表示装置、例えば、ＬＣＤ表示装置にも設置できる。当業者なら、図３に示したのは磁気センサの作製プロセスがＯＬＥＤ表示装置の作製プロセスと同一になれることを説明するための例であり、本発明の実施例に係る磁気センサをＯＬＥＤ表示装置のみへの応用に制限するのではないことを理解できる。

上記のように、磁気センサ３０５は、磁界中にある場合のみに受ける圧力を感知して、電圧に変換して出力できる。図３の実施例で、磁界発生装置であるコイル３０６は磁気センサ１００の一側に設置される。例えば、該コイル３０６は基板３０２の下方に設置される。コイルと表示装置との関係をよりよく説明するために、図４は本発明の実施例に係る図３に示された画素ユニット３００（磁気センサを含む）を複数備えたＯＬＥＤ表示装置４００の平面図を示す。図４に示すように、ＯＬＥＤ表示装置４００は、図３に示された実施例のＯＬＥＤ画素ユニットを複数備え、これらの画素ユニットはアレイ状に配列され、複数の磁気センサ４０１は複数の画素ユニットと並列に設置される。たが、本発明の実施例は、図４に示す場合よりも少ない又は多い磁気センサ４０１を備えてもよい。

ＯＬＥＤ表示装置４００は、少なくとも１つのコイルを磁界発生装置として備える。図４に示す例で、例えば、該少なくとも１つのコイルは矩形コイルである。例えば、該例で、該矩形コイルは第１層において第１方向（例えば横方向）に延伸する第１コイル４０２、及び第２層において第２方向（例えば縦方向）に延伸する第２コイル４０３を含み、第１方向と第２方向が交差し、例えばお互いに直交する。第１コイル４０２と第２コイル４０３が相互に交差して（且つ絶縁して）、交差領域で１つの矩形領域を画定する。矩形領域ごとが磁気センサに対応し、例えば１つ又は複数の画素ユニット、及び１つ又は複数の磁気センサをカバーする。図４に示された矩形領域４０４は、４個の画素ユニットを備える。当業者なら、図４の例が例示的なものであり、矩形領域が含む画素ユニットは設計の必要に応じて増減できることを理解できるべきである。このような構成で、１つ又は複数の第１層コイル４０２、及び１つ又は複数の第２層コイル４０３に通電することで、特定の領域に磁界を印加できる。例えば、コイルＬ１とコイルＣ５を選んで電流を印加することによって、右上隅の矩形領域４０４のみに磁界を印加できる。また、例えば、コイルＬ４とコイルＣ４−Ｃ５を選んで電流を印加することによって、右下隅の矩形領域４０５のみに磁界を印加できる。また、上記矩形コイルは、検出時のみに通電して、特定の領域において圧力を検出できるとともに、消費電力をできるだけ低減させるようにしてもよい。また、コイルの位置を特定することで、表示装置への圧力の印加位置を測定してタッチ位置の検出できる。

当業者なら、本発明の実施例に係る矩形コイルが十分に強い磁界を提供できれば、横方向に設置されたコイル又は縦方向に設置されるコイルのみを含んでもよく、さらにほかの任意の形状の磁界発生装置を用いてもよいと理解できるべきである。

表示装置が受ける圧力の位置及びその大きさを検出するために、磁気センサをサブ画素として表示装置全体に均等に配置してもよい。図２に示すように、各磁気センサの第２端子Ｈ２と第４端子Ｈ４の間で生じる電位差を検出することで、磁界発生装置に対する磁気センサの変位を取得できる。従って、第２端子Ｈ２と第４端子Ｈ４を信号検出回路に接続して検出を行う必要がある。

図５は、本発明の一実施例に係る、ＯＬＥＤ表示装置のセンサ回路５００の模式図である。該センサ回路５００は、磁気センサ５０１及び信号検出回路５０２を備える。磁気センサ５０１は、第１端子Ｈ１、第２端子Ｈ２、第３端子Ｈ３、及び第４端子Ｈ４を備える。信号検出回路５０２は、電源端子（Ｖ_ｄｄ）、接地端子（ＧＮＤ）、第１信号検出端子、及び第２信号検出端子を備える。図５に示すように、磁気センサ５０１の第１端子Ｈ１が電源端子に接続され、磁気センサ５０１の第３端子Ｈ３が接地端子（ＧＮＤ）に接続される。磁気センサ５０１の第２端子Ｈ２と第４端子Ｈ４は、それぞれに信号検出回路５０２の第１信号検出端子と第２信号検出端子に接続され増幅されて、増幅後の信号を出力する。例えば、該信号検出回路５０２は例えば演算増幅器を備え、演算増幅器の非反転入力端子（＋）が第２２０信号検出端子に接続され、演算増幅器の反転入力端子（−）が第１信号検出端子に接続され、演算増幅器の出力端子（Ｖｏｕｔ）が増幅後の電圧信号を出力する。該演算増幅器には抵抗器Ｒ４、Ｒ５、Ｒ６及びＲ７が対応して設置され、抵抗器Ｒ４が第１信号検出端子と演算増幅器の反転入力端子を接続し、抵抗器Ｒ５が第２信号検出端子と演算増幅器の非反転入力端子を接続する。抵抗器Ｒ７は、参照電圧と演算増幅器の非反転入力端子に接続する。抵抗器Ｒ６は演算増幅器の反転入力端子と出力端子に接続する。

磁気センサ５０１の第２端子Ｈ２と第４端子Ｈ４は、電気接続層（金属層）によって検出回路５０２（例えば、図３に示されたトランジスタ３０３４等を備える）まで引き出される。図３に示すように、磁気センサは、ＯＬＥＤ画素ユニット用の画素駆動回路とともに、少なくとも部分的に同一層に形成される。図５の例で、信号検出回路５０２は、演算増幅器を含んで差動増幅器回路を構成する。信号検出回路５０２により増幅された信号は、さらに周辺回路によって読み取られ、磁気センサ５０１を通過する磁界の変化を検出し、更に磁気センサ５０１が受ける圧力の位置及びその大きさを算出して表示する。

図６は、本発明の別の実施例に係るＯＬＥＤ表示装置のセンサ回路６００の模式図である。センサ回路６００は、磁気センサ６０１、信号検出回路６０２、及び電源スイッチング素子６０３を備える。例えば、該電源スイッチング素子６０３は、ＰＭＯＳトランジスタである。図５の実施例に対して、磁気センサ６０１の第１端子Ｈ１は、電源スイッチング素子６０３を介して電源端子Ｖ_ｄｄに接続されている。該電源スイッチング素子６０３の制御端子は制御ラインに接続される。ＯＬＥＤ表示装置は、複数のゲートライン及び複数のデータラインとともに、複数の電源ラインをさらに含み、これらゲートラインはゲート駆動回路（例えばゲートドライバ又はゲート駆動チップ）に接続され、これらデータラインはデータ駆動回路に接続され、これら電源ラインは電源に接続され画素ユニットに電力を供給する。例えば、ゲートラインとデータラインとが互いに交差してサブ画素ユニットを画定する。該電源スイッチング素子６０３の制御端子に接続される制御ラインは、例えばゲートラインのうちの１つであり、ゲートラインはゲート駆動回路に接続されるため、ゲート駆動信号を印加できる。該電源スイッチング素子６０３の制御ラインがゲートラインのうちの１つ又はゲート駆動回路によって制御されると、例えば、制御ラインに印加されるゲート信号が高レベルである時に、圧力の検出を行う。該例で、画素ユニットと磁気センサはゲートライン及びゲート信号を共有できるため、製造プロセスが簡単で、感圧タッチ駆動方法も簡単になり、コストが削減できる。

図９は、ＯＬＥＤ画素ユニットの駆動回路の模式図である。図９に示すように、該ＯＬＥＤ画素ユニットの駆動回路は、２つのトランジスタＴ１、Ｔ２、及び１つの蓄電コンデンサＣｓを備える。トランジスタＴ１の制御端子は、ゲートラインに接続され（すなわち、選択電圧Ｖｓｅｌが印加され）、トランジスタＴ１の第１端子はデータラインに接続されてグレースケールデータ電圧が印加され、トランジスタＴ１の第２端子は蓄電コンデンサＣｓの第１端子に接続される。トランジスタＴ２の制御端子はトランジスタＴ１の第２端子と蓄電コンデンサＣｓの第１端子に接続され、トランジスタＴ２の第１端子はＯＬＥＤデバイスに接続され、トランジスタＴ２の第２端子は蓄電コンデンサＣｓの第２端子に接続され且つグランドされる。ＯＬＥＤデバイスは、一端が電源ラインを介して電源に接続され、他端がトランジスタＴ２の第１端子に接続される。当業者なら、本発明の実施例が図９に示されたＯＬＥＤ画素ユニットの駆動回路に限定されず、任意の公知のＯＬＥＤ画素ユニットの駆動回路を使用でき、例えばより多いトランジスタ及び／又はコンデンサ等を使用してもよい。

図５及び図６に示される実施例のセンサ回路は、表示装置に印加される圧力をサンプリングし、増幅して出力することで、圧力の大きさ又は変化量等を検出できる。しかし、センサ（例えば、本発明の実施例に係る磁気センサ）の動作中に、オフセット電圧が存在する可能性がある。オフセット電圧は、通常に、材料の異方性、不純物の拡散の不均一性、幾何構造の非対称性等の製造プロセス要素に起因する。したがって、図５及び図６に示されたセンサ回路は、検出電圧を増幅すると同時に、そのうちに含まれているオフセット電圧成分も増幅してしまい、このような検出電圧によって圧力検知の精度が低くなる。従って、検出電圧中のオフセット電圧成分を除去する必要がある。

例えば、オフセット電圧を除去するために、本発明の実施例において、２つの完全に同じ磁気センサを製造し、これら２つの磁気センサの出力信号を同時に検出してから、例えば２つの出力信号を平均して補償を行う手法が考えられる。しかし、プロセスの観点から見ると、２つの完全に同じ磁気センサを製造することが難しく、且つ画素ユニット内に２つの磁気センサを設置するスペースがない。そのため、本発明の実施例は、ＯＬＥＤ表示装置内に１つの磁気センサのみを提供するだけでオフセット電圧を除去する技術手段を提供する。

図７ａは本発明の一実施例に係るセンサ回路の模式図、図７ｂは図７ａに示された実施例にオフセット電圧解消回路が追加された模式図である。図７及び図７ｂの例で、検出電圧を入力するチャネルを交互に変更することで、磁気センサで検出された検出信号を、対称的な２対のポートから周期的かつ交互に出力して、検出電圧中の誘導電圧成分とオフセット電圧成分の極性を利用してオフセット電圧成分を補償する。

以下、本発明の一実施例に係るＯＬＥＤ表示装置のセンサ回路７００の構造及び感圧タッチ駆動方法を具体的に説明する。

図７ａに示すように、該実施例の一例として、センサ回路７００は、センサ７０１と、該センサ７０１に接続された信号検出回路７０２とを備える。図７ｂに示すように、該実施例の別の一例として、図７ａに示されるセンサ回路７００にさらにオフセット電圧解消回路７０３が追加されている。オフセット電圧解消回路７０３は、信号検出回路７０２からの信号に増幅とオフセット電圧除去を行う。

図７ａに示すように、センサ回路７００は、センサ７０１及び信号検出回路７０２を備える。本例では、例えばセンサ７０１は本発明の実施例でシリコン基板上に形成された磁気センサであるが、ほかのタイプのセンサであってもよい。

図７ａに示すように、該信号検出回路７０２は、検出電圧入力サブ回路７０２１及び誘導信号出力サブ回路７０２２を備える。上記のように、センサ７０１は、第１対の端子（Ｈ１、Ｈ３）、及び第２対の端子（Ｈ２、Ｈ４）を備える。検出電圧入力サブ回路７０２１は、第１期間Ｐ１に第１対の端子に接続され、第２期間Ｐ２に第２対の端子に接続されるように配置される。第１期間Ｐ１と第２期間Ｐ２との関係は、例えば図８に示されている。誘導信号出力サブ回路７０２２は、第１出力端子７０２３及び第２出力端子７０２４を備え、第１期間Ｐ１に第１及び第２出力端子をそれぞれセンサ７０１の第２対の端子に接続させ第１検出電圧を出力し、第２期間Ｐ２に第１及び第２出力端子をそれぞれにセンサ７０１の第１対の端子に接続させ第２検出電圧を出力し、第１期間Ｐ１と第２期間Ｐ２は異なる期間である。

一部の実施例で、検出電圧入力サブ回路７０２１は、センサ７０１の第１端子Ｈ１、第２端子Ｈ２、第３端子Ｈ３、及び第４端子Ｈ４にそれぞれに接続される第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２、第３スイッチング素子Ｍ３、及び第４スイッチング素子Ｍ４を備えてもよい。誘導信号出力サブ回路７０２２は、第５スイッチング素子Ｔ１、第６スイッチング素子Ｔ２、第７スイッチング素子Ｔ３、及び第８スイッチング素子Ｔ４を備えてもよい。

図７ａの例で、センサ７０１は、正方形の磁気センサである。従って、第１端子Ｈ１、第２端子Ｈ２、第３端子Ｈ３、及び第４端子Ｈ４は、構造的に実質に同じ端子である。

以下、検出電圧入力サブ回路７０２１における第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２、第３スイッチング素子Ｍ３、及び第４スイッチング素子Ｍ４の例に対して説明する。

第１スイッチング素子Ｍ１は、一端が電源電圧Ｖ_ｄｄに結合され、他端がセンサ７０１の第１端子Ｈ１に結合され、制御端子がタイミングコントローラ（図示せず）に接続され第２制御信号ＣＫ２に基づいて導通又は遮断される。図６ａの例で、第１スイッチング素子Ｍ１は、ＰＭＯＳトランジスタであり、第２制御信号ＣＫ２が低レベルである時に導通される。

第２スイッチング素子Ｍ２は、一端が電源電圧Ｖｄｄに結合され、他端がセンサ７０１の第２端子Ｈ２に結合され、制御端子がタイミングコントローラに接続され第１制御信号ＣＫ１に基づいて導通又は遮断される。図６ａの例で、第２スイッチング素子Ｍ２は、ＰＭＯＳトランジスタであり、第２制御信号ＣＫ２が低レベルである時に導通される。ここで、電源電圧Ｖ_ｄｄは必要に応じて設定できる。

第３スイッチング素子Ｍ３は、一端がグラウンドに結合され、他端がセンサ７０１の第３端子Ｈ３に結合され、制御端子がタイミングコントローラに接続され第２制御信号ＣＫ２に基づいて導通又は遮断される。図６ａの例で、第３スイッチング素子Ｍ３は、ＮＭＯＳトランジスタであり、第２制御信号ＣＫ２の反転信号が高レベルである時に導通される。

第４スイッチング素子Ｍ４は、一端がグラウンドに結合され、他端がセンサ７０１の第４端子Ｈ４に結合され、制御端子がタイミングコントローラに接続され第１制御信号ＣＫ１に基づいて導通又は遮断される。図６ａの例で、第４スイッチング素子Ｍ４は、ＮＭＯＳトランジスタであり、第１制御信号ＣＫ１の反転信号が高レベルである時に導通される。

以下、誘導信号出力サブ回路７０２２における第５スイッチング素子Ｔ１、第６スイッチング素子Ｔ２、第７スイッチング素子Ｔ３、及び第８スイッチング素子Ｔ４の例に対して説明する。

第５スイッチング素子Ｔ１は、一端がセンサ７０１の第１端子Ｈ１に結合され、他端が第１出力端子７０２３に結合され、制御端子がタイミングコントローラ（図示せず）に接続され第１制御信号ＣＫ１に基づいて導通又は遮断される。

第６スイッチング素子Ｔ２は、一端がセンサ７０１の第２端子Ｈ２に結合され、他端が第１出力端子７０２３に結合され、制御端子がタイミングコントローラに接続され第２制御信号ＣＫ２に基づいて導通又は遮断される。

第７スイッチング素子Ｔ３は、一端が第３端子Ｈ３に結合され、他端が第２出力端子７０２４に結合され、制御端子がタイミングコントローラに接続され第１制御信号ＣＫ１に基づいて導通又は遮断される。

第８スイッチング素子Ｔ４は、一端が第４端子Ｈ４に結合され、他端が第２出力端子７０２４に結合され、制御端子がタイミングコントローラに接続され第２制御信号ＣＫ２に基づいて導通又は遮断される。

図７ａで、例えば、第５スイッチング素子Ｔ１と第７スイッチング素子Ｔ３は、第１制御信号ＣＫ１が低レベルなると導通し、第６スイッチング素子Ｔ２と第８スイッチング素子Ｔ４１０は、第２制御信号ＣＫ２が低レベルになると導通する。例えば、上記第５〜第８スイッチング素子は伝送ゲートであるが、本発明の実施例は上記スイッチング素子の具体的なタイプに対して限定しない。

第１制御信号ＣＫ１と第２制御信号ＣＫ２とのレベル関係、及びタイミング関係の例は図８に示されている。図８で、好適な一形態として、第１制御信号ＣＫ１と第２制御信号ＣＫ２とは、周波数が同一になるものの、互いに反転信号である。すなわち、第１制御信号ＣＫ１が高レベルである時、第２制御信号ＣＫ２は低レベルである。従って、第１制御信号ＣＫ１が高レベル、第２制御信号ＣＫ２が低レベルである第１期間Ｐ１において、検出電圧入力サブ回路７０２１が第１期間Ｐ１にセンサ７０１の第１対の端子（Ｈ１、Ｈ３）に接続されるとともに、誘導信号出力サブ回路７０２２が第２対の端子（Ｈ２、Ｈ４）に接続されて、該第１期間Ｐ１に第１検出電圧を出力する。第１制御信号ＣＫ１が低レベル、第２制御信号ＣＫ２が高レベルである第２期間Ｐ２において、検出電圧入力サブ回路７０２１が第２期間Ｐ２にセンサの第２対の端子に接続されるとともに、誘導信号出力サブ回路７０２２が第１対の端子に接続されて、該第２期間Ｐ２に第２検出電圧を出力する。

第１制御信号ＣＫ１と第２制御信号ＣＫ２のタイミングを設定することで、信号検出回路７０２はセンサ７０１の第１対、第２対の端子に交互に検出電圧を印加し、誘導信号出力サブ回路７０２２はセンサ７０１の第２対、第１対の端子から第１検出電圧と第２検出電圧を交互に読み取り、第１期間Ｐ１に該第１検出電圧を出力し、第２期間Ｐ２に該第２検出電圧を出力する。該第１検出電圧は誘導電圧成分及びオフセット電圧成分を含み、第２検出電圧は誘導電圧成分及びオフセット電圧成分を含み、第１検出電圧の誘導電圧成分と第２検出電圧の誘導電圧成分とはその極性が反対であるが、両方のオフセット電圧成分が非反転である。当業者なら、第１制御信号ＣＫ１と第２制御信号ＣＫ２のタイミング関係、及びレベル関係等が図８に示される例に限定されず、センサ７０１から第１検出電圧と第２検出電圧を交互に読み取って出力できればよいことを理解できるべきである。

信号検出回路７０２によって検出された第１検出電圧と第２検出電圧は、オフセット電圧解消回路７０３に入力される。図７ｂに示すように、該オフセット電圧解消回路７０３は、第１入力端子Ｖｉ１、第２入力端子Ｖｉ２、増幅サブ回路７０３１、選択サブ回路７０３２、第１コンデンサＣ１、第２コンデンサＣ２、及び出力サブ回路７０３３を備える。誘導信号出力サブ回路７０２２の第１出力端子７０２３と第２出力端子７０２４は、オフセット電圧解消回路７０３の第１入力端子Ｖｉ１、第２入力端子Ｖｉ２にそれぞれに接続される。

増幅サブ回路７０３１は、第１検出電圧を増幅して第１増幅電圧として出力し、第２検出電圧を反転増幅して第２増幅電圧として出力する。

図７ｂの例で、増幅サブ回路７０３１は、第１段増幅サブ回路７０３１ａと、第２段増幅サブ回路７０３１ｂと、それらの間に設置された制御回路７０３１ｃとを備える。第１段増幅サブ回路７０３１ａは、第１演算増幅器Ａ１及び第２演算増幅器Ａ２を備える。制御回路７０３１ｃは４個のスイッチング素子（すなわち、第９〜第１２スイッチング素子）を備え、図７ｂでそれぞれにＴ５、Ｔ６、Ｔ７、及びＴ８と標記されている。第２段増幅サブ回路は、第３演算増幅器Ａ３を備える。

第１演算増幅器Ａ１の非反転入力端子（＋）が信号検出回路７０２の第１出力端子７０２３に接続され、第１演算増幅器Ａ１の出力端子が第９スイッチング素子Ｔ５の第１端子と第１０スイッチング素子Ｔ６の第１端子に接続される。第２演算増幅器Ａ２の非反転入力端子（＋）が信号検出回路７０２の第２出力端子７０２４に接続され、第２演算増幅器Ａ２の出力端子が第１１スイッチング素子Ｔ７の第１端子と第１２スイッチング素子Ｔ８の第１端子に接続される。第１演算増幅器Ａ１の反転入力端子（−）と第２演算増幅器Ａ２の反転入力端子（−）は相互に、例えば抵抗器Ｒ１を介して接続される。

また、図７ｂで、抵抗器Ｒ２は、一端が第１演算増幅器Ａ１の反転入力端子（−）に接続され、他端が第１演算増幅器Ａ１の出力端子に接続されさらに第９スイッチング素子Ｔ５の第１端子と第１０スイッチング素子Ｔ６の第１端子に接続される。抵抗器Ｒ３は、一端が第２演算増幅器Ａ２の反転入力端子（−）に接続され、他端が第２演算増幅器Ａ２の出力端子に接続されさらに第１１スイッチング素子Ｔ７の第１端子と第１２スイッチング素子Ｔ８の第１端子に接続される。第９スイッチング素子Ｔ５の第２端子と第１２スイッチング素子Ｔ８の第２端子は、抵抗器Ｒ５を介して第３演算増幅器Ａ３の非反転入力端子（＋）に接続される。第１０スイッチング素子Ｔ６の第２端子と第１１スイッチング素子Ｔ７の第２端子は、抵抗器Ｒ４を介して第３演算増幅器Ａ３の反転入力端子（−）に接続される。第３演算増幅器Ａ３の出力は、選択サブ回路７０３２の入力端子に接続される。

第９スイッチング素子Ｔ５〜第１２スイッチング素子Ｔ３の制御端子は、それぞれにタイミング制御コントローラ（図示せず）に接続される。動作中において、例えば、第９スイッチング素子Ｔ５と第１１スイッチング素子Ｔ７には第３制御信号ＣＫ３が印加されて第３期間Ｐ３に導通され、例えば、第１０スイッチング素子Ｔ６と第１２スイッチング素子Ｔ８には第４制御信号ＣＫ４が印加されて第４期間Ｐ４に導通される。

従って、第１検出電圧と第２検出電圧は、第１段増幅サブ回路における第１演算増幅器Ａ１と第２演算増幅器Ａ２によってそれぞれに増幅される。増幅後の第１検出電圧と第２検出電圧は、それぞれに第２段増幅サブ回路（例えば、第３演算増幅器Ａ３）の非反転入力端子と反転入力端子に接続され、それぞれに第１増幅電圧と第２増幅電圧を出力する。

当業者なら、増幅能力が十分であると、増幅サブ回路７０３１は、第１段増幅サブ回路を設置することなく、第２段増幅サブ回路（例えば、第３演算増幅器Ａ３）のみを備えてよいことを理解できるべきである。第１検出電圧を非反転増幅して第１増幅電圧として出力し、第２検出電圧を反転増幅して第２増幅電圧として出力することができれば、任意の増幅サブ回路を増幅サブ回路７０３１として用いてよい。

該選択サブ回路７０３２は、第１３スイッチング素子Ｔ９及び第１４スイッチング素子Ｔ１０を備える。スイッチング素子Ｔ９とＴ１０の出力端子（すなわち、選択サブ回路７０３２の出力端子）は、それぞれに第２コンデンサＣ１の第２端子と第１コンデンサＣ２の第２端子に接続され、スイッチング素子Ｔ９とＴ１０の入力端子はいずれも増幅サブ回路７０３１の出力端子に接続され、スイッチング素子Ｔ９とＴ１０の制御端子はいずれもタイミングコントローラに接続される。第１コンデンサＣ１の第１端子と第２コンデンサＣ２の第１端子はいずれもグラウンドに接続されることで、相互に接続される。演算増幅器の特性によって、非反転入力端子に入力される信号は非反転増幅され、反転入力端子に入力される信号は反転増幅される。

取得した第１増幅電圧と第２増幅電圧をそれぞれに第１コンデンサＣ１と第２コンデンサＣ２に貯蔵するために、選択サブ回路７０３２は、第３制御信号ＣＫ３に基づいて第３期間Ｐ３に導通して第１増幅電圧を第２コンデンサＣ２に貯蔵し、第４制御信号ＣＫ４に基づいて第４期間Ｐ４に導通して第２増幅電圧の反転電圧を第１コンデンサＣ１に貯蔵する。例えば、図６ｂ及び図７に示すように、第３期間Ｐ３において、第３制御信号ＣＫ３が低レベルであり、第３制御信号ＣＫ３に応じてスイッチング素子Ｔ９が導通して（例えば、スイッチング素子Ｔ９は第３制御信号ＣＫ３が制御ゲートに接続されたＰＭＯＳトランジスタである）、第１増幅電圧が第３期間Ｐ３（すなわち、第３制御信号ＣＫ３が低レベルである）に第２コンデンサＣ２に貯蔵される。同様に、第４期間Ｐ４において、第４制御信号ＣＫ４が低レベルであり、第４制御信号ＣＫ４に応じてスイッチング素子Ｔ１０が導通して（例えば、スイッチング素子Ｔ１０は伝送ゲートである）、第２増幅電圧が第４期間Ｐ４に（すなわち、第４制御信号ＣＫ４が低レベルである）第２コンデンサＣ２に貯蔵される。

上記のように、第１検出電圧は誘導電圧成分及びオフセット電圧成分を含み、第２検出電圧は誘導電圧成分及びオフセット電圧成分を含み、第１検出電圧の誘導電圧成分と第２検出電圧の誘導電圧成分は、その極性が反対であるが、両方のオフセット電圧成分は非反転である。第１増幅電圧が第１検出電圧の反転増幅信号であり、第２増幅電圧が第２検出電圧の非反転増幅信号であるため、第１増幅電圧と第２増幅電圧は反する誘導電圧成分及び同じオフセット電圧成分を有する。

従って、第１コンデンサＣ１の第１端子が第２コンデンサＣ２の第１端子に接続される時、第１増幅電圧と第２増幅電圧が反する誘導電圧成分及び同じオフセット電圧成分を有するため、コンデンサＣ１とコンデンサＣ２が電力を再配分すると、オフセット電圧がちょうど除去され、第１検出電圧の誘導電圧成分及び第２検出電圧の誘導電圧成分のみを保留して、オフセット電圧を除去した正確な誘導電圧成分を得る。

従って、出力サブ回路７０３３は、第１５スイッチング素子Ｔ１１及び第１６スイッチング素子Ｔ１２を備えてもよい。第１コンデンサＣ１の一端がさらに第１６スイッチング素子Ｔ１２に接続され、第２コンデンサＣ２の一端がさらに第１５スイッチング素子Ｔ１１に接続され、第１５スイッチング素子Ｔ１１と第１６スイッチング素子Ｔ１２との出力端子が相互に接続され、且つ第１５スイッチング素子Ｔ１１と第１６スイッチング素子Ｔ１２との制御端子がタイミングコントローラに接続される。例えば、出力サブ回路７０３３は、第５制御信号ＣＫ５に基づいて、第５期間Ｐ５に第１コンデンサＣ１の第１端子と第２コンデンサＣ２の第１端子を接続する。つまり、第５期間Ｐ５において、第１コンデンサＣ１と第２コンデンサＣ２とが出力サブ回路７０３３を介して並列接続され、第１コンデンサＣ１と第２コンデンサＣ２で振幅が同じで極性が反するオフセット電圧成分が相殺される。

上記第１〜第５制御信号のタイミング関係は、例えば図８に示されている。図８からわかるように、センサ回路の効率を向上させるために、第３期間Ｐ３〜第５期間Ｐ５は、次の周期における第１期間Ｐ１及び第２期間Ｐ２と部分的に重なっている。たが、当業者なら、第３期間Ｐ３〜第５期間Ｐ５が次の周期における第１期間Ｐ１及び第２期間Ｐ２と重ならなくてもよいことを理解できるべきである。

上記のように、第１コンデンサＣ１と第２コンデンサＣ２を設定することで、異なる期間に検出信号を伝送し、非反転・反転増幅を行うことで、１つのセンサだけでセンサ固有のオフセット電圧を除去する。

電力を節約し信号クロストークを回避するために、表示装置の操作は、表示段階及び圧力検出段階に分けられる。表示段階において、表示装置は画面表示操作を行い（例えば順次走査又は飛越走査）、磁界を発生させる磁界発生装置（本発明の実施例で金属コイル）に通電せず、センサ及びセンサの信号検出回路も動作しない。圧力検出段階において、表示装置が画面表示操作を行わず、磁界発生装置に通電し、センサ及びセンサの信号検出回路が動作する。

従って、本発明の実施例に係る磁気センサは、表示装置内部からの磁界の微細な変化を検出でき、該磁界の微細な変化に基づいて磁気センサが受ける圧力を検出できる。それに加えて、本発明の実施例に係る磁気センサは、さらに表示装置外部からの磁界、例えば磁気ペンを検出できる。例えば、外部からの磁界、例えば表示装置１０での基板と対向する他側からの磁界を一層よく検出するために、レーザーアブレーションによって磁気センサの上方に位置する陰極層を切り開いてウィンドウを形成したり、又は磁気センサの真上の領域内に陰極層を形成しない。

本発明の一実施例は、さらに、センサと、前記センサに接続される信号検出回路とを備えるセンサ回路を提供する。前記センサは第１対の端子及び第２対の端子を備え、前記第１対の端子と前記第２対の端子とが電気的に対称であり、例えば第１対の端子が入力信号を受信し、第２対の端子が誘導信号を出力したり、又は第２対の端子は入力信号を受信し、第１対の端子は誘導信号を出力し、前記第１対の端子が第１端子及び第３端子を含み、前記第２対の端子が第２端子及び第４端子を含む。前記信号検出回路は、検出電圧入力サブ回路と、誘導信号出力サブ回路とを備える。前記検出電圧入力サブ回路は、第１期間に前記第１対の端子に接続され、第２期間に前記第２対の端子に接続される。前記誘導信号出力サブ回路は、第１出力端子と第２出力端子とを備え、第１期間に前記第１、第２出力端子をそれぞれに前記第２対の端子に接続させ第１検出電圧を出力し、第２期間に前記第１、第２出力端子をそれぞれに前記第１対の端子に接続させ第２検出電圧を出力し、前記第１期間と前記第２期間が異なる期間である。

前記センサ回路の一例として、前記第２対の端子が出力する第１検出電圧中の誘導電圧成分と前記第１対の端子が出力する第２検出電圧中の誘導電圧成分とは、その極性が反対である。

前記センサ回路の一例として、前記センサは磁気センサである。

前記センサ回路の一例として、前記検出電圧入力サブ回路は第１〜第４スイッチング素子を備える。前記第１スイッチング素子は、一端が電源電圧に結合され、他端が前記第１端子に結合され、前記第２期間に導通する。前記第２スイッチング素子は、一端が前記電源電圧に結合され、他端が前記第２端子に結合され、前記第１期間に導通する。前記第３スイッチング素子は、一端がグラウンドに結合され、他端が前記第３端子に結合され、前記第２期間に導通する。第４スイッチング素子は、一端がグラウンドに結合され、他端が前記第４端子に結合され、前記第１期間に導通する。

前記センサ回路の一例として、前記誘導信号出力サブ回路は、さらに第５〜第８スイッチング素子を備える。前記第５スイッチング素子は、一端が前記第１端子に結合され、他端が前記第１出力端子に結合され、前記第１期間に導通する。前記第６スイッチング素子は、一端が前記第２端子に結合され、他端が前記第１出力端子に結合され、前記第２期間に導通する。前記第７スイッチング素子は、一端が前記第３端子に結合され、他端が前記第２出力端子に結合され、前記第１期間に導通する。前記第８スイッチング素子は、一端が前記第４端子に結合され、他端が前記第２出力端子に結合され、前記第２期間に導通する。

前記センサ回路の一例として、上記第１〜第８スイッチング素子は、ＮＭＯＳトランジスタ及び／又はＰＭＯＳトランジスタである。

前記センサ回路の一例として、前記センサ回路はさらにオフセット電圧解消回路を備える。前記オフセット電圧解消回路は、第１入力端子、第２入力端子、増幅サブ回路、選択サブ回路、第１コンデンサ、第２コンデンサ、及び出力サブ回路を備え、前記オフセット電圧解消回路の第１入力端子と第２入力端子は、前記誘導信号出力サブ回路の第１出力端子と第２出力端子に対応し、それぞれに前記第１検出電圧と前記第２検出電圧を受信する。前記増幅サブ回路は、それぞれに、前記第１検出電圧を増幅して第１増幅電圧とし、前記第２検出信号を反転増幅して第２増幅電圧とする。前記選択サブ回路は、第３期間に前記第１増幅電圧を前記第２コンデンサに貯蔵し、第４期間に前記第２増幅電圧を前記第１コンデンサに貯蔵し、前記第３期間と前記第４期間が異なる期間である。前記第１コンデンサの第１端子と前記第２コンデンサの第１端子は、相互に接続される。前記出力サブ回路は、第５期間に前記第１コンデンサと前記第２コンデンサとを並列接続して電圧を出力する。

前記センサ回路の一例として、前記増幅サブ回路は、第１増幅サブ回路と、前記第１増幅サブ回路に直列接続された第２増幅サブ回路とを備える。前記第１増幅サブ回路は、前記第１検出電圧と前記第２検出電圧を増幅して前記第２増幅サブ回路に入力する。前記第２増幅サブ回路は、増幅済みの第１検出電圧を更に非反転増幅し、増幅済みの第２検出電圧を更に反転増幅する。

前記センサ回路の一例として、前記第１増幅サブ回路は、第１演算増幅器、第２演算増幅器、及び第９〜第１２スイッチング素子を備え、前記第２増幅サブ回路が第３演算増幅器を備える。前記第１演算増幅器の非反転入力端子が前記オフセット電圧解消回路の第１入力端子に接続され、前記第２演算増幅器の非反転入力端子が前記オフセット電圧解消回路の第２入力端子に接続され、前記第１演算増幅器の反転入力端子と前記第２演算増幅器の反転入力端子が相互に接続される。前記第９スイッチング素子は、一端が前記第１演算増幅器の出力端子と反転入力端子に接続され、他端が前記第３演算増幅器の非反転入力端子に接続され、前記第３期間に導通する。前記第１０スイッチング素子は、一端が前記第１演算増幅器の出力端子と反転入力端子に接続され、他端が前記第３演算増幅器の反転入力端子に接続され、前記第４期間に導通する。前記第１１スイッチング素子は、一端が前記第２演算増幅器の出力端子と反転入力端子に接続され、他端が前記第３演算増幅器の反転入力端子に接続され、前記第３期間に導通する。前記第１２スイッチング素子は、一端が前記第２演算増幅器の出力端子と反転入力端子に接続され、他端が前記第３演算増幅器の非反転入力端子に接続され、前記第４期間に導通する。

前記センサ回路の一例として、前記選択サブ回路は、第１３、第１４スイッチング素子を備え、前記第１３スイッチング素子は、一端が前記増幅サブ回路の出力端子に接続され、他端が前記第２コンデンサの第２端子に接続され、前記第３期間に導通する。前記第１４スイッチング素子は、一端が前記増幅サブ回路の出力端子に接続され、他端が前記第１コンデンサの第２端子に接続され、前記第４期間に導通する。

前記センサ回路の一例として、前記出力サブ回路は、第１５、第１６スイッチング素子を備え、前記第１５スイッチング素子は、一端が前記出力サブ回路の出力端子に接続され、他端が前記第２コンデンサの第２端子に接続され、前記第５期間に導通する。前記第１６スイッチング素子は、一端が前記出力サブ回路の出力端子に接続され、他端が前記第２コンデンサの第２端子に接続され、前記第５期間に導通する。

本発明の実施例に係るセンサ回路は、表示装置に印加される圧力の大きさを検出でき、１つのセンサだけで関する信号検出回路によって該センサ固有のオフセット電圧を除去できる。

以上、本発明の例示的な実施形態を説明したが、本発明の保護範囲を限定するものではなく、本発明の保護範囲は特許請求の範囲に決定される。

本願は、２０１６年７月２２日に提出した中国特許出願第２０１６１０５８５７４０．５号の優先権を主張し、該中国特許出願の全部内容は援用により本願の一部として組み込まれる。

１００ 磁気センサ
３００ 画素ユニット
３０２ シリコン基板
３０３ Ｐ型半導体基材
３０４ 画素駆動回路
３０５ 磁気センサ
３０６ 磁界発生装置
３３０ 絶縁層
４００ ＯＬＥＤ表示装置
４０２ 第１コイル
４０３ 第２コイル
３０２１ Ｎ型半導体領域
３０２２ ｐ^＋イオン浅ドープ層

Claims (25)

1. シリコン基板と、
   前記シリコン基板の一側に位置する画素ユニット及び磁気センサと、
   前記磁気センサが位置する平面を貫通する磁界を前記磁気センサに提供するように配置された磁界発生装置と、を備える有機発光ダイオード（ＯＬＥＤ）表示装置であって、
   前記磁気センサが、前記磁界の変化を検出して、前記磁界の変化を電圧差に変換して出力するように配置された、有機発光ダイオード表示装置。
2. 前記磁界発生装置が、前記シリコン基板の他側及び／又はシリコン基板の内部に位置し、且つ、前記磁気センサと少なくとも部分的に重なる、請求項１に記載のＯＬＥＤ表示装置。
3. 前記磁気センサが、第１端子、第２端子、第３端子、及び第４端子を備え、前記第１端子と前記第３端子とが対向して設けられ第１対の端子を構成し、前記第２端子と前記第４端子とが対向して設けられ第２対の端子を構成し、
   前記第１対の端子が入力信号を受信し、前記第２対の端子が誘導信号を出力するように、又は、前記第２対の端子が入力信号を受信し、前記第１対の端子が誘導信号を出力するように配置された、請求項１又は２に記載のＯＬＥＤ表示装置。
4. 前記磁気センサは、Ｐ型半導体基材と、前記Ｐ型半導体基材に設置されるＮ型半導体領域と、前記Ｎ型半導体領域に設置される第１ｎ^＋イオン注入領域、第２ｎ^＋イオン注入領域、第３ｎ^＋イオン注入領域、及び第４ｎ^＋イオン注入領域とを備え、
   前記第１ｎ^＋イオン注入領域が前記磁気センサの第１端子、前記第２ｎ^＋イオン注入領域が前記磁気センサの第２端子、前記第３ｎ^＋イオン注入領域が前記磁気センサの第３端子、前記第４ｎ^＋イオン注入領域が前記磁気センサの第４端子である、請求項３に記載のＯＬＥＤ表示装置。
5. 前記Ｎ型半導体領域が正方形のＮ型半導体領域であり、且つ、
   前記第１ｎ^＋イオン注入領域、前記第２ｎ^＋イオン注入領域、前記第３ｎ^＋イオン注入領域、及び前記第４ｎ^＋イオン注入領域がそれぞれ順次に前記正方形のＮ型半導体領域の四隅に設置される、請求項４に記載のＯＬＥＤ表示装置。
6. 前記Ｐ型半導体基材と前記Ｎ型半導体領域との間にｐ^＋イオン浅ドープ層をさらに備え、
   前記ｐ^＋イオン浅ドープ層の面積が前記Ｎ型半導体領域の面積よりも小さく、且つ、前記ｐ^＋イオン浅ドープ層が前記Ｎ型半導体領域の中心領域を覆う、請求項５に記載のＯＬＥＤ表示装置。
7. 前記磁界発生装置が少なくとも１つの通電コイルを備える、請求項１又は２に記載のＯＬＥＤ表示装置。
8. 前記少なくとも１つの通電コイルが、第１方向に設置される第１層コイルと、第２方向に設置される第２層コイルとを含み、
   前記第１方向と前記第２方向が交差し、前記第１層コイルと前記第２層コイルが交差領域を有し、
   前記シリコン基板上における前記交差領域の正投影が、前記シリコン基板上における前記磁気センサの正投影と少なくとも部分的に重なる、請求項７に記載のＯＬＥＤ表示装置。
9. 前記磁気センサ毎が、１つ又は複数の前記画素ユニットに対応して設置される、請求項１又は２に記載のＯＬＥＤ表示装置。
10. 前記磁気センサに接続される信号検出回路をさらに備える、請求項３に記載のＯＬＥＤ表示装置。
11. 前記信号検出回路は、電源端子、接地端子、第１信号検出端子、及び第２信号検出端子を備え、
    前記電源端子が前記磁気センサの第１端子に接続され、
    前記接地端子が前記磁気センサの第３端子に接続され、
    前記第１信号検出端子が前記磁気センサの第２端子に接続され、
    前記第２信号検出端子が前記磁気センサの第４端子に接続される、請求項１０に記載のＯＬＥＤ表示装置。
12. 前記信号検出回路は、演算増幅器をさらに備え、
    前記演算増幅器の非反転入力端子が前記第２信号検出端子に接続され、前記演算増幅器の反転入力端子が前記第１信号検出端子に接続される、請求項１１に記載のＯＬＥＤ表示装置。
13. 前記信号検出回路は、電源スイッチング素子及び制御ラインをさらに備え、
    前記電源スイッチング素子の一端が前記電源端子に接続され、前記電源スイッチング素子の他端が前記磁気センサの第１端子に接続され、前記電源スイッチング素子の制御端子が前記制御ラインに接続される、請求項１１に記載のＯＬＥＤ表示装置。
14. ゲート駆動回路をさらに備え、
    前記制御ラインが、前記ゲート駆動回路から提供される制御信号を受信する、請求項１３に記載のＯＬＥＤ表示装置。
15. 前記信号検出回路は、検出電圧入力サブ回路及び誘導信号出力サブ回路を備え、
    前記検出電圧入力サブ回路が、前記第１対の端子と前記第２対の端子に接続され、
    前記誘導信号出力サブ回路は、第１出力端子及び第２出力端子を備え、前記第１対の端子と前記第２対の端子に接続され、異なる期間に第１検出電圧と第２検出電圧をそれぞれに出力する、請求項１０に記載のＯＬＥＤ表示装置。
16. 前記検出電圧入力サブ回路は、第１〜第４スイッチング素子を備え、
    前記第１スイッチング素子は、一端が電源電圧に結合され、他端が前記第１端子に結合され、制御端子が第２制御信号を受信するように配置され、
    前記第２スイッチング素子は、一端が電源電圧に結合され、他端が前記第２端子に結合され、制御端子が第１制御信号を受信するように配置され、
    前記第３スイッチング素子は、一端がグラウンドに結合され、他端が前記第３端子に結合され、制御端子が前記第２制御信号を受信するように配置され、
    前記第４スイッチング素子は、一端がグラウンドに結合され、他端が前記第４端子に結合され、制御端子が前記第１制御信号を受信するように配置される、請求項１５に記載のＯＬＥＤ表示装置。
17. 前記誘導信号出力サブ回路は、第５〜第８スイッチング素子を備え、
    前記第５スイッチング素子は、一端が前記第１端子に結合され、他端が前記第１出力端子に結合され、制御端子が前記第１制御信号を受信するように配置され、
    前記第６スイッチング素子は、一端が前記第２端子に結合され、他端が前記第１出力端子に結合され、制御端子が前記第２制御信号を受信するように配置され、
    前記第７スイッチング素子は、一端が前記第３端子に結合され、他端が前記第２出力端子に結合され、制御端子が前記第１制御信号を受信するように配置され、
    前記第８スイッチング素子は、一端が前記第４端子に結合され、他端が前記第２出力端子に結合され、制御端子が前記第２制御信号を受信するように配置される、請求項１６に記載のＯＬＥＤ表示装置。
18. 第１入力端子、第２入力端子、増幅サブ回路、選択サブ回路、第１コンデンサ、第２コンデンサ、及び出力サブ回路を含むオフセット電圧解消回路をさらに備え、
    前記オフセット電圧解消回路の第１、第２入力端子が、前記誘導信号出力サブ回路の第１、第２出力端子に接続され、前記第１検出電圧と前記第２検出電圧をそれぞれに受信し、
    前記増幅サブ回路が、それぞれに、前記第１検出電圧を増幅して第１増幅電圧として第２コンデンサに出力し、前記第２検出信号を反転増幅して第２増幅電圧として第１コンデンサに出力し、
    前記選択サブ回路が、前記第１増幅電圧を前記第２コンデンサに貯蔵し、且つ、前記第２増幅電圧を前記第１コンデンサに貯蔵し、
    前記第１コンデンサの第１端子と前記第２コンデンサの第１端子とが相互接続され、
    前記出力サブ回路が、前記第１コンデンサと前記第２コンデンサとを並列接続して電圧を出力する、請求項１７に記載のＯＬＥＤ表示装置。
19. 請求項１に記載のＯＬＥＤ表示装置の感圧タッチ駆動方法であって、
    磁界方向が前記磁気センサが位置する平面を貫通する磁界を磁気センサに提供するステップと、
    磁気センサによって前記磁界の変化を検出するステップと、
    磁界の変化を電圧に変換して出力するステップと、
    タッチ位置と圧力値を識別するステップと、を含むＯＬＥＤ表示装置の感圧タッチ駆動方法。
20. 前記磁気センサは、第１端子、第２端子、第３端子、及び第４端子を備え、前記第１端子と前記第３端子とが対向して設けられ第１対の端子を構成し、前記第２端子と前記第４端子とが対向して設けられ第２対の端子を構成し、
    第１検出期間において、前記磁気センサの第１対の端子が入力信号を受信し、第２対の端子が第１検出電圧を出力するように制御し、
    第２検出期間において、前記磁気センサの第２対の端子が入力信号を受信し、第１対の端子が第２検出電圧を出力するように制御し、
    前記第１検出電圧における誘導電圧成分と前記第２検出電圧における誘導電圧成分は、極性が反対である請求項１９に記載の感圧タッチ駆動方法。
21. 前記ＯＬＥＤ表示装置は、第１コンデンサ及び第２コンデンサをさらに備え、
    前記第１検出電圧を増幅して第１増幅電圧として第２コンデンサに出力し、
    前記第２検出信号を反転増幅して第２増幅電圧として第１コンデンサに出力し、
    前記第１コンデンサと前記第２コンデンサを並列接続して電圧を出力する、請求項２０に記載の感圧タッチ駆動方法。
22. 電気的に対称に設置された第１対の端子と第２対の端子とを備える被検出回路に用いられる、検出電圧入力サブ回路及び誘導信号出力サブ回路を備える信号検出回路であって、
    前記検出電圧入力サブ回路が、第１対の端子と前記第２対の端子に接続され、
    前記誘導信号出力サブ回路が、第１出力端子及び第２出力端子を備え、前記第１対の端子と前記第２対の端子とに接続され、異なる期間に第１検出電圧と第２検出電圧をそれぞれに出力する信号検出回路。
23. 前記検出電圧入力サブ回路は、第１〜第４スイッチング素子を備え、
    前記第１スイッチング素子は、一端が電源電圧に結合され、他端が前記第１端子に結合され、制御端子が第２制御信号を受信するように配置され、
    前記第２スイッチング素子は、一端が電源電圧に結合され、他端が前記第２端子に結合され、制御端子が第１制御信号を受信するように配置され、
    前記第３スイッチング素子は、一端がグラウンドに結合され、他端が前記第３端子に結合され、制御端子が前記第２制御信号を受信するように配置され、
    前記第４スイッチング素子は、一端がグラウンドに結合され、他端が前記第４端子に結合され、制御端子が前記第１制御信号を受信するように配置される、請求項２２に記載の信号検出回路。
24. 前記誘導信号出力サブ回路は、第５〜第８スイッチング素子を備え、
    前記第５スイッチング素子は、一端が前記第１端子に結合され、他端が前記第１出力端子に結合され、制御端子が前記第１制御信号を受信するように配置され、
    前記第６スイッチング素子は、一端が前記第２端子に結合され、他端が前記第１出力端子に結合され、制御端子が前記第２制御信号を受信するように配置され、
    前記第７スイッチング素子は、一端が前記第３端子に結合され、他端が前記第２出力端子に結合され、制御端子が前記第１制御信号を受信するように配置され、
    前記第８スイッチング素子は、一端が前記第４端子に結合され、他端が前記第２出力端子に結合され、制御端子が前記第２制御信号を受信するように配置される、請求項２３に記載の信号検出回路。
25. 第１入力端子、第２入力端子、増幅サブ回路、選択サブ回路、第１コンデンサ、第２コンデンサ、及び出力サブ回路を含むオフセット電圧解消回路をさらに備え、
    前記オフセット電圧解消回路の第１、第２入力端子が、前記誘導信号出力サブ回路の第１、第２出力端子に接続され、前記第１検出電圧と前記第２検出電圧をそれぞれに受信し、
    前記増幅サブ回路が、それぞれに、前記第１検出電圧を増幅して第１増幅電圧として第２コンデンサに出力し、前記第２検出信号を反転増幅して第２増幅電圧として第１コンデンサに出力し、
    前記選択サブ回路が、前記第１増幅電圧を前記第２コンデンサに貯蔵し、且つ、前記第２増幅電圧を前記第１コンデンサに貯蔵し、
    前記第１コンデンサの第１端子と前記第２コンデンサの第１端子とが相互接続され、
    前記出力サブ回路が、前記第１コンデンサと前記第２コンデンサとを並列接続して電圧を出力する、請求項２４に記載の信号検出回路。