JP2005260629A - 磁気センサ回路 - Google Patents

Abstract

【課題】 チップ面積の縮小が可能な無方向性の磁気センサ回路を提供する。
【解決手段】 第１の期間に第１のスイッチ回路網ＳＮ１の１０番台のスイッチをオンすることにより第１の方向のホール電圧を検出し、第１の記憶回路ＭＣ１に蓄積する。第２の期間に第１のスイッチ回路網ＳＮ１の２０番台のスイッチをオンすることにより第２の方向のホール電圧を検出し、第２の記憶回路ＭＣ２に蓄積する。それぞれ第１の記憶回路と第２の記憶回路に蓄積された電圧信号を適宜後段の回路に供給し、その大きさが電圧源ＶＴＨ１、ＶＴＨ２が提供する所定のしきい値を超える場合に、論理和回路ＯＲ１によって端子ＯＵＴに近接位置に磁性体が存在することを暗示する信号“１”を出現させる。
【選択図】 図１

Description

本発明は、近接位置に検出用磁性体部分を持つ物体が存在するかどうかを検知するような近接スイッチ等に適用される磁気センサ回路に関するものであり、更に詳しくは、検出用磁性体の磁気極性によりホール素子部分を通過する磁束が順方向、逆方向のどちらになっても検知できるように磁気センサ回路を改良するための技術である。

近年の携帯電話は、その可搬性を高めるために中折れ構造を採用したものが主流となってきている。この中折れ式の携帯電話では、その省電力化のために、折り畳み状態の時には受信回路のみに給電し、操作可能状態（＝内側対向面の液晶画面および操作キーが露出するように開いた状態）になった時には、液晶画面、その他部分にも給電するような機構が採用されている。このため、携帯電話が折り畳み状態にあるか操作可能状態にあるかを検知することが必要になり、その検知手段の一例として、特許文献１に紹介されているような磁気センサ回路が検出用磁性体と一対で携帯電話に取り付けられている。

特許文献１に発明の実施例として示された磁気センサ回路は、磁気検出用の素子として磁気抵抗素子を使用している。しかし、シリコン基板を用いた半導体ＩＣ上に磁気検出用の素子部分と信号処理回路部分を一体に構成する場合、特許文献１の従来技術の項目の中でも解説されているように、磁気検出用の素子としてホール素子を使用するという選択もあり得る。図５には磁気検出用の素子としてホール素子を使用した場合に用いられる、最も単純な磁気センサ回路の例を示した。

図５の磁気センサ回路は、ホール素子ＨＯＬ、増幅器ＡＭＰ１、比較器ＣＭＰ１から成り、ホール素子ＨＯＬの対をなす端子ａ、ｂは、それぞれ高電位側の電源端子ＩＮ１、低電位側の電源端子ＩＮ２に接続されている。またホール素子ＨＯＬの対をなす端子ｃ、ｄは、それぞれ増幅器ＡＭＰ４の非反転入力端子（＋）、反転入力端子（−）に接続されている。増幅器ＡＭＰ４の出力端子は比較器ＣＭＰ４の一方の入力端子に接続されている。比較器ＣＭＰ４の他方の入力端子はしきい値電圧を提供する電圧源ＶＴＨ４に接続され、比較器ＣＭＰ４の出力端子は磁気センサ回路の信号出力端子である端子ＯＵＴに接続されている。

このような構成とした磁気センサ回路では、ホール素子ＨＯＬに近接した位置に永久磁石等の磁性体が存在すると、当該磁性体によって生じた磁束がホール素子ＨＯＬを貫通し、ホール素子ＨＯＬの端子ｃ−ｄ間に有意な大きさのホール電圧が発生する。このホール電圧は増幅器ＡＭＰ４によって検出され、増幅器ＡＭＰ４の出力信号は実質的にホール電圧に等しい電圧信号として比較器ＣＭＰ４の一方の入力端子に伝達される。ここで比較器ＣＭＰ４は、電圧源ＶＴＨ４から供給されるしきい値電圧よりも大きな電圧信号が増幅器ＡＭＰ４から供給されたのに応動して、その出力信号をハイレベルにする。その結果、磁気センサ回路の信号出力端子である端子ＯＵＴには、ホール素子ＨＯＬに近接した位置に磁性体が存在することを暗示する信号（＝“１”）が現れる。

なお、ホール素子ＨＯＬに近接した位置に磁性体が存在しなければ、ホール素子ＨＯＬの端子ｃ−ｄ間に生じる電圧は実質的にゼロか、ゼロでなくとも非常に微少な値となる。このため増幅器ＡＭＰ４から比較器ＣＭＰ４に伝達される電圧信号はしきい値電圧を上回る大きさにならず、比較器ＣＭＰ４はその出力信号をローレベルにする。その結果、端子ＯＵＴには、ホール素子ＨＯＬに近接した位置に磁性体が存在しないことを暗示する信号（＝“０”）が現れることになる。

ところでホール素子ＨＯＬの端子ｃ−ｄ間に発生するホール電圧は、ホール素子ＨＯＬを貫通する磁束の向きによって極性が反転する。例えば、ホール素子ＨＯＬの上面からその内部に向かって磁束が貫通する場合を順方向、ホール素子ＨＯＬの内部から上面に向かって磁束が貫通する場合を逆方向とすると、図５の回路では順方向においてはホール電圧および電圧信号の極性は正で、逆方向ではそれが負となる。図５の回路は、基本的には磁束と出力信号の関係が図６に示すように順方向の磁束にしか対応しておらず、もし磁性体を取り付けるのに際してその磁気極性（Ｓ、Ｎ）の向きを反対にしてしまった場合、磁性体が近接位置にあるにも関わらず、端子ＯＵＴには信号“０”が出現することになる。

磁気センサ回路を図７に示すような構成とすると、磁性体の磁気極性（Ｓ、Ｎ）の方向に関係無く、磁性体が近接位置にあるか否かを検知できる。図７の磁気センサ回路は、順方向の磁束に対応した増幅器ＡＭＰ５と比較器ＣＭＰ５からなる信号処理系と、逆方向の磁束に対応した増幅器ＡＭＰ６と比較器ＣＭＰ６からなる信号処理系を単純に併設し、各比較器ＣＭＰ５とＣＭＰ６の出力信号の論理和（ＯＲ）を取ったものである。このような構成とした図７の回路は順・逆両方向の磁束に対応可能となり、その磁束と出力信号の関係は図８に示すようになる。
特開平０９−１６６４０５号 特開２００２−２３６１６０号

増幅器や比較器は、それを構成するのに比較的多数のトランジスタを必要とする。そこで、半導体ＩＣ上に“磁束の方向に関わり無く磁性体の存在を検知できる”（以下、無方向性と表現する）磁気センサ回路を構成するときは、必要とするチップ面積を小さくするため、増幅器や比較器の数を極力少なくするように回路を組み立てることが必要になる。また磁気検出用の素子としてホール素子を使用する場合、ホール素子自身やその後段に設けられる回路に有害なオフセットが存在することがある。磁気センサ回路の信頼性を高くしつつその品質を揃えるにはオフセットを排除（オフセットキャンセル）する機構が必要になり、磁気センサ回路を構成する際にチップ面積を増加させる要因となってしまう。そこで本発明は、チップ面積の縮小が可能な無方向性の磁気センサ回路を提供することを目的とする。

上記課題を解決するための本発明は、検出用磁性体が発する磁気を利用して近接位置に検出用磁性体を持つ物体が存在するかどうかを検知する磁気センサ回路おいて、 通過する磁束に応じたホール電圧を発生させるホール素子と、 第１の期間にはホール素子に生じた第１の方向のホール電圧を検出し、第１の期間とは重ならない第２の期間にはホール素子に生じた第２の方向のホール電圧を検出するように駆動されるスイッチ回路網と、 スイッチ回路網を介して第１の期間に検出されたホール電圧に相当する電圧信号を蓄積する第１の記憶回路と、 スイッチ回路網を介して第２の期間に検出されたホール電圧に相当する電圧信号を蓄積する第２の記憶回路と、 第１と第２の記憶回路に蓄積されたそれぞれの電圧信号を受信し、電圧信号あるいは電圧信号から生成した派生信号を所定のしきい値と比較し、該検出用磁性体を持つ物体が近接位置に存在するか否かを示す信号を発生する判定回路と、
を具備することを特徴とする。

以上のような構成とする磁気センサ回路では、トランスファーゲートによる多数のスイッチを設ける必要は有るが、多数のトランジスタを必要とする増幅器等の数を減らすことができるため、結果として磁気センサ回路を構成するの必要なチップ面積を縮小できる。また、ホール素子等のオフセットをキャンセルするための機構を磁気センサ回路内に組み込むような場合、オフセットキャンセルのための機構と磁気センサ回路を無方向性にするための機構とが部分的に構成用素子を共有し、信頼性の向上、品質の安定化と共に必要なチップ面積を縮小することが可能となる。

ホール素子に、第１の期間と第２の期間でホール素子のバイアス電流の流通方向およびホール電圧の検出方向を切り換えると共に、各期間にホール素子に生じたホール電圧を検出するための第１のスイッチ回路網を接続する。この第１のスイッチ回路網の出力側には、第１の期間に生じたホール電圧に相当する電圧信号を蓄積する第１の記憶回路と第２の期間に生じたホール電圧に相当する電圧信号を蓄積する第２の記憶回路とを接続する。オフセットキャンセルのための信号処理を行う加算回路を設け、前述の第１と第２の各記憶回路と加算回路の間には、第１と第２の各記憶回路に蓄積された各電圧信号を受信し、それぞれを加算回路の２つの入力端子に供給する第２のスイッチ回路網を接続する。

ここで第２のスイッチ回路網は、第３の期間には第１の記憶回路に蓄積された電圧信号を加算回路の第１の入力端子に入力し、第２の記憶回路に蓄積された電圧信号を加算回路の第２の入力端子に入力する。しかし、第３の期間とは別の第４の期間には該加算回路の入力端子とそこに入力される記憶回路に蓄積された電圧信号の関係を第３の期間と反対にするような機構を持つものとする。
そして加算回路の出力側には、加算回路の出力信号を所定のしきい値と比較することでホール素子に近接した位置に磁性体が存在するか否かを判定する判定回路を設ける。なお判定回路は、大雑把に分けると、加算回路の出力信号と所定のしきい値を比較する比較器と、比較器の出力信号に対応した信号の状態を所定の期間保持するバッファ回路とから構成される。

ここで、第１の期間においては、第１のスイッチ回路網の第１のグループに属するスイッチをオンすることによりホール素子の第１の方向のホール電圧を検出し、この第１の方向のホール電圧に相当する電圧信号を第１の記憶回路に蓄積するといった動作が行われる。
第１の期間に続いて生じる第１の期間とは重ならない第２の期間においては、第１のスイッチ回路網の第２のグループに属するスイッチをオンすることによりホール素子の第２の方向のホール電圧を検出し、この第２の方向のホール電圧に相当する電圧信号を第２の記憶回路に蓄積するといった動作が行われる。

第２の期間に続いて生じる第３の期間においては、第２のスイッチ回路網の第１のグループに属するスイッチをオンすることにより加算回路の第１と第２の入力端子にそれぞれ第１の記憶回路と第２の記憶回路に蓄積された電圧信号を入力する。この時に、それぞれの電圧信号の極性を正となるようにして得られた加算信号を比較器において所定のしきい値と比較し、ホール素子に近接した位置に磁性体が存在するか判定する。そして、比較器の出力信号を第３の期間内の所定のタイミングで検知し、バッファ回路に比較器の出力信号に応じた信号を出力させると共に、その信号状態を所定の期間保持させるといった動作が行われる。

第３の期間に続いて第１と第２の期間を繰り返し実行する。
この繰り返し実行された第２の期間に続いて生じる第４の期間においては、第２のスイッチ回路網の第２のグループに属するスイッチをオンすることにより、第３の期間とは反対の接続関係となるようにして加算回路の第１と第２の入力端子にそれぞれ第１の記憶回路と第２の記憶回路に蓄積された電圧信号を入力する。この時に、それぞれの電圧信号の極性を負となるようにして得られた加算信号を比較器において所定のしきい値と比較し、ホール素子に近接した位置に磁性体が存在するか判定する。そして、比較器の出力信号を第４の期間内の所定のタイミングで検知し、バッファ回路に比較器の出力信号に応じた信号を出力させると共に、その信号状態を所定の期間保持させるといった動作が行われる。

本発明による無方向性磁気センサ回路の原理回路を図１に示した。図１の磁気センサ回路は次のような構成となっている。
ホール素子ＨＯＬの対をなす端子ａ、ｂは、それぞれ高電位側の電源端子ＩＮ１、低電位側の電源端子ＩＮ２に接続されている。ホール素子ＨＯＬの対をなす端子ｃ、ｄのうち、端子ｃは、トランスファーゲートによるスイッチ１１を介して増幅器ＡＭＰ１の非反転入力端子（＋）に接続され、更にスイッチ２２を介して増幅器ＡＭＰ１の反転入力端子（−）に接続されている。一方、端子ｄは、スイッチ１２を介して増幅器ＡＭＰ１の反転入力端子（−）に接続され、更にスイッチ２１を介して増幅器ＡＭＰ１の非反転入力端子（＋）に接続されている。

増幅器ＡＭＰ１の出力端子はスイッチ１３を介してコンデンサＣ１の一端に接続され、更にスイッチ２３を介してコンデンサＣ２の一端にも接続されている。なお、コンデンサＣ１およびＣ２の他端は回路の基準電位点としてのグランドに接続されている。
コンデンサＣ１の一端はヒステリシスコンパレータタイプの比較器ＣＭＰ１の一方の入力端子接続される。比較器ＣＭＰ１の他方の入力端子は所定のしきい値電圧を提供する電圧源ＶＴＨ１に接続される。同様に、コンデンサＣ２の一端は比較器ＣＭＰ２の一方の入力端子接続され、比較器ＣＭＰ２の他方の入力端子は電圧源ＶＴＨ２に接続される。

比較器ＣＭＰ１とＣＭＰ２の出力端子は論理和回路ＯＲ１の２つの入力端子にそれぞれ接続され、論理和回路ＯＲ１の出力端子は端子ＯＵＴに接続されている。
ここで、各スイッチ１１、１２、２１、２２と増幅器ＡＭＰ１による回路部分はスイッチ回路網ＳＮ１を構成し、スイッチ１３とコンデンサＣ１による回路部分は第１の記憶回路ＭＣ１を構成し、スイッチ２３とコンデンサＣ２による回路部分は第２の記憶回路ＭＣ２を構成し、比較器ＣＭＰ１、ＣＭＰ２と電圧源ＶＴＨ１、ＶＴＨ２と論理和回路ＯＲ１による回路部分は判定回路ＪＵＤ１を構成している。

このような構成とした磁気センサ回路では、スイッチ回路網ＳＮ１の第１のグループに属するスイッチ１１、１２および第１の記憶回路ＭＣ１のスイッチ１３（換言すると、１０番台の要素番号が当てられた各スイッチ）に図２の上側に示す信号Ｓ１が供給され、スイッチ回路網ＳＮ１の第２のグループに属するスイッチ２１、２２および第１の記憶回路ＭＣ１のスイッチ２３（換言すると、２０番台の要素番号が当てられた各スイッチ）に図２の下側に示す信号Ｓ２が供給される。なお、信号Ｓ１とＳ２はそれぞれ位相を反転した関係となっている。

時間ｔ１からｔ２の間の期間において、信号Ｓ１がハイレベル、信号Ｓ２がローレベルになると、図１中の各スイッチのうち、スイッチ１１、１２および１３がオン状態となり、スイッチ２１、２２および２３がオフ状態となる。するとスイッチ回路網ＳＮ１内の増幅器ＡＭＰ１は、ホール素子ＨＯＬの端子ｃ、ｄ間に発生したホール電圧を、端子ｃ側を正とする方向にて測定する。そして第１の記憶回路ＭＣ１内のコンデンサＣ１は、増幅器ＡＭＰ１の出力信号によって、その端子間電圧（＝電圧信号）がホール電圧に応じた値になるように充電される。コンデンサＣ１の端子間に生じた電圧信号は判定回路ＪＵＤ１内の比較器ＣＭＰ１の一方の入力端子に入力される。ここで比較回路ＣＭＰ１は、電圧信号の極性が正で、なおかつ電圧信号の大きさが電圧源ＶＴＨ１から提供される所定のしきい値よりも高い時、出力信号をハイレベルにする。

一方、時間ｔ２からｔ３の間の期間において、信号Ｓ１がローレベル、信号Ｓ２がハイレベルになると、今度はスイッチ１１、１２および１３がオフ状態、スイッチ２１、２２および２３がオン状態となる。するとスイッチ回路網ＳＮ１内の増幅器ＡＭＰ１は、ホール素子ＨＯＬの端子ｃ、ｄ間に発生したホール電圧を、端子ｄ側を正とする方向にて測定する。そして第２の記憶回路ＭＣ１内のコンデンサＣ２は、増幅器ＡＭＰ１の出力信号によって、その端子間電圧（＝電圧信号）がホール電圧に応じた値になるように充電される。コンデンサＣ２の端子間に生じた電圧信号は判定回路ＪＵＤ１内の比較器ＣＭＰ２の一方の入力端子に入力される。ここで比較回路ＣＭＰ２は、電圧信号の極性が正で、なおかつ電圧信号の大きさが電圧源ＶＴＨ２から提供される所定のしきい値よりも高い時、出力信号をハイレベルにする。

ここで、ホール素子ＨＯＬに近接した位置に磁性体が存在すると、その磁性体の磁気極性の方向に応じて、比較器ＣＭＰ１とＣＭＰ２のどちらか一方の出力信号がハイレベルになる。その結果、端子ＯＵＴに出現する信号は、ホール素子ＨＯＬに近接した位置に磁性体が存在することを暗示する信号（＝“１”）が現れる。なお、ホール素子ＨＯＬに近接した位置に磁性体が存在しなければ、各記憶回路内のコンデンサＣ１およびコンデンサＣ２の端子間に現れる電圧信号は、両方共に、電圧源ＶＴＨ１およびＶＴＨ２によって提供されるしきい値を上回ることは無い。従って、端子ＯＵＴに出現する信号は、ホール素子ＨＯＬに近接した位置に磁性体が存在しないことを暗示する信号（＝“０”）が現れることになる。

図３には、本発明による無方向性磁気センサ回路の別の実施例の回路を示した。
一般に、ホール素子から得られるホール電圧には、磁束の大きさと関係の無い有害なオフセットが含まれることが知られている。このため、磁気センサ回路の信頼性の向上や品質の安定化を図るためにはホール素子や信号処理回路に生じるオフセットをキャンセルするための機構を付属して設ける必要がある。なお、磁気センサ回路におけるホール素子他のオフセットキャンセルのための機構の例は、特許文献２として挙げた特開２００２−２３６１６０号や特開２００１−３３７１４７号等の文献に紹介されている。

ここで、特許文献２に開示された回路（図３、図９）と図１の回路を見比べると、接続構成が共通あるいは類似する素子が存在することに気づく。そこで、磁気センサ回路を無方向性化するための機構の一部とホール素子等のオフセットキャンセルのための機構の一部を共用するようにしたのが図３の回路である。
具体的に図３の回路は次のような構成となっている。

ホール素子ＨＯＬの一対の端子ａ、ｂのうち、端子ａはトランスファーゲートによるスイッチ１０１を介して高電位側の電源端子ＩＮ１に接続され、更にスイッチ２０３を介して増幅器ＡＭＰ２の非反転入力端子（＋）にも接続されている。一方、端子ｂはスイッチ１０２を介して低電位側の電源端子ＩＮ２に接続され、更にスイッチ２０４を介して増幅器ＡＭＰ２の反転入力端子（−）にも接続されている。また、ホール素子ＨＯＬの一対の端子ｃ、ｄのうち、端子ｃはスイッチ２０１を介して高電位側の電源端子ＩＮ１に接続され、更にスイッチ１０３を介して増幅器ＡＭＰ２の非反転入力端子（＋）にも接続されている。一方、端子ｄはスイッチ２０２を介して低電位側の電源端子ＩＮ２に接続され、更にスイッチ１０４を介して増幅器ＡＭＰ２の反転入力端子（−）にも接続されている。

増幅器ＡＭＰ２の出力端子はスイッチ３０１を介してコンデンサＣ３の一端に接続され、更にスイッチ３０２を介してコンデンサＣ４の一端にも接続されている。なお、コンデンサＣ３およびＣ４の他端はグランドに接続されている。
コンデンサＣ３の一端はスイッチ５０１を介して抵抗Ｒ１の一端に接続され、更にスイッチ６０１を介して抵抗Ｒ２の一端に接続されている。またコンデンサＣ４の一端はスイッチ５０２を介して抵抗Ｒ２の一端に接続され、更にスイッチ６０２を介して抵抗Ｒ１の一端に接続されている。

抵抗Ｒ１の他端は増幅器ＡＭ３の反転入力端子（−）に接続され、抵抗Ｒ２の他端は増幅器ＡＭ３の非反転入力端子（＋）に接続されている。増幅器ＡＭ３の反転入力端子（−）は抵抗Ｒ３を介してその出力端子に接続され、増幅器ＡＭ３の非反転入力端子（＋）は抵抗Ｒ４を介して基準電圧源ＶＲに接続され、増幅器ＡＭＰ３の出力端子は比較器ＣＭＰ３の一方の入力端子に接続されている。

比較器ＣＭＰ３の他方の入力端子は所定のしきい値を提供する電圧源ＶＴＨ３に接続され、比較器ＣＭＰ３の出力端子は、第１のＤ−フリップフロップ回路ＦＦ１および第２のＤ−フリップフロップ回路ＦＦ２の各Ｄ入力端子に接続されている。第１のフリップフロップ回路ＦＦ１のＣＫ端子は端子ＴＣ１に接続され、第２のフリップフロップ回路ＦＦ２のＣＫ端子は端子ＴＣ２に接続されている。第１のフリップフロップ回路ＦＦ１と第２のフリップフロップ回路ＦＦ２の各Ｑ端子は、論理和回路ＯＲ２の入力端子にそれぞれ接続されている。そして、論理和回路ＯＲ２の出力端子は端子ＯＵＴに接続された回路構成となっている。

ここで、各スイッチ１０１、１０２、１０３、１０４、２０１、２０２、２０３、２０４と増幅器ＡＭＰ２の回路部分により第１のスイッチ回路網ＳＮ２が構成され、各スイッチ５０１、５０２、６０１、６０２の回路部分により第２のスイッチ回路網ＳＮ３が構成されている。スイッチ３０１とコンデンサＣ３の回路部分により第１の記憶回路ＭＣ３が構成され、スイッチ４０１とコンデンサＣ４の回路部分により第２の記憶回路ＭＣ４が構成されている。抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、増幅器ＡＭＰ３、基準電圧源ＶＲの回路部分により加算回路ＡＤＤが構成されている。そして、比較器ＣＭＰ３、電圧源ＶＴＨ３、フリップフロップ回路ＦＦ１、ＦＦ２、論理和回路ＯＲ２の回路部分により判定回路ＪＵＤ２が構成され、この判定回路ＪＵＤ２の中で、特にフリップフロップ回路ＦＦ１、ＦＦ２、論理和回路ＯＲ２の回路部分によりバッファ回路ＢＵＦが構成されている。

このような構成とした図３の磁気センサ回路では、第１のスイッチ回路網ＳＮ２の第１のグループに属するスイッチ１０１、１０２、１０３、１０４（換言すると、１００番台の要素番号が当てられた各スイッチ）に図４の最上段に示す信号Ｓ１１が供給され、第１のスイッチ回路網ＳＮ２の第２のグループに属するスイッチ２０１、２０２、２０３、２０４（換言すると、２００番台の要素番号が当てられた各スイッチ）に図４の二段目に示す信号Ｓ１２が供給される。なお、信号Ｓ１１とＳ１２はそれぞれ位相を反転した関係となっている。
第１の記憶回路ＭＣ３のスイッチ３０１には図４に示す信号Ｓ１３が供給され、第２の記憶回路ＭＣ４のスイッチ４０１には図４に示す信号Ｓ１４が供給される。

また、第２のスイッチ回路網ＳＮ３の第１のグループに属するスイッチ５０１と５０２に図４に示す信号Ｓ１５が供給され、第２のスイッチ回路網ＳＮ３の第２のグループに属するスイッチ６０１と６０２に図４に示す信号Ｓ１６が供給される。
そして、バッファ回路ＢＵＦの第１のフリップフロップＦＦ１のＣＫ端子に図４に示すクロック信号ＣＫ１が供給され、第２のフリップフロップ回路ＦＦ２のＣＫ端子に図４に示すクロック信号ＣＫ２が供給される。
なお、図４中の信号Ｑ１およびＱ２は、それぞれ第１のフリップフロップ回路ＦＦ１のＱ端子の信号状態、第２のフリップフロップ回路ＦＦ２のＱ端子の信号状態を示している。

時間ｔ１〜ｔ２の間の期間において、信号Ｓ１１がハイレベル、信号Ｓ１２がローレベルになると、第１のスイッチ回路網ＳＮ２の各スイッチのうち、スイッチ１０１、１０２、１０３、１０４がオン状態となり、スイッチ２０１、２０２、２０３、２０４がオフ状態となる。すると、ホール素子ＨＯＬの端子ａ−ｂ間にバイアス電流が流れ、増幅器ＡＭＰ２はホール素子ＨＯＬの端子ｃ−ｄ間に発生したホール電圧を測定する。ここで、時間ｔ１〜ｔ１ａの間に信号Ｓ１３がハイレベルとなると、第１の記憶回路ＭＣ３のスイッチ３０１はオンし、コンデンサＣ３は、増幅器ＡＭＰ２の出力によって、その端子間電圧（＝蓄積される電圧信号）がホール電圧に応じた値になるように充電される。ちなみに、コンデンサＣ３に蓄積された電圧信号には磁束の大きさに応じた真のホール電圧成分と磁束の大きさに無関係のオフセット成分が含まれており、その信号の電圧値は（ＶＣ３＝ＶＨ＋ＶＯＦ）となる。

時間ｔ２〜ｔ３の間の期間において、信号Ｓ１１がローレベル、信号Ｓ１２がハイレベルになると、今度はスイッチ１０１、１０２、１０３、１０４がオフ状態となり、スイッチ２０１、２０２、２０３、２０４がオン状態となる。すると、ホール素子ＨＯＬの端子ｃ−ｄ間にバイアス電流が流れ、増幅器ＡＭＰ２はホール素子ＨＯＬの端子ａ−ｂ間に発生したホール電圧を測定する。ここで、時間ｔ２〜ｔ２ａの間に信号Ｓ１４がハイレベルとなると、第２の記憶回路ＭＣ４のスイッチ４０１はオンし、コンデンサＣ４は、その端子間電圧（＝電圧信号）がホール電圧に応じた値になるように充電される。ちなみに、コンデンサＣ４に蓄積された電圧信号の電圧値は（ＶＣ４＝−ＶＨ＋ＶＯＦ）となる。この時にホール電圧成分の符号が負となるのは、バイアス電流の流通方向とホール電圧の測定方向との関係によるものである。

時間ｔ２ａの時点で信号Ｓ１４がローレベルとなり、その後の時間ｔ２ａ〜ｔ３の間に信号Ｓ１５がハイレベルとなると、第２のスイッチ回路網ＳＮ３のスイッチ５０１と５０２がオンする。すると、加算回路ＡＤＤを構成する増幅器ＡＭＰ３の反転入力端子（−）にはコンデンサＣ３に蓄積された電圧信号が入力され、非反転入力端子（＋）にはコンデンサＣ４に蓄積された電圧信号が入力される。この時に生じる増幅器ＡＭＰ３の出力信号は（−ＶＣ３＋ＶＣ４＝−２ＶＨ）となり、オフセット成分が除去されたホール電圧成分のみの信号となる。

ホール電圧成分のみとなった加算回路ＡＤＤの出力信号（以下、加算信号と呼ぶ）は判定回路ＪＵＤ２の比較器ＣＭＰ３において所定のしきい値と比較される。もしここで、ホール素子ＨＯＬに近接した位置に磁性体が存在し、その磁気極性に基づく磁束の方向が順方向である場合、加算回路ＡＤＤの構成上、加算信号の符号が加算回路ＡＤＤに入力される電圧信号の符号と逆となるため、加算信号は負になる。このため、磁性体が発する磁束がどんなに大きくても加算信号は電圧源ＶＴＨ３が提供するしきい値を超える値にならない。従って、時間ｔ２ａ〜ｔ３の間の比較器ＣＭＰ３の出力信号はローレベルとなる。

ここで、時間ｔ２ａ〜ｔ３の間の所定のタイミング、すなわち時間ｔ２ｂにおいてクロック信号ＣＫ１が立ち上がると、第１のフリップフロップＦＦ１はＤ端子に供給される信号を参照し、当該Ｄ端子に供給される信号に応じた信号をＱ端子から出力する。先に述べたように、時間ｔ２ａ〜ｔ３の間の比較器ＣＭＰ３の出力信号はローレベルであるため、第１のフリップフロップＦＦ１のＱ端子から出力される信号もローレベルとなる。このＱ端子から出力される信号の状態は、次にクロック信号ＣＫ１が立ち上がるまで維持される。

時間ｔ３〜ｔ４の間および時間ｔ４〜ｔ４ａの間の各信号の状態は、それぞれ時間ｔ１〜ｔ２の間、時間ｔ２〜ｔ２ａの間と全く同じである。このため図３の回路は、時間ｔ３〜ｔ４ａの間、時間ｔ１〜ｔ２ａの間と同じ動作を繰り返す。この時間ｔ３〜ｔ４ａの間の動作により、当然、コンデンサＣ３の電圧信号は（ＶＣ３＝ＶＨ＋ＶＯＦ）となり、コンデンサＣ４の電圧信号は（ＶＣ４＝−ＶＨ＋ＶＯＦ）となる。

時間ｔ４ａの時点で信号Ｓ１４がローレベルとなり、その後の時間ｔ４ａ〜ｔ５の間に信号Ｓ１６がハイレベルとなると、第２のスイッチ回路網ＳＮ３のスイッチ６０１と６０２がオンする。すると今度は、時間ｔ２ａ〜ｔ３の時とは逆に、増幅器ＡＭＰ３の反転入力端子（−）にコンデンサＣ４の電圧信号が入力され、非反転入力端子（＋）にコンデンサＣ３の電圧信号が入力される。この時に生じる増幅器ＡＭＰ３の出力信号は（ＶＣ３−ＶＣ４＝２ＶＨ）となり、オフセット成分が除去されたホール電圧成分のみの信号となる。

加算回路ＡＤＤの加算信号は判定回路ＪＵＤ２の比較器ＣＭＰ３において所定のしきい値と比較される。ホール素子ＨＯＬに近接した位置に磁性体が存在し、その磁気極性に基づく磁束の方向が順方向であることから、この時に加算回路ＡＤＤから出力される加算信号は電圧源ＶＴＨ３が提供するしきい値を超える値となる。従って、時間ｔ４ａ〜ｔ５の間の比較器ＣＭＰ３の出力信号はハイレベルとなる。
そして時間ｔ４ａ〜ｔ５の間の所定のタイミング、すなわち時間ｔ４ｂにおいてクロック信号ＣＫ２が立ち上がると、第２のフリップフロップＦＦ１は比較器ＣＭＰ３からＤ端子に供給されるハイレベルの信号を参照し、ハイレベルの信号をＱ端子から出力する。このＱ端子から出力される信号のハイレベル状態は、次にクロック信号ＣＫ２が立ち上がるまで維持される。

このように、ホール素子ＨＯＬに近接した位置に磁性体が存在し、その磁気極性に基づく磁束の方向が順方向である場合には、上に説明したとおり、第２のフリップフロップ回路ＦＦ２の出力信号がハイレベルになる。もし磁束の方向が逆方向であれば、ホール素子ＨＯＬに生じるホール電圧の極性は上の説明とは反対になり、第１のフリップフロップ回路ＦＦ１の出力信号がハイレベル、第２のフリップフロップ回路ＦＦ２の出力信号がローレベルになる。
バッファ回路ＢＵＦ内の論理和回路ＯＲ２は、２つのフリップフロップ回路ＦＦ１とＦＦ２のうち、どちらか一方でもＱ端子から出力する信号をハイレベルとしていれば、ホール素子ＨＯＬに近接した位置に磁性体が存在することを示す信号“１”を端子ＯＵＴに出現させることになる。

一方、ホール素子ＨＯＬに近接した位置に磁性体が存在しない場合、ホール電圧がゼロか、ゼロでなくとも極めて小さい値となる。このため加算回路ＡＤＤから出力される加算信号は、時間ｔ１〜ｔ５の全期間に渡って、常にしきい値を超える値にならず、両方のフリップフロップ回路ＦＦ１、ＦＦ２の出力信号は共にローレベルとなる。従って、このときの論理和回路ＯＲ２は、ホール素子ＨＯＬに近接した位置に磁性体が存在しないことを示す信号“０”を端子ＯＵＴに出現させることになる。

このように図３に示す磁気センサ回路は、ホール素子等に生じるオフセットをキャンセルすると同時に磁性体の磁気極性に対する無方向性化を実現している。しかもオフセットキャンセルのための機構と無方向性化のための機構の一部、具体的には第１のスイッチ回路網ＳＮ２内の増幅器ＡＭＰ２および第１と第２の各記憶回路ＭＣ３、ＭＣ４の部分、を共有する構成となっているため、磁気センサ回路を構成する際にチップ面積を小さくすることが可能である。
なお本発明は、中折れ式携帯電話に限らず、扉や蓋の状態に伴って電源のオン・オフが実施される冷蔵庫等の家電製品にも適用可能である。

本発明による無方向性磁気センサ回路の原理回路図。 図１の回路に供給される各信号のタイミングチャート。 本発明による無方向性磁気センサ回路の実施例の回路 図３の回路に供給される各信号のタイミングチャート。 ホール素子を利用したもっとも単純な磁気センサ回路の回路図 図５の回路の磁束と出力信号の関係を示す特性図。 無方向性磁気センサ回路の従来例の回路図。 図７の回路の磁束と出力信号の関係を示す特性図。

符号の説明

ＩＮ１、ＩＮ２：高電位側および低電位側の電源端子
ＨＯＬ：ホール素子
ＳＮ１、ＳＮ２：第１のスイッチ回路網
ＳＮ３：第２のスイッチ回路網
ＭＣ１、ＭＣ３：第１の記憶回路
ＭＣ２、ＭＣ４：第２の記憶回路
ＪＵＤ１、ＪＵＤ２：判定回路
ＡＤＤ：加算回路
ＢＵＦ：バッファ回路
ＣＭＰ１〜ＣＭＰ３：比較器
ＶＴＨ１〜ＶＴＨ３：所定のしきい値を提供するための電圧源

Claims (5)

1. 検出用磁性体が発する磁気を利用して近接位置に検出用磁性体を持つ物体が存在するかどうかを検知する磁気センサ回路おいて、
   通過する磁束に応じたホール電圧を発生させるホール素子と、
   第１の期間には該ホール素子に生じた第１の方向のホール電圧を検出し、該第１の期間とは重ならない第２の期間には該ホール素子に生じた第２の方向のホール電圧を検出するように駆動されるスイッチ回路網と、
   該スイッチ回路網を介して該第１の期間に検出された該ホール電圧に相当する電圧信号を蓄積する第１の記憶回路と、
   該スイッチ回路網を介して該第２の期間に検出された該ホール電圧に相当する電圧信号を蓄積する第２の記憶回路と、
   該第１と第２の記憶回路に蓄積されたそれぞれの電圧信号を受信し、該電圧信号あるいは該電圧信号から生成した派生信号を所定のしきい値と比較し、該検出用磁性体を持つ物体が近接位置に存在するか否かを示す信号を発生する判定回路と、
   を具備することを特徴とする磁気センサ回路。
2. 前記判定回路が、
   第１と第２の入力端子を有する加算回路と、
   第３の期間には前記第１の記憶回路に蓄積された電圧信号を該加算回路の第１の入力端子に入力し、前記第２の記憶回路に蓄積された電圧信号を該加算回路の第２の入力端子に入力し、第４の期間には該加算回路の入力端子とそこに入力される記憶回路に蓄積された電圧信号の関係を第３の期間と逆にする第２のスイッチ回路網と、
   を具備することを特徴とする、請求項１に記載した磁気センサ回路。
3. 前記判定回路が更に、
   前記加算回路の出力信号を所定のしきい値と比較する比較回路と、
   所定のタイミングで該比較回路の出力信号を検知し、該比較回路の出力信号に応じた信号を出力し、次に再び該比較回路の出力信号を検知するまでその信号状態を保持するバッファ回路と、
   を具備することを特徴とする、請求項２に記載した磁気センサ回路。
4. 前記バッファ回路が、
   前記第３の期間内の所定のタイミングで前記比較回路の出力を検知する第１のＤフィリップフロップと、
   前記第４の期間内の所定のタイミングで前記比較回路の出力を検知する第２のＤフィリップフロップと、
   該第１と第２のＤフリップフロップの出力信号の論理和となる信号を発生させる出力回路と
   を具備することを特徴とする、請求項３に記載した磁気センサ回路。
5. 検出用磁性体が発する磁気を利用して近接位置に検出用磁性体を持つ物体が存在するかどうかを検知する磁気センサ回路おいて、
   第１の期間の間に、ホール素子に発生した第１の方向のホール電圧に相当する電圧信号を第１の記憶回路に蓄積する第１ステップ、
   第２の期間の間に、ホール素子に発生した第２の方向のホール電圧に相当する電圧信号を第２の記憶回路に蓄積する第２ステップ、
   第３の期間の間に、該第１と第２の記憶回路にそれそれ蓄積された電圧信号を受信し、それぞれの電圧信号の極性が正となるようにして加算処理した第１の加算信号を生成し、該第１の加算信号を所定のしきい値と比較する第３ステップ、
   第４の期間の間に、該第１と第２の記憶回路にそれぞれ蓄積された電圧信号を受信し、それぞれの電圧信号の極性が負となるようにして加算処理した第２の加算信号を生成し、該第２の加算信号を所定のしきい値と比較する第４ステップ、
   の各ステップを実施することを特徴とする磁気センサ回路。

Images