TW201308896A - 電壓偏移裝置 - Google Patents
電壓偏移裝置 Download PDFInfo
- Publication number
- TW201308896A TW201308896A TW100128380A TW100128380A TW201308896A TW 201308896 A TW201308896 A TW 201308896A TW 100128380 A TW100128380 A TW 100128380A TW 100128380 A TW100128380 A TW 100128380A TW 201308896 A TW201308896 A TW 201308896A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- transistor
- drain
- source
- coupled
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Read Only Memory (AREA)
Abstract
一種電壓偏移裝置,包括交叉耦合電晶體對、多數個電晶體對、第一及第二二極體串以及輸入電晶體對。其中之一的電晶體對耦接至交叉耦合電晶體對,且電晶體對分別受控多個參考電壓。第一及第二二極體串接在其中之二的電晶體對中的電晶體的汲極或源極間。第一及第二二極體串各包括至少一二極體。輸入電晶體對的電晶體的閘極接收互為互補信號的第一及第二輸入電壓。其中,交叉耦合電晶體對具有第一及第二輸出端,以依據操作電壓來偏移第一及第二輸入電壓以分別在第一及第二輸出端產生第一及第二輸出電壓。
Description
本發明是有關於一種電壓偏移裝置,特別是有關於一種利用邏輯(低壓)元件所建構的電壓偏移裝置。
請參照圖1,圖1繪示習知的一種電壓偏移裝置100的電路圖。電壓偏移裝置100包括電晶體P1、P2利用交叉耦合的方式來連接以形成交叉耦合電晶體對。其中,電晶體P1、P2的源/汲極接收操作電壓VPP。另外,電壓偏移裝置100還包括利用電晶體P3、P4所形成的電晶體對、電晶體N1、N2所形成的電晶體對以及電晶體N3、N4所形成的電晶體對。
其中,電晶體P3、P4所形成的電晶體對的閘極共同接收參考電壓IV,而電晶體P3串接在電晶體P1及電晶體N1的源/汲極間,電晶體P4則串接在電晶體P2及電晶體N2的源/汲極間。電晶體N1及N2的閘極則共同接收邏輯操作電壓Vdd,電晶體N1及N2並分別串接在電晶體N3、P3及電晶體N4、P4間。電晶體N3及N4則分別串接在電晶體N1及電晶體N2和接地電壓GND間。
電壓偏移裝置100在所接收到的操作電壓VPP高於邏輯操作電壓Vdd的高電壓時,會將最高電壓不大於邏輯操作電壓Vdd的電壓準位的輸入電壓IN及INB的電壓準位加以提升,並藉以產生最高電壓可達操作電壓VPP的電壓準位的輸出電壓VOUT及VOUTB。由於高電壓的操作電壓VPP會透過電晶體P3、P4傳送至電晶體N1及N2上,且因施加於電晶體N1、N2之閘極的邏輯操作電壓Vdd低於施加於電晶體P1、P2之閘極的操作電壓VPP,故電壓偏移裝置100的N1及N2必須是可以承受較大跨壓(高於邏輯操作電壓Vdd的電壓準位)的橫向擴散金氧半場效電晶體(laterally diffused metal oxide semiconductor transistor,LDMOS)。
在另一方面,電壓偏移裝置100還包括電晶體N5、N7以及N6、N8所形成的兩個電晶體串。電晶體N5及N6為利用可以承受較大跨壓的LDMOS電晶體來建構。在當操作電壓VPP並非高電壓準位而為較低的電壓準位時,電晶體N5、N7以及N6、N8所形成的電晶體串用來支援電壓偏移裝置100進行的輸入電壓IN及INB的電壓偏移動作。
在利用互補式金氧半場效電晶體的邏輯製程來製作內嵌式記憶體時,關於對元件的端點所施加的偏壓有嚴格的限制。特別一提的,元件上的各端點(如源極、汲極、閘極及基極)間的壓差是不可以超過其所接收的邏輯操作電壓Vdd。如果所施加偏壓超過前述的限制,施加偏壓的電路元件有可能產生損壞而衍生長時間使用下的可靠度的問題。因此,由互補式金氧半場效電晶體的邏輯製程所製作的電壓偏移裝置,在當其操作電壓VPP超過邏輯操作電壓Vdd時,其中的元件上的各端點間所施加的偏壓的差需要仔細的被檢查。在內嵌式非揮發記憶體的設計領域中,被用來提供以進行資料寫入動作的操作電壓VPP常超過邏輯操作電壓的三倍。據此,電壓偏移裝置中的元件端點間的電壓差需要小心的被檢視,以避免發生可靠度的問題。
換句話說,習知的電壓偏移裝置100在使用邏輯元件來建構的狀況下,是無法遵守上述各端點間的壓差限制的。舉例來說,如果操作電壓VPP被設定為邏輯操作電壓Vdd的三倍(3×Vdd)時,並且,電壓偏移裝置100所接收的輸入電壓IN等於邏輯操作電壓Vdd,且電壓偏移裝置100所接收的另一輸入電壓INB等於另一邏輯操作電壓Vss(例如接地電壓GND)。如此一來,輸出電壓VOUTB將會等於邏輯操作電壓Vss,而輸出電壓VOUT將會等於邏輯操作電壓VPP。則前述的電壓差過大的情況,將會發生在電晶體P3以及P4的端點間。在另一方面,即使參考電壓IV等於兩倍的邏輯操作電壓Vdd(2×Vdd)來使電晶體P3以及P4符合前述的限制,但由於端點IN2(電晶體P4的基極)被施加IV+|VTP|的偏壓,其中的VTP是電晶體P4的臨界電壓,電晶體P4的閘-汲極間的電壓差會等於2×Vdd-Vss,也就是超過了邏輯操作電壓Vdd的限制。並且,電晶體P4的源-汲極間的電壓差會等於2×Vdd+|VTP|-Vss,同樣也超過了邏輯操作電壓Vdd的限制。在另一方面,相似的偏壓狀態會發生在電壓偏移裝置100上,例如電壓偏移裝置100所接收的輸入電壓IN=Vss且INB=Vdd的情況下。顯而易見的,在這個狀態下,電晶體P3的端點間將出現等於2×Vdd-Vss或是2×Vdd+|VTP|-Vss的電壓差的情況。簡單來說,為了解決在標準的金氧半場效電晶體的邏輯製程來製作可以操作在高電壓(例如邏輯操作電壓的三倍)的內嵌式記憶體,一種新的電壓偏移裝置在本發明被提出。
本發明提供一種電壓偏移裝置,有效降低所需的高壓電晶體的數量,以降低其電路面積。
本發明提出一種電壓偏移裝置,包括交叉耦合電晶體對、多數個電晶體對、第一及第二二極體串以及輸入電晶體對。交叉耦合電晶體對耦接操作電壓。其中之一的電晶體對耦接至交叉耦合電晶體對,各電晶體對中的電晶體的閘極相互連接,且電晶體對分別受控多個參考電壓。第一及第二二極體串接在其中之二的電晶體對中的電晶體的汲極或源極間,第一及第二二極體串各包括至少一二極體。輸入電晶體對串接在接地電壓與電晶體對的其中之一間,輸入電晶體對的電晶體的閘極接收互為互補信號的第一及第二輸入電壓。其中,交叉耦合電晶體對具有第一及一第二輸出端,以依據操作電壓來偏移第一及第二輸入電壓以分別在第一及第二輸出端產生第一及第二輸出電壓。
基於上述,本發明利用一個或多個的二極體來形成二極體串,並使二極體串被串接在兩個電晶體對間,並與其相耦接的電晶體對中的電晶體的汲極或源極連接。透過二極體串所產生的電壓降,可以有效使電壓偏移裝置中的電晶體對及二極體串中的電晶體不會承受到過大的跨壓,而可以避免需要使用高耐壓的電晶體來建構電壓偏移裝置中的電晶體對或二極體串。如此一來,電壓偏移裝置的佈局面積將可以有效的節省,達到降低生產成本的目的。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖2,圖2繪示本發明實施例的電壓偏移裝置200的電路圖。電壓偏移裝置200包括交叉耦合電晶體對210、電晶體對220、230、250、二極體串241、242以及輸入電晶體對260。交叉耦合電晶體對210由電晶體MP1以及MP2建構,其中,電晶體MP1的閘極連接到電晶體MP2的第二源/汲極,電晶體MP2的閘極連接到電晶體MP1的第二源/汲極,且電晶體MP1及MP2的第一源/汲極共用耦接至操作電壓VPP。另外,交叉耦合電晶體對210中的電晶體MP1及MP2的第二源/汲極上各具有一個輸出端,並分別用以產生電壓偏移裝置200的輸出電壓VOUT及VOUTB。在此,操作電壓VPP可以是邏輯操作電壓Vdd的3至5倍。
電晶體對220則耦接至交叉耦合電晶體對210,其中,電晶體對220包括電晶體MP3及MP4。電晶體MP3及MP4的閘極共同耦接至第二參考電壓VNN1,而電晶體MP3的第一源/汲極則耦接至電晶體MP1的第二源/汲極,且電晶體MP4的第一源/汲極則耦接至電晶體MP2的第二源/汲極。另外,請特別注意的,電晶體MP3及MP4的基極被耦接至操作電壓VPP。而偏壓電壓VB1A及VB1B的電壓大小是與第二參考電壓VNN1及輸出電壓VOUT及VOUTB的電壓值分別有相關聯的。原則上,偏壓電壓對VB1A、VB1B及第二參考電壓VNN1的選用,是要使電晶體MP3及MP4上的跨壓不至於大於邏輯元件所能承受的最大電壓。也就是說,在本實施例中,電晶體MP3及MP4僅需要使用邏輯元件的電晶體來建構即可,不需要可以高耐電壓的電晶體(例如LDMOS電晶體)來建構。在本發明的一實施例中,第二參考電壓VNN1可被設定為等於HV-Vdd-VTP,其中,電壓HV是輸出電壓VOUT及VOUTB預設的最大可能電壓值,電壓Vdd為邏輯操作電壓,而電壓VTP則為電晶體MP3及MP4的臨界電壓。因此,電壓偏移裝置200的輸出電壓VOUT及VOUTB可以在電壓HV以及(HV-Vdd)間擺盪。
電晶體對230耦接至電晶體對220,其中,電晶體對230包括電晶體MP5及MP6。電晶體MP5及MP6的閘極共同耦接至第一參考電壓VNN0,而電晶體MP5的第一源/汲極則耦接至電晶體MP3的第二源/汲極,且電晶體MP6的第一源/汲極則耦接至電晶體MP4的第二源/汲極。電晶體MP5及MP6的基極耦接至偏壓電壓對VB2A及VB2B。與電晶體對220相同的,偏壓電壓VB2A可以依據第一參考電壓VNN0以及電晶體MP5的源極所接收的偏壓的電壓值來選定,偏壓電壓VB2B則可以依據第一參考電壓VNN0以及電晶體MP6的源極所接收的偏壓的電壓值來選定。重點在於要使電晶體MP5及MP6上的跨壓不至於大於邏輯元件所能承受的最大電壓。如此一來,電晶體MP5及MP6同樣可以使用小尺寸的邏輯元件的電晶體來建構即可。
二極體串241則串接至電晶體對230中的電晶體MP5與電晶體對250間。二極體串241包括由電晶體MP7及MP8相互串接所構成。其中的電晶體MP7及MP8皆以二極體耦接(diode-connection)組態來構成二極體。在本實施例中,由於電晶體MP7及MP8為P型的金氧半場效電晶體,因此,電晶體MP7及MP8的閘極均耦接至其第二源/汲極以形成二極體的陰極,電晶體MP7及MP8的第一源/汲極則為二極體的陽極。
二極體串242則串接至電晶體對230中的電晶體MP6與電晶體對250間。二極體串242則包括由電晶體MP9及MP10相互串接所構成。與二極體串241相同的,電晶體MP9及MP10以二極體耦接組態來構成二極體。
在本發明的一實施例中,第一參考電壓VNN0被設定為等於當輸出電壓VOUT及VOUTB等於電壓HV時,電壓偏移裝置200中的邏輯元件所能承受的最大電壓值。換句話說,第一參考電壓VNN0等於可以被施加於電壓偏移裝置200的電晶體的最大電壓。並且,電晶體MP5及MP6耦接至電晶體MP3及MP4的第一源/汲極上的電壓準位,會在電壓HV以及VNN0+VTP間進行切換。其中的電壓VTP為電晶體MP5及MP6的臨界電壓。另外,由於第一及第二二極體串241及242的設置,電晶體MP5及MP6的耦接至第一及第二二極體串241及242的第一源/汲極的電壓準位被提升至大於電壓VTP。據此,電晶體MP5及MP6的最小源極偏壓會等於電壓VNN0+VTP,並且電晶體MP5以及MP6的源極及汲極間的電壓差皆小於第一參考電壓VNN0。因此,電晶體MP5以及MP6上的跨壓將不會大於邏輯元件所能承受的最大電壓。
電晶體MP7及MP9的基極共同接收偏壓電壓對VB3A及VB3B,而電晶體MP8及MP10的基極共同接收偏壓電壓對VB4A及VB4B。偏壓電壓對VB3A、VB3B及VB4A、VB4B的設定也是依據電晶體MP7~MP10上的跨壓來決定。換句話說,電晶體MP7~MP10同樣可以利用小尺寸的邏輯元件的電晶體來建構。
當然,利用兩個二極體來形成一個二極體串僅只是一個範例,設計者可以依據電壓偏移裝置200的電路實際動作的狀況,以及二極體的臨界電壓來調整一個二極體串中所包括的二極體的數量。
電晶體對250包括電晶體MN1以及MN2,其中,在本發明的一實施例中,電晶體MN1以及MN2可以是LDMOS電晶體。電晶體MN1以及MN2的第一源/汲極分別耦接至二極體串241及242中的電晶體MP8及MP10的第二源/汲極。電晶體MN1以及MN2的基極共同耦接至接地電壓GND,而電晶體MN1以及MN2的閘極共同接收第三參考電壓VNN2。
由於電晶體對250與操作電壓VPP間,串接交叉耦合電晶體對210、電晶體對220及230以及二極體串241及242,因此,電晶體對250中的電晶體MN1以及MN2的第一源/汲極上的電壓已經被有效的降低。也因此,在本實施例中,第三參考電壓VNN2可以被設定等於邏輯操作電壓Vdd即可。
輸入電晶體對260則串接在電晶體對250與接地電壓GND間。輸入電晶體對260包括電晶體MN3及MN4。電晶體MN3及MN4的第一源/汲極分別耦接至電晶體MN1以及MN2的第二源/汲極,電晶體MN3及MN4的第二源/汲極共同耦接至接地電壓GND,而電晶體MN3及MN4的閘極分別接收輸入電壓IN以及INB,其中,輸入電壓IN以及INB為兩個互補的信號。
由上述說明可以清楚發現,本實施例中的電壓偏移裝置200中的電晶體MP1~MP10及MN1~MN4均可以利用依據邏輯製程來製造的邏輯元件的電晶體來建構。也就是說,電壓偏移裝置200除了電晶體MN1及MN2外,並不需要其他的高耐壓的電晶體來建構,因此並不需要因為過多的高耐壓的電晶體而浪費過多的佈局面積,進而影響到電壓偏移裝置200的產品成本。
以下請參照圖3,圖3繪示本發明另一實施例的電壓偏移裝置300的電路圖。在電壓偏移裝置300中,除了包括如圖2繪示的電壓偏移裝置200外,更包括低壓模式串310及320、操作電壓偵測器330以及基極電壓選擇器340。
低壓模式串310耦接至電晶體MP3的第二源/汲極,其中包括電晶體MN11、MN12以及MN13,在本發明的一實施例中,電晶體MN11、MN12以及MN13可以是LDMOS電晶體。電晶體MN11、MN12以及MN13的源/汲極間相互串接,而電晶體MN11的閘極耦接至第三參考電壓VNN2,電晶體MN12的閘極耦接至模式選擇信號ENB,而電晶體MN13的閘極耦接至輸入電壓IN,並且,電晶體MN11、MN12以及MN13的基極共同耦接至接地電壓GND。
低壓模式串320耦接至電晶體MP4的第二源/汲極,其中包括電晶體MN21、MN22以及MN23,其中,電晶體MN21可以是LDMOS電晶體。電晶體MN21、MN22以及MN23的源/汲極間相互串接,而電晶體MN21的閘極耦接至第三參考電壓VNN2,電晶體MN22的閘極耦接至模式選擇信號ENB,而電晶體MN23的閘極耦接至輸入電壓INB,並且,電晶體MN21、MN22以及MN23的基極共同耦接至接地電壓GND。
操作電壓偵測器330接收操作電壓VPP並依據操作電壓VPP的電壓準位來產生模式選擇信號ENB。具體一點來說明,當操作電壓偵測器330所接收到的操作電壓VPP是高於邏輯操作電壓的電壓準位時,則產生例如邏輯準位“0”的模式選擇信號ENB,以指示電壓偏移裝置300進入高電壓模式。相對的,當操作電壓偵測器330所接收到的操作電壓VPP是不高於邏輯操作電壓的電壓準位時,則產生例如邏輯準位“1”的模式選擇信號ENB,以指示電壓偏移裝置300進入低電壓模式。在本發明的一實施例中,當電壓偏移裝置300操作在高壓模式時,操作電壓VPP等於電壓HV,其中電壓HV為輸出電壓VOUT及VOUTB的最大可能輸出的電壓值。相對的,當電壓偏移裝置300操作在低壓模式時,操作電壓VPP等於邏輯操作電壓Vdd。
在當模式選擇信號ENB為邏輯準位“0”時,電晶體MN12及MN22會同時被關閉,並使低壓模式串310及320不動作。相反的,在當模式選擇信號ENB為邏輯準位“1”時,電晶體MN12及MN22會同時被導通,並透過電晶體MN13及MN23來針對所接收的輸入電壓IN及INB來進行電壓偏移以產生輸出電壓VOUT及VOUTB。
基極電壓選擇器340耦接至操作電壓偵測器330以及電壓偏移裝置200。基極電壓選擇器340接收操作電壓偵測器330所產生的模式選擇信號ENB並據以選擇電壓準位等於邏輯操作電壓Vdd的第三參考電壓VNN2或相對較高電壓的偏壓電壓來作為被選擇電壓對(VSEL1A、VSEL1B)、(VSEL2A、VSEL2B)、(VSEL3A、VSEL3B)以及(VSEL4A、VSEL4B),並將被選擇電壓對VSEL1A~VSEL4B及VSEL1B~VSEL4B傳送至電晶體MP3~MP10的基極。具體一點來說明,當模式選擇信號ENB指示電壓偏移裝置300為高電壓模式時,基極電壓選擇器340選擇如圖2繪示的偏壓電壓VB1A、VB1B、VB2A、VB2B`VB3A、VB3B以及VB4A、VB4B分別作為被選擇電壓對VSEL1A~VSEL4B及VSEL1B~VSEL4B,並將被選擇電壓對VSEL1A、VSEL1B傳送至電晶體MP3及MP4的基極,將被選擇電壓對VSEL2A、VSEL2B傳送至電晶體MP5及MP6的基極,將被選擇電壓對VSEL3A、VSEL3B傳送至電晶體MP7及MP8的基極,及將被選擇電壓對VSEL4A、VSEL4B傳送至電晶體MP9及MP10的基極。
當模式選擇信號ENB指示電壓偏移裝置300操作在高壓模式時,被選擇電壓對(VSEL1A、VSEL1B)、(VSEL2A、VSEL2B)、(VSEL3A、VSEL3B)以及(VSEL4A、VSEL4B)低於第一參考電壓VNN0。相反的,若模式選擇信號ENB指示電壓偏移裝置300為操作在低電壓模式時,基極電壓選擇器340選擇等於邏輯操作電壓Vdd的第三參考電壓VNN2來作為被選擇電壓對VSEL1A~VSEL4B及VSEL1B~VSEL4B,並將第三參考電壓VNN2傳送至電晶體MP3~MP10的基極。
由上述的說明可以得知,本實施例的電壓偏移裝置300可以藉由操作電壓偵測器330偵測所得的模式選擇信號ENB,來使基極電壓選擇器340提供被選擇電壓VSEL1~VSEL4來作為電晶體MP3~MP10的基極電壓,以達成利用相同的電路結構,可以工作在依據不同的操作電壓VPP所產生的高、低壓模式下。並且,電壓偏移裝置300中,除了電晶體MN1、MN2、MN11以及MN21外,不需要其他的高耐壓的電晶體,有效達到低電路佈局面積的需求。
以工作在5.0V的邏輯元件為例子,邏輯操作電壓Vdd被設定為5.0V,電壓HV被設定為20V,第一及第二參考電壓VNN0及VNN1則分別被設定為15V及14V。如此一來,電晶體MP1~MP10、MN3、MN4、MN12、MN13、MN22及MN23中的任一,其跨壓將不大於5.0V。若以工作在3.3V的邏輯元件為例子,邏輯操作電壓Vdd被設定為3.3V,電壓HV被設定為10V,第一及第二參考電壓VNN0及VNN1則分別被設定為7V及6V。如此一來,電晶體MP1~MP10、MN3、MN4、MN12、MN13、MN22及MN23中的任一,其跨壓將不大於3.3V。再以工作在2.5V的邏輯元件為例子,邏輯操作電壓Vdd被設定為2.5V,電壓HV被設定為7V,第一及第二參考電壓VNN0及VNN1則分別被設定為4.5V及4.0V。如此一來,電晶體MP1~MP10、MN3、MN4、MN12、MN13、MN22及MN23中的任一,其跨壓將不大於2.5V。
綜上所述,本發明利用在電壓偏移裝置中建構多個電晶體對以及串接在相鄰的兩電晶體對的源/汲極間的二極體串,有效降低電壓偏移裝置中各電晶體上的跨壓。並藉由提供電壓偏移裝置中各電晶體合適的基極電壓,使電壓偏移裝置中的所有電晶體都可以利用邏輯元件的電晶體來建構,大幅降低電壓偏移裝置的佈局面積,進以降低其所需的電路成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300...電壓偏移裝置
210...交叉耦合電晶體對
220、230、250...電晶體對
260...輸入電晶體對
241、242...二極體串
310、320...低壓模式電晶體串
330...操作電壓偵測器
340...基極電壓選擇器
P1~P4、N1~N8、MP1~MP10、MN1~MN4、MN11~MN23...電晶體
IN、INB...輸入電壓
IV...參考電壓
IN1、IN2...端點
GND...接地電壓
Vdd...邏輯操作電壓
VPP...操作電壓
VOUT、VOUTB...輸出電壓
VB1~VB4...偏壓電壓
VNN0~VNN2...參考電壓
ENB...模式選擇信號
VSEL1~VSEL4...被選擇電壓
圖1繪示習知的一種電壓偏移裝置100的電路圖。
圖2繪示本發明實施例的電壓偏移裝置200的電路圖。
圖3繪示本發明另一實施例的電壓偏移裝置300的電路圖。
200...電壓偏移裝置
210...交叉耦合電晶體對
220、230、250...電晶體對
260...輸入電晶體對
241、242...二極體串
241、242...二極體串
MP1~MP10、MN1~MN4...電晶體
VB1~VB4...偏壓電壓
VNN0~VNN2...參考電壓
GND...接地電壓
Vdd...邏輯操作電壓
VPP...操作電壓
IN、INB...輸入電壓
VOUT、VOUTB...輸出電壓
Claims (17)
- 一種電壓偏移裝置,包括:一交叉耦合電晶體對,耦接一操作電壓;多個電晶體對,其中之一的電晶體對耦接至該交叉耦合電晶體對,各該電晶體對中的電晶體的閘極相互連接,且該些電晶體對分別受控於多個參考電壓;一第一二極體串;一第二二極體串,該第一二極體串及該第二二極體串接在該些電晶體對的其中的二電晶體對之間,該第一二極體串及該第二二極體串各包括至少一二極體;以及一輸入電晶體對,串接在一接地電壓與該些電晶體對的其中之間,該輸入電晶體對的電晶體的閘極接收互為互補信號的一第一輸入電壓及一第二輸入電壓;以及其中,該交叉耦合電晶體對具有一第一輸出端及一第二輸出端,以依據該操作電壓來偏移該第一輸入電壓及該第二輸入電壓以分別在該第一及該第二輸出端產生一第一輸出電壓及一第二輸出電壓。
- 如申請專利範圍第1項所述之電壓偏移裝置,其中更包括:一第一低壓模式電晶體串,包括串接於該交叉耦合電晶體對與該接地電壓間的多個第一低壓模式電晶體,該些第一低壓模式電晶體受控於該些參考電壓的一第三參考電壓、一模式選擇信號以及該第一輸入電壓;一第二低壓模式電晶體串,包括串接於該交叉耦合電晶體對與該接地電壓間的多個第二低壓模式電晶體,該些第二低壓模式電晶體受控於該第三參考電壓、該模式選擇信號以及該第二輸入電壓;以及一操作電壓偵測器,接收該操作電壓,依據該操作電壓的電壓準位來產生該模式選擇信號。
- 如申請專利範圍第2項所述之電壓偏移裝置,其中更包括:一基極電壓選擇器,耦接該操作電壓偵測器以及該些電晶體對,該基極電壓選擇器依據該模式選擇信號來選擇多個偏壓電壓以及一邏輯操作電壓的其中之一以提供至該些電晶體對的電晶體的基極。
- 如申請專利範圍第3項所述之電壓偏移裝置,其中該第一二極體串以及該第二二極體串上的該些二極體由電晶體來建構,並且,該基極電壓選擇器更依據該模式選擇信號來選擇並輸出該些參考電壓或該操作電壓的其中之一傳送至該第一及該第二二極體串的電晶體的基極的。
- 如申請專利範圍第2項所述之電壓偏移裝置,其中該第三參考電壓等於該電壓偏移裝置的一邏輯操作電壓。
- 如申請專利範圍第2項所述之電壓偏移裝置,其中該些第一低壓模式電晶體包括:一第一電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該第三參考電壓,其第一源/汲極耦接至該複數個電晶體對的其中之一;一第二電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該模式選擇信號,其第一源/汲極耦接至該第一電晶體的第二源/汲極;以及一第三電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該第一輸入電壓,其第一源/汲極耦接至該第二電晶體的第二源/汲極,其第二源/汲極耦接至該接地電壓。
- 如申請專利範圍第6項所述之電壓偏移裝置,其中該第一電晶體為橫向擴散金氧半場效電晶體(laterally diffused metal oxide semiconductor transistor,LDMOS)。
- 如申請專利範圍第2項所述之電壓偏移裝置,其中該些第二低壓模式電晶體包括:一第四電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該第三參考電壓,其第一源/汲極耦接至該複數個電晶體對的其中之一;一第五電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該模式選擇信號,其第一源/汲極耦接至該第四電晶體的第二源/汲極;以及一第六電晶體,具有閘極、第一源/汲極以及第二源/汲極,其閘極接收該第二輸入電壓,其第一源/汲極耦接至該第五電晶體的第二源/汲極,其第二源/汲極耦接至該接地電壓。
- 如申請專利範圍第8項所述之電壓偏移裝置,其中該第四電晶體為橫向擴散金氧半場效電晶體。
- 如申請專利範圍第1項所述之電壓偏移裝置,其中該交叉耦合電晶體對包括:一第一交叉耦合電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極接收該操作電壓;以及一第二交叉耦合電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極接收該操作電壓,其閘極耦接該第一交叉耦合電晶體的第二源/汲極,其第二源/汲極耦接該第一交叉耦合電晶體的閘極。
- 如申請專利範圍第10項所述之電壓偏移裝置,其中該些電晶體對包括:一第一電晶體對,耦接至該第一及該第二交叉耦合電晶體的第二源/汲極,包括:第一電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第一交叉耦合電晶體的第二源/汲極,其閘極接收該些參考電壓中的一第二參考電壓;以及第二電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第二交叉耦合電晶體的第二源/汲極,其閘極耦接該第一電晶體的閘極;以及一第二電晶體對,耦接至該第一及該第二電晶體的第二源/汲極,包括:一第三電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第一電晶體的第二源/汲極,其閘極接收該些參考電壓中的一第一參考電壓;以及一第四電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第二電晶體的第二源/汲極,其閘極耦接該第三電晶體的閘極。
- 如申請專利範圍第11項所述之電壓偏移裝置,其中該第一參考電壓等於施加在該電壓偏移裝置中的該些電晶體的最大可允許的電壓值,該第二參考電壓等於HV-Vdd-VTP,其中,HV為該第一及該第二輸出電壓的預設最大電壓,Vdd為一邏輯操作電壓,VTP則為該電壓偏移裝置中的該些電晶體的一臨界電壓值。
- 如申請專利範圍第11項所述之電壓偏移裝置,其中該第一二極體串包括:一第一二極體,其陽極耦接至該第三電晶體的第二源/汲極;以及一第二二極體,其陽極耦接至該第二二極體的陰極;該第二二極體串包括:一第三二極體,其陽極耦接至該第四電晶體的第二源/汲極;以及一第四二極體,其陽極耦接至該第三二極體的陰極。
- 如申請專利範圍第13項所述之電壓偏移裝置,其中該些電晶體對更包括:一第三電晶體對,耦接至該第二及該第四二極體的陰極,包括:一第五電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第二二極體的陰極,其閘極接收該些參考電壓中的一第三參考電壓,其第二源/汲極耦接該輸入電晶體對;以及一第六電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第四二極體的陰極,其閘極耦接該第三電晶體的閘極,其第二源/汲極耦接該輸入電晶體對,該第六電晶體與該第五電晶體的基極共同連接至該接地電壓。
- 如申請專利範圍第14項所述之電壓偏移裝置,其中該第三參考電壓等於該電壓偏移裝置的一邏輯操作電壓。
- 如申請專利範圍第14項所述之電壓偏移裝置,其中該第五電晶體以及該第六電晶體為橫向擴散金氧半場效電晶體。
- 如申請專利範圍第14項所述之電壓偏移裝置,其中該輸入電晶體對包括:一第七電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第五電晶體的第二源/汲極,其閘極接該第一輸入電壓,其第二源/汲極耦接至該接地電壓;以及一第八電晶體,具有閘極、第一源/汲極以及第二源/汲極,其第一源/汲極耦接至該第六電晶體的第二源/汲極,其閘極接該第二輸入電壓,其第二源/汲極耦接至該接地電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100128380A TWI446716B (zh) | 2011-08-09 | 2011-08-09 | 電壓偏移裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100128380A TWI446716B (zh) | 2011-08-09 | 2011-08-09 | 電壓偏移裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201308896A true TW201308896A (zh) | 2013-02-16 |
TWI446716B TWI446716B (zh) | 2014-07-21 |
Family
ID=48170004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100128380A TWI446716B (zh) | 2011-08-09 | 2011-08-09 | 電壓偏移裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI446716B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI583138B (zh) * | 2016-04-15 | 2017-05-11 | 台灣類比科技股份有限公司 | 電壓準位移位電路 |
TWI827249B (zh) * | 2021-09-13 | 2023-12-21 | 聯發科技股份有限公司 | 電平轉換器及具有過驅動能力的晶片 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107317578B (zh) * | 2016-04-26 | 2020-06-02 | 台湾类比科技股份有限公司 | 电压准位移位电路 |
-
2011
- 2011-08-09 TW TW100128380A patent/TWI446716B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI583138B (zh) * | 2016-04-15 | 2017-05-11 | 台灣類比科技股份有限公司 | 電壓準位移位電路 |
TWI827249B (zh) * | 2021-09-13 | 2023-12-21 | 聯發科技股份有限公司 | 電平轉換器及具有過驅動能力的晶片 |
US11901892B2 (en) | 2021-09-13 | 2024-02-13 | Mediatek Inc. | Level shifter and chip with overdrive capability |
Also Published As
Publication number | Publication date |
---|---|
TWI446716B (zh) | 2014-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8373485B2 (en) | Voltage level shifting apparatus | |
EP3197051A1 (en) | Driving circuit for non-volatile memory | |
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US8395870B2 (en) | Input/output circuit | |
CN103187963B (zh) | 电平移位电路和使用电平移位电路的半导体器件 | |
KR20170110021A (ko) | 반도체 장치 | |
TWI678070B (zh) | 介面電路 | |
KR100691349B1 (ko) | 멀티 파워 시스템에 사용되는 차동 회로, 출력 버퍼 회로및 반도체 집적 회로 | |
US8258853B2 (en) | Power switch circuit for tracing a higher supply voltage without a voltage drop | |
US8653878B2 (en) | Voltage switch circuit produced by logic circuit manufacturing process capable of withstanding high voltage stress | |
TWI446716B (zh) | 電壓偏移裝置 | |
US9018986B2 (en) | Output buffers | |
US7741874B2 (en) | Electronic circuit | |
KR100728557B1 (ko) | 반도체 메모리 장치의 입력 버퍼 | |
US20160071559A1 (en) | Data readout circuit | |
TWI535198B (zh) | 差分信號驅動器 | |
CN110022138B (zh) | 一种锁存器及隔离电路 | |
US9755632B2 (en) | Cascode voltage generating circuit and method | |
TWI718651B (zh) | 偏壓電路系統與偏壓方法 | |
US20240297650A1 (en) | Input/output circuit | |
JP2017147560A (ja) | レベルシフト回路 | |
CN107481760B (zh) | 负压输出电路 | |
US8044689B2 (en) | Semiconductor circuit | |
KR101120941B1 (ko) | 시스템 안정화 회로 | |
US9843326B1 (en) | Wide range level shifter for low voltage input applications |