TWI827249B - 電平轉換器及具有過驅動能力的晶片 - Google Patents

電平轉換器及具有過驅動能力的晶片 Download PDF

Info

Publication number
TWI827249B
TWI827249B TW111134281A TW111134281A TWI827249B TW I827249 B TWI827249 B TW I827249B TW 111134281 A TW111134281 A TW 111134281A TW 111134281 A TW111134281 A TW 111134281A TW I827249 B TWI827249 B TW I827249B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
terminal
coupled
input signal
Prior art date
Application number
TW111134281A
Other languages
English (en)
Other versions
TW202312672A (zh
Inventor
飛 艾
徐薪承
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202312672A publication Critical patent/TW202312672A/zh
Application granted granted Critical
Publication of TWI827249B publication Critical patent/TWI827249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一種電平轉換器，包括：輸入對，包括第一輸入電晶體和第二輸入電晶體；交叉耦合輸出對，包括第一輸出電晶體和第二輸出電晶體，其中該第二輸出電晶體響應於輸入信號的一高電平狀態將該電平轉換器的輸出端上拉至過驅動電壓，該第一輸出電晶體響應於該輸入信號的一低電平狀態將該電平轉換器的反相輸出端上拉至該過驅動電壓；第一保護電路；第二保護電路；其中該過驅動電壓為該電平轉換器的標稱電壓的兩倍加上電壓增量；該第一保護電路包括用於補償該電壓增量的第一電壓降電路；以及該第二保護電路包括用於補償該電壓增量的第二電壓降電路。

Description

電平轉換器及具有過驅動能力的晶片
本發明涉及電平轉換器(level shifter)及具有過驅動(overdrive)能力的晶片(chip)。
隨著半導體製造工藝中使用的技術的發展(例如，縮小到5nm、4nm、3nm或以下)，最大施加電壓被抑制(例如，遠低於7nm產品的最大施加電壓)。如果同一印刷電路板(PCB)上有幾代晶片，則需要進行過載設計。例如，電源系統不僅為新一代晶片提供1.5V，而且為老一代晶片提供3.3V，這意味著需要電平轉換器。
本發明提供電平轉換器及具有過驅動能力的晶片，可改善電路的性能。
在一個實施例中，本發明提供一種電平轉換器，其可包括：輸入對，該輸入對包括分別由該電平轉換器的一輸入信號和一反相輸入信號控制的第一輸入電晶體和第二輸入電晶體；交叉耦合輸出對，該交叉耦合輸出對包括第一輸出電晶體和第二輸出電晶體，其中該第二輸出電晶體響應於該輸入信號的一高電平狀態將該電平轉換器的輸出端上拉至過驅動電壓，該第一輸出電晶 體響應於該輸入信號的一低電平狀態將該電平轉換器的反相輸出端上拉至該過驅動電壓；第一保護電路，耦接於該反相輸出端和該第一輸入電晶體之間；以及第二保護電路，耦接於該輸出端和該第二輸入電晶體之間；其中該過驅動電壓為該電平轉換器的標稱電壓的兩倍加上電壓增量；該第一保護電路包括用於補償該電壓增量的第一電壓降電路；以及該第二保護電路包括用於補償該電壓增量的第二電壓降電路。
在一個實施例中，本發明提供一種具有過驅動能力的晶片，其可包括：本發明提供的電平轉換器；控制電路，由標稱電壓供電；和上拉電路和下拉電路，基於該控制電路的控制將一襯墊耦接於該過驅動電壓或地；其中該電平轉換器耦接於該控制電路和該上拉電路之間，且該電平轉換器從該控制電路接收該輸入信號，並且該電平轉換器包括耦接於該上拉電路的控制端的輸出端。
100:晶片
112:分壓器
102:控制電路
104,200:電平轉換器
106:上拉電路
110:襯墊
108:下拉電路
202:第一保護電路
204:第二保護電路
圖1根據本發明的一實施例示出具有過驅動能力的晶片100。
圖2根據本發明的一實施例示出電平轉換器200。
圖3A示出了圖2所示的電平轉換器200左側的端子的電壓轉變。
圖3B示出了圖2所示的電平轉換器200右側的端子的電壓轉變。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬技術領域具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元 件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及申請專利範圍當中所提及的“包含”及“包括”為一開放式的用語，故應解釋成“包含但不限定於”。“大體上”或“大約”是指在可接受的誤差範圍內，所屬技術領域具有通常知識者能夠在一定誤差範圍內解決所述技術問題，基本達到所述技術效果。此外，“耦接”或“耦合”一詞在此包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接在一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或通過其它裝置或連接手段間接地電性連接至該第二裝置。以下所述為實施本發明的較佳方式，目的在於說明本發明的精神而非用以限定本發明的保護範圍，本發明的保護範圍當視之後附的申請專利範圍所界定者為准。
下面的描述為本發明預期的最優實施例。這些描述用於闡述本發明的大致原則而不應用於限制本發明。本發明的保護範圍應在參考本發明的申請專利範圍的基礎上進行認定。
圖1根據本發明的一實施例示出具有過驅動能力的晶片100。圖1關注該晶片100的輸出緩衝器。輸出緩衝器包括控制電路102、電平轉換器104、上拉電路106和下拉電路108。輸出緩衝器在襯墊(pad)110處展現過驅動能力。
為了獲得過驅動能力，晶片100可包括兩個引腳(pin)VDIO1和VDIO2。電源引腳VDIO1接收標稱電壓(nominal voltage)VDDQ。芯片100內的每個元件在標稱電壓VDDQ內安全操作。電源引腳VDIO2接收過驅動電壓2VDDQ+Vx，其是VDDQ的兩倍加上電壓增量(delta voltage)Vx。例如，標稱電壓VDDQ可以是1.5V，過驅動電壓可以是3.3V。在該示例中，電壓增量為0.3V。電壓增量可能影響電路的性能。在電平轉換器104中提供一些特定的設計來改善電路的性能。
該圖中描述了輸出緩衝器的操作。在控制電路102的控制下，可 以導通(turn on)上拉電路106或下拉電路108以便上拉或下拉襯墊110的電壓電平。有別於將襯墊110耦接於標稱電壓VDDQ(VDIO1)，上拉電路106將襯墊110耦接於過驅動電壓2VDDQ+Vx(VDIO2)。然而，控制電路102由標稱電壓VDDQ(VDIO1)供電。因此，在控制電路102和上拉電路106之間需要電平轉換器104。如圖所示，電平轉換器104從控制電路102接收輸入信號IN(0V~VDDQ)，並通過輸出端OUT(輸出升高後的(boosted)信號)耦接於上拉電路106的控制端。電平轉換器104需要輸出適當的信號以安全地操作上拉電路106的PMOS，並且還需要處理電平轉換器104內部的可靠性問題(也是由於電壓增量Vx)。在下面的段落中討論電平轉換器104。
在該示例中，電平轉換器104耦接於第一電源引腳VDIO1(VDDQ)和第二電源引腳VDIO2(2VDDQ+Vx)，且還接收特定電壓(specific voltage)VDDQ+Vy以用於偏置PMOS。考慮到從第二電源引腳VDIO2接收過驅動電壓2VDDQ+Vx，電平轉換器104包括保護電路。保護電路中提供有電壓降電路(在後面的討論中將詳細介紹)以用於補償電壓增量Vx。此外，被提供用於在保護電路中導通PMOS的特定電壓VDDQ+Vy大於標稱電壓VDDQ。這些設計解決了由電壓增量引起的可靠性問題。電平轉換器104可將其輸入信號IN提升至VDDQ+Vy+Vtp~2VDDQ+Vx的範圍(參考OUT)。電壓Vtp是PMOS的閾值電壓。電壓Vy可以等於電壓增量Vx。電平轉換器104內的電晶體或由來至電平轉換器104的升高後的信號控制的電晶體均能安全地操作。
在圖1中，晶片100使用分壓器112將過驅動電壓2VDDQ+Vx(在VDIO2處接收)進行分壓來產生特定電壓VDDQ+Vy。在其他示例中，分壓器可位於晶片100外部。
在一些示例性的實施例中，可產生複數個特定電壓(例如，接下來要討論的VDDQ3+Vy和VDDQ4+Vy)，其中VDDQ3
Figure 111134281-A0305-02-0006-1
VDDQ4。電平轉換器 的保護電路內級聯的不同級的PMOS可以耦接於不同的偏置源(例如，VDDQ3+Vy或VDDQ4+Vy)。
圖2根據本發明的一實施例示出電平轉換器200。電平轉換器200包括輸入對(具有第一輸入電晶體Nin和第二輸入電晶體NinB)、交叉耦合輸出對(具有第一輸出電晶體Pout和第二輸出電晶體PoutB)、第一保護電路202及第二保護電路204。第一輸入電晶體Nin由電平轉換器200的一輸入信號IN控制。第二輸入電晶體NinB由電平轉換器200的一反相輸入信號INB控制。響應於輸入信號IN的高電平狀態(VDDQ)，第二輸出電晶體PoutB將電平轉換器200的輸出端OUT上拉至過驅動電壓2VDDQ+Vx。響應於輸入信號IN的低電平狀態(0V)，第一輸出電晶體Pout將電平轉換器200的反相輸出端OUTB上拉至過驅動電壓2VDDQ+Vx。第一保護電路202耦接於反相輸出端OUTB與第一輸入電晶體Nin之間。第二保護電路204耦接於輸出端OUT與第二輸入電晶體NinB之間。第一保護電路202包括第一電壓降電路(包括第一二極管D1)以用於對電壓增量Vx進行補償(通過二極管電壓Vz，Vz可等於Vx)。第二保護電路204包括第二電壓降電路(包括第二二極管D2)以用於對電壓增量Vx進行補償(通過二極管電壓Vz，Vz可等於Vx)。
在該示例中，第一保護電路202和第二保護電路204提供了四組電晶體。第一組電晶體(包括NMOS N1和N2)和第二組電晶體(包括NMOS N1B和N2B)分別設置在第一保護電路202和第二保護電路204內。第三組電晶體(包括PMOS P1和P2)和第四組電晶體(包括PMOS P1B和P2B)分別設置在第一保護電路202和第二保護電路204內。第三組電晶體(包括PMOS P1和P2)、第一電壓降電路(包括第一二極管D1)以及第一組電晶體(包括NMOS N1和N2)耦接在反相輸出端OUTB與第一輸入電晶體Nin之間。第四組電晶體(包括PMOS P1B和P2B)、第二電壓降電路(包括第二二極管D2)及第二組電晶體(包括NMOS N1B和N2B)耦接在反相輸出端OUT與第二輸入電晶體NinB之間。
第一二極管D1包括耦接於第一組電晶體(包括NMOS N1和N2)的陰極(cathode)和耦接於第三組電晶體(包括PMOS P1和P2)的陽極(anode)。第二二極管D2包括耦接於第二組電晶體(包括NMOS N1B和N2B)的陰極和耦接於第四組電晶體(包括PMOS P1B和P2B)的陽極。二極管電壓Vz提供的電壓降從過驅動電壓2VDDQ+Vx中消除了電壓增量Vx。由此實現了第一組電晶體(包括NMOS N1和N2)和第二組電晶體(包括NMOS N1B和N2B)內的NMOS的安全操作。第三組電晶體(包括PMOS P1和P2)和第四組電晶體(包括PMOS P1B和P2B)由大致為特定電壓VDDQ+Vy的偏置電壓導通。電壓Vy從過驅動電壓2VDDQ+Vx中消除了電壓增量Vx，由此實現了第三組電晶體(包括PMOS P1和P2)和第四組電晶體(包括PMOS P1B和P2B)中的PMOS的安全操作。
電平轉換器200的更多電路細節將在以下段落中進一步討論。
第一輸入電晶體Nin具有由輸入信號IN控制的閘極端和耦接於地0V的源極端。第二輸入電晶體NinB具有由反相輸入信號INB控制的閘極端和耦接於地0V的源極端。第一組電晶體包括第一電晶體N1和第二電晶體N2。第一電晶體N1包括耦接於第一輸入電晶體Nin的汲極端的源極端和由第一電壓VDDQ1偏置的閘極端。第二電晶體N2包括耦接於第一電晶體N1的汲極端的源極端和耦接第一電壓降電路D1的汲極端。響應於輸入信號IN的低電平狀態0V，第二電晶體N2的閘極端由第二電晶體N2的汲極端的電壓net1偏置。第二組電晶體包括第三電晶體N1B和第四電晶體N2B。第三電晶體N1B包括耦接於第二輸入電晶體NinB的汲極端的源極端和由第一電壓VDDQ1偏置的閘極端。第四電晶體N2B包括耦接於第三電晶體N1B的汲極端的源極端和耦接第二電壓降電路D2的汲極端。響應於輸入信號IN的高電平狀態VDDQ，第四電晶體N2B的閘極端由第四電晶體N2B的汲極端的電壓net2偏置。第一電壓VDDQ1可大約為標稱電壓VDDQ 或等於標稱電壓VDDQ。第一電壓VDDQ1可由分壓器112產生。
在圖2中，響應於輸入信號IN的高電平狀態VDDQ，第二電晶體N2的閘極端被偏置為第二電壓VDDQ2，且響應於輸入信號IN的低電平狀態0V，第四電晶體N2B的閘極端被偏置為第二電壓VDDQ2。第二電壓VDDQ2可大約為標稱電壓VDDQ或等於標稱電壓VDDQ。第二電壓VDDQ2可由分壓器112產生。
第一保護電路202還包括第一多工器Mux1，其響應於輸入信號IN的高電平狀態VDDQ而將第二電壓VDDQ2耦接於第二電晶體N2的閘極端，且響應於輸入信號IN的低電平狀態0V而將第二電晶體N2的汲極端net1耦接於第二電晶體N2的閘極端。第二保護電路204還包括第二多工器Mux2，其響應於輸入信號IN的低電平狀態0V而將第二電壓VDDQ2耦接於第四電晶體N2B的閘極端，且響應於輸入信號IN的高電平狀態VDDQ而將第四電晶體N2B的汲極端net2耦接於第四電晶體N2B的閘極端。
在這樣的設計中，NMOS N1、N2、N1B和N2B可以安全地關閉(turn off)(每個都具有在標稱電壓VDDQ範圍內的汲極-源極電壓)。保證了電路的可靠性。
第一輸出電晶體Pout具有耦接於過驅動電壓2VDDQ+Vx的源極端，耦接於輸出端OUT的閘極端，以及耦接於反相輸出端OUTB的汲極端。第二輸出電晶體PoutB具有耦接於過驅動電壓2VDDQ+Vx的源極端，耦接於反相輸出端OUTB的閘極端，以及耦接於輸出端OUT的汲極端。第三組電晶體包括第五電晶體P1和第六電晶體P2。第五電晶體P1包括耦接於第一輸出電晶體Pout的汲極端的源極端和由第三電壓VDDQ3+Vy偏置的閘極端。第六電晶體P2包括耦接於第五電晶體P1的汲極端的源極端和耦接第一電壓降電路D1的汲極端。響應於輸入信號IN的低電平狀態0V，第六電晶體P2的閘極端被第四電壓VDDQ4+Vy偏置。第四組電晶體包括第七電晶體P1B和第八電晶體P2B。第七電晶體P1B包括 耦接於第二輸出電晶體PoutB的汲極端的源極端和由第三電壓VDDQ3+Vy偏置的閘極端。第八電晶體P2B包括耦接於第七電晶體P1B的汲極端的源極端和耦接第二電壓降電路D2的汲極端。響應於輸入信號IN的高電平狀態VDDQ，第八電晶體P2B的閘極端被第四電壓VDDQ4+Vy偏置。第三電壓VDDQ3+Vy和第四電壓VDDQ4+Vy均大於標稱電壓VDDQ或可等於標稱電壓VDDQ。
在圖2中，響應於輸入信號IN的高電平狀態VDDQ，第六電晶體P2的閘極端耦接於第六電晶體P2的汲極端net9，且響應於輸入信號IN的低電平狀態0V，第八電晶體P2B的閘極端耦接於第八電晶體P2B的汲極端net10。
第一保護電路202還包括第三多工器Mux3，其響應於輸入信號IN的低電平狀態0V而將第四電壓VDDQ4+Vy耦接於第六電晶體P2的閘極端，且響應於輸入信號IN的高電平狀態VDDQ而將第六電晶體P2的汲極端net9耦接於第六電晶體P2的閘極端。第二保護電路204還包括第四多工器Mux4，其響應於輸入信號IN的高電平狀態VDDQ而將第四電壓VDDQ4+Vy耦接於第八電晶體P2B的閘極端，且響應於輸入信號IN的低電平狀態0V而將第八電晶體P2B的汲極端net10耦接於第八電晶體P2B的閘極端。
在這樣的設計中，PMOS P1,P2,P1B和P2B可以安全地導通(turn on)(每個都具有在標稱電壓VDDQ範圍內的源極-閘極電壓)。保證了電路的可靠性。
圖3A示出了圖2所示的電平轉換器200左側的端子的電壓轉變。
當輸入信號IN處於低態0V時，電晶體Nin、N1和N2全部截止/關閉(off)，電晶體Pout、P1和P2全部導通(on)。如圖所示，端子net1為電壓電平(2VDDQ+Vx-Vz)，端子net5為電壓電平(2VDDQ+Vx-Vz-Vtn)，端子net7為電壓電平(VDDQ1-Vtn)，其中Vtn為電晶體N2的閾值電壓。電晶體N2的汲極-源極電壓為net1減去net5(=Vtn)，位於標稱電壓VDDQ內。電晶體N1的汲極- 源極電壓為net5減去net7(=2VDDQ+Vx-Vz-VDDQ1
Figure 111134281-A0305-02-0011-2
VDDQ)，位於標稱電壓VDDQ範圍內。電晶體N1和N2安全操作。至於導通的電晶體P1和P2，它們的源極-閘極電壓也成功地限制在標稱電壓VDDQ內，以確保安全操作。如圖所示，端子OUTB為電壓電平(2VDDQ+Vx)，端子net3為電壓電平(2VDDQ+Vx)，端子PG2為電壓電平(VDDQ4+Vy)。電晶體P1的源極-閘極電壓為OUTB減去(VDDQ3+Vy)，即2VDDQ+Vx-VDDQ3-Vy(
Figure 111134281-A0305-02-0011-3
VDDQ)，在安全操作的標稱電壓VDDQ範圍內。電晶體P2的源極-閘極電壓為net3減去PG2，即2VDDQ+Vx-VDDQ4-Vy(
Figure 111134281-A0305-02-0011-4
VDDQ)，在安全操作的標稱電壓VDDQ範圍內。
當輸入信號IN處於高態VDDQ時，電晶體Nin、N1和N2全部導通(on)，電晶體Pout、P1和P2全部截止(off)。如圖所示，端子net9為電壓電平Vz，端子net3為電壓電平(Vz+Vtp)，端子OUTB為電壓電平(VDDQ3+Vy+Vtp)，其中Vtp為電晶體P2的閾值電壓。電晶體P2的源極-汲極電壓為net3減去net9(=Vtp)，位於標稱電壓VDDQ內。電晶體P1的源極-汲極電壓為OUTB減去net3(=VDDQ3+Vy+Vtp-Vz-Vtp
Figure 111134281-A0305-02-0011-5
VDDQ)，位於標稱電壓VDDQ範圍內。電晶體P1和P2安全操作。
圖3B示出了圖2所示的電平轉換器200右側的端子的電壓轉變。
當反相輸入信號INB處於高態VDDQ時，電晶體NinB、N1B和N2B全部導通(on)，電晶體PoutB、P1B和P2B全部截止(off)。如圖所示，端子net10為電壓電平Vz，端子net4為電壓電平(Vz+Vtp)，端子OUT為電壓電平(VDDQ3+Vy+Vtp)，其中Vtp為電晶體P2B的閾值電壓。電晶體P2B的源極-汲極電壓為net4減去net10(=Vtp)，位於標稱電壓VDDQ內。電晶體P1B的源極-汲極電壓為OUT減去net4(=VDDQ3+Vy+Vtp-Vz-Vtp
Figure 111134281-A0305-02-0011-6
VDDQ)，位於標稱電壓VDDQ範圍內。電晶體P1B和P2B安全操作。
當反相輸入信號INB處於低態0V時，電晶體NinB、N1B和N2B全 部截止(off)，電晶體PoutB、P1B和P2B全部導通(on)。如圖所示，端子net2為電壓電平2VDDQ+Vx-Vz，端子net6為電壓電平(2VDDQ+Vx-Vz-Vtn)，端子net8為電壓電平(VDDQ1-Vtn)，其中Vtn為電晶體N2B的閾值電壓。電晶體N2B的汲極-源極電壓為net2減去net6(=Vtn)，位於標稱電壓VDDQ內。電晶體N1B的汲極-源極電壓為net6減去net8(=2VDDQ+Vx-Vz-VDDQ1
Figure 111134281-A0305-02-0012-7
VDDQ)，位於標稱電壓VDDQ範圍內。電晶體N1B和N2B安全操作。至於導通的電晶體P1B和P2B，它們的源極-閘極電壓也成功地限制在標稱電壓VDDQ內，以確保安全操作。如圖所示，端子OUT為電壓電平(2VDDQ+Vx)，端子net4為電壓電平(2VDDQ+Vx)，端子PG2B為電壓電平(VDDQ4+Vy)。電晶體P1B的源極-閘極電壓為OUTB減去(VDDQ3+Vy)，即2VDDQ+Vx-VDDQ3-Vy(
Figure 111134281-A0305-02-0012-8
VDDQ)，在安全操作的標稱電壓VDDQ範圍內。電晶體P2B的源極-閘極電壓為net4減去PG2B，即2VDDQ+Vx-VDDQ4-Vy(
Figure 111134281-A0305-02-0012-9
VDDQ)，在安全操作的標稱電壓VDDQ範圍內。
在其他示例性的實施例中，在保護電路202和204的每一組電晶體中可有更多個電晶體級聯。
在其他示例性的實施例中，電壓降電路不限於僅一個二極管。任何能帶來穩定壓降的電路都可以用來代替圖1所示的二極管D1和D2。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域具有通常知識者，在不脫離本發明的精神和範圍內，當可做些許的更動與潤飾，因此本發明的保護範圍當視申請專利範圍所界定者為准。
200:電平轉換器
202:第一保護電路
204:第二保護電路

Claims (13)

  1. 一種電平轉換器，包括：輸入對，該輸入對包括分別由該電平轉換器的一輸入信號和一反相輸入信號控制的第一輸入電晶體和第二輸入電晶體；交叉耦合輸出對，該交叉耦合輸出對包括第一輸出電晶體和第二輸出電晶體，其中該第二輸出電晶體響應於該輸入信號的一高電平狀態將該電平轉換器的輸出端上拉至過驅動電壓，該第一輸出電晶體響應於該輸入信號的一低電平狀態將該電平轉換器的反相輸出端上拉至該過驅動電壓；第一保護電路，耦接於該反相輸出端和該第一輸入電晶體之間；以及第二保護電路，耦接於該輸出端和該第二輸入電晶體之間；其中該過驅動電壓為該電平轉換器的標稱電壓的兩倍加上電壓增量；該第一保護電路包括用於補償該電壓增量的第一電壓降電路；以及該第二保護電路包括用於補償該電壓增量的第二電壓降電路；其中：該第一保護電路還包括第一組電晶體；該反相輸出端通過該第一電壓降電路和該第一組電晶體耦接於該第一輸入電晶體；該第二保護電路還包括第二組電晶體；該輸出端通過該第二電壓降電路和該第二組電晶體耦接於該第二輸入電晶體；其中：該第一保護電路還包括耦接於該反相輸出端和該第一電壓降電路之間的第三組電晶體；和該第二保護電路還包括耦接於該輸出端和該第二電壓降電路之間的第四組 電晶體。
  2. 如請求項1所述的電平轉換器，其中：該第一輸入電晶體包括由該第一輸入信號控制的閘極端和耦接於地的源極端；該第二輸入電晶體包括由該反相輸入信號控制的閘極端和耦接於地的源極端；該第一組電晶體包括第一電晶體和第二電晶體；該第一電晶體包括耦接於該第一輸入電晶體的汲極端的源極端和由第一電壓偏置的閘極端；該第二電晶體包括耦接於該第一電晶體的汲極端的源極端和耦接於該第一電壓降電路的汲極端；響應於該輸入信號的該低電平狀態，該第二電晶體的閘極端由該第二電晶體的汲極端的電壓偏置；該第二組電晶體包括第三電晶體和第四電晶體；該第三電晶體包括耦接該第二輸入電晶體的汲極端的源極端和由該第一電壓偏置的閘極端；該第四電晶體包括耦接於該第三電晶體的汲極端的源極端和耦接於該第二電壓降電路的汲極端；和響應於該輸入信號的高電平狀態，該第四電晶體的閘極端由該第四電晶體的汲極端的電壓偏置。
  3. 如請求項2所述的電平轉換器，其中該第一電壓為標稱電壓。
  4. 如請求項2所述的電平轉換器，其中：響應於該輸入信號的高電平狀態，該第二電晶體的閘極端被偏置為第二電壓；和 響應於該輸入信號的低電平狀態，該第四電晶體的閘極端被偏置為該第二電壓。
  5. 如請求項4所述的電平轉換器，其中：該第一電壓為該標稱電壓；和該第二電壓為該標稱電壓。
  6. 如請求項4所述的電平轉換器，其中：該第一保護電路還包括第一多工器，該第一多工器響應於該輸入信號的高電平狀態將該第二電壓耦接於該第二電晶體的閘極端，並響應於該輸入信號的低電平狀態將該第二電晶體的汲極端耦接於該第二電晶體的閘極端；和該第二保護電路還包括第二多工器，該第二多工器響應於該輸入信號的低電平狀態將該第二電壓耦接於該第四電晶體的閘極端，並響應於該輸入信號的高電平狀態將該第四電晶體的汲極端耦接於該第四電晶體的閘極端。
  7. 如請求項1所述的電平轉換器，其中：該第一輸出電晶體包括耦接於該過驅動電壓的源極端、耦接於該輸出端的閘極端，和耦接於該反相輸出端的汲極端；該第二輸出電晶體包括耦接於該過驅動電壓的源極端、耦接於該反相輸出端的閘極端，和耦接於該輸出端的汲極端；該第三組電晶體包括第五電晶體和第六電晶體；該第五電晶體包括耦接於該第一輸出電晶體的汲極端的源極端和由一第三電壓偏置的閘極端；該第六電晶體包括耦接於該第五電晶體的汲極端的源極端和耦接於該第一電壓降電路的汲極端；響應於該輸入信號的低電平狀態，該第六電晶體的閘極端由第四電壓偏置；該第四組電晶體包括第七電晶體和第八電晶體； 該第七電晶體包括耦接於該第二輸出電晶體的汲極端的源極端和由該第三電壓偏置的閘極端；該第八電晶體包括耦接於該第七電晶體的汲極端的源極端和耦接於該第二電壓降電路的汲極端；響應於該輸入信號的高電平狀態，該第八電晶體的閘極端由該第四電壓偏置；和該第三電壓和該第四電壓均大於該標稱電壓。
  8. 如請求項7所述的電平轉換器，其中：該第三電壓為該標稱電壓加上該電壓增量；和該第四電壓為該標稱電壓加上該電壓增量。
  9. 如請求項7所述的電平轉換器，其中：響應於該輸入信號的該高電平狀態，該第六電晶體的閘極端耦接於該第六電晶體的汲極端；和響應於該輸入信號的該低電平狀態，該第八電晶體的閘極端耦接於該第八電晶體的汲極端。
  10. 如請求項9所述的電平轉換器，其中：該第一保護電路還包括第三多工器，該第三多工器響應於該輸入信號的低電平狀態將該第四電壓耦接於該第六電晶體的閘極端，並響應於該輸入信號的高電平狀態將該第六電晶體的汲極端耦接於該第六電晶體的閘極端；和該第二保護電路還包括第四多工器，該第四多工器響應於該輸入信號的高電平狀態將該第四電壓耦接於該第八電晶體的閘極端，並響應於該輸入信號的低電平狀態將該第八電晶體的汲極端耦接於該第八電晶體的閘極端。
  11. 如請求項1所述的電平轉換器，其中：該第一電壓降電路包括第一二極管，該第一二極管包括耦接於該第一組電 晶體的陰極和耦接於該第三組電晶體的陽極；和該第二電壓降電路包括第二二極管，該第二二極管包括耦接於該第二組電晶體的陰極和耦接於該第四組電晶體的陽極。
  12. 一種具有過驅動能力的晶片，包括：如請求項1-11中任一項所述的電平轉換器；控制電路，由標稱電壓供電；和上拉電路和下拉電路，基於該控制電路的控制將一襯墊耦接於該過驅動電壓或地；其中該電平轉換器耦接於該控制電路和該上拉電路之間，且該電平轉換器從該控制電路接收該輸入信號，並且該電平轉換器包括耦接於該上拉電路的控制端的輸出端。
  13. 如請求項12所述的晶片，還包括：分壓器，用於對該過驅動電壓進行分壓以提供比該標稱電壓大的特定電壓；當該輸入信號處於低電平狀態且該第一保護電路包括該第三組電晶體時，該第三組電晶體均由該特定電壓偏置；和當該輸入信號處於高電平狀態且該第二保護電路包括該第四組電晶體時，該第四組電晶體均由該特定電壓偏置。
TW111134281A 2021-09-13 2022-09-12 電平轉換器及具有過驅動能力的晶片 TWI827249B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163243233P 2021-09-13 2021-09-13
US63/243,233 2021-09-13
US17/819,994 US11901892B2 (en) 2021-09-13 2022-08-16 Level shifter and chip with overdrive capability
US17/819,994 2022-08-16

Publications (2)

Publication Number Publication Date
TW202312672A TW202312672A (zh) 2023-03-16
TWI827249B true TWI827249B (zh) 2023-12-21

Family

ID=83283235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134281A TWI827249B (zh) 2021-09-13 2022-09-12 電平轉換器及具有過驅動能力的晶片

Country Status (4)

Country Link
US (1) US11901892B2 (zh)
EP (1) EP4148998A1 (zh)
CN (1) CN115811311A (zh)
TW (1) TWI827249B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566930B1 (en) * 1999-07-16 2003-05-20 Sharp Kabushiki Kaisha Level shift circuit usable in a semiconductor device operating at low voltage
US7994821B1 (en) * 2010-04-02 2011-08-09 Altera Corporation Level shifter circuits and methods
CN102571065A (zh) * 2010-10-08 2012-07-11 索尼公司 电平转换电路、显示设备和电子装置
US20120268188A1 (en) * 2011-04-20 2012-10-25 Ememory Technology Inc. Volatge level shifting apparatus
TW201308896A (zh) * 2011-08-09 2013-02-16 Ememory Technology Inc 電壓偏移裝置
US9628079B2 (en) * 2015-02-23 2017-04-18 Electronics And Telecommunications Research Institute Level shifter circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838141B2 (ja) * 2012-02-27 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路
US10256820B2 (en) 2014-07-30 2019-04-09 Arm Limited Level shifter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566930B1 (en) * 1999-07-16 2003-05-20 Sharp Kabushiki Kaisha Level shift circuit usable in a semiconductor device operating at low voltage
US7994821B1 (en) * 2010-04-02 2011-08-09 Altera Corporation Level shifter circuits and methods
CN102571065A (zh) * 2010-10-08 2012-07-11 索尼公司 电平转换电路、显示设备和电子装置
US20120268188A1 (en) * 2011-04-20 2012-10-25 Ememory Technology Inc. Volatge level shifting apparatus
TW201308896A (zh) * 2011-08-09 2013-02-16 Ememory Technology Inc 電壓偏移裝置
US9628079B2 (en) * 2015-02-23 2017-04-18 Electronics And Telecommunications Research Institute Level shifter circuit

Also Published As

Publication number Publication date
TW202312672A (zh) 2023-03-16
US20230080713A1 (en) 2023-03-16
EP4148998A1 (en) 2023-03-15
CN115811311A (zh) 2023-03-17
US11901892B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US7196547B2 (en) Level shifter and buffer circuit
US11695412B2 (en) Multi-voltage input output device
US5684415A (en) 5 volt driver in a 3 volt CMOS process
US8947131B2 (en) Multi-voltage supplied input buffer
US6791391B2 (en) Level shifting circuit
US20080054982A1 (en) Low power level shifter and method thereof
US5880605A (en) Low-power 5 volt tolerant input buffer
US6717456B2 (en) Level conversion circuit
TWI827249B (zh) 電平轉換器及具有過驅動能力的晶片
TWI684089B (zh) 電壓調整電路
TW589795B (en) High-to-low level shift circuit
KR100759775B1 (ko) 입출력 버퍼 회로
TWI836538B (zh) 具有過驅動能力的後驅動器和芯片
JP4270336B2 (ja) 半導体集積回路装置
TWI815374B (zh) 電平轉換器
US11979155B2 (en) Semiconductor integrated circuit device and level shifter circuit
TW202312677A (zh) 具有過驅動能力的後驅動器和芯片
US11264989B1 (en) Semiconductor device
TWI487233B (zh) 耐高壓輸入輸出電路
JP4421791B2 (ja) レベルシフト回路
JP2024073002A (ja) 耐圧制御回路
JP2011228925A (ja) 半導体集積回路装置
JP2002118453A (ja) 半導体集積回路
JP2002118454A (ja) 半導体集積回路
JP2013251869A (ja) 入力バッファ回路及び半導体装置