CN115622364A - 斜坡产生电路 - Google Patents

斜坡产生电路 Download PDF

Info

Publication number
CN115622364A
CN115622364A CN202211188945.1A CN202211188945A CN115622364A CN 115622364 A CN115622364 A CN 115622364A CN 202211188945 A CN202211188945 A CN 202211188945A CN 115622364 A CN115622364 A CN 115622364A
Authority
CN
China
Prior art keywords
signal
coupled
terminal
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211188945.1A
Other languages
English (en)
Inventor
张�杰
谢云宁
郭廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202211188945.1A priority Critical patent/CN115622364A/zh
Publication of CN115622364A publication Critical patent/CN115622364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Abstract

本公开的实施例提供一种斜坡产生电路，属于集成电路技术领域。所述斜坡产生电路包括：时钟选择电路被配置为根据频率选择信号与第一时钟信号，得到第二时钟信号与时钟选择信号，并经由第一节点向斜坡电压输出电路提供第二时钟信号，以及经由第二节点向PWM信号输出电路提供时钟选择信号；斜坡电压输出电路被配置为根据频率选择信号、第一时钟信号以及第二时钟信号，得到斜坡电压信号并经由第三节点向PWM信号输出电路提供斜坡电压信号；PWM信号输出电路被配置为根据误差放大器的输出电压信号与斜坡电压信号的比较结果以及时钟选择信号，从信号输出端输出与频率选择信号对应的PWM信号。本公开的实施例适用于boost型DC‑DC系统中的PWM信号的产生过程。

Description

斜坡产生电路
技术领域
本公开的实施例涉及集成电路技术领域，具体地涉及一种斜坡产生电路。
背景技术
在boost型DC-DC系统中，环路需要通过误差放大器EA的输出电压VEAO与斜坡电压VRAMP比较，产生PWM(Pulse Width Modulation，脉冲宽度调制)信号。在一些应用场景中，如LED驱动、电池充电芯片中，DC-DC输出电压VOUT存在从低电压缓慢升高的过程，功率级驱动信号会存在极限占空比(即占空比接近0)的情况，从而PWM信号占空比极小，导致NMOS功率管接近于不打开或者临界打开，该情况下仍然要求PWM比较器稳定发波，否则VOUT容易产生大小不一的纹波。此外，在工程应用中，为了兼顾系统效率和输出电压纹波，PWM信号的频率需要是可选的，且要求频率精度较高，而为了要输出不同频率的PWM信号，就需要对应不同频率的VRAMP，因此需要对斜坡产生电路进行改进。
发明内容
本公开的实施例的目的是提供一种斜坡产生电路，在不增加电路结构的情况下，产生不同的时钟信号和相对应的斜坡电压信号，实现了可预测的PWM信号。
为了实现上述目的，本公开实施例提供一种斜坡产生电路，包括：时钟选择电路、斜坡电压输出电路和脉冲宽度调制PWM信号输出电路。其中，所述时钟选择电路被配置为根据频率选择信号与第一时钟信号，得到第二时钟信号与时钟选择信号，并经由第一节点向所述斜坡电压输出电路提供所述第二时钟信号，以及经由第二节点向所述PWM信号输出电路提供所述时钟选择信号；所述斜坡电压输出电路被配置为根据所述频率选择信号、所述第一时钟信号以及所述第二时钟信号，得到斜坡电压信号并经由第三节点向所述PWM信号输出电路提供所述斜坡电压信号；所述PWM信号输出电路被配置为根据误差放大器的输出电压信号与所述斜坡电压信号的比较结果以及所述时钟选择信号，从信号输出端输出与所述频率选择信号对应的PWM信号。
在本公开的一些实施例中，所述时钟选择电路包括：第一反相器、D触发器、第一与非门和数据选择器。其中，所述第一反相器的输入端耦接第一时钟信号输入端，所述第一反相器的输出端耦接所述D触发器的时钟输入端；所述D触发器的D信号输入端耦接所述D触发器的Q非输出端，所述D触发器的复位端耦接频率选择信号输入端；所述第一与非门的第一输入端耦接所述D触发器的Q非输出端，所述第一与非门的第二输入端耦接所述第一时钟信号输入端，所述第一与非门的输出端耦接所述第一节点；所述数据选择器的控制端耦接所述频率选择信号输入端，所述数据选择器的第一输入端耦接所述第一时钟信号输入端，所述数据选择器的第二输入端耦接所述第一节点，所述数据选择器的输出端耦接所述第二节点。
在本公开的一些实施例中，所述斜坡电压输出电路包括：斜坡电压控制电路和斜坡电压选择电路。其中，所述斜坡电压控制电路被配置为根据所述频率选择信号、所述第一时钟信号以及所述第二时钟信号，得到斜坡电压低电平控制信号并经由第四节点向所述斜坡电压选择电路提供所述斜坡电压低电平控制信号；所述斜坡电压选择电路被配置为根据所述频率选择信号以及所述斜坡电压低电平控制信号，得到与所述频率选择信号对应的所述斜坡电压信号。
在本公开的一些实施例中，所述斜坡电压控制电路包括：第二反相器、第一负脉冲触发器、第三反相器、第一或门、第四反相器、第二负脉冲触发器、第二与非门和第一与门。其中，所述第二反相器的输入端耦接所述第一节点，所述第二反相器的输出端耦接所述第一负脉冲触发器的输入端；所述第一负脉冲触发器的输出端耦接所述第三反相器的输入端；所述第三反相器的输出端耦接所述第一或门的第一输入端；所述第一或门的第二输入端耦接频率选择信号输入端，所述第一或门的输出端耦接所述第一与门的第一输入端；所述第四反相器的输入端耦接第一时钟信号输入端，所述第四反相器的输出端耦接所述第二负脉冲触发器的输入端；所述第二负脉冲触发器的输出端耦接所述第二与非门的第二输入端；所述第二与非门的第一输入端耦接所述频率选择信号输入端，所述第二与非门的输出端耦接所述第一与门的第二输入端；所述第一与门的输出端耦接所述第四节点。
在本公开的一些实施例中，所述斜坡电压选择电路包括：第一电流源、第二电流源、第五反相器、第一晶体管、第二晶体管、第三晶体管和第一电容器。其中，所述第一电流源的第一端耦接第一电压端，所述第一电流源的第二端耦接所述第一晶体管的第一极；所述第二电流源的第一端耦接所述第一电压端，所述第二电流源的第二端耦接所述第二晶体管的第一极；所述第五反相器的输入端耦接频率选择信号输入端，所述第五反相器的输入端耦接所述第一晶体管的控制极；所述第一晶体管的第二极耦接所述第三节点；所述第二晶体管的控制极耦接所述频率选择信号输入端，所述第二晶体管的第二极耦接所述第三节点；所述第三晶体管的控制极耦接所述第四节点，所述第三晶体管的第一极耦接所述第三节点，所述第三晶体管的第二极耦接第二电压端；所述第一电容器的第一端耦接所述第三节点，所述第一电容器的第二端耦接所述第二电压端。
在本公开的一些实施例中，所述PWM信号输出电路包括：PWM比较器。其中，所述PWM比较器的控制端耦接所述第二节点，所述PWM比较器的第一输入端耦接所述第三节点，所述PWM比较器的第二输入端耦接所述误差放大器的输出电压信号端，所述PWM比较器的输出端耦接所述信号输出端。
在本公开的一些实施例中，当所述频率选择信号输入端输入高电平信号时，所述时钟选择信号为所述第一时钟信号；当所述频率选择信号输入端输入低电平信号时，所述时钟选择信号为所述第二时钟信号。
在本公开的一些实施例中，当所述频率选择信号输入端输入高电平信号时，所述第一晶体管被导通，所述第一电流源中的电流向所述第一电容器充电，所述斜坡电压信号与所述第一电流源相关；当所述频率选择信号输入端输入低电平信号时，所述第二晶体管被导通，所述第二电流源中的电流向所述第一电容器充电，所述斜坡电压信号与所述第二电流源相关。
在本公开的一些实施例中，当所述频率选择信号输入端输入高电平信号，且所述第一时钟信号由高电平变为低电平时，或者当所述频率选择信号输入端输入低电平信号，且所述第二时钟信号由高电平变为低电平时，所述第三晶体管被导通，所述第一电容器放电，所述斜坡电压信号为低电平信号。
在本公开的一些实施例中，所述PWM信号的上升沿同步于所述时钟选择信号的上升沿，所述PWM信号的下降沿由所述误差放大器的输出电压信号与所述斜坡电压信号的上升沿的比较结果确定。
根据本公开的实施例的斜坡产生电路产生不同的时钟信号和相对应的斜坡电压信号，实现了可预测的PWM信号，不需要额外的修调电路和电压缓冲器，节省了电路面积。
本公开的实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开的实施例，但并不构成对本公开的实施例的限制。在附图中：
图1是一种PWM信号产生电路对应的信号波形示意图；
图2是另一种PWM信号产生电路对应的信号波形示意图；
图3是根据本公开的实施例的斜坡产生电路的示意性框图；
图4是根据本公开的实施例的斜坡产生电路的示例性电路图；
图5是根据本公开的实施例的斜坡产生电路的信号波形示意图。
附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。本公开的实施例中所采用的晶体管主要是开关晶体管。此外，为便于统一表述，在上下文中，将双极型晶体管(BJT)的基极称为控制极，将BJT的发射极称为第一极，将BJT的集电极称为第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
图1示出了一种PWM信号产生电路对应的信号波形示意图。在图1的示例中，当斜坡电压VRAMP信号与参考电压(包括VREF1和VREF2)触碰，从而触发时钟信号CLK翻转，该时钟信号的精准度往往需要修调电路调整。另外，斜坡电压VRAMP信号同时直接作为与误差放大器EA输出电压VEAO比较的信号，当斜坡电压VRAMP信号的上升沿与VEAO触碰时，产生PWM信号的下降沿。当PWM信号接近0占比时，VEAO接近斜坡电压VRAMP信号的谷值，因此为了保证环路增益，需保证斜坡电压VRAMP信号的谷值可控，不能过低。但是该PWM信号产生电路在频率一定以及PWM信号最大占空比(即时钟信号CLK占空比)确定的情况下，若VREF2较低，则斜坡电压VRAMP信号的斜率较小，导致环路增益增大，造成环路不稳定，而若要产生较大的VREF2，就需要额外的电压缓冲器。另外，在工程应用中，PWM信号的频率和斜坡电压VRAMP信号的频率可能需要重设为原来的0.5倍(或者更低，可以提高系统效率)，此时需要改变充电电流Iref1和Iref2的值，为了保证频率精度就需要增加另外一组修调电路。因此，对于上述PWM信号产生电路，需要额外的电压缓冲器和修调电路，从而导致系统面积的增加。
图2示出了另一种PWM信号产生电路对应的信号波形示意图。在图2的示例中，用额外电路产生所需的斜坡电压VRAMP信号，可以有效避免图1所示方式提到的问题，斜坡电压VRAMP信号的最低值有电压缓冲器产生的VREF3钳位。当需要降低PWM信号和斜坡电压VRAMP信号的频率时，仅需用分频电路和组合逻辑产生时钟信号，再适当调节充电电流Iref3来产生合适的斜坡电压信号即可。但是该PWM信号产生电路需要额外的电压缓冲器，另外在极限占空比情况下，在时钟信号CLK1翻高之前，VEAO和斜坡电压VRAMP1信号十分接近，比较器可能无法比较出正常值，而处于不确定的中间态，进而造成比较器翻转延迟t_delay不确定，产生脉宽不确定的PWM信号，最终导致NMOS晶体管跳周期开启。
本公开的实施例提出了一种斜坡产生电路。该斜坡产生电路不需要额外的修调电路和电压缓冲器，且可以使boost型DC-DC系统中的环路稳定工作在极限占空比的情况，另外，可选的充电电流实现了可选的斜坡电压信号，进而实现了可选频率的PWM信号。图3示出了根据本公开的实施例的斜坡产生电路300的示意性框图。如图2所示，斜坡产生电路300可包括：时钟选择电路310、斜坡电压输出电路320和PWM信号输出电路330。
时钟选择电路310可耦接斜坡电压输出电路320、PWM信号输出电路330、第一时钟信号输入端CLK1和频率选择信号输入端fre_sel。时钟选择电路310可被配置为根据频率选择信号fre_sel与第一时钟信号CLK1，得到第二时钟信号CLK2与时钟选择信号CLK0，并经由第一节点N1向所述斜坡电压输出电路320提供所述第二时钟信号CLK2，以及经由第二节点N2向所述PWM信号输出电路330提供所述时钟选择信号CLK0。用户可根据PWM信号的频率需求，通过设置不同的所述频率选择信号fre_sel，得到不同需求对应的时钟选择信号CLK0。
斜坡电压输出电路320可耦接时钟选择电路310、PWM信号输出电路330、第一时钟信号输入端CLK1、频率选择信号输入端fre_sel、第一电压端V1和第二电压端V2。斜坡电压输出电路320可被配置为根据所述频率选择信号fre_sel、所述第一时钟信号CLK1以及所述第二时钟信号CLK2，得到斜坡电压信号VRAMP并经由第三节点N3向所述PWM信号输出电路330提供所述斜坡电压信号VRAMP。
PWM信号输出电路330可耦接时钟选择电路310、斜坡电压输出电路320、误差放大器的输出电压信号端VEAO和信号输出端OUT。PWM信号输出电路330被配置为根据误差放大器的输出电压信号VEAO与所述斜坡电压信号VRAMP的比较结果以及所述时钟选择信号CLK0，从信号输出端OUT输出与所述频率选择信号fre_sel对应的PWM信号。
根据本公开的实施例的斜坡产生电路产生不同的时钟信号和相对应的斜坡电压信号，实现了可预测的PWM信号。因此相比于图1和图2的PWM信号产生电路，根据本公开的实施例的斜坡产生电路不需要额外的修调电路和电压缓冲器，节省了电路面积。
图4示出了根据本公开的实施例的斜坡产生电路300的示例性电路图。如图4所示，时钟选择电路310可包括：第一反相器D1、D触发器DFF、第一与非门G1和数据选择器mux。其中，所述第一反相器D1的输入端耦接第一时钟信号输入端CLK1，所述第一反相器D1的输出端耦接所述D触发器DFF的时钟输入端Clk。所述D触发器DFF的D信号输入端耦接所述D触发器DFF的Q非输出端，所述D触发器DFF的复位端Reset耦接频率选择信号输入端fre_sel。所述第一与非门G1的第一输入端耦接所述D触发器DFF的Q非输出端，所述第一与非门G1的第二输入端耦接所述第一时钟信号输入端CLK1，所述第一与非门G1的输出端耦接所述第一节点N1。所述数据选择器mux的控制端耦接所述频率选择信号输入端fre_sel，所述数据选择器mux的第一输入端耦接所述第一时钟信号输入端CLK1，所述数据选择器mux的第二输入端耦接所述第一节点N1，所述数据选择器mux的输出端耦接所述第二节点N2。
所述斜坡电压输出电路320可包括：斜坡电压控制电路321和斜坡电压选择电路322。其中，所述斜坡电压控制电路321被配置为根据所述频率选择信号fre_sel、所述第一时钟信号CLK1以及所述第二时钟信号CLK2，得到斜坡电压低电平控制信号并经由第四节点N4向所述斜坡电压选择电路322提供所述斜坡电压低电平控制信号。所述斜坡电压选择电路322被配置为根据所述频率选择信号fre_sel以及所述斜坡电压低电平控制信号，得到与所述频率选择信号fre_sel对应的所述斜坡电压信号VRAMP。
其中，所述斜坡电压控制电路321可包括：第二反相器D2、第一负脉冲触发器P1、第三反相器D3、第一或门G2、第四反相器D4、第二负脉冲触发器P2、第二与非门G3和第一与门G4。其中，所述第二反相器D2的输入端耦接所述第一节点N1，所述第二反相器D2的输出端耦接所述第一负脉冲触发器P1的输入端。所述第一负脉冲触发器P1的输出端耦接所述第三反相器D3的输入端。所述第三反相器D3的输出端耦接所述第一或门G2的第一输入端。所述第一或门G2的第二输入端耦接频率选择信号输入端fre_sel，所述第一或门G2的输出端耦接所述第一与门G4的第一输入端。所述第四反相器D4的输入端耦接第一时钟信号输入端CLK1，所述第四反相器D4的输出端耦接所述第二负脉冲触发器P2的输入端。所述第二负脉冲触发器P2的输出端耦接所述第二与非门G3的第二输入端。所述第二与非门G3的第一输入端耦接所述频率选择信号输入端fre_sel，所述第二与非门G3的输出端耦接所述第一与门G4的第二输入端。所述第一与门G4的输出端耦接所述第四节点N4。
所述斜坡电压选择电路322可包括：第一电流源I1、第二电流源I2、第五反相器D5、第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电容器C1。其中，所述第一电流源I1的第一端耦接第一电压端V1，所述第一电流源I1的第二端耦接所述第一晶体管M1的第一极。所述第二电流源I2的第一端耦接所述第一电压端V1，所述第二电流源I2的第二端耦接所述第二晶体管M2的第一极。所述第五反相器D5的输入端耦接频率选择信号输入端fre_sel，所述第五反相器D5的输入端耦接所述第一晶体管M1的控制极。所述第一晶体管M1的第二极耦接所述第三节点N3。所述第二晶体管M2的控制极耦接所述频率选择信号输入端fre_sel，所述第二晶体管M2的第二极耦接所述第三节点N3。所述第三晶体管M3的控制极耦接所述第四节点N4，所述第三晶体管M3的第一极耦接所述第三节点N3，所述第三晶体管M3的第二极耦接第二电压端V2。所述第一电容器C1的第一端耦接所述第三节点N3，所述第一电容器C1的第二端耦接所述第二电压端V2。
所述PWM信号输出电路330可包括：PWM比较器。其中，所述PWM比较器的控制端耦接所述第二节点N2，所述PWM比较器的第一输入端耦接所述第三节点N3，所述PWM比较器的第二输入端耦接所述误差放大器的输出电压信号端VEAO，所述PWM比较器的输出端耦接所述信号输出端OUT。
在图4的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。第一时钟信号输入端CLK1输入经过修调电路修调后通过振荡器产生的一定频率和占空比的时钟信号CLK1，该信号频率精度较高。另外，第二时钟信号CLK2是由D触发器DFF分频产生，因此频率精度也比较高。频率选择信号fre_sel为用户选择的所需工作频率。第一晶体管M1和第二晶体管M2均为PMOS晶体管，第三晶体管M3为NMOS晶体管。第一负脉冲触发器P1和第二负脉冲触发器P2均为2ns短脉冲触发器。本领域技术人员应理解，基于上述发明构思对图4所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图4所示的示例不同的设置。
下面结合图4和图5的示例来说明根据本公开的实施例的斜坡产生电路300的工作过程。
当所述频率选择信号输入端fre_sel输入高电平信号时，即fre_sel＝1，D触发器DFF的复位端Reset输入为1，则D触发器DFF的Q非输出端不随其时钟输入端输入信号的变化而变化，Q非输出端保持为1，第一节点N1的输出，即第二时钟信号CLK2随着第一时钟信号CLK1的高低电平的变化而变化。
当fre_sel＝1时，数据选择器mux输出的时钟选择信号为所述第一时钟信号CLK1，PWM信号的上升沿与第一时钟信号CLK1的上升沿同步，而PWM信号的下降沿则由所述误差放大器的输出电压信号VEAO与斜坡电压信号VRAMP的比较结果确定，即当VEAO与斜坡电压信号VRAMP的上升沿相等时，PWM信号向下翻转为下降沿，而斜坡电压信号VRAMP则由斜坡电压输出电路320决定。
当fre_sel＝1时，第一晶体管M1被导通，由第一电流源I1的电流向第一电容器C1充电，因此斜坡电压信号VRAMP与所述第一电流源I1相关，斜坡电压信号VRAMP的斜率由所述第一电流源I1与第一电容器C1确定，如图5所示。当fre_sel＝1时，第一或门G2的第二输入端输入为1，则第一与门G4的第一输入端输入为1，第二与非门G3的第一输入端输入为1，因此，第一电容器C1是否放电，则由第一时钟信号CLK1的变化来决定。当第一时钟信号CLK1由高电平变为低电平时，第四反相器D4的输出由低电平变为高电平，第二负脉冲触发器P2输出一个低脉冲，则第二与非门G3输出为1，第一与门G4输出为1，第三晶体管M3被导通，所述第一电容器C1放电，则斜坡电压信号VRAMP被拉低，为低电平信号。
当所述频率选择信号输入端fre_sel输入低电平信号时，即fre_sel＝0，D触发器DFF的复位端Reset输入为0，此时D触发器DFF可接收时钟输入端输入的信号，当接收到时钟输入端输入的信号为上升沿时，将D信号输入端的反向信号送至Q非输出端，则D触发器DFF的Q非输出端输出的第二时钟信号CLK2，将随其时钟输入端输入信号的变化而变化。
当fre_sel＝0时，数据选择器mux输出的时钟选择信号为所述第二时钟信号CLK2，PWM信号的上升沿与第二时钟信号CLK2的上升沿同步，而PWM信号的下降沿则由所述误差放大器的输出电压信号VEAO与斜坡电压信号VRAMP的比较结果确定，即当VEAO与斜坡电压信号VRAMP的上升沿相等时，PWM信号向下翻转为下降沿，而斜坡电压信号VRAMP则由斜坡电压输出电路320决定。
当fre_sel＝0时，第二晶体管M2被导通，由第二电流源I2的电流向第一电容器C1充电，因此斜坡电压信号VRAMP与所述第二电流源I2相关，斜坡电压信号VRAMP的斜率由所述第二电流源I2与第一电容器C1确定，如图5所示。当fre_sel＝0时，第二与非门G3的第一输入端输入为0，因此第一与门G4的第二输入端输入为1，第一或门G2的第二输入端输入为0，则第一电容器C1是否放电，是由第二时钟信号CLK2的变化来决定。当第二时钟信号CLK2由高电平变为低电平时，第二反相器D2的输出由低电平变为高电平，第一负脉冲触发器P1输出一个低脉冲，则第一或门G2的第一输入端输入为1，第一与门G4的第一输入端输入为1，则其输出为1，第三晶体管M3被导通，所述第一电容器C1放电，则斜坡电压信号VRAMP被拉低，为低电平信号。
另外，为了区分两种时钟信号和两个电流源所产生的不同信号，将第一电流源I1对第一电容器C1充电得到的斜坡电压信号VRAMP称为VRAMP1，第一时钟信号CLK1与对应的VRAMP1同时作用的PWM信号称为PWM1；将第二电流源I2对第一电容器C1充电得到的斜坡电压信号VRAMP称为VRAMP2，第二时钟信号CLK2与对应的VRAMP2同时作用的PWM信号称为PWM2。
综上所述，PWM1信号的上升沿在fre_sel＝1时，与第一时钟信号CLK1的上升沿同步，其下降沿由误差放大器的输出电压信号VEAO与斜坡电压信号VRAMP1的比较结果确定，即当VEAO与VRAMP1的上升沿相等时，PWM1信号向下翻转为下降沿。PWM2信号的上升沿在fre_sel＝0时，与第二时钟信号CLK2的上升沿同步，其下降沿由误差放大器的输出电压信号VEAO与斜坡电压信号VRAMP2的比较结果确定，即当VEAO与VRAMP2的上升沿相等时，PWM2信号向下翻转为下降沿。
根据本公开的实施例的斜坡产生电路，斜坡电压信号由额外的电流给额外的电容充电产生，当需要拓展PWM频率时，如频率变为原来的0.5倍时，只需选择对应的电流源即可得到合适的斜坡电压信号，从而无需增加额外的修调电路。另外，本公开的实施例中的斜坡电压信号的最低值为0，因此不需要额外的电压缓冲器钳位最低电压。并且，由于PWM比较器的第二输入端耦接误差放大器的输出电压信号端，该输入端的输入信号VEAO在一个开关周期内可以看做是固定参考电压，第一输入端的输入信号为持续上升的斜坡电压信号VRAMP，所以PWM比较器输出端输出的PWM信号不是高电平就是低电平，不会出现如图2所示的“中间态”，这样可以确保每个周期的延迟t_delay相同，保证极限占空比工作时PWM稳定发波，避免NMOS跳周期开启或者关断。本公开实施例的斜坡产生电路可以使得boost型DC-DC系统中的环路稳定工作在极限占空比的情况。
附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种斜坡产生电路，其特征在于，包括：时钟选择电路、斜坡电压输出电路和脉冲宽度调制PWM信号输出电路，
其中，所述时钟选择电路被配置为根据频率选择信号与第一时钟信号，得到第二时钟信号与时钟选择信号，并经由第一节点向所述斜坡电压输出电路提供所述第二时钟信号，以及经由第二节点向所述PWM信号输出电路提供所述时钟选择信号；
所述斜坡电压输出电路被配置为根据所述频率选择信号、所述第一时钟信号以及所述第二时钟信号，得到斜坡电压信号并经由第三节点向所述PWM信号输出电路提供所述斜坡电压信号；
所述PWM信号输出电路被配置为根据误差放大器的输出电压信号与所述斜坡电压信号的比较结果以及所述时钟选择信号，从信号输出端输出与所述频率选择信号对应的PWM信号。
2.根据权利要求1所述的斜坡产生电路，其特征在于，所述时钟选择电路包括：第一反相器、D触发器、第一与非门和数据选择器，
其中，所述第一反相器的输入端耦接第一时钟信号输入端，所述第一反相器的输出端耦接所述D触发器的时钟输入端；
所述D触发器的D信号输入端耦接所述D触发器的Q非输出端，所述D触发器的复位端耦接频率选择信号输入端；
所述第一与非门的第一输入端耦接所述D触发器的Q非输出端，所述第一与非门的第二输入端耦接所述第一时钟信号输入端，所述第一与非门的输出端耦接所述第一节点；
所述数据选择器的控制端耦接所述频率选择信号输入端，所述数据选择器的第一输入端耦接所述第一时钟信号输入端，所述数据选择器的第二输入端耦接所述第一节点，所述数据选择器的输出端耦接所述第二节点。
3.根据权利要求1所述的斜坡产生电路，其特征在于，所述斜坡电压输出电路包括：斜坡电压控制电路和斜坡电压选择电路，
其中，所述斜坡电压控制电路被配置为根据所述频率选择信号、所述第一时钟信号以及所述第二时钟信号，得到斜坡电压低电平控制信号并经由第四节点向所述斜坡电压选择电路提供所述斜坡电压低电平控制信号；
所述斜坡电压选择电路被配置为根据所述频率选择信号以及所述斜坡电压低电平控制信号，得到与所述频率选择信号对应的所述斜坡电压信号。
4.根据权利要求3所述的斜坡产生电路，其特征在于，所述斜坡电压控制电路包括：第二反相器、第一负脉冲触发器、第三反相器、第一或门、第四反相器、第二负脉冲触发器、第二与非门和第一与门，
其中，所述第二反相器的输入端耦接所述第一节点，所述第二反相器的输出端耦接所述第一负脉冲触发器的输入端；
所述第一负脉冲触发器的输出端耦接所述第三反相器的输入端；
所述第三反相器的输出端耦接所述第一或门的第一输入端；
所述第一或门的第二输入端耦接频率选择信号输入端，所述第一或门的输出端耦接所述第一与门的第一输入端；
所述第四反相器的输入端耦接第一时钟信号输入端，所述第四反相器的输出端耦接所述第二负脉冲触发器的输入端；
所述第二负脉冲触发器的输出端耦接所述第二与非门的第二输入端；
所述第二与非门的第一输入端耦接所述频率选择信号输入端，所述第二与非门的输出端耦接所述第一与门的第二输入端；
所述第一与门的输出端耦接所述第四节点。
5.根据权利要求3所述的斜坡产生电路，其特征在于，所述斜坡电压选择电路包括：第一电流源、第二电流源、第五反相器、第一晶体管、第二晶体管、第三晶体管和第一电容器，
其中，所述第一电流源的第一端耦接第一电压端，所述第一电流源的第二端耦接所述第一晶体管的第一极；
所述第二电流源的第一端耦接所述第一电压端，所述第二电流源的第二端耦接所述第二晶体管的第一极；
所述第五反相器的输入端耦接频率选择信号输入端，所述第五反相器的输入端耦接所述第一晶体管的控制极；
所述第一晶体管的第二极耦接所述第三节点；
所述第二晶体管的控制极耦接所述频率选择信号输入端，所述第二晶体管的第二极耦接所述第三节点；
所述第三晶体管的控制极耦接所述第四节点，所述第三晶体管的第一极耦接所述第三节点，所述第三晶体管的第二极耦接第二电压端；
所述第一电容器的第一端耦接所述第三节点，所述第一电容器的第二端耦接所述第二电压端。
6.根据权利要求1所述的斜坡产生电路，其特征在于，所述PWM信号输出电路包括：PWM比较器，
其中，所述PWM比较器的控制端耦接所述第二节点，所述PWM比较器的第一输入端耦接所述第三节点，所述PWM比较器的第二输入端耦接所述误差放大器的输出电压信号端，所述PWM比较器的输出端耦接所述信号输出端。
7.根据权利要求2所述的斜坡产生电路，其特征在于，当所述频率选择信号输入端输入高电平信号时，所述时钟选择信号为所述第一时钟信号；当所述频率选择信号输入端输入低电平信号时，所述时钟选择信号为所述第二时钟信号。
8.根据权利要求5所述的斜坡产生电路，其特征在于，当所述频率选择信号输入端输入高电平信号时，所述第一晶体管被导通，所述第一电流源中的电流向所述第一电容器充电，所述斜坡电压信号与所述第一电流源相关；当所述频率选择信号输入端输入低电平信号时，所述第二晶体管被导通，所述第二电流源中的电流向所述第一电容器充电，所述斜坡电压信号与所述第二电流源相关。
9.根据权利要求5所述的斜坡产生电路，其特征在于，当所述频率选择信号输入端输入高电平信号，且所述第一时钟信号由高电平变为低电平时，或者当所述频率选择信号输入端输入低电平信号，且所述第二时钟信号由高电平变为低电平时，所述第三晶体管被导通，所述第一电容器放电，所述斜坡电压信号为低电平信号。
10.根据权利要求6所述的斜坡产生电路，其特征在于，所述PWM信号的上升沿同步于所述时钟选择信号的上升沿，所述PWM信号的下降沿由所述误差放大器的输出电压信号与所述斜坡电压信号的上升沿的比较结果确定。
CN202211188945.1A 2022-09-27 2022-09-27 斜坡产生电路 Pending CN115622364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211188945.1A CN115622364A (zh) 2022-09-27 2022-09-27 斜坡产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211188945.1A CN115622364A (zh) 2022-09-27 2022-09-27 斜坡产生电路

Publications (1)

Publication Number Publication Date
CN115622364A true CN115622364A (zh) 2023-01-17

Family

ID=84861519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211188945.1A Pending CN115622364A (zh) 2022-09-27 2022-09-27 斜坡产生电路

Country Status (1)

Country Link
CN (1) CN115622364A (zh)

Similar Documents

Publication Publication Date Title
US10651846B2 (en) Driver circuit and switching regulator
EP0648386B1 (en) Ring oscillator
US8248046B2 (en) DC-DC converter for pulse frequency modulation control and power supply system
US6927986B2 (en) Power supply and PWM circuits
US8638155B2 (en) Level-shifter circuit
US8248154B2 (en) Charge pump circuit
US9385698B2 (en) Pulse width modulator for high speed digitally controlled voltage regulator
US20070139023A1 (en) Control circuit and control method for DC-DC converter
US20070146087A1 (en) RC oscillator integrated circuit including capacitor
US9966934B2 (en) Duty correction device and semiconductor device including the same
TW202041997A (zh) 升壓電路及其控制方法
US7548104B2 (en) Delay line with delay cells having improved gain and in built duty cycle control and method thereof
CN116076024A (zh) 用于降压转换器的数字接通时间产生
JP2004088818A (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ
US6801062B2 (en) Output circuit
KR100724559B1 (ko) 레벨 쉬프터
KR102506190B1 (ko) 발진회로 및 반도체 집적회로
CN115622364A (zh) 斜坡产生电路
US9531355B1 (en) Clock phase shift circuit
CN109962694B (zh) 一种占空比调整电路
US20030080783A1 (en) Pulse processing circuit and frequency multiplier circuit
TWI570534B (zh) 穩壓電路
CN110829801A (zh) 用于控制电源转换器的电路和方法
JP2007208438A (ja) デジタル逓倍回路、スイッチング制御回路及び昇降圧ｄｃ−ｄｃコンバータ
Gasparri et al. A Fast Switching Current Controlled DC/DC Converter for Automotive Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination