TWI570534B - 穩壓電路 - Google Patents

Description

穩壓電路

本發明係有關於一種穩壓電路，其以數位方式控制功率電晶體的狀態，藉以提高反應速度。

一般而言，傳統的穩壓電路必須加入用於頻率補償的電阻器與電容器。由於元件特性，電阻器與電容器所組成的電路在操作速度上具有較慢的問題。穩壓電路由待機模式轉換為操作模式所需的啟動時間較長。因此，穩壓電路在應用上不適合進入待機模式下操作。當這種穩壓電路實施於一應用裝置時，將增加了該應用裝置於待機模式下的功率消耗。此外，由於較長的啟動時間，習知的穩壓電路不適用於於操作在高頻的應用裝置，例如記憶體裝置。

本發明之一實施例提供一種穩壓電路，來在輸出節點產生第一輸出電壓。此穩壓電路包括輸出級電路、參考電壓產生電路、時序控制器、以及主動式降壓電路。當穩壓電路處於操作模式時，輸出級電路受第一致能信號所控制以產生第一輸出電壓至該輸出節點。參考電壓產生電路受控於偏壓以產生第一參考電壓。時序控制器耦接輸出節點，且接收第一參考電壓。當穩壓電路處於操作模式時，時序控制器根據在輸出節點上的電壓與第一參考電壓來編程第一致能信號。當穩壓電路 處於待機模式時，主動式降壓電路於輸出節點產生第二輸出電壓。

1‧‧‧穩壓電路

10‧‧‧輸出級電路

11‧‧‧參考電壓產生電路

12‧‧‧時序控制器

13‧‧‧主動式降壓電路

40‧‧‧比較電路

41‧‧‧可編程時序產生器

42‧‧‧脈波產生器

200...217、300‧‧‧電晶體

400‧‧‧反及閘

401-405‧‧‧反向器

406‧‧‧反或閘

407A、407B‧‧‧比較器

408‧‧‧移位暫存器

409‧‧‧可調電容陣列

410、411‧‧‧反及閘

412‧‧‧反向器

800‧‧‧互斥或閘

801、802‧‧‧反向器

900‧‧‧電晶體

CLK、CLKX‧‧‧時脈信號

MODE10‧‧‧操作模式

MODE11‧‧‧待機模式

NOUT‧‧‧輸出節點

NVOUT‧‧‧電壓

SCA‧‧‧啟動信號

SEN、SENS‧‧‧致能信號

SHD、SHU、SHDX、SHUX‧‧‧控制信號

SSW‧‧‧切換信號

VB‧‧‧偏壓

VDD‧‧‧操作電壓

VOUT10、VOUT11‧‧‧輸出電壓

VREF10‧‧‧參考電壓

第1圖表示根據本發明一實施例的穩壓電路。

第2圖表示根據本發明一實施例的參考電壓產生電路以及主動式降壓電路。

第3圖表示根據本發明一實施例的輸出級電路。

第4圖表示根據本發明一實施例的時序控制器。

第5圖表示根據本發明一實施例，在操作模式與待機模式下，致能信號的時序圖。

第6圖表示根據本發明一實施例，輸出節點上的電壓與控制信號之間關係的示意圖。

第7A與7B圖係表示根據本發明一實施例的比較器。

第8圖表示根據本發明另一實施例的時序控制器。

第9圖表示根據本發明另一實施例的輸出級電路。

第10圖表示根據本發明另一實施例，在操作模式與待機模式下，致能信號的時序圖。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

第1圖係表示根據本發明一實施例的穩壓電路。參閱第1圖，穩壓電路1包括輸出級電路10、參考電壓產生電路 11、時序控制器12、以及主動式降壓電路13。輸出級電路10、時序控制器12、以及主動式降壓電路13都耦接輸出節點NOUT。穩壓電路1可操作在操作模式或待機模式下。在操作模式與待機模式下。穩壓電路1具有不同的操作。詳細說明如下。 在操作模式下，輸出級電路10由致能信號SEN所控制，以產生輸出電壓VOUT10至輸出節點NOUT。參考電壓產生電路11受控於一偏壓VB，以產生參考電壓VREF10給時序控制器12。應可理解，穩壓電路1的負載可能會從輸出節點NOUT抽取大電流，此時節點NOUT上的電壓瞬間下降(低於由輸出級電路10所提供的電壓VOUT10)。時序控制器12偵測輸出節點NOUT上的電壓，並對偵測到的電壓與參考電壓VREF10進行比較，以產生具有複數脈波的致能信號SEN。在此實施例中，致能信號SEN為一數位信號，當致能信號SEN上發生一脈波時，則表示邏輯”1”，當致能信號SEN上沒有發生任何脈波時，則表示邏輯”0”。致能信號SEN由時序控制器12根據輸出節點NOUT上的電壓與參考電壓VREF10的比較結果來編程。詳細來說，時序控制器12編程致能信號SEN，藉以調變致能信號SEN的脈波寬度，即調變致能信號SEN上發生一脈波的時間長度。

當穩壓電路1操作在待機模式下時，致能信號SEN 並非有效地，即是，致能信號SEN不載有任何脈波。因此，輸出級電路101不作用，換句話說，輸出級電路10不產生輸出電壓VOUT10至輸出節點NOUT。此時，主動式降壓電路13提供輸出電壓VOUT11至輸出節點NOUT。輸出電壓VOUT11不同於輸出電壓VOUT10。在此實施例中，輸出電壓VOUT11僅提供穩壓 電路1後續耦接的裝置在待機模式下所需的功率消耗即可。

根據上述可得知，由於控制輸出級電路10的致能 信號SEN為一數位信號，因此，當穩壓電路1處於操作模式時，輸出級電路10能根據致能信號SEN的脈波而迅速地提供輸出電壓VOUT10，使得穩壓電路1具有較快的反應速度，能讓輸出節點NOUT上的電壓快速上升至輸出電壓VOUT10。如此一來，穩壓電路1可操作在待機模式下。由於快速的反應速度，使得穩壓電路1由待機模式切換為操作模式所需的啟動時間較短。 此外，在待機期間，輸出節點NOUT上的電壓是由主動式降壓電路13所提供，而主動式降壓電路13不需由致能信號SEN所控制。因此，在待機模式下，穩壓電路1消耗的功率較少。

第2圖係表示根據本發明一實施例的參考電壓產 生電路11以及主動式降壓電路13。在此實施例中，參考電壓產生電路11為次門檻參考電壓產生器。根據一示範例，參考電壓產生電路11是由電晶體200-209所組成，而主動式降壓電路13是由電晶體210-215所組成。參考電壓產生電路11透過電晶體216與217而受控於偏壓VB，以產生參考電壓VREF10，例如1.8伏(V)。主動式降壓電路13也透過電晶體216與217而受控於偏壓VB。當穩壓電路1操作在待機模式下時，主動式降壓電路13則受到偏壓VB的控制並根據所接收到的供應電壓來提供輸出電壓VOUT11至輸出節點NOUT。在第2圖的實施例中，參考電壓產生電路11以及主動式降壓電路13的電路架構僅為一示範例，不以此為限。在不脫離此處所述參考電壓產生電路11以及主動式降壓電路13的操作特性下，參考電壓產生電路11以及主 動式降壓電路13可依據系統的需求與設計而具有不同的電路架構。

第3圖係表示根據本發明一實施例的輸出級電路 10。如第3圖所示，輸出級電路10包括電晶體300。在此實施例中，電晶體300係以P型金氧半(PMOS)電晶體來實施。PMOS電晶體300的閘極(控制端)接收致能信號SEN、其源極(輸入端)接收操作電壓VDD，且其汲極(輸出端)耦接輸出節點NOUT。電晶體300的操作將配合第3-5圖於稍後說明。

第4圖係表示根據本發明一實施例的時序控制器 12。參閱第4圖，時序控制器12包括比較電路40、可編程時序產生器41、以及脈波產生器42。脈波產生器42接收時脈信號CLK與啟動信號SAC。時脈信號CLK為穩壓電路1的基礎時脈，啟動信號SAC則表示穩壓電路1目前所在的模式。當穩壓電路1處於操作模式MODE10時，啟動信號SAC被致能(即具有高位準，如第5圖所示)；當穩壓電路1處於待機模式MODE11時，啟動信號SAC不被致能(即具有低位準，如第5圖所示)。時脈產生器42包括多個邏輯單元，例如反及閘400、反向器401-405、以及反或閘406。在操作模式下，這些邏輯單元根據時脈信號CLK與啟動信號SAC的位準來一起操作以產生致能信號SEN。時脈產生器42還根據一充電時間來調變致能信號SEN的脈波寬度，而此充電時間係透過比較電路40與可編程時序產生器41根據參考電壓VREF10與所偵測到的輸出節點NOUT上的電壓來決定。參閱第5圖，致能信號SEN的脈波是發生在時脈信號CLK的下降緣。

參閱第4圖，比較電路40包括比較器407A與407B。 在操作模式下，比較器407A與407B都接收參考電壓VREF10、輸出節點NOUT上的電壓、與反或閘406的輸出。在此實施例中，比較器407A與407B具有相異的通道寬度比例，舉例來說，比較器407A的通道寬度比例為1：1，而比較器407B的通道寬度比例為1.1：1。比較器407A在時脈信號CLK的上升緣發生時比較參考電壓VREF10(例如1.8V)與輸出節點NOUT上的電壓，且將比較結果維持到時脈信號CLK的下降緣發生時，以產生控制信號SHU與SHD。當輸出節點NOUT上的電壓低於參考電壓VREF10時，控制信號SHU具有高位準(即邏輯”1”)，而控制信號SHD具有低位準(即邏輯”0”)；當輸出節點NOUT上的電壓高於參考電壓VREF10時，控制信號SHU具有低位準(即邏輯”0”)，而控制信號SHD具有高位準(即邏輯”1”)，如第6圖所示。根據上述，比較器407B的通道寬度比例1.1：1，因此，比較器407B根據其通道寬度比例將參考電壓VREF10轉換為參考電壓VREF11(顯示於第6圖)，例如1.7V。比較器407B在時脈信號CLK的上升緣發生時比較參考電壓VREF11(1.7V)與輸出節點NOUT上的電壓，且將比較結果維持到時脈信號CLK的下降緣發生時，以產生控制信號SHUX與SHDX。當輸出節點NOUT上的電壓低於參考電壓VREF11時，控制信號SHDX具有低位準(即邏輯”0”)；當輸出節點NOUT上的電壓高於參考電壓VREF11時，控制信號SHDX具有高位準(即邏輯”1”)，如第6圖所示。

參閱第4圖，可編程時序產生器41包括移位暫存器 408、可調電容陣列409、反及閘410與411、以及反向器412。 在操作模式下，移位暫存器408以時脈信號CLKX為操作時脈，並根據控制信號SHU與SHD來產生切換信號SSW。參閱第6圖，當控制信號SHU具有高位準(邏輯”1”)時，移位暫存器408執行一向上計數，以增加切換信號SSW的值；當控制信號SHD具有高位準(邏輯”1”)時，移位暫存器408執行一向下計數，以減少切換信號SSW的值。可調電容陣列409具有複數個可分別選擇的電容器。可調電容陣列409接收切換信號SSW，且根據切換信號SSW來選擇耦接至脈波產生器42中反向器403輸入端的電容器。換句話說，可調電容陣列409根據切換信號SSW來改變耦接至反向器403輸入端的電容器數量，藉以調整脈波產生器42的充電時間，進一步調變下一周期中致能信號SEN的脈波寬度。因此可得知，切換信號SSW可表示當前週期下的輸出節點NOUT上的電壓的狀況，以在下一周期時依據此狀況來調變致能信號SEN的脈波寬度。

反及閘410的兩輸入端分別接收控制信號SHU與 SHDX。反及閘411的一輸入端耦接反及閘410的輸出端，且另一端接收致能信號SEN。反向器412的輸入端耦接反及閘411的輸出端，且其輸出端產生時脈信號CLKX至移位暫存器408。透過反及閘410與411以及反向器412的操作，移位暫存器408可在致能信號SEN尚未發生脈波時，輸出切換信號SSW來調整脈波產生器42的充電時間，藉以調變致能信號SEN在下一周期的脈波寬度。

根據上述，參閱第6圖，在操作模式下，透過比較 器407A與407B的操作，比較器407A與407B定義出一個鎖定範 圍，即介於參考電壓VREF11與VREF10之間的範圍(1.7V-1.8V)。當輸出節點NOUT上的電壓N_VOUT不在此鎖定範圍內且低於1.7V時，控制信號SHU、SHD、與SHDX分別為邏輯”1”、”0”、與”0”。此時，可編程時序控制器41藉由改變切換信號SSW來縮短脈波產生器42的充電時間，藉以增加下一周期的致能信號SEN的脈波寬度。當輸出節點NOUT上的電壓N_VOUT不在此鎖定範圍內且高於1.8V時，控制信號SHU、SHD、與SHDX分別為邏輯”0”、”1”、與”1”。此時，可編程時序控制器41藉由改變切換信號SSW來延長脈波產生器42的充電時間，藉以減少下一周期的致能信號SEN的脈波寬度。當輸出節點NOUT上的電壓N_VOUT在此鎖定範圍內時，控制信號SHU、SHD、與SHDX分別為邏輯”1”、”0”、與”1”。此時，可編程時序控制器41的移位暫存器408執行一鎖定操作，使得切換信號SSW不改變，藉此維持在可調電容陣列409中耦接至反向器403輸入端的電容器。換句話說，可編程時序控制器41不改變脈波產生器42的充電時間，以維持致能信號SEN的脈波寬度，即是下一周期的致能信號SEN的脈波寬度相同於與當前週期的致能信號SEN的脈波寬度。

第7A與7B圖係分別表示根據本發明一實施例的比 較器407A與407B。在第7A與7B圖的實施例中，比較器407A與407B的電路架構僅為一示範例，不以此為限。在不脫離此處所述比較器407A與407B的操作特性下，比較器407A與407B可依據系統的需求與設計而具有不同的電路架構。

在上述的實施例中，時序控制器12產生致能信號 SEN來控制輸出級電路10的PMOS電晶體300。在另一實施例中，時序控制器12可產生另一致能信號SENS來控制輸出級電路10。如第8圖所示，脈波產生器42更包括互斥或閘800以及反向器801與802。互斥或閘800的一輸入端耦接反向器401的輸出端，另一輸入端耦接反向器404的輸出端。反向器801與802串連於互斥或閘800的輸出端。透過互斥或閘800以及反向器801與802的邏輯操作，由反向器802產生致能信號SENS。透過脈波產生器42中的邏輯單元的操作與可編程時序產生器41所決定的充電時間，可調變致能信號SENS的脈波寬度。

在此實施例中，輸出級電路10更包括PMOS電晶體900，如第9圖所示。在一些實施例中，PMOS電晶體300的尺寸大於PMSO電晶體900。PMOS電晶體900的閘極(控制端)接收致能信號SENS、其源極(輸入端)接收操作電壓VDD，且其汲極(輸出端)耦接輸出節點NOUT。參閱第10圖，致能信號SENS的脈波是發生在時脈信號CLK的上升緣與下降緣。由於當時脈信號CLK的下降緣發生時，會導致輸出節點NOUT上具有較大的電壓降。因此，當時脈信號CLK的下降緣發生時，透過致能信號SEN與SENS來同時導通PMOS電晶體300與900，可提高輸出級電路10的驅動能力，以減小輸出節點NOUT上電壓降的程度。此外，當時脈信號CLK的上降緣發生時，在輸出節點NOUT所導致的電壓降較小。因此，當時脈信號CLK的上降緣發生時，僅須透過致能信號SENS來導通PMOS電晶體900。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在 不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧穩壓電路

10‧‧‧輸出級電路

11‧‧‧參考電壓產生電路

12‧‧‧時序控制器

13‧‧‧主動式降壓電路

SEN‧‧‧致能信號

VB‧‧‧偏壓

VOUT10、VOUT11‧‧‧輸出電壓

VREF10‧‧‧參考電壓

Claims (13)

1. 一種穩壓電路，用以於一輸出節點產生一第一輸出電壓，包括：一輸出級電路，當該穩壓電路處於一操作模式時，受一第一致能信號所控制，以產生該第一輸出電壓至該輸出節點；一參考電壓產生電路，受控於一偏壓以產生一第一參考電壓；一時序控制器，耦接該輸出節點，且接收該第一參考電壓，其中，當該穩壓電路處於該操作模式時，該時序控制器根據在該輸出節點上的電壓與該第一參考電壓來編程該第一致能信號；以及一主動式降壓電路，當該穩壓電路處於一待機模式時，於該輸出節點產生一第二輸出電壓。
2. 如申請專利範圍第1項所述之穩壓電路，其中，該時序控制器包括：一比較電路，比較該第一參考電壓與在該輸出節點上的電壓，且根據該第一參考電壓與在該輸出節點上的電壓的比較結果來產生至少一控制信號；一可編程時序產生器，接收該至少一控制信號，且根據該至少一控制信號來決定一充電時間；以及一脈波產生器，接收一時脈信號以產生該第一致能信號，其中，該脈波產生器根據該充電時間來調變該第一致能信號的脈波寬度。
3. 如申請專利範圍第2項所述之穩壓電路，其中，該比較電路 包括：一第一比較器，接收該第一參考電壓，比較該第一參考電壓與在該輸出節點上的電壓，且根據第一比較器的比較結果來產生一第一控制信號與一第二控制信號；以及一第二比較器，比較一第二參考電壓與在該輸出節點上的電壓，且根據第二比較器的比較結果來產生一第三控制信號；其中，當在該輸出節點上的電壓處於該第一參考電壓與該第二參考電壓之間的一鎖定範圍之外時，該可編程時序產生器改變該充電時間，藉以調變該第一致能信號的脈波寬度。
4. 如申請專利範圍第3項所述之穩壓電路，其中，當在該輸出節點上的電壓在該鎖定範圍內時，該可編程時序產生器停止改變該充電時間，以維持該第一致能信號的脈波寬度。
5. 如申請專利範圍第3項所述之穩壓電路，其中，該第一比較器具有一第一通道寬度比例，且該第二比較器具有一第二通道寬度比例，該第一通道寬度比例不同於該第二通道寬度比例；以及其中，該第二比較器接收該第一參考電壓，且根據該第二通道寬度比例來將該第一參考電壓轉換成該第二參考電壓以與在該輸出節點上的電壓進行比較。
6. 如申請專利範圍第2項所述之穩壓電路，其中，該可編程時序產生器包括： 一移位暫存器，產生一切換信號，且根據該第一控制信號來執行一向上計數操作或根據該第二控制信號來執行一向下計數操作來改變該切換信號；以及一可調電容陣列，耦接該脈波產生器，且根據該切換信號來決定耦接該脈波產生器的電容器的數量，藉以決定該充電時間。
7. 如申請專利範圍第6項所述之穩壓電路，其中，當在該輸出節點上的電壓在該鎖定範圍內時，該移位暫存器執行一鎖定操作，以停止改變該切換信號，使得耦接該脈波產生器的電容器的數量維持不變。
8. 如申請專利範圍第1項所述之穩壓電路，其中，該輸出級電路包括：一第一電晶體，具有接收該第一致能信號的控制端、接收一操作電壓的輸入端、以及耦接該輸出節點的輸出端。
9. 如申請專利範圍第8項所述之穩壓電路，其中，當該穩壓電路處於該操作模式時，該輸出級電路更受一第二致能信號所控制以產生該第一輸出電壓，且該時序控制器根據在該輸出節點上的電壓與該第一參考電壓編程該第二致能信號；以及其中，該輸出級電路更包括：一第二電晶體，具有接收該第二致能信號的控制端、接收該操作電壓的輸入端、以及耦接該輸出節點的輸出端；其中，該第一電晶體的尺寸大於該第二電晶體的尺寸。
10. 如申請專利範圍第9項所述之穩壓電路，其中，該穩壓電路 基於一時脈信號而操作；其中，該時序控制器反應於該時脈信號的上升緣而使該第二致能信號具有一脈波以導通該第二電晶體；以及其中，該時序控制器反應於該時脈信號的下降緣而使該第一致能信號與該第二致能信號各自具有一脈波，以分別導通該第一電晶體與該第二電晶體。
11. 如申請專利範圍第1項所述之穩壓電路，其中，該參考電壓產生電路為一次門檻參考電壓產生器。
12. 如申請專利範圍第1項所述之穩壓電路，其中，當該穩壓電路處於該待機模式時，該輸出級電路停止產生該第一輸出電壓置該輸出節點。
13. 如申請專利範圍第1項所述之穩壓電路，其中，該主動式降壓電路由複數個電晶體所組成，且受控於該偏壓以在當該穩壓電路處於該待機模式時產生該第二輸出電壓。