JP6445954B2 - コンパレータ - Google Patents
コンパレータ Download PDFInfo
- Publication number
- JP6445954B2 JP6445954B2 JP2015218711A JP2015218711A JP6445954B2 JP 6445954 B2 JP6445954 B2 JP 6445954B2 JP 2015218711 A JP2015218711 A JP 2015218711A JP 2015218711 A JP2015218711 A JP 2015218711A JP 6445954 B2 JP6445954 B2 JP 6445954B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- inverting input
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
1b:反転入力端子
1c:非反転入力端子
1d:出力端子
10:差動対回路
20:出力増幅回路
30:スイッチ回路
40:オフセット調整回路
50:判定ロジック回路
Claims (3)
- 反転入力端子、非反転入力端子及び出力端子を有するコンパレータであって、
差動対を構成する反転入力側の第1トランジスタと非反転入力側の第2トランジスタを有する差動対回路と、
前記差動対回路の出力を反転増幅して出力する出力増幅回路と、
前記反転入力端子を前記第1トランジスタのゲートに接続するとともに前記非反転入力端子を前記第2トランジスタのゲートに接続するストレートモードと前記反転入力端子を前記第2トランジスタのゲートに接続するとともに前記非反転入力端子を前記第1トランジスタのゲートに接続するクロスモードを切り換え可能に構成されているスイッチ回路と、
前記差動対回路の回路オフセット電圧の増減を調整可能に構成されているオフセット調整回路と、
前記出力増幅回路の出力に基づいて、前記オフセット調整回路による前記回路オフセット電圧の増減を指示するオフセット調整信号を生成するとともに、前記出力端子の出力電圧を決定する判定ロジック回路と、を備えており、
前記判定ロジック回路は、
(1)前記ストレートモードのときの前記出力増幅回路の出力と前記クロスモードのときの前記出力増幅回路の出力の双方がローであるときに、前記回路オフセット電圧の減少を指示する前記オフセット調整信号を生成し、
(2)前記ストレートモードのときの前記出力増幅回路の出力と前記クロスモードのときの前記出力増幅回路の出力の双方がハイであるときに、前記回路オフセット電圧の増加を指示する前記オフセット調整信号を生成し、
(3)前記ストレートモードのときの前記出力増幅回路の出力がハイであり、前記クロスモードのときの前記出力増幅回路の出力がローであるときに、前記出力端子の前記出力電圧をハイに決定し、
(4)前記ストレートモードのときの前記出力増幅回路の出力がローであり、前記クロスモードのときの前記出力増幅回路の出力がハイであるときに、前記出力端子の前記出力電圧をローに決定する、ように構成されている、コンパレータ。 - 反転入力端子、非反転入力端子及び出力端子を有するコンパレータであって、
差動対を構成する反転入力側の第1トランジスタと非反転入力側の第2トランジスタを有する差動対回路と、
前記反転入力端子を前記第1トランジスタのゲートに接続するとともに前記非反転入力端子を前記第2トランジスタのゲートに接続するストレートモードと前記反転入力端子を前記第2トランジスタのゲートに接続するとともに前記非反転入力端子を前記第1トランジスタのゲートに接続するクロスモードを切り換え可能に構成されているスイッチ回路と、
前記差動対回路の回路オフセット電圧の増減を調整可能に構成されているオフセット調整回路と、
前記差動対回路の出力に基づいて、前記オフセット調整回路による前記回路オフセット電圧の増減を指示するオフセット調整信号を生成するとともに、前記出力端子の出力電圧を決定する判定ロジック回路と、を備えており、
前記判定ロジック回路は、
(1)前記ストレートモードのときの前記差動対回路の出力と前記クロスモードのときの前記差動対回路の出力の双方がローであるときに、前記回路オフセット電圧の増加を指示する前記オフセット調整信号を生成し、
(2)前記ストレートモードのときの前記差動対回路の出力と前記クロスモードのときの前記差動対回路の出力の双方がハイであるときに、前記回路オフセット電圧の減少を指示する前記オフセット調整信号を生成し、
(3)前記ストレートモードのときの前記差動対回路の出力がハイであり、前記クロスモードのときの前記差動対回路の出力がローであるときに、前記出力端子の前記出力電圧をローに決定し、
(4)前記ストレートモードのときの前記差動対回路の出力がローであり、前記クロスモードのときの前記差動対回路の出力がハイであるときに、前記出力端子の前記出力電圧をハイに決定する、ように構成されている、コンパレータ。 - 前記差動対回路は、カレントミラー回路を構成する第3トランジスタ及び第4トランジスタを有しており、
前記オフセット調整回路は、前記第3トランジスタに対して並列に接続される抵抗素子の抵抗値と前記第4トランジスタに対して並列に接続される抵抗素子の抵抗値を調整可能に構成されている、請求項1又は2に記載のコンパレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218711A JP6445954B2 (ja) | 2015-11-06 | 2015-11-06 | コンパレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218711A JP6445954B2 (ja) | 2015-11-06 | 2015-11-06 | コンパレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092655A JP2017092655A (ja) | 2017-05-25 |
JP6445954B2 true JP6445954B2 (ja) | 2018-12-26 |
Family
ID=58770804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015218711A Expired - Fee Related JP6445954B2 (ja) | 2015-11-06 | 2015-11-06 | コンパレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6445954B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2511396B2 (ja) * | 1984-04-16 | 1996-06-26 | 沖電気工業株式会社 | コンパレ―タの動作時間測定方法 |
JPS61224710A (ja) * | 1985-03-29 | 1986-10-06 | Citizen Watch Co Ltd | Mosfet演算増幅器 |
US4717888A (en) * | 1986-05-22 | 1988-01-05 | Raytheon Company | Integrated circuit offset voltage adjustment |
JPH0438004A (ja) * | 1990-06-04 | 1992-02-07 | Sumitomo Electric Ind Ltd | 差動増幅回路 |
JP3747837B2 (ja) * | 2001-10-30 | 2006-02-22 | 株式会社デンソー | レベル判定回路のしきい値電圧設定方法 |
JP2004120102A (ja) * | 2002-09-24 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 差動回路のオフセット調整方法、オフセット調整機能をもつ差動回路 |
JP4254485B2 (ja) * | 2003-10-30 | 2009-04-15 | ミツミ電機株式会社 | 電流検出回路 |
JP2010087542A (ja) * | 2008-09-29 | 2010-04-15 | Toshiba Corp | 増幅回路 |
JP5624493B2 (ja) * | 2011-02-16 | 2014-11-12 | キヤノン株式会社 | 差動増幅装置 |
-
2015
- 2015-11-06 JP JP2015218711A patent/JP6445954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017092655A (ja) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7521971B2 (en) | Buffer circuit | |
TWI411224B (zh) | D級放大器 | |
TWI447552B (zh) | 具可調適米勒補償的電壓調節器 | |
JP6219180B2 (ja) | ボルテージレギュレータ | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
KR100877626B1 (ko) | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 | |
US20150130647A1 (en) | Current amplifier circuit, integrator, and ad converter | |
US9276565B2 (en) | Duty ratio correction circuit and phase synchronization circuit | |
JP2005244276A (ja) | 差動増幅回路 | |
KR102483031B1 (ko) | 전류 생성 회로 | |
TWI463792B (zh) | 具有過衝抑制功能的放大電路 | |
US20120212259A1 (en) | Comparator of a difference of input voltages with at least a threshold | |
JP2017079431A (ja) | 電圧比較回路 | |
JP6484193B2 (ja) | チョッパ型コンパレータ | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
US7274216B2 (en) | Duty cycle controlled CML-CMOS converter | |
JP6445954B2 (ja) | コンパレータ | |
TWI699967B (zh) | 增益調變電路 | |
JP2014110445A (ja) | コンパレータ及びその補正方法 | |
JP2012039548A (ja) | ダイナミック増幅器 | |
JP5688586B2 (ja) | コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。 | |
TWI747430B (zh) | 信號接收裝置 | |
CN115328244A (zh) | 运放上钳位电路 | |
JP2008205561A (ja) | ソースフォロア回路及び半導体装置 | |
JP2018019223A (ja) | シングル差動変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |