JP3747837B2 - レベル判定回路のしきい値電圧設定方法 - Google Patents
レベル判定回路のしきい値電圧設定方法 Download PDFInfo
- Publication number
- JP3747837B2 JP3747837B2 JP2001332672A JP2001332672A JP3747837B2 JP 3747837 B2 JP3747837 B2 JP 3747837B2 JP 2001332672 A JP2001332672 A JP 2001332672A JP 2001332672 A JP2001332672 A JP 2001332672A JP 3747837 B2 JP3747837 B2 JP 3747837B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- signal
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、微小な入力信号のレベル判定に好適なレベル判定回路のしきい値電圧設定方法に関する。
【０００２】
【従来の技術】
例えばＥＴＣ（Electronic Toll Collection System ：ノンストップ自動料金収受システム）に代表される車載用電波応用システムでは、バッテリ（電池）の寿命をできるだけ延ばすために低消費電流の設計がなされる。その一手段として、定常的に動作する必要のないシステム部分はその動作不要期間において待機状態（スリープ状態）とされ、ウェイクアップ回路は所定のウェイクアップ条件が満たされた時に当該システムに対して起動信号を出力するようになっている。ＥＴＣ車載器の場合には、路上器アンテナから送信されてきた電波を受信し、その受信信号が所定のしきい値を超えたことを条件として起動信号を出力し、スリープ状態にあったマイコンを起動する。
【０００３】
【発明が解決しようとする課題】
図６は、従来のＥＴＣ車載器に用いられているウェイクアップ回路の電気的構成を示している。単一極性の電源電圧で動作するウェイクアップ回路１の入力端子２には、検波器を通過した復調信号Ｓdmの電圧Ｖinが入力され、出力端子３からはウェイクアップ信号Ｓwkが出力される。このウェイクアップ信号Ｓwkは、復調電圧Ｖinがしきい値電圧Ｖthを超えた場合にＨレベルとなる。基準電圧生成回路４はＤ／Ａ変換器の回路構成を有しており、ｎビットのデコード信号に従って０Ｖから所定電圧ずつ段階的に設定可能な基準電圧Ｖref を出力する。コンパレータ５は、反転入力端子に入力される復調電圧Ｖinと非反転入力端子に入力される基準電圧Ｖref とを比較し、その比較結果信号はインバータ６を介してウェイクアップ信号Ｓwkとなる。
【０００４】
この場合、コンパレータ５は、製造上生じる素子特性のばらつきに起因してオフセット電圧を持っているため、ウェイクアップ回路１のしきい値電圧Ｖthと上記基準電圧Ｖref とは必ずしも一致しない。そこで、ＥＴＣ車載器ごとにしきい値電圧Ｖthの調整が必要となる。この調整は、ＥＴＣ車載器にウェイクアップさせるしきい値強度を持つ電波を与えた状態でデコード信号を順次切り替え、Ｌレベルのウェイクアップ信号Ｓwkが出力される範囲内で最も低い基準電圧Ｖref を設定することにより行われる。
【０００５】
しかし、この調整においては、コンパレータ５が負の向きのオフセット電圧を持っている場合、つまり反転入力端子の電圧が非反転入力端子の電圧よりもオフセット電圧だけ高くならないとコンパレータ５の出力がＬレベルにならない場合に問題が生じる。すなわち、このオフセット電圧Ｖoffset（＞０）がしきい値電圧Ｖthよりも高い場合、基準電圧Ｖref を最小値である０Ｖに設定しても、復調電圧Ｖinがオフセット電圧Ｖoffset以上にならないとウェイクアップ信号ＳwkがＨレベルにならない。その結果、しきい値電圧Ｖthをオフセット電圧Ｖoffset以下に調整することができず、ウェイクアップするための受信感度が低下してしまうという問題があった。
【０００６】
これに対しては、例えば負の基準電圧Ｖref を生成したりオフセット電圧の低いコンパレータ５を採用すれば良いが、新たに負の電源電圧が必要となったり回路構成が複雑となるため設計・製造コストが上昇してしまう。また、回路構成が複雑となることにより消費電流が増加して本来の低消費電流の設計思想に反する結果となる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、回路構成の複雑化と消費電流の増大とを抑えつつ微小な入力信号に対しても所望するしきい値レベルを設定可能なレベル判定回路のしきい値電圧設定方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載した比較回路によれば、第１の入力端子に入力された信号（第１の入力信号）と第２の入力端子に入力された信号（第２の入力信号）は、極性切替信号に従ってそれぞれコンパレータの反転入力端子と非反転入力端子または非反転入力端子と反転入力端子に入力される。これとともに、コンパレータが出力する比較結果信号は、極性切替信号に従って非反転または反転して出力される。このように入力信号の極性切替と比較結果信号の論理切替とが極性切替信号に従って対応して行われるので、極性切替信号にかかわらず比較回路の動作はオフセット電圧の現れ方を除き変わらない。
【０００９】
一般に、コンパレータは製造上生じる素子特性のばらつきに起因してオフセット電圧を持っており、そのオフセット電圧の向きと大きさは製品毎に異なっている。このため、「発明が解決しようとする課題」において説明したように、オフセット電圧よりも低いしきい値電圧を設定することが難しい場合がある。
【００１０】
こうした不都合に対し、本手段によれば極性切替信号を反転することにより、第１の入力信号と第２の入力信号のコンパレータへの入力極性を逆にすることができるため、第１の入力信号、第２の入力信号に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。そして、第１の入力端子にレベル判定を行う際のしきい値電圧が入力され、第２の入力端子にそのしきい値電圧よりも低い任意の基準電圧が入力された状態において、出力論理切替回路の出力レベルが、しきい値電圧が基準電圧よりも高いことを示す論理レベルとなるように極性切替信号が設定されている。その結果、単一の電源電圧で動作する回路に適用する場合でもコンパレータのオフセット電圧の向きにかかわらず任意のしきい値電圧を設定可能となり、微小な入力信号を対象とする比較回路として好適となる。また、入力極性切替回路および出力論理切替回路の回路規模は小さくできるため、従来の比較回路に対して構成が複雑化したり消費電流が増大することは殆どない。
【００１３】
請求項２に記載したコンパレータによれば、第１の入力端子に入力された信号（第１の入力信号）と第２の入力端子に入力された信号（第２の入力信号）は、極性切替信号に従ってそれぞれ第１の差動入力トランジスタと第２の差動入力トランジスタまたは第２の差動入力トランジスタと第１の差動入力トランジスタに入力される。これとともに、極性切替信号に従って第１の差動入力トランジスタの出力信号と第２の差動入力トランジスタの出力信号の何れか一方が選択されて後段の増幅回路に与えられる。
【００１４】
これは、第１、第２の入力端子と増幅回路とに対する差動増幅回路の第１、第２の差動入力トランジスタの接続形態を入れ替えることに等しく、あたかもコンパレータから差動増幅回路だけを一旦取り出し、第１と第２の差動入力トランジスタ（それに付随して負荷回路）を入れ替えて再びコンパレータに戻すような接続の切り替えがなされる。従って、極性切替信号にかかわらず回路構成自体は変わらず、コンパレータの動作はオフセット電圧の現れ方を除き変わらない。
【００１５】
コンパレータのオフセット電圧は、第１、第２の差動入力トランジスタの特性のばらつきに起因して生じるため、極性切替信号を反転して第１の入力信号と第２の入力信号を受ける差動入力トランジスタの組み合わせを逆にすることにより、第１の入力信号、第２の入力信号に対するオフセット電圧の現れ方（オフセット電圧の向き）が逆極性になる。そして、第２の入力端子にレベル判定を行う際のしきい値電圧が入力され、第１の入力端子にそのしきい値電圧よりも低い任意の基準電圧が入力された状態において、出力端子のレベルが、しきい値電圧が基準電圧よりも高いことを示す論理レベルとなるように極性切替信号が設定されている。これにより、しきい値電圧の設定について請求項１に記載した比較回路と同様の効果が得られる。また、入力信号切替回路および出力信号切替回路の回路規模は小さいため、従来のコンパレータに対して構成が複雑化したり消費電流が増大することは殆どない。
【００１９】
請求項１に記載したレベル判定回路によれば、比較回路の第１の入力端子にレベル判定される被判定信号が入力され、第２の入力端子に基準電圧生成回路から基準電圧が入力される。本回路は、極性切替信号によって第１の入力信号、第２の入力信号に対する比較回路のオフセット電圧の向きを任意に設定できるため、極性切替信号を設定した上で基準電圧を単一の電源電圧（正電圧または負電圧）の範囲内で調整することにより微小なしきい値電圧も設定可能となる。この場合、しきい値電圧設定回路は、比較回路の第１の入力端子に被判定信号のしきい値電圧を入力した状態で基準電圧を複数レベルに変化させた場合に比較回路の判定結果が反転し得るように極性切替信号を出力する。
【００２０】
請求項１に記載したレベル判定回路のしきい値電圧設定方法によれば、まず基準電圧設定信号により最小の基準電圧を設定し、極性切替信号を所定の初期値に設定し、比較回路の第１の入力端子に被判定信号のしきい値電圧を入力する。しきい値電圧が基準電圧以上であることを示す第１の判定結果が得られた場合には、基準電圧を順次高め、しきい値電圧が基準電圧よりも低いことを示す第２の判定結果が得られた時点で設定されている基準電圧を採用する。一方、第２の判定結果が得られた場合には、極性切替信号を反転設定した上で基準電圧を順次高め、第２の判定結果が得られた時点で設定されている基準電圧を採用する。この極性切替信号と基準電圧を用いることにより任意のしきい値電圧を設定できる。
【００２１】
なお、請求項２に記載したコンパレータを用いたしきい値電圧設定方法も上記比較回路を用いたしきい値電圧設定方法の場合と同様となる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明をＥＴＣ車載器に適用した第１の実施形態について図１ないし図３を参照しながら説明する。
ＥＴＣは、料金所に設定されたＥＴＣ用送受信端局とＥＴＣ車載器との間で時分割双方向通信を行い、車両を停止させることなく利用者から所定の通行料金を自動徴収するシステムである。この双方向通信には振幅変調された５．８ＧＨｚ帯の電波が利用されている。
【００２３】
図３は、ＥＴＣ車載器の電気的構成のうち主として受信に関する構成部分を示すブロック図である。送信回路、表示部、操作部、カードリーダ・ライタ部などは省略されている。この図３において、ＥＴＣ車載器１１は、路上器アンテナから送信されてくる電波を受信するアンテナ１２、受信した信号に対し包絡線検波を行って２５０ｋＨｚ／５００ｋＨｚの周波数変調（ＦＭ０）された復調信号Ｓdmを出力する検波器１３、バンドパスフィルタ１４、増幅回路１５とウェイクアップ回路１６とを含むＩＣ１７、ワンチップ化されたマイコン１８、電圧レギュレータ１９および電池２０から構成されている。電池電圧Ｖbat は例えば３Ｖであって、ＩＣ１７とマイコン１８には電圧レギュレータ１９から電源線２１、２２を介して電源電圧Ｖdd（例えば２．５Ｖ）が供給されている。
【００２４】
増幅回路１５は、復調信号Ｓdmを増幅した後ディジタル信号に変換し、それをマイコン１８に出力する回路である。また、ウェイクアップ回路１６は、詳しくは後述するように、復調信号Ｓdmの電圧Ｖin（以下、復調電圧Ｖinと称す）が所定のしきい値電圧Ｖth以上になった場合にマイコン１８に対し起動信号Ｓwkを出力する回路である。
【００２５】
図１は、本発明のレベル判定回路の電気的構成を示している。このレベル判定回路は、ＩＣ１７内のウェイクアップ回路１６とマイコン１８（しきい値電圧設定回路に相当）とから構成されるものである。ウェイクアップ回路１６は、比較回路２３、Ｄ／Ａコンバータ２４（基準電圧生成回路に相当）およびデコード回路２５から構成されており、その比較回路２３は、切替回路２６（入力極性切替回路に相当）、コンパレータ２７、インバータ２８および排他的論理和実行回路２９（出力論理切替回路に相当し、以下の説明においてＥｘＯＲ回路２９と称す）から構成されている。以下、各回路の具体的な構成について説明する。
【００２６】
コンパレータ２７は、図２に示す一般的な回路構成を備えている。すなわち、電源線２１と２２との間には、ＭＯＳトランジスタＱ１１〜Ｑ１５からなる差動増幅回路３０とＭＯＳトランジスタＱ１６、Ｑ１７からなる増幅回路３１とから構成されている。ＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートはそれぞれ非反転入力端子２７ｐ、反転入力端子２７ｎに接続されており、カレントミラー回路を構成するＭＯＳトランジスタＱ１４、Ｑ１５は、ＭＯＳトランジスタＱ１２、Ｑ１３の負荷回路（能動負荷）となっている。ＭＯＳトランジスタＱ１６とＱ１７の共通に接続されたドレインは出力端子２７ｃに接続されており、定電流を出力するＭＯＳトランジスタＱ１１とＱ１６のゲートにはバイアス電圧が与えられている。
【００２７】
図１において、切替回路２６は、Ｎチャネル型のＭＯＳトランジスタＱ１８〜Ｑ２１とインバータ３２とを備えている。端子１７ａとコンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐとの間にはそれぞれＭＯＳトランジスタＱ１８、Ｑ１９が接続され、Ｄ／Ａコンバータ２４の出力線３３と上記反転入力端子２７ｎ、非反転入力端子２７ｐとの間にはそれぞれＭＯＳトランジスタＱ２０、Ｑ２１が接続されている。ＭＯＳトランジスタＱ１９、Ｑ２０のゲートには端子１７ｂを介して極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ１８、Ｑ２１のゲートにはインバータ３２によって反転された極性切替信号Ｓｐが与えられるようになっている。
【００２８】
なお、ＭＯＳトランジスタＱ１８〜Ｑ２１はそれぞれ本発明でいう第１〜第４のアナログスイッチ回路に相当し、図中に示すノード２６ａ、２６ｂ、２６ｃ、２６ｄはそれぞれ本発明でいう第１の入力端子、第２の入力端子、第１の出力端子、第２の出力端子に相当する。
【００２９】
コンパレータ２７の出力端子２７ｃはインバータ２８を介してＥｘＯＲ回路２９の一方の入力端子に接続され、そのＥｘＯＲ回路２９の他方の入力端子には極性切替信号Ｓｐが与えられるようになっている。
【００３０】
Ｄ／Ａコンバータ２４は、電源線２１と２２との間に直列に接続されたラダー抵抗Ｒ１、Ｒ２、…、Ｒｎと、その各分圧点と出力線３３との間に接続されたスイッチ回路としてのＭＯＳトランジスタＱ１、Ｑ２、…、Ｑｎとから構成されている。端子１７d1〜１７dmには、これらＭＯＳトランジスタＱ１、Ｑ２、…、Ｑｎの何れか１つを選択的にオンさせるためのバイナリー形式のｍ本の選択信号Ｓc1〜Ｓcmが入力されている。デコード回路２５は、これら選択信号Ｓc1〜Ｓcmをデコードしてｎ本（ｎ＝２ｍ）のデコード信号Ｓd1〜Ｓdnを生成し、これらをそれぞれＭＯＳトランジスタＱ１〜Ｑｎのゲートに与えるようになっている。
【００３１】
マイコン１８は、増幅回路１５から入力した信号に基づいて料金収受処理を行うものであるが、上述したようにウェイクアップ回路１６に対するしきい値電圧設定回路として機能も備えている。マイコン１８は、ＣＰＵ３４、書き換え可能な不揮発性のメモリ３５（例えばＥＥＰＲＯＭ）、レジスタ３６、入出力インターフェース回路３７（例えば入出力ポート）などを備えている。また、図示しないが、プログラムを格納するフラッシュメモリ、表示部Ｉ／Ｆ部、操作部Ｉ／Ｆ部、カードＩ／Ｆ部なども備えている。なお、図１には増幅回路１５との間で送受信される信号線は省略されている。
【００３２】
次に、ＥＴＣ車載器内のレベル判定回路の動作と、そのしきい値電圧を設定するためのしきい値電圧調整方法について説明する。
電池２０を電源として動作するＥＴＣ車載器は、電池寿命をできるだけ延ばすために低消費電流の設計が必要とされる。ＥＴＣ車載器は、車両が料金所を通過する時だけ動作すればよいため、路上器アンテナからの電波を監視し、電波を受信していない時には増幅回路１５やマイコン１８などを待機状態（スリープ状態）としている。そして、ウェイクアップ回路１６は、復調電圧Ｖinが所定のしきい値電圧Ｖth以上になったか（ウェイクアップ条件）を常に監視しており、しきい値電圧Ｖth以上になるとマイコン１８に対してＨレベルの起動信号Ｓwkを出力する。マイコン１８は、この起動信号Ｓwkが入力されるとスリープ状態から動作状態に移行し、増幅回路１５に対して起動信号Ｓwk′を出力するとともに料金収受処理を開始する。
【００３３】
増幅回路１５に入力される前の復調電圧Ｖinは小さく、特に電波を受信し始めるウェイクアップ時には比較回路２３を構成するコンパレータ２７のオフセット電圧に近い値となる。そこで、コンパレータ２７のオフセット電圧の向きや大きさにかかわらずしきい値電圧Ｖthが所定値となるように、ＥＴＣ車載器の出荷検査時に以下に述べるしきい値電圧Ｖthの設定（調整）を行う。
【００３４】
まず、外部からＥＴＣ車載器に対し調整実行コマンドを送信する。マイコン１８は、この調整実行コマンドを受信すると調整モードに入り、図示しないフラッシュメモリから調整用プログラムを読み出して実行する。続いて、ＥＴＣ車載器に対しウェイクアップさせる時のしきい値強度を持つ電波を送信する。この時、ウェイクアップ回路１６に入力される復調電圧Ｖinの大きさがしきい値電圧Ｖthである。
【００３５】
この電波環境の下で、マイコン１８は、Ｄ／Ａコンバータ２４のＭＯＳトランジスタＱ１をオンさせるための選択信号Ｓc1〜Ｓcm（０Ｈ）を出力する。これにより、デコード信号Ｓd1がＨレベルとなって、Ｄ／Ａコンバータ２４は出力可能な電圧値のうち最小値０Ｖを持つ基準電圧Ｖref を出力する。これとともに、マイコン１８は極性切替信号Ｓｐを初期値（ここではＬレベル）に設定する。これにより、ＭＯＳトランジスタＱ１８とＱ２１とがオンとなり、コンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐにはそれぞれ復調電圧Ｖin（＝しきい値電圧Ｖth）、基準電圧Ｖref （＝０Ｖ）が入力される。この時、起動信号Ｓwkは、コンパレータ２７のオフセット電圧の影響により必ずしもＨレベルになるとは限らない。
【００３６】
（１）起動信号ＳwkがＨレベルになった場合
コンパレータ２７は、Ｌレベルつまり復調電圧Ｖinが基準電圧Ｖref よりも高いとの比較結果を出力している。そこで、マイコン１８は、極性切替信号Ｓｐをそのままにし、選択信号Ｓc1〜ＳcmによりオンさせるＭＯＳトランジスタをＱ２、Ｑ３、…の順に変えていく。これに伴って基準電圧Ｖref が一定電圧（例えば０．５ｍＶ）ずつ段階的に上昇する。やがて起動信号ＳwkがＨレベルからＬレベルに変化するので、マイコン１８は、この最初にＬレベルに変化した時の選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐ（Ｌレベル）のデータをメモリ３５とレジスタ３６に書き込む。
【００３７】
（２）起動信号ＳwkがＬレベルになった場合
コンパレータ２７は、Ｈレベルつまり復調電圧Ｖinが基準電圧Ｖref よりも低いとの比較結果を出力している。この状態は、コンパレータ２７が負の向きのオフセット電圧を持ち、且つ、そのオフセット電圧Ｖoffset（＞０）がしきい値電圧Ｖthよりも高い場合に生じる。負の向きのオフセット電圧があると、反転入力端子２７ｎの電圧が非反転入力端子２７ｐの電圧よりもオフセット電圧Ｖoffsetだけ高くならないとコンパレータ２７の出力がＬレベルにならない。
【００３８】
この場合、マイコン１８は、極性切替信号Ｓｐを反転してＨレベルにする。これにより、ＭＯＳトランジスタＱ１９とＱ２０とがオンとなり、コンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐにはそれぞれ基準電圧Ｖref （＝０Ｖ）、復調電圧Ｖin（＝しきい値電圧Ｖth）が入力される。これにより、基準電圧Ｖref および復調電圧Ｖinに対するオフセット電圧の現れ方（オフセット電圧の向き）が逆極性になる。
【００３９】
その後の処理は上記（１）と同様である。マイコン１８は、ＭＯＳトランジスタをＱ２、Ｑ３、…の順にオンさせて基準電圧Ｖref を順次上昇させ、起動信号Ｓwkが最初にＬレベルに変化した時の選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐ（Ｈレベル）のデータをメモリ３５とレジスタ３６に書き込む。
【００４０】
このしきい値電圧Ｖthの調整が完了すると、ウェイクアップ回路１６は、コンパレータ２７のオフセット電圧の向きや大きさにかかわらず、受信電波が上記しきい値強度を超えた場合に起動信号ＳwkがＬレベルからＨレベルに変化するようになる。また、出荷後に電池２０が一旦外されても、マイコン１８はパワーオンリセット時にメモリ３５から選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐのデータを読み出してレジスタ３６に格納する。
【００４１】
以上説明したように、本実施形態のＥＴＣ車載器に用いたレベル判定回路は、比較回路２３を構成するコンパレータ２７の入力側に切替回路２６を設けるとともに出力側にＥｘＯＲ回路２９を設け、極性切替信号Ｓｐに従って入力側の極性切替と出力側の論理切替とが対応して行われるので、極性切替信号Ｓｐにかかわらず比較回路２３の動作は変わらない。従って、従来の比較回路をそのまま比較回路２３に置き替えることができる。
【００４２】
そして、極性切替信号Ｓｐを反転することにより、復調電圧Ｖinと基準電圧Ｖref のコンパレータ２７への入力極性を逆にすることができるため、復調電圧Ｖinと基準電圧Ｖref に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。これにより、復調電圧Ｖinのしきい値電圧Ｖthがオフセット電圧よりも小さく且つ正の電源電圧しか持たないＥＴＣ車載器において、コンパレータ２７のオフセット電圧の向きにかかわらず任意のしきい値電圧Ｖthを設定可能となり、復調電圧Ｖinに対する検出感度を高められる。
【００４３】
また、付加した切替回路２６とＥｘＯＲ回路２９は回路規模が小さいため、従来の比較回路に対して構成が複雑化することがない。さらに、両回路の消費電流は極めて小さいため、ＥＴＣ車載器全体の消費電流も従来のものと比べ殆ど変わらない。
【００４４】
（第２の実施形態）
次に、本発明をＥＴＣ車載器に適用した第２の実施形態について図４および図５を参照しながら説明する。なお、図４および図５において、それぞれ図１および図２と同一部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４５】
図４に示すレベル判定回路において、比較回路３８はコンパレータ３９とインバータ２８とから構成されている。インバータ２８の出力端子は端子１７ｃに接続されており、コンパレータ３９には極性切替信号Ｓｐが入力されている。
【００４６】
図５は、コンパレータ３９の電気的構成を示している。コンパレータ３９は、切替回路４０（入力信号切替回路に相当）、差動増幅回路４１、切替回路４２（出力信号切替回路に相当）および増幅回路３１から構成されている。
【００４７】
切替回路４０は、入力端子３９ｐ、３９ｎ（第１、第２の入力端子に相当）と差動増幅回路４１との間に設けられ、図１に示す切替回路２６と同様の構成を備えている。すなわち、入力端子３９ｐとＭＯＳトランジスタＱ１２、Ｑ１３（第１、第２の差動入力トランジスタに相当）の各ゲートとの間にはそれぞれＭＯＳトランジスタＱ２２、Ｑ２３が接続され、入力端子３９ｎとＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートとの間にはそれぞれＭＯＳトランジスタＱ２４、Ｑ２５が接続されている。ＭＯＳトランジスタＱ２３、Ｑ２４のゲートには極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ２２、Ｑ２５のゲートにはインバータ４３によって反転された極性切替信号Ｓｐが与えられるようになっている。ここで、ＭＯＳトランジスタＱ２２〜Ｑ２５が第１〜第４のアナログスイッチ回路に相当する。
【００４８】
差動増幅回路４１は、図１に示す差動増幅回路３０に対し、ＭＯＳトランジスタＱ１４、Ｑ１５（第１、第２の負荷トランジスタに相当）の各ゲート・ドレイン間にそれぞれＭＯＳトランジスタＱ２６、Ｑ２７（第７、第８のアナログスイッチ回路に相当）を付加した回路形態を有している。これらＭＯＳトランジスタＱ２６、Ｑ２７は切替回路４２の一部をなすものである。
【００４９】
切替回路４２は、これらＭＯＳトランジスタＱ２６、Ｑ２７の他に、ＭＯＳトランジスタＱ１２の出力ノードＮａとＭＯＳトランジスタＱ１７のゲートとの間に接続されたＭＯＳトランジスタＱ２８（第５のアナログスイッチ回路に相当）、ＭＯＳトランジスタＱ１３の出力ノードＮｂとＭＯＳトランジスタＱ１７のゲートとの間に接続されたＭＯＳトランジスタＱ２９（第６のアナログスイッチ回路に相当）およびインバータ４４から構成されている。ＭＯＳトランジスタＱ２６、Ｑ２９のゲートには極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ２７、Ｑ２８のゲートにはインバータ４４によって反転された極性切替信号Ｓｐが与えられるようになっている。
【００５０】
次に、本実施形態の作用について説明する。レベル判定回路の動作およびそのしきい値電圧調整方法は第１の実施形態と同じであるため、主としてコンパレータ３９の動作について説明する。
【００５１】
マイコン１８がＬレベルの極性切替信号Ｓｐを出力している場合、コンパレータ３９の切替回路４０のＭＯＳトランジスタＱ２２とＱ２５がオンとなる。これにより、入力端子３９ｐに入力された基準電圧Ｖref 、入力端子３９ｎに入力された復調電圧Ｖinは、それぞれ差動増幅回路４１のＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートに与えられる。また、切替回路４２のＭＯＳトランジスタＱ２７とＱ２８がオンとなる。これにより、ＭＯＳトランジスタＱ１５のゲート・ドレイン間が短絡され、ＭＯＳトランジスタＱ１２からの出力信号がＭＯＳトランジスタＱ１７のゲートに与えられる。
【００５２】
一方、マイコン１８がＨレベルの極性切替信号Ｓｐを出力している場合、コンパレータ３９の切替回路４０のＭＯＳトランジスタＱ２３とＱ２４がオンとなる。これにより、入力端子３９ｐに入力された基準電圧Ｖref 、入力端子３９ｎに入力された復調電圧Ｖinは、それぞれ差動増幅回路４１のＭＯＳトランジスタＱ１３、Ｑ１２の各ゲートに与えられる。また、切替回路４２のＭＯＳトランジスタＱ２６とＱ２９がオンとなる。これにより、ＭＯＳトランジスタＱ１４のゲート・ドレイン間が短絡され、ＭＯＳトランジスタＱ１３からの出力信号がＭＯＳトランジスタＱ１７のゲートに与えられる。
【００５３】
すなわち、切替回路４０と４２により、極性切替信号Ｓｐに従って入力信号の切り替えと出力信号の切り替えとが対応して行われる。つまり、差動増幅回路４１において、入力端子３９ｐを介して基準電圧Ｖref が入力されるＭＯＳトランジスタ側から増幅回路３１に対し出力信号が取り出されるため、極性切替信号Ｓｐの切替状態にかかわらずコンパレータ３９の動作は変わらない。従って、従来のコンパレータをそのままコンパレータ３９に置き替えることができる。
【００５４】
そして、極性切替信号Ｓｐに従って入力端子３９ｐ、３９ｎと増幅回路３１とに対するＭＯＳトランジスタＱ１２、Ｑ１３の接続形態を入れ替えるため、入力端子３９ｐ（基準電圧Ｖref ）、３９ｎ（復調電圧Ｖin）に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。さらに、差動増幅回路４１のオフセット電圧は、製造上生じるＭＯＳトランジスタＱ１２とＱ１３、Ｑ１４とＱ１５の特性のばらつきに起因して発生するが、コンパレータ３９ではＭＯＳトランジスタＱ１２とＱ１４、Ｑ１３とＱ１５の各組み合わせを保持しているので、極性切替信号Ｓｐのレベルを反転してもオフセット電圧の大きさは変化しない。
【００５５】
従って、レベル判定回路における復調電圧Ｖinのしきい値電圧Ｖthを調整する場合、第１の実施形態で説明したしきい値電圧調整方法に従って、差動増幅回路４１のオフセット電圧の向きに応じた極性切替信号Ｓｐを設定することにより、差動増幅回路４１のオフセット電圧よりも小さいしきい値電圧Ｖthを設定することができる。
【００５６】
さらに、ＥＴＣ車載器の比較回路３８にコンパレータ３９を採用すると、より消費電流を低減することができる。すなわち、コンパレータ２７の場合、極性切替信号ＳｐがＨレベルに設定されていると、起動信号ＳwkがＬレベルの時（スリープ状態の時）にコンパレータ２７の出力信号がＬレベルとなる。この時、ＭＯＳトランジスタＱ１７がオンしており、電源線２１、２２間にＭＯＳトランジスタＱ１６、Ｑ１７を通して電流が流れてしまう。ＥＴＣ車載器の場合にはスリープ期間が非常に長いので、このスリープ期間における消費電流を極力減らすことが好ましい。
【００５７】
これに対し、本実施形態のコンパレータ３９の場合、極性切替信号Ｓｐの設定レベルにかかわらず、起動信号ＳwkがＬレベルの時（スリープ状態の時）にコンパレータ３９の出力信号は常にＨレベルとなる。従って、スリープ状態においてＭＯＳトランジスタＱ１７は常にオフとなり、ＭＯＳトランジスタＱ１６、Ｑ１７を介して流れる電流をカットすることができる。
【００５８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
レベル判定回路をはじめとする各回路は、ＭＯＳトランジスタに替えてバイポーラトランジスタにより構成しても良い。
第１の実施形態において入力極性切替回路は切替回路２６に限られない。例えば、第１、第２の入力端子と第１、第２の出力端子をＩＣ１７の端子に接続し、このＩＣ１７の端子間の接続態様を外部でスイッチやジャンパ線により切り替えるようにしても良い。また、出力論理切替回路の構成はＥｘＯＲ回路２９に限られず、例えばマイコン１８が行うようにしても良い。
基準電圧生成回路はＤ／Ａコンバータ２４に限られず例えば可変抵抗器であっても良い。
【００５９】
しきい値電圧設定回路は、比較回路２３、３８に対して所定の極性切替信号Ｓｐを出力するとともにデコード回路２５に対して選択信号Ｓc1〜Ｓcmを出力可能な回路であればマイコン１８に限られない。例えばスイッチやジャンパ線を用いた設定回路、フリップフロップ、ＣＰＵを伴わないメモリやレジスタでも良い。また、マイコン１８にメモリ３５を設けず、出荷時にレジスタ３６に書き込むだけの構成としても良い。ただし、この場合には電池２０が外されると設定データが消えてしまう。
しきい値電圧Ｖthの調整は、マイコン１８が調整用プログラムに従って実行する他、作業者が調整用治具などを用いて行うようにしても良い。
【００６０】
本発明のレベル判定回路とそのしきい値電圧調整方法、比較回路２３、３８、コンパレータ３９は、ＥＴＣ車載器のウェイクアップ回路１６に限らず、入力信号と所定のしきい値レベルとを比較する回路に広く適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すレベル判定回路の電気的構成図
【図２】コンパレータの電気的構成図
【図３】ＥＴＣ車載器の電気的構成のうち主として受信に関する構成部分を示すブロック図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】図２相当図
【図６】従来技術を示す図１相当図
【符号の説明】
１８はマイコン（しきい値電圧設定回路）、２３、３８は比較回路、２４はＤ／Ａコンバータ（基準電圧生成回路）、２６は切替回路（入力極性切替回路）、２６ａはノード（第１の入力端子）、２６ｂはノード（第２の入力端子）、２６ｃはノード（第１の出力端子）、２６ｄはノード（第２の出力端子）、２７、３９はコンパレータ、２７ｐは非反転入力端子、２７ｎは反転入力端子、２９は排他的論理和実行回路（出力論理切替回路）、３０、４１は差動増幅回路、３１は増幅回路、３９ｐは入力端子（第１の入力端子）、３９ｎは入力端子（第２の入力端子）、３９ｃは出力端子、４０は切替回路（入力信号切替回路）、４２は切替回路（出力信号切替回路）、Ｑ１２はＭＯＳトランジスタ（第１の差動入力トランジスタ）、Ｑ１３はＭＯＳトランジスタ（第２の差動入力トランジスタ）、Ｑ１４はＭＯＳトランジスタ（第１の負荷トランジスタ）、Ｑ１５はＭＯＳトランジスタ（第２の負荷トランジスタ）、Ｑ１８、Ｑ２２はＭＯＳトランジスタ（第１のアナログスイッチ回路）、Ｑ１９、Ｑ２３はＭＯＳトランジスタ（第２のアナログスイッチ回路）、Ｑ２０、Ｑ２４はＭＯＳトランジスタ（第３のアナログスイッチ回路）、Ｑ２１、Ｑ２５はＭＯＳトランジスタ（第４のアナログスイッチ回路）、Ｑ２６はＭＯＳトランジスタ（第７のアナログスイッチ回路）、Ｑ２７はＭＯＳトランジスタ（第８のアナログスイッチ回路）、Ｑ２８はＭＯＳトランジスタ（第５のアナログスイッチ回路）、Ｑ２９はＭＯＳトランジスタ（第６のアナログスイッチ回路）である。
【発明の属する技術分野】
本発明は、微小な入力信号のレベル判定に好適なレベル判定回路のしきい値電圧設定方法に関する。
【０００２】
【従来の技術】
例えばＥＴＣ（Electronic Toll Collection System ：ノンストップ自動料金収受システム）に代表される車載用電波応用システムでは、バッテリ（電池）の寿命をできるだけ延ばすために低消費電流の設計がなされる。その一手段として、定常的に動作する必要のないシステム部分はその動作不要期間において待機状態（スリープ状態）とされ、ウェイクアップ回路は所定のウェイクアップ条件が満たされた時に当該システムに対して起動信号を出力するようになっている。ＥＴＣ車載器の場合には、路上器アンテナから送信されてきた電波を受信し、その受信信号が所定のしきい値を超えたことを条件として起動信号を出力し、スリープ状態にあったマイコンを起動する。
【０００３】
【発明が解決しようとする課題】
図６は、従来のＥＴＣ車載器に用いられているウェイクアップ回路の電気的構成を示している。単一極性の電源電圧で動作するウェイクアップ回路１の入力端子２には、検波器を通過した復調信号Ｓdmの電圧Ｖinが入力され、出力端子３からはウェイクアップ信号Ｓwkが出力される。このウェイクアップ信号Ｓwkは、復調電圧Ｖinがしきい値電圧Ｖthを超えた場合にＨレベルとなる。基準電圧生成回路４はＤ／Ａ変換器の回路構成を有しており、ｎビットのデコード信号に従って０Ｖから所定電圧ずつ段階的に設定可能な基準電圧Ｖref を出力する。コンパレータ５は、反転入力端子に入力される復調電圧Ｖinと非反転入力端子に入力される基準電圧Ｖref とを比較し、その比較結果信号はインバータ６を介してウェイクアップ信号Ｓwkとなる。
【０００４】
この場合、コンパレータ５は、製造上生じる素子特性のばらつきに起因してオフセット電圧を持っているため、ウェイクアップ回路１のしきい値電圧Ｖthと上記基準電圧Ｖref とは必ずしも一致しない。そこで、ＥＴＣ車載器ごとにしきい値電圧Ｖthの調整が必要となる。この調整は、ＥＴＣ車載器にウェイクアップさせるしきい値強度を持つ電波を与えた状態でデコード信号を順次切り替え、Ｌレベルのウェイクアップ信号Ｓwkが出力される範囲内で最も低い基準電圧Ｖref を設定することにより行われる。
【０００５】
しかし、この調整においては、コンパレータ５が負の向きのオフセット電圧を持っている場合、つまり反転入力端子の電圧が非反転入力端子の電圧よりもオフセット電圧だけ高くならないとコンパレータ５の出力がＬレベルにならない場合に問題が生じる。すなわち、このオフセット電圧Ｖoffset（＞０）がしきい値電圧Ｖthよりも高い場合、基準電圧Ｖref を最小値である０Ｖに設定しても、復調電圧Ｖinがオフセット電圧Ｖoffset以上にならないとウェイクアップ信号ＳwkがＨレベルにならない。その結果、しきい値電圧Ｖthをオフセット電圧Ｖoffset以下に調整することができず、ウェイクアップするための受信感度が低下してしまうという問題があった。
【０００６】
これに対しては、例えば負の基準電圧Ｖref を生成したりオフセット電圧の低いコンパレータ５を採用すれば良いが、新たに負の電源電圧が必要となったり回路構成が複雑となるため設計・製造コストが上昇してしまう。また、回路構成が複雑となることにより消費電流が増加して本来の低消費電流の設計思想に反する結果となる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、回路構成の複雑化と消費電流の増大とを抑えつつ微小な入力信号に対しても所望するしきい値レベルを設定可能なレベル判定回路のしきい値電圧設定方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載した比較回路によれば、第１の入力端子に入力された信号（第１の入力信号）と第２の入力端子に入力された信号（第２の入力信号）は、極性切替信号に従ってそれぞれコンパレータの反転入力端子と非反転入力端子または非反転入力端子と反転入力端子に入力される。これとともに、コンパレータが出力する比較結果信号は、極性切替信号に従って非反転または反転して出力される。このように入力信号の極性切替と比較結果信号の論理切替とが極性切替信号に従って対応して行われるので、極性切替信号にかかわらず比較回路の動作はオフセット電圧の現れ方を除き変わらない。
【０００９】
一般に、コンパレータは製造上生じる素子特性のばらつきに起因してオフセット電圧を持っており、そのオフセット電圧の向きと大きさは製品毎に異なっている。このため、「発明が解決しようとする課題」において説明したように、オフセット電圧よりも低いしきい値電圧を設定することが難しい場合がある。
【００１０】
こうした不都合に対し、本手段によれば極性切替信号を反転することにより、第１の入力信号と第２の入力信号のコンパレータへの入力極性を逆にすることができるため、第１の入力信号、第２の入力信号に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。そして、第１の入力端子にレベル判定を行う際のしきい値電圧が入力され、第２の入力端子にそのしきい値電圧よりも低い任意の基準電圧が入力された状態において、出力論理切替回路の出力レベルが、しきい値電圧が基準電圧よりも高いことを示す論理レベルとなるように極性切替信号が設定されている。その結果、単一の電源電圧で動作する回路に適用する場合でもコンパレータのオフセット電圧の向きにかかわらず任意のしきい値電圧を設定可能となり、微小な入力信号を対象とする比較回路として好適となる。また、入力極性切替回路および出力論理切替回路の回路規模は小さくできるため、従来の比較回路に対して構成が複雑化したり消費電流が増大することは殆どない。
【００１３】
請求項２に記載したコンパレータによれば、第１の入力端子に入力された信号（第１の入力信号）と第２の入力端子に入力された信号（第２の入力信号）は、極性切替信号に従ってそれぞれ第１の差動入力トランジスタと第２の差動入力トランジスタまたは第２の差動入力トランジスタと第１の差動入力トランジスタに入力される。これとともに、極性切替信号に従って第１の差動入力トランジスタの出力信号と第２の差動入力トランジスタの出力信号の何れか一方が選択されて後段の増幅回路に与えられる。
【００１４】
これは、第１、第２の入力端子と増幅回路とに対する差動増幅回路の第１、第２の差動入力トランジスタの接続形態を入れ替えることに等しく、あたかもコンパレータから差動増幅回路だけを一旦取り出し、第１と第２の差動入力トランジスタ（それに付随して負荷回路）を入れ替えて再びコンパレータに戻すような接続の切り替えがなされる。従って、極性切替信号にかかわらず回路構成自体は変わらず、コンパレータの動作はオフセット電圧の現れ方を除き変わらない。
【００１５】
コンパレータのオフセット電圧は、第１、第２の差動入力トランジスタの特性のばらつきに起因して生じるため、極性切替信号を反転して第１の入力信号と第２の入力信号を受ける差動入力トランジスタの組み合わせを逆にすることにより、第１の入力信号、第２の入力信号に対するオフセット電圧の現れ方（オフセット電圧の向き）が逆極性になる。そして、第２の入力端子にレベル判定を行う際のしきい値電圧が入力され、第１の入力端子にそのしきい値電圧よりも低い任意の基準電圧が入力された状態において、出力端子のレベルが、しきい値電圧が基準電圧よりも高いことを示す論理レベルとなるように極性切替信号が設定されている。これにより、しきい値電圧の設定について請求項１に記載した比較回路と同様の効果が得られる。また、入力信号切替回路および出力信号切替回路の回路規模は小さいため、従来のコンパレータに対して構成が複雑化したり消費電流が増大することは殆どない。
【００１９】
請求項１に記載したレベル判定回路によれば、比較回路の第１の入力端子にレベル判定される被判定信号が入力され、第２の入力端子に基準電圧生成回路から基準電圧が入力される。本回路は、極性切替信号によって第１の入力信号、第２の入力信号に対する比較回路のオフセット電圧の向きを任意に設定できるため、極性切替信号を設定した上で基準電圧を単一の電源電圧（正電圧または負電圧）の範囲内で調整することにより微小なしきい値電圧も設定可能となる。この場合、しきい値電圧設定回路は、比較回路の第１の入力端子に被判定信号のしきい値電圧を入力した状態で基準電圧を複数レベルに変化させた場合に比較回路の判定結果が反転し得るように極性切替信号を出力する。
【００２０】
請求項１に記載したレベル判定回路のしきい値電圧設定方法によれば、まず基準電圧設定信号により最小の基準電圧を設定し、極性切替信号を所定の初期値に設定し、比較回路の第１の入力端子に被判定信号のしきい値電圧を入力する。しきい値電圧が基準電圧以上であることを示す第１の判定結果が得られた場合には、基準電圧を順次高め、しきい値電圧が基準電圧よりも低いことを示す第２の判定結果が得られた時点で設定されている基準電圧を採用する。一方、第２の判定結果が得られた場合には、極性切替信号を反転設定した上で基準電圧を順次高め、第２の判定結果が得られた時点で設定されている基準電圧を採用する。この極性切替信号と基準電圧を用いることにより任意のしきい値電圧を設定できる。
【００２１】
なお、請求項２に記載したコンパレータを用いたしきい値電圧設定方法も上記比較回路を用いたしきい値電圧設定方法の場合と同様となる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明をＥＴＣ車載器に適用した第１の実施形態について図１ないし図３を参照しながら説明する。
ＥＴＣは、料金所に設定されたＥＴＣ用送受信端局とＥＴＣ車載器との間で時分割双方向通信を行い、車両を停止させることなく利用者から所定の通行料金を自動徴収するシステムである。この双方向通信には振幅変調された５．８ＧＨｚ帯の電波が利用されている。
【００２３】
図３は、ＥＴＣ車載器の電気的構成のうち主として受信に関する構成部分を示すブロック図である。送信回路、表示部、操作部、カードリーダ・ライタ部などは省略されている。この図３において、ＥＴＣ車載器１１は、路上器アンテナから送信されてくる電波を受信するアンテナ１２、受信した信号に対し包絡線検波を行って２５０ｋＨｚ／５００ｋＨｚの周波数変調（ＦＭ０）された復調信号Ｓdmを出力する検波器１３、バンドパスフィルタ１４、増幅回路１５とウェイクアップ回路１６とを含むＩＣ１７、ワンチップ化されたマイコン１８、電圧レギュレータ１９および電池２０から構成されている。電池電圧Ｖbat は例えば３Ｖであって、ＩＣ１７とマイコン１８には電圧レギュレータ１９から電源線２１、２２を介して電源電圧Ｖdd（例えば２．５Ｖ）が供給されている。
【００２４】
増幅回路１５は、復調信号Ｓdmを増幅した後ディジタル信号に変換し、それをマイコン１８に出力する回路である。また、ウェイクアップ回路１６は、詳しくは後述するように、復調信号Ｓdmの電圧Ｖin（以下、復調電圧Ｖinと称す）が所定のしきい値電圧Ｖth以上になった場合にマイコン１８に対し起動信号Ｓwkを出力する回路である。
【００２５】
図１は、本発明のレベル判定回路の電気的構成を示している。このレベル判定回路は、ＩＣ１７内のウェイクアップ回路１６とマイコン１８（しきい値電圧設定回路に相当）とから構成されるものである。ウェイクアップ回路１６は、比較回路２３、Ｄ／Ａコンバータ２４（基準電圧生成回路に相当）およびデコード回路２５から構成されており、その比較回路２３は、切替回路２６（入力極性切替回路に相当）、コンパレータ２７、インバータ２８および排他的論理和実行回路２９（出力論理切替回路に相当し、以下の説明においてＥｘＯＲ回路２９と称す）から構成されている。以下、各回路の具体的な構成について説明する。
【００２６】
コンパレータ２７は、図２に示す一般的な回路構成を備えている。すなわち、電源線２１と２２との間には、ＭＯＳトランジスタＱ１１〜Ｑ１５からなる差動増幅回路３０とＭＯＳトランジスタＱ１６、Ｑ１７からなる増幅回路３１とから構成されている。ＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートはそれぞれ非反転入力端子２７ｐ、反転入力端子２７ｎに接続されており、カレントミラー回路を構成するＭＯＳトランジスタＱ１４、Ｑ１５は、ＭＯＳトランジスタＱ１２、Ｑ１３の負荷回路（能動負荷）となっている。ＭＯＳトランジスタＱ１６とＱ１７の共通に接続されたドレインは出力端子２７ｃに接続されており、定電流を出力するＭＯＳトランジスタＱ１１とＱ１６のゲートにはバイアス電圧が与えられている。
【００２７】
図１において、切替回路２６は、Ｎチャネル型のＭＯＳトランジスタＱ１８〜Ｑ２１とインバータ３２とを備えている。端子１７ａとコンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐとの間にはそれぞれＭＯＳトランジスタＱ１８、Ｑ１９が接続され、Ｄ／Ａコンバータ２４の出力線３３と上記反転入力端子２７ｎ、非反転入力端子２７ｐとの間にはそれぞれＭＯＳトランジスタＱ２０、Ｑ２１が接続されている。ＭＯＳトランジスタＱ１９、Ｑ２０のゲートには端子１７ｂを介して極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ１８、Ｑ２１のゲートにはインバータ３２によって反転された極性切替信号Ｓｐが与えられるようになっている。
【００２８】
なお、ＭＯＳトランジスタＱ１８〜Ｑ２１はそれぞれ本発明でいう第１〜第４のアナログスイッチ回路に相当し、図中に示すノード２６ａ、２６ｂ、２６ｃ、２６ｄはそれぞれ本発明でいう第１の入力端子、第２の入力端子、第１の出力端子、第２の出力端子に相当する。
【００２９】
コンパレータ２７の出力端子２７ｃはインバータ２８を介してＥｘＯＲ回路２９の一方の入力端子に接続され、そのＥｘＯＲ回路２９の他方の入力端子には極性切替信号Ｓｐが与えられるようになっている。
【００３０】
Ｄ／Ａコンバータ２４は、電源線２１と２２との間に直列に接続されたラダー抵抗Ｒ１、Ｒ２、…、Ｒｎと、その各分圧点と出力線３３との間に接続されたスイッチ回路としてのＭＯＳトランジスタＱ１、Ｑ２、…、Ｑｎとから構成されている。端子１７d1〜１７dmには、これらＭＯＳトランジスタＱ１、Ｑ２、…、Ｑｎの何れか１つを選択的にオンさせるためのバイナリー形式のｍ本の選択信号Ｓc1〜Ｓcmが入力されている。デコード回路２５は、これら選択信号Ｓc1〜Ｓcmをデコードしてｎ本（ｎ＝２ｍ）のデコード信号Ｓd1〜Ｓdnを生成し、これらをそれぞれＭＯＳトランジスタＱ１〜Ｑｎのゲートに与えるようになっている。
【００３１】
マイコン１８は、増幅回路１５から入力した信号に基づいて料金収受処理を行うものであるが、上述したようにウェイクアップ回路１６に対するしきい値電圧設定回路として機能も備えている。マイコン１８は、ＣＰＵ３４、書き換え可能な不揮発性のメモリ３５（例えばＥＥＰＲＯＭ）、レジスタ３６、入出力インターフェース回路３７（例えば入出力ポート）などを備えている。また、図示しないが、プログラムを格納するフラッシュメモリ、表示部Ｉ／Ｆ部、操作部Ｉ／Ｆ部、カードＩ／Ｆ部なども備えている。なお、図１には増幅回路１５との間で送受信される信号線は省略されている。
【００３２】
次に、ＥＴＣ車載器内のレベル判定回路の動作と、そのしきい値電圧を設定するためのしきい値電圧調整方法について説明する。
電池２０を電源として動作するＥＴＣ車載器は、電池寿命をできるだけ延ばすために低消費電流の設計が必要とされる。ＥＴＣ車載器は、車両が料金所を通過する時だけ動作すればよいため、路上器アンテナからの電波を監視し、電波を受信していない時には増幅回路１５やマイコン１８などを待機状態（スリープ状態）としている。そして、ウェイクアップ回路１６は、復調電圧Ｖinが所定のしきい値電圧Ｖth以上になったか（ウェイクアップ条件）を常に監視しており、しきい値電圧Ｖth以上になるとマイコン１８に対してＨレベルの起動信号Ｓwkを出力する。マイコン１８は、この起動信号Ｓwkが入力されるとスリープ状態から動作状態に移行し、増幅回路１５に対して起動信号Ｓwk′を出力するとともに料金収受処理を開始する。
【００３３】
増幅回路１５に入力される前の復調電圧Ｖinは小さく、特に電波を受信し始めるウェイクアップ時には比較回路２３を構成するコンパレータ２７のオフセット電圧に近い値となる。そこで、コンパレータ２７のオフセット電圧の向きや大きさにかかわらずしきい値電圧Ｖthが所定値となるように、ＥＴＣ車載器の出荷検査時に以下に述べるしきい値電圧Ｖthの設定（調整）を行う。
【００３４】
まず、外部からＥＴＣ車載器に対し調整実行コマンドを送信する。マイコン１８は、この調整実行コマンドを受信すると調整モードに入り、図示しないフラッシュメモリから調整用プログラムを読み出して実行する。続いて、ＥＴＣ車載器に対しウェイクアップさせる時のしきい値強度を持つ電波を送信する。この時、ウェイクアップ回路１６に入力される復調電圧Ｖinの大きさがしきい値電圧Ｖthである。
【００３５】
この電波環境の下で、マイコン１８は、Ｄ／Ａコンバータ２４のＭＯＳトランジスタＱ１をオンさせるための選択信号Ｓc1〜Ｓcm（０Ｈ）を出力する。これにより、デコード信号Ｓd1がＨレベルとなって、Ｄ／Ａコンバータ２４は出力可能な電圧値のうち最小値０Ｖを持つ基準電圧Ｖref を出力する。これとともに、マイコン１８は極性切替信号Ｓｐを初期値（ここではＬレベル）に設定する。これにより、ＭＯＳトランジスタＱ１８とＱ２１とがオンとなり、コンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐにはそれぞれ復調電圧Ｖin（＝しきい値電圧Ｖth）、基準電圧Ｖref （＝０Ｖ）が入力される。この時、起動信号Ｓwkは、コンパレータ２７のオフセット電圧の影響により必ずしもＨレベルになるとは限らない。
【００３６】
（１）起動信号ＳwkがＨレベルになった場合
コンパレータ２７は、Ｌレベルつまり復調電圧Ｖinが基準電圧Ｖref よりも高いとの比較結果を出力している。そこで、マイコン１８は、極性切替信号Ｓｐをそのままにし、選択信号Ｓc1〜ＳcmによりオンさせるＭＯＳトランジスタをＱ２、Ｑ３、…の順に変えていく。これに伴って基準電圧Ｖref が一定電圧（例えば０．５ｍＶ）ずつ段階的に上昇する。やがて起動信号ＳwkがＨレベルからＬレベルに変化するので、マイコン１８は、この最初にＬレベルに変化した時の選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐ（Ｌレベル）のデータをメモリ３５とレジスタ３６に書き込む。
【００３７】
（２）起動信号ＳwkがＬレベルになった場合
コンパレータ２７は、Ｈレベルつまり復調電圧Ｖinが基準電圧Ｖref よりも低いとの比較結果を出力している。この状態は、コンパレータ２７が負の向きのオフセット電圧を持ち、且つ、そのオフセット電圧Ｖoffset（＞０）がしきい値電圧Ｖthよりも高い場合に生じる。負の向きのオフセット電圧があると、反転入力端子２７ｎの電圧が非反転入力端子２７ｐの電圧よりもオフセット電圧Ｖoffsetだけ高くならないとコンパレータ２７の出力がＬレベルにならない。
【００３８】
この場合、マイコン１８は、極性切替信号Ｓｐを反転してＨレベルにする。これにより、ＭＯＳトランジスタＱ１９とＱ２０とがオンとなり、コンパレータ２７の反転入力端子２７ｎ、非反転入力端子２７ｐにはそれぞれ基準電圧Ｖref （＝０Ｖ）、復調電圧Ｖin（＝しきい値電圧Ｖth）が入力される。これにより、基準電圧Ｖref および復調電圧Ｖinに対するオフセット電圧の現れ方（オフセット電圧の向き）が逆極性になる。
【００３９】
その後の処理は上記（１）と同様である。マイコン１８は、ＭＯＳトランジスタをＱ２、Ｑ３、…の順にオンさせて基準電圧Ｖref を順次上昇させ、起動信号Ｓwkが最初にＬレベルに変化した時の選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐ（Ｈレベル）のデータをメモリ３５とレジスタ３６に書き込む。
【００４０】
このしきい値電圧Ｖthの調整が完了すると、ウェイクアップ回路１６は、コンパレータ２７のオフセット電圧の向きや大きさにかかわらず、受信電波が上記しきい値強度を超えた場合に起動信号ＳwkがＬレベルからＨレベルに変化するようになる。また、出荷後に電池２０が一旦外されても、マイコン１８はパワーオンリセット時にメモリ３５から選択信号Ｓc1〜Ｓcmと極性切替信号Ｓｐのデータを読み出してレジスタ３６に格納する。
【００４１】
以上説明したように、本実施形態のＥＴＣ車載器に用いたレベル判定回路は、比較回路２３を構成するコンパレータ２７の入力側に切替回路２６を設けるとともに出力側にＥｘＯＲ回路２９を設け、極性切替信号Ｓｐに従って入力側の極性切替と出力側の論理切替とが対応して行われるので、極性切替信号Ｓｐにかかわらず比較回路２３の動作は変わらない。従って、従来の比較回路をそのまま比較回路２３に置き替えることができる。
【００４２】
そして、極性切替信号Ｓｐを反転することにより、復調電圧Ｖinと基準電圧Ｖref のコンパレータ２７への入力極性を逆にすることができるため、復調電圧Ｖinと基準電圧Ｖref に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。これにより、復調電圧Ｖinのしきい値電圧Ｖthがオフセット電圧よりも小さく且つ正の電源電圧しか持たないＥＴＣ車載器において、コンパレータ２７のオフセット電圧の向きにかかわらず任意のしきい値電圧Ｖthを設定可能となり、復調電圧Ｖinに対する検出感度を高められる。
【００４３】
また、付加した切替回路２６とＥｘＯＲ回路２９は回路規模が小さいため、従来の比較回路に対して構成が複雑化することがない。さらに、両回路の消費電流は極めて小さいため、ＥＴＣ車載器全体の消費電流も従来のものと比べ殆ど変わらない。
【００４４】
（第２の実施形態）
次に、本発明をＥＴＣ車載器に適用した第２の実施形態について図４および図５を参照しながら説明する。なお、図４および図５において、それぞれ図１および図２と同一部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４５】
図４に示すレベル判定回路において、比較回路３８はコンパレータ３９とインバータ２８とから構成されている。インバータ２８の出力端子は端子１７ｃに接続されており、コンパレータ３９には極性切替信号Ｓｐが入力されている。
【００４６】
図５は、コンパレータ３９の電気的構成を示している。コンパレータ３９は、切替回路４０（入力信号切替回路に相当）、差動増幅回路４１、切替回路４２（出力信号切替回路に相当）および増幅回路３１から構成されている。
【００４７】
切替回路４０は、入力端子３９ｐ、３９ｎ（第１、第２の入力端子に相当）と差動増幅回路４１との間に設けられ、図１に示す切替回路２６と同様の構成を備えている。すなわち、入力端子３９ｐとＭＯＳトランジスタＱ１２、Ｑ１３（第１、第２の差動入力トランジスタに相当）の各ゲートとの間にはそれぞれＭＯＳトランジスタＱ２２、Ｑ２３が接続され、入力端子３９ｎとＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートとの間にはそれぞれＭＯＳトランジスタＱ２４、Ｑ２５が接続されている。ＭＯＳトランジスタＱ２３、Ｑ２４のゲートには極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ２２、Ｑ２５のゲートにはインバータ４３によって反転された極性切替信号Ｓｐが与えられるようになっている。ここで、ＭＯＳトランジスタＱ２２〜Ｑ２５が第１〜第４のアナログスイッチ回路に相当する。
【００４８】
差動増幅回路４１は、図１に示す差動増幅回路３０に対し、ＭＯＳトランジスタＱ１４、Ｑ１５（第１、第２の負荷トランジスタに相当）の各ゲート・ドレイン間にそれぞれＭＯＳトランジスタＱ２６、Ｑ２７（第７、第８のアナログスイッチ回路に相当）を付加した回路形態を有している。これらＭＯＳトランジスタＱ２６、Ｑ２７は切替回路４２の一部をなすものである。
【００４９】
切替回路４２は、これらＭＯＳトランジスタＱ２６、Ｑ２７の他に、ＭＯＳトランジスタＱ１２の出力ノードＮａとＭＯＳトランジスタＱ１７のゲートとの間に接続されたＭＯＳトランジスタＱ２８（第５のアナログスイッチ回路に相当）、ＭＯＳトランジスタＱ１３の出力ノードＮｂとＭＯＳトランジスタＱ１７のゲートとの間に接続されたＭＯＳトランジスタＱ２９（第６のアナログスイッチ回路に相当）およびインバータ４４から構成されている。ＭＯＳトランジスタＱ２６、Ｑ２９のゲートには極性切替信号Ｓｐが与えられるようになっており、ＭＯＳトランジスタＱ２７、Ｑ２８のゲートにはインバータ４４によって反転された極性切替信号Ｓｐが与えられるようになっている。
【００５０】
次に、本実施形態の作用について説明する。レベル判定回路の動作およびそのしきい値電圧調整方法は第１の実施形態と同じであるため、主としてコンパレータ３９の動作について説明する。
【００５１】
マイコン１８がＬレベルの極性切替信号Ｓｐを出力している場合、コンパレータ３９の切替回路４０のＭＯＳトランジスタＱ２２とＱ２５がオンとなる。これにより、入力端子３９ｐに入力された基準電圧Ｖref 、入力端子３９ｎに入力された復調電圧Ｖinは、それぞれ差動増幅回路４１のＭＯＳトランジスタＱ１２、Ｑ１３の各ゲートに与えられる。また、切替回路４２のＭＯＳトランジスタＱ２７とＱ２８がオンとなる。これにより、ＭＯＳトランジスタＱ１５のゲート・ドレイン間が短絡され、ＭＯＳトランジスタＱ１２からの出力信号がＭＯＳトランジスタＱ１７のゲートに与えられる。
【００５２】
一方、マイコン１８がＨレベルの極性切替信号Ｓｐを出力している場合、コンパレータ３９の切替回路４０のＭＯＳトランジスタＱ２３とＱ２４がオンとなる。これにより、入力端子３９ｐに入力された基準電圧Ｖref 、入力端子３９ｎに入力された復調電圧Ｖinは、それぞれ差動増幅回路４１のＭＯＳトランジスタＱ１３、Ｑ１２の各ゲートに与えられる。また、切替回路４２のＭＯＳトランジスタＱ２６とＱ２９がオンとなる。これにより、ＭＯＳトランジスタＱ１４のゲート・ドレイン間が短絡され、ＭＯＳトランジスタＱ１３からの出力信号がＭＯＳトランジスタＱ１７のゲートに与えられる。
【００５３】
すなわち、切替回路４０と４２により、極性切替信号Ｓｐに従って入力信号の切り替えと出力信号の切り替えとが対応して行われる。つまり、差動増幅回路４１において、入力端子３９ｐを介して基準電圧Ｖref が入力されるＭＯＳトランジスタ側から増幅回路３１に対し出力信号が取り出されるため、極性切替信号Ｓｐの切替状態にかかわらずコンパレータ３９の動作は変わらない。従って、従来のコンパレータをそのままコンパレータ３９に置き替えることができる。
【００５４】
そして、極性切替信号Ｓｐに従って入力端子３９ｐ、３９ｎと増幅回路３１とに対するＭＯＳトランジスタＱ１２、Ｑ１３の接続形態を入れ替えるため、入力端子３９ｐ（基準電圧Ｖref ）、３９ｎ（復調電圧Ｖin）に対するオフセット電圧の現れ方（オフセット電圧の向き）を逆極性にすることができる。さらに、差動増幅回路４１のオフセット電圧は、製造上生じるＭＯＳトランジスタＱ１２とＱ１３、Ｑ１４とＱ１５の特性のばらつきに起因して発生するが、コンパレータ３９ではＭＯＳトランジスタＱ１２とＱ１４、Ｑ１３とＱ１５の各組み合わせを保持しているので、極性切替信号Ｓｐのレベルを反転してもオフセット電圧の大きさは変化しない。
【００５５】
従って、レベル判定回路における復調電圧Ｖinのしきい値電圧Ｖthを調整する場合、第１の実施形態で説明したしきい値電圧調整方法に従って、差動増幅回路４１のオフセット電圧の向きに応じた極性切替信号Ｓｐを設定することにより、差動増幅回路４１のオフセット電圧よりも小さいしきい値電圧Ｖthを設定することができる。
【００５６】
さらに、ＥＴＣ車載器の比較回路３８にコンパレータ３９を採用すると、より消費電流を低減することができる。すなわち、コンパレータ２７の場合、極性切替信号ＳｐがＨレベルに設定されていると、起動信号ＳwkがＬレベルの時（スリープ状態の時）にコンパレータ２７の出力信号がＬレベルとなる。この時、ＭＯＳトランジスタＱ１７がオンしており、電源線２１、２２間にＭＯＳトランジスタＱ１６、Ｑ１７を通して電流が流れてしまう。ＥＴＣ車載器の場合にはスリープ期間が非常に長いので、このスリープ期間における消費電流を極力減らすことが好ましい。
【００５７】
これに対し、本実施形態のコンパレータ３９の場合、極性切替信号Ｓｐの設定レベルにかかわらず、起動信号ＳwkがＬレベルの時（スリープ状態の時）にコンパレータ３９の出力信号は常にＨレベルとなる。従って、スリープ状態においてＭＯＳトランジスタＱ１７は常にオフとなり、ＭＯＳトランジスタＱ１６、Ｑ１７を介して流れる電流をカットすることができる。
【００５８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
レベル判定回路をはじめとする各回路は、ＭＯＳトランジスタに替えてバイポーラトランジスタにより構成しても良い。
第１の実施形態において入力極性切替回路は切替回路２６に限られない。例えば、第１、第２の入力端子と第１、第２の出力端子をＩＣ１７の端子に接続し、このＩＣ１７の端子間の接続態様を外部でスイッチやジャンパ線により切り替えるようにしても良い。また、出力論理切替回路の構成はＥｘＯＲ回路２９に限られず、例えばマイコン１８が行うようにしても良い。
基準電圧生成回路はＤ／Ａコンバータ２４に限られず例えば可変抵抗器であっても良い。
【００５９】
しきい値電圧設定回路は、比較回路２３、３８に対して所定の極性切替信号Ｓｐを出力するとともにデコード回路２５に対して選択信号Ｓc1〜Ｓcmを出力可能な回路であればマイコン１８に限られない。例えばスイッチやジャンパ線を用いた設定回路、フリップフロップ、ＣＰＵを伴わないメモリやレジスタでも良い。また、マイコン１８にメモリ３５を設けず、出荷時にレジスタ３６に書き込むだけの構成としても良い。ただし、この場合には電池２０が外されると設定データが消えてしまう。
しきい値電圧Ｖthの調整は、マイコン１８が調整用プログラムに従って実行する他、作業者が調整用治具などを用いて行うようにしても良い。
【００６０】
本発明のレベル判定回路とそのしきい値電圧調整方法、比較回路２３、３８、コンパレータ３９は、ＥＴＣ車載器のウェイクアップ回路１６に限らず、入力信号と所定のしきい値レベルとを比較する回路に広く適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すレベル判定回路の電気的構成図
【図２】コンパレータの電気的構成図
【図３】ＥＴＣ車載器の電気的構成のうち主として受信に関する構成部分を示すブロック図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】図２相当図
【図６】従来技術を示す図１相当図
【符号の説明】
１８はマイコン（しきい値電圧設定回路）、２３、３８は比較回路、２４はＤ／Ａコンバータ（基準電圧生成回路）、２６は切替回路（入力極性切替回路）、２６ａはノード（第１の入力端子）、２６ｂはノード（第２の入力端子）、２６ｃはノード（第１の出力端子）、２６ｄはノード（第２の出力端子）、２７、３９はコンパレータ、２７ｐは非反転入力端子、２７ｎは反転入力端子、２９は排他的論理和実行回路（出力論理切替回路）、３０、４１は差動増幅回路、３１は増幅回路、３９ｐは入力端子（第１の入力端子）、３９ｎは入力端子（第２の入力端子）、３９ｃは出力端子、４０は切替回路（入力信号切替回路）、４２は切替回路（出力信号切替回路）、Ｑ１２はＭＯＳトランジスタ（第１の差動入力トランジスタ）、Ｑ１３はＭＯＳトランジスタ（第２の差動入力トランジスタ）、Ｑ１４はＭＯＳトランジスタ（第１の負荷トランジスタ）、Ｑ１５はＭＯＳトランジスタ（第２の負荷トランジスタ）、Ｑ１８、Ｑ２２はＭＯＳトランジスタ（第１のアナログスイッチ回路）、Ｑ１９、Ｑ２３はＭＯＳトランジスタ（第２のアナログスイッチ回路）、Ｑ２０、Ｑ２４はＭＯＳトランジスタ（第３のアナログスイッチ回路）、Ｑ２１、Ｑ２５はＭＯＳトランジスタ（第４のアナログスイッチ回路）、Ｑ２６はＭＯＳトランジスタ（第７のアナログスイッチ回路）、Ｑ２７はＭＯＳトランジスタ（第８のアナログスイッチ回路）、Ｑ２８はＭＯＳトランジスタ（第５のアナログスイッチ回路）、Ｑ２９はＭＯＳトランジスタ（第６のアナログスイッチ回路）である。
Claims (2)
- 第１の入力端子に入力された信号と第２の入力端子に入力された信号を極性切替信号に従ってそれぞれ第１の出力端子と第２の出力端子または第２の出力端子と第１の出力端子から出力する入力極性切替回路と、前記第１の出力端子から出力された信号が反転入力端子に入力され、前記第２の出力端子から出力された信号が非反転入力端子に入力されるコンパレータと、このコンパレータが出力する比較結果信号を前記極性切替信号に従って非反転または反転して出力する出力論理切替回路とを備え、前記第１の入力端子にレベル判定を行う際のしきい値電圧が入力され、前記第２の入力端子に前記しきい値電圧よりも低い任意の基準電圧が入力された状態において、前記出力論理切替回路の出力レベルが、前記しきい値電圧が前記基準電圧よりも高いことを示す論理レベルとなるように前記極性切替信号が設定されている比較回路と、
単一の電源電圧の範囲内で複数レベルの基準電圧を生成可能であって基準電圧設定信号に応じたレベルの基準電圧を出力する基準電圧生成回路とを備え、
前記比較回路の第１の入力端子にレベル判定される被判定信号が入力され、前記比較回路の第２の入力端子に前記基準電圧生成回路から基準電圧が入力されるように構成され、
さらに、前記比較回路の第１の入力端子に前記被判定信号のしきい値電圧を入力した状態で前記基準電圧を前記複数レベルに変化させた場合に前記比較回路の判定結果が反転し得るように前記比較回路に対して極性切替信号を出力するとともに、前記基準電圧生成回路に対して所定の基準電圧設定信号を出力するしきい値電圧設定回路を備えたレベル判定回路のしきい値電圧設定方法であって、
基準電圧生成回路から最小の基準電圧が出力されるように基準電圧設定信号を設定し、極性切替信号を所定の初期値に設定し、比較回路の第１の入力端子に被判定信号のしきい値電圧を入力するステップと、
前記しきい値電圧が前記基準電圧以上であることを示す第１の判定結果を前記比較回路が出力した場合には、前記基準電圧設定信号の設定を変更して前記基準電圧を順次高め、前記しきい値電圧が前記基準電圧よりも低いことを示す第２の判定結果を前記比較回路が出力した時点で前記設定の変更を停止し、
前記比較回路が前記第２の判定結果を出力した場合には、前記極性切替信号を反転設定した上で前記基準電圧設定信号の設定を変更して前記基準電圧を順次高め、前記比較回路が前記第２の判定結果を出力した時点で前記設定の変更を停止するステップと、
しきい値電圧設定回路が前記比較回路に対して前記設定した極性切替信号を出力するとともに、前記基準電圧生成回路に対して前記設定変更により得られた基準電圧設定信号を出力するように設定するステップとからなるレベル判定回路のしきい値電圧設定方法。 - 第１と第２の入力端子および出力端子と、第１の差動入力トランジスタ、第２の差動入力トランジスタおよびこれら差動入力トランジスタに対する負荷回路からなる差動増幅回路と、この差動増幅回路と前記出力端子との間に介在する増幅回路と、前記第１の入力端子に入力された信号と前記第２の入力端子に入力された信号を極性切替信号に従ってそれぞれ前記第１の差動入力トランジスタと前記第２の差動入力トランジスタまたは前記第２の差動入力トランジスタと前記第１の差動入力トランジスタに与える入力信号切替回路と、前記極性切替信号に従って前記第１の差動入力トランジスタの出力信号と前記第２の差動入力トランジスタの出力信号の何れか一方を選択して前記増幅回路に与える出力信号切替回路とを備え、前記第２の入力端子にレベル判定を行う際のしきい値電圧が入力され、前記第１の入力端子に前記しきい値電圧よりも低い任意の基準電圧が入力された状態において、前記出力端子のレベルが、前記しきい値電圧が前記基準電圧よりも高いことを示す論理レベルとなるように前記極性切替信号が設定されているコンパレータと、
単一の電源電圧の範囲内で複数レベルの基準電圧を生成可能であって基準電圧設定信号に応じたレベルの基準電圧を出力する基準電圧生成回路とを備え、
前記コンパレータの第１の入力端子に前記基準電圧生成回路から基準電圧が入力され、前記コンパレータの第２の入力端子にレベル判定される被判定信号が入力されるように構 成され、
さらに、前記コンパレータの第２の入力端子に被判定信号のしきい値電圧を入力した状態で前記基準電圧を前記複数レベルに変化させた場合に前記コンパレータの判定結果が反転し得るように前記コンパレータに対して極性切替信号を出力するとともに、前記基準電圧生成回路に対して所定の基準電圧設定信号を出力するしきい値電圧設定回路を備えたレベル判定回路のしきい値電圧設定方法であって、
基準電圧生成回路から最小の基準電圧が出力されるように基準電圧設定信号を設定し、極性切替信号を所定の初期値に設定し、コンパレータの第２の入力端子に被判定信号のしきい値電圧を入力するステップと、
前記しきい値電圧が前記基準電圧以上であることを示す第１の判定結果を前記コンパレータが出力した場合には、前記基準電圧設定信号の設定を変更して前記基準電圧を順次高め、前記しきい値電圧が前記基準電圧よりも低いことを示す第２の判定結果を前記コンパレータが出力した時点で前記設定の変更を停止し、
前記コンパレータが前記第２の判定結果を出力した場合には、前記極性切替信号を反転設定した上で前記基準電圧設定信号の設定を変更して前記基準電圧を順次高め、前記コンパレータが前記第２の判定結果を出力した時点で前記設定の変更を停止するステップと、
しきい値電圧設定回路が前記コンパレータに対して前記設定した極性切替信号を出力するとともに、前記基準電圧生成回路に対して前記設定変更により得られた基準電圧設定信号を出力するように設定するステップとからなるレベル判定回路のしきい値電圧設定方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332672A JP3747837B2 (ja) | 2001-10-30 | 2001-10-30 | レベル判定回路のしきい値電圧設定方法 |
| US10/277,981 US6870403B2 (en) | 2001-10-30 | 2002-10-23 | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
| CNB021469784A CN100536339C (zh) | 2001-10-30 | 2002-10-30 | 比较电路、比较器、电平确定电路和阈值电压设置方法 |
| US11/019,296 US7183811B2 (en) | 2001-10-30 | 2004-12-23 | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332672A JP3747837B2 (ja) | 2001-10-30 | 2001-10-30 | レベル判定回路のしきい値電圧設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142991A JP2003142991A (ja) | 2003-05-16 |
| JP3747837B2 true JP3747837B2 (ja) | 2006-02-22 |
Family
ID=19148058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332672A Expired - Fee Related JP3747837B2 (ja) | 2001-10-30 | 2001-10-30 | レベル判定回路のしきい値電圧設定方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6870403B2 (ja) |
| JP (1) | JP3747837B2 (ja) |
| CN (1) | CN100536339C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135655A (ja) * | 2004-11-05 | 2006-05-25 | Nec Electronics Corp | 半導体集積回路 |
| JP4515159B2 (ja) * | 2004-06-11 | 2010-07-28 | パナソニック株式会社 | タイミング可変装置 |
| US7302600B2 (en) * | 2004-06-30 | 2007-11-27 | Marvell International Ltd. | Power supply detection method, apparatus, and system |
| DE102005057240B4 (de) * | 2005-11-29 | 2017-05-11 | Prof. Ziegler & Partner GBR (vertretungsberechtigter Gesellschafter: Prof. Dr. Horst Ziegler, 33100 Paderborn) | Verfahren und Vorrichtung zur Datenübertragung mit wenigstens einem impulsförmigen analogen Signal |
| JP2007172350A (ja) * | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | 低電圧検出装置および低電圧検出方法 |
| US20070226416A1 (en) * | 2006-03-09 | 2007-09-27 | Cheng Yi-Ching | Portable random access memory |
| JP4692343B2 (ja) * | 2006-03-17 | 2011-06-01 | 住友電装株式会社 | 車載用ｅｃｕ |
| US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
| US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
| US7969224B2 (en) * | 2007-03-20 | 2011-06-28 | Honeywell International, Inc. | Circuit to reduce duty cycle distortion |
| US20080231335A1 (en) * | 2007-03-20 | 2008-09-25 | Honeywell International Inc. | Circuit to reduce duty cycle distortion |
| JP4919929B2 (ja) * | 2007-10-22 | 2012-04-18 | シャープ株式会社 | 半導体装置および電子機器 |
| JP4377946B1 (ja) | 2008-06-10 | 2009-12-02 | 株式会社東芝 | 復調装置 |
| US8436659B1 (en) * | 2008-06-24 | 2013-05-07 | Marvell International Ltd. | Circuits and methods for reducing electrical stress on a transistor |
| US8053925B2 (en) * | 2009-02-04 | 2011-11-08 | Astronics Advanced Electronic Systems Corp. | Modulation monitor and control |
| KR20110028712A (ko) * | 2009-09-14 | 2011-03-22 | 삼성전자주식회사 | 전압 범위 판단 회로 |
| JP2010288273A (ja) * | 2010-05-20 | 2010-12-24 | Advantest Corp | 遅延信号生成回路、及び、遅延回路 |
| CN103107776B (zh) * | 2011-11-14 | 2015-09-09 | 殷明 | 一种超低功耗的带通鉴频器及其鉴频方法 |
| JP5814876B2 (ja) * | 2012-07-27 | 2015-11-17 | 株式会社東芝 | 同期整流型電源回路とその調整方法 |
| US9679509B2 (en) * | 2014-05-01 | 2017-06-13 | Samsung Display Co., Ltd. | Positive feedback enhanced switching equalizer with output pole tuning |
| CN105005226B (zh) * | 2015-07-22 | 2018-06-29 | 株洲南车时代电气股份有限公司 | 一种机车频率信号输入采集电路 |
| JP6445954B2 (ja) * | 2015-11-06 | 2018-12-26 | 株式会社豊田中央研究所 | コンパレータ |
| US9946322B2 (en) * | 2016-01-14 | 2018-04-17 | Qualcomm Incorporated | Wake-up detector |
| JP7003395B2 (ja) * | 2016-09-12 | 2022-01-20 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110784A (en) | 1977-03-10 | 1978-09-27 | Sony Corp | Servo-motor driving circuit |
| JPS5420647A (en) | 1977-07-18 | 1979-02-16 | Hitachi Ltd | Integral analog-to-digital converter |
| JPS55149849A (en) | 1978-09-27 | 1980-11-21 | Toshiba Corp | Error compensating circuit for voltage-current conversion circuit |
| JPS55118221A (en) * | 1979-03-06 | 1980-09-11 | Nec Corp | Comparison circuit |
| US4345169A (en) * | 1980-10-27 | 1982-08-17 | Siemens Corporation | Zero crossing detector |
| JPS581893A (ja) | 1981-06-26 | 1983-01-07 | Toshiba Corp | 電圧再生回路 |
| JPS60113514A (ja) | 1983-11-25 | 1985-06-20 | Oki Electric Ind Co Ltd | コンパレ−タのオフセツト補正方法 |
| JP2511396B2 (ja) | 1984-04-16 | 1996-06-26 | 沖電気工業株式会社 | コンパレ―タの動作時間測定方法 |
| JPS60226289A (ja) | 1984-04-25 | 1985-11-11 | Fuji Electric Co Ltd | ２値化装置 |
| JPH0220121A (ja) | 1988-07-08 | 1990-01-23 | Yokogawa Electric Corp | 位相同期ループ回路 |
| JPH05160692A (ja) * | 1991-12-03 | 1993-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較器 |
| JPH05235757A (ja) | 1992-02-19 | 1993-09-10 | Sony Corp | フェーズロックドループ回路 |
| US5563597A (en) * | 1994-06-06 | 1996-10-08 | Analog Devices, Inc. | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage |
| US5696508A (en) * | 1995-02-24 | 1997-12-09 | Lucent Technologies Inc. | Comparator-offset compensating converter |
| KR100219501B1 (ko) * | 1996-11-13 | 1999-09-01 | 윤종용 | 파워 온 리셋 회로 |
| JPH11305735A (ja) | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
| US6191989B1 (en) * | 2000-03-07 | 2001-02-20 | International Business Machines Corporation | Current sensing amplifier |
-
2001
- 2001-10-30 JP JP2001332672A patent/JP3747837B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-23 US US10/277,981 patent/US6870403B2/en not_active Expired - Fee Related
- 2002-10-30 CN CNB021469784A patent/CN100536339C/zh not_active Expired - Fee Related
-
2004
- 2004-12-23 US US11/019,296 patent/US7183811B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100536339C (zh) | 2009-09-02 |
| US20050104631A1 (en) | 2005-05-19 |
| US6870403B2 (en) | 2005-03-22 |
| JP2003142991A (ja) | 2003-05-16 |
| US7183811B2 (en) | 2007-02-27 |
| US20030080784A1 (en) | 2003-05-01 |
| CN1416220A (zh) | 2003-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3747837B2 (ja) | レベル判定回路のしきい値電圧設定方法 | |
| US7607585B2 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
| JP2006504211A (ja) | Ｒｆｉｄ内のメモリーモジュールのための電流集積センス増幅器 | |
| GB2242043A (en) | A microcomputer on a non-contact IC card | |
| US20060293009A1 (en) | AGC Circuit | |
| US7358718B2 (en) | Semiconductor device and electronics device | |
| US5432328A (en) | Non-contact IC card detecting power-on signal by receiving external input signal having voltage magnitude outside power supply voltage range | |
| US7372760B2 (en) | Semiconductor device and entry into test mode without use of unnecessary terminal | |
| US7173549B2 (en) | Semiconductor integrated circuit in which voltage down converter output can be observed as digital value and voltage down converter output voltage is adjustable | |
| JP2009517905A (ja) | 始動制御装置を含む発振器 | |
| US11831281B2 (en) | Semiconductor integrated circuit | |
| JP2023093435A (ja) | 半導体装置及び容量センサ装置 | |
| JPH10229326A (ja) | 発振回路の周波数調整装置 | |
| JP2009055385A (ja) | データ通信システム、および受信回路のオフセット調整方法 | |
| JP7149115B2 (ja) | 容量センサ回路、送信装置、受信装置及び半導体集積回路 | |
| US20020057546A1 (en) | Semiconductor integrated circuit device having pseudo-tuning function | |
| US6816417B2 (en) | Input/output buffer circuit | |
| JP2001228936A (ja) | 内部リセット信号生成回路を備えるマイクロコンピュータ | |
| US11635309B2 (en) | Semiconductor device and capacitance sensor circuit | |
| JP2023161603A (ja) | 半導体装置及び容量センサ装置 | |
| CN113223592A (zh) | 数据读取电路及射频前端芯片 | |
| US20060150039A1 (en) | Input circuit for an integrated circuit | |
| JPH10224146A (ja) | 発振回路の周波数調整装置 | |
| CN114062813A (zh) | 芯片烧录状态检测电路及方法 | |
| JPH11211598A (ja) | データ読み出し方法及びデータ読み出し制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |