JP7149115B2 - 容量センサ回路、送信装置、受信装置及び半導体集積回路 - Google Patents

Description

本発明は、容量センサ回路、送信装置、受信装置及び半導体集積回路に関する。

近年、冷凍食品やワクチンのように温度等の環境の変化により影響を受ける物品の搬送や保管を行う際、温度等が所定レベルに保たれていたかどうかを判定するためのセンサが用いられている。このようなセンサは、例えばＩＤ（Identification）等の情報を埋め込んだＩＤタグに搭載されている。センサにより取得された情報は、送信側装置としてのＩＤタグから受信側装置に向けて、近距離の無線通信（ＲＦＩＤ（Radio Frequency Identification））により送信される。

このようなセンサとして、蝋の塊によりコンデンサの電極間を満たしておき、蝋の状態変化に基づいて温度変化を検出するセンサ装置が提案されている（例えば、特許文献１）。温度が蝋の融点に達すると、蝋の液体はコンデンサに隣接する位置に設けられた吸収部に吸収される。蝋が吸収部に吸収されると、コンデンサの電極間に挟まれた領域は空気で満たされる。空気の誘電率は蝋の誘電率よりも小さいため、コンデンサの静電容量は減少し、インピーダンスが増加する。

コンデンサのインピーダンスは、送信側装置のＩＣ内のインピーダンス変換部により測定され、データ変調を経て受信側装置に向けて送信される。受信側装置では、受信したインピーダンスの測定値と閾値情報とを比較し、蝋が融解したか否かを判定する。

特開２００７－３３３４８４号公報

上記の特許文献１のような構成のセンサ装置では、受信側の装置にインピーダンスの閾値情報を格納するメモリや、閾値情報に基づいて蝋が融解したかどうかを判定する融解判定部が必要であり、システムとして複雑であるという問題があった。また、メモリから閾値情報を読み出す際の消費電流や融解判定部の動作電流が必要であり、消費電力が大きいという問題があった。

本発明は上記問題点に鑑みてなされたものであり、簡易な構成且つ低消費電流で環境変化を検出することが可能な容量センサ回路を提供することを目的とする。

本発明に係る容量センサ回路は、環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサと、前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサと、第１ノードを介して前記容量変動コンデンサに接続されるとともに第２ノードを介して前記固定コンデンサに接続され、クロック信号に応じて前記容量変動コンデンサ及び前記固定コンデンサを充電し、前記第１ノードの電位及び前記第２ノードの電位に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する判定部と、を有することを特徴とする。

また、本発明に係る送信装置は、近距離無線通信によって情報を送信する送信装置であって、当該送信装置に割り当てられた識別情報を記憶する記憶部と、環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサ及び前記第１の容量と前記第２の容量との間の静電容量を有する固定コンデンサを含み、前記容量変動コンデンサ及び前記固定コンデンサを充電することで前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する容量判定回路と、前記識別情報と、前記容量判定回路による判定結果を示す２値のデータと、によって搬送波信号を変調して無線送信する送信部と、を有することを特徴とする。

また、本発明に係る送受信システムは、識別情報を記憶する記憶部と、環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサ及び前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサを含み、前記容量変動コンデンサ及び前記固定コンデンサを充電することで前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する容量判定回路と、を有し、前記識別情報と、判定結果を示す２値のデータと、によって搬送波信号を変調して近距離無線通信により無線送信する送信装置と、前記送信装置から送信された無線送信波を受信し、受信した前記無線送信波を復調して、前記識別情報と、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを示す２値のデータと、を得る受信部を有する受信装置と、を含むことを特徴とする。

また、本発明に係る半導体集積回路は、環境の変化に応じて静電容量が第１容量から第２容量に変化する容量変動コンデンサと電気的に接続され、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する半導体集積回路であって、前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサと、第１ノードを介して前記容量変動コンデンサに接続されるとともに第２ノードを介して前記固定コンデンサに接続され、クロック信号に応じて前記容量変動コンデンサ及び前記固定コンデンサを充電し、前記第１ノードの電位及び前記第２ノードの電位に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する判定部と、を有することを特徴とする。

本発明に係る容量センサ回路によれば、簡易な構成且つ低消費電流で環境変化を検出することが可能となる。

本実施例の送信装置及び受信装置の構成を示すブロック図である。 本実施例の容量センサ回路の構成を示すブロック図である。 本実施例の容量センサ回路に含まれるアンプ回路の構成を示す回路図である。 本実施例の容量センサ回路の動作を示すタイムチャートである。

以下に本発明の好適な実施例を詳細に説明する。なお、以下の実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。

図１は、本実施例の送信装置１００及び受信装置２００の構成を含むブロック図である。送信装置１００は、近距離の無線通信を用いてＩＤ（Identification）情報を送信するＲＦＩＤ（Radio Frequency Identification）の送信装置であり、ＩＤ情報を含む情報データを受信装置２００に向けて送信する。

送信装置１００は、半導体通信装置としてのＩＣ（Integrated Circuit）タグから構成されている。送信装置１００は、制御部１１、記憶部１２、クロック生成部１３、通信部１４及び容量センサ回路１５を含む。

制御部１１は、例えばマイクロプロセッサから構成される処理制御部である。制御部１１は、例えば記憶部１２から制御プログラムを読み出して実行することにより、送信装置１００の各部の制御を行うことができる。

記憶部１２は、例えばフラッシュメモリ等の不揮発性メモリから構成されている。また記憶部１２は、例えば送信装置１００の制御プログラムを記憶し、送信装置１００を識別するためのＩＤ情報を記憶することができる。

クロック生成部１３は、発振回路等から構成され、送信装置１００の各部の動作に用いるクロック信号を生成する。例えば、クロック生成部１３は、クロック信号ＣＬＫＩＮを生成して容量センサ回路１５に供給する。

通信部１４は、アンテナ（図示せず）を含み、例えばＲＦＩＤ（Radio Frequency Identifier）規格に準拠した無線通信によりデータを送信する。通信部１４は、記憶部１２から読み出した送信装置１００のＩＤ情報及び容量センサ回路１５によるセンサ結果を示す２値のデータによって無線用の搬送波信号を変調し、ＩＤ情報及びセンサ結果を表す無線送信波を受信装置２００に向けて送信する。

容量センサ回路１５は、温度変化に応じて静電容量が変化するコンデンサを含み、当該コンデンサの静電容量の変化を検出して検出結果を出力する回路である。

図２は、容量センサ回路１５の構成を示すブロック図である。容量センサ回路１５は、半導体ＩＣの内部に設けられた内部回路１５Ａと、半導体ＩＣの外部の基板上に設けられた外部回路１５Ｂと、から構成されている。内部回路１５Ａは、アンプ回路３０及びコンデンサＣＡＰ１から構成されている。外部回路１５Ｂは、コンデンサＣＡＰ０及び吸収部ＡＳから構成されている。

コンデンサＣＡＰ０は、一端がノードｎ０（第１のノード）を介してアンプ回路３０に接続されるとともに、他端が接地されている。コンデンサＣＡＰ０の両電極の間の領域（以下、電極間と称する）には、比誘電率が１．０よりも十分に高い誘電体ＤＥ（例えば、比誘電率２．０以上）が設けられている。誘電体ＤＥは、例えば蝋から構成されており、所定の融点に達すると状態変化を起こし、固体から液体に変化する。

吸収部ＡＳは、液体を吸収する紙等の材料から構成されている。誘電体ＤＥは、融解して固体から液体に変化すると、吸収部ＡＳに吸収される。これにより、コンデンサＣＡＰ０の電極間は空気で満たされる。空気の比誘電率は約１．０であり、誘電体ＤＥの比誘電率よりも低い。従って、誘電体ＤＥが固体から液体に変化することにより、コンデンサＣＡＰ０の静電容量（容量値）が減少する。以下の説明では、コンデンサＣＡＰ０の電極間が誘電体ＤＥの固体で満たされている状態の静電容量を第１容量、コンデンサＣＡＰ０の電極間が空気で満たされている状態の静電容量を第２容量と称する。

このように、本実施例においてコンデンサＣＡＰ０の電極間に設けられる誘電体ＤＥは、いったん固体から液体に変化すると、吸収部ＡＳに吸収されるため、再び固体に変化したとしても、コンデンサＣＡＰ０の電極間には戻らない。すなわち、コンデンサＣＡＰ０は、電極間が誘電体ＤＥで満たされた状態から空気で満たされた状態へといったん変化すると、元には戻らないように構成されている。従って、コンデンサＣＡＰ０の静電容量の変化（すなわち、物質の誘電体ＤＥ（固体）の融解による電極間の誘電率の変化）は不可逆的である。

このように、コンデンサＣＡＰ０は、環境の変化（例えば、本実施例では温度変化）に応じて静電容量が第１容量（電極間が誘電体ＤＥの固体で満たされている状態の静電容量）から第２容量（電極間が空気で満たされている状態の静電容量）に不可逆的に変化する容量変動コンデンサである。

コンデンサＣＡＰ１は、一端がノードｎ１（第２のノード）を介してアンプ回路３０に接続されるとともに、他端がコンデンサＣＡＰ０の他端とともに接地されている。コンデンサＣＡＰ１は、静電容量が固定値を有する固定コンデンサである。コンデンサＣＡＰ１の静電容量は、第１容量と第２容量との間の容量値（例えば、中間の容量値）となるように設定されている。

アンプ回路３０は、第１のノードであるノードｎ０を介してコンデンサＣＡＰ０に接続されるとともに、第２のノードであるノードｎ１を介してコンデンサＣＡＰ１に接続されている。アンプ回路３０は、ノードｎ０を介してコンデンサＣＡＰ０の一端に接続される接続端子ＣＩＮ０と、ノードｎ１を介してコンデンサＣＡＰ１の一端に接続される接続端子ＣＩＮ１と、を有する。また、アンプ回路３０は、入力端子ＩＮにクロック信号ＣＬＫＩＮの入力を受ける入力端子ＩＮ、及びセンサ結果を示す検出信号ＣＯＵＴを出力する出力端子ＱＮを有する。

アンプ回路３０は、接続端子ＣＩＮ０及びノードｎ０を介してコンデンサＣＡＰ０を充放電する。また、アンプ回路３０は、接続端子ＣＩＮ１及びノードｎ１を介してコンデンサＣＡＰ１を充放電する。アンプ回路３０は、コンデンサＣＡＰ０及びＣＡＰ１の充放電のタイミングに基づいて、コンデンサＣＡＰ０の電極間の誘電体ＤＥが融解しているか否かを示す検出信号ＣＯＵＴを出力する。アンプ回路３０は、クロック信号ＣＬＫＩＮの供給に応じてコンデンサＣＡＰ０及びコンデンサＣＡＰ１を充電し、ノードｎ０の電位及びノードｎ１の電位に基づいて、コンデンサＣＡＰ０の静電容量が第１容量又は第２容量のいずれであるかを判定する判定部である。

図３は、アンプ回路３０の構成を示す回路図である。アンプ回路３０は、複数の論理ゲート、複数のトランジスタ、及びラッチ回路から構成されている。

ＮＡＮＤ０、ＮＡＮＤ１及びＮＡＮＤ２は、否定論理積を出力する２入力のＮＡＮＤゲート回路である。ＮＡＮＤ０の入力端の一方は、アンプ回路３０の入力端子ＩＮに接続されており、クロック信号ＣＬＫＩＮの入力を受ける。

ＮＡＮＤ１及びＮＡＮＤ２は、フリップフロップ回路を構成している。ＮＡＮＤ１の入力端の一方は、アンプ回路３０の入力端子ＩＮに接続されている。ＮＡＮＤ１の出力端は、ＮＡＮＤ０の入力端の他方に接続されている。ＮＡＮＤ２の入力端の一方は、ノードｎ９を介して、ＮＡＮＤ１の出力端とともにＮＡＮＤ０の入力端の他方に接続されている。ＮＡＮＤ２の出力端子は、ノードｎ１０を介してＮＡＮＤ１の入力端の他方に接続されている。

インバータＩＮＶ０は、入力端がノードｎ２を介してＮＡＮＤ０の出力端子に接続されている。インバータＩＮＶ０は、入力端に入力されたＮＡＮＤ０の出力信号を反転して、出力端から出力する。

また、アンプ回路３０は、バイアス信号生成部３１、第１のコンデンサ制御部３２、第２のコンデンサ制御部３３、差動アンプ３４、排他的論理和回路３５、インバータ部３６及びラッチ回路３７を有する。

バイアス信号生成部３１は、インバータＩＮＶ０の出力信号に基づいて差動アンプ３４に供給するバイアス信号を生成する信号生成部である。バイアス信号生成部３１は、生成したバイアス信号を差動アンプ３４に供給する。かかるバイアス信号の供給により、差動アンプ３４の動作電流が制御される。バイアス信号生成部３１は、トランジスタＰＭ６、トランジスタＮＭ９及びトランジスタＮＭ１０を含む。

トランジスタＰＭ６は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成されている。トランジスタＰＭ６は、ソースが電源に接続され、ゲートが接地され、ドレインがノードｎ３に接続されている。

トランジスタＮＭ９及びＮＭ１０は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ９は、ゲートがインバータＩＮＶ０の出力端に接続され、ドレインがノードｎ３に接続されている。トランジスタＮＭ１０は、ソースが接地され、ゲートがノードｎ３に接続されている。トランジスタＮＭ９のソース及びトランジスタＮＭ１０のドレインは、互いに接続されている。

第１のコンデンサ制御部３２は、コンデンサＣＡＰ０の充放電を制御する制御部である。第１のコンデンサ制御部３２は、トランジスタＰＭ２及びトランジスタＮＭ２を含む。

トランジスタＰＭ２は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＰＭ２は、ソースが電源に接続され、ゲートがノードｎ２に接続されている。

トランジスタＮＭ２は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ２は、ソースが接地され、ゲートがノードｎ２に接続されている。トランジスタＰＭ２のドレイン及びトランジスタＮＭ２のドレインは、接続端子ＣＩＮ０を介して、コンデンサＣＡＰ０の一端に接続されている。

第２のコンデンサ制御部３３は、コンデンサＣＡＰ１の充放電を制御する制御部である。第２のコンデンサ制御部３３は、トランジスタＰＭ３及びトランジスタＮＭ３を含む。

トランジスタＰＭ３は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＰＭ３は、ソースが電源に接続され、ゲートがノードｎ２に接続されている。

トランジスタＮＭ３は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ３は、ソースが接地され、ゲートがノードｎ２に接続されている。トランジスタＰＭ３のドレイン及びトランジスタＮＭ３のドレインは、接続端子ＣＩＮ１を介して、コンデンサＣＡＰ１の一端に接続されている。

差動アンプ３４は、コンデンサＣＡＰ０及びＣＡＰ１の充電電位の電位差を増幅して出力する差動増幅回路である。差動アンプ３４は、トランジスタＰＭ０、ＰＭ１、ＮＭ０、ＮＭ１及びＮＭ８を含む。

トランジスタＰＭ０及びＰＭ１は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＰＭ０及びＰＭ１は、各々のソースが電源に接続され、ゲート同士が互いに接続されるとともに共通して接地されている。

トランジスタＮＭ０及びＮＭ１は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ０のドレインは、トランジスタＰＭ０のドレインと接続されている。トランジスタＮＭ０のゲートは、トランジスタＰＭ２のドレイン及びトランジスタＮＭ２のドレインに接続されるとともに、接続端子ＣＩＮ０を介してコンデンサＣＡＰ０の一端に接続されている。

トランジスタＮＭ１のドレインは、トランジスタＰＭ１のドレインと接続されている。トランジスタＮＭ１のゲートは、トランジスタＰＭ３のドレイン及びトランジスタＮＭ３のドレインに接続されるとともに、接続端子ＣＩＮ１を介してコンデンサＣＡＰ１の一端に接続されている。

トランジスタＮＭ８は、ソースが接地され、ドレインがトランジスタＮＭ０及びＮＭ１のソースに接続されている。トランジスタＮＭ８のゲートはノードｎ３に接続され、ノードｎ３を介してトランジスタＮＭ１０のゲート、トランジスタＰＭ６のドレイン及びトランジスタＮＭ９のドレインに接続されている。トランジスタＮＭ８は、定電流源回路としての機能を有し、バイアス信号生成部３１からのバイアス信号（すなわち、ノードｎ３の電位）に応じて定電流（テイル電流）が制御される。

排他的論理和回路３５は、ノードｎ６及びｎ７上の信号を入力としてその排他的論理和をノードｎ８に出力する論理回路である。排他的論理和回路３５は、ＮＯＲ０、ＮＯＲ１、ＮＯＲ２、インバータＩＮＶ１及びインバータＩＮＶ２を含む。

インバータＩＮＶ１は、入力端がノードｎ７に接続されている。インバータＩＮＶ１は、入力端に入力されたノードｎ７上の信号を反転して、出力端から出力する。インバータＩＮＶ２は、入力端がノードｎ６に接続されている。インバータＩＮＶ２は、入力端に入力されたノードｎ６上の信号を反転して、出力端から出力する。

ＮＯＲ０、ＮＯＲ１及びＮＯＲ２は、否定論理和を出力する２入力のＮＯＲゲート回路である。ＮＯＲ０は、入力端の一方がＮＯＲ１の出力端に接続され、入力端の他方がＮＯＲ２の出力端に接続されている。ＮＯＲ０の出力端は、ノードｎ８を介してＮＡＮＤ２の入力端の１つに接続されている。

ＮＯＲ１は、入力端の一方がノードｎ６に接続され、入力端の他方がインバータＩＮＶ１の出力端に接続されている。ＮＯＲ２は、入力端の一方がインバータＩＮＶ２の出力端に接続され、入力端の他方がノードｎ７に接続されている。

インバータ部３６は、差動アンプ３４からの出力信号を反転して出力する回路部である。インバータ３６は、トランジスタＰＭ４、ＰＭ５、ＮＭ４、ＮＭ５、ＮＭ６及びＮＭ７を含む。

トランジスタＰＭ４は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＰＭ４は、ソースが電源に接続され、ゲートがノードｎ４に接続されている。

トランジスタＮＭ４は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ４は、ゲートが電源に接続され、ドレインがトランジスタＰＭ４のドレインと共通してノードｎ６に接続されている。

トランジスタＮＭ５は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ５は、ソースが接地され、ドレインがノードＮＭ４のソースに接続され、ゲートがノードｎ４に接続されている。

トランジスタＰＭ５は、第１導電型のトランジスタであるＰチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＰＭ５は、ソースが電源に接続され、ゲートがノードｎ５に接続されている。

トランジスタＮＭ６は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ６は、ゲートが電源に接続され、ドレインがトランジスタＰＭ５のドレインと共通してノードｎ７に接続されている。

トランジスタＮＭ７は、第２導電型のトランジスタであるＮチャネル型ＭＯＳＦＥＴから構成されている。トランジスタＮＭ７は、ソースが接地され、ドレインがノードＮＭ６のソースに接続され、ゲートがノードｎ５に接続されている。

トランジスタＰＭ０及びＰＭ１は、同じディメンション（ゲート長、ゲート幅等）で形成されている。同様に、トランジスタＰＭ２とＰＭ３、ＰＭ４とＰＭ５、ＮＭ０とＮＭ１、ＮＭ２とＮＭ３、ＮＭ４とＮＭ６、及びＮＭ５とＮＭ７は、それぞれ同じディメンションで形成されている。

ラッチ回路３７は、クロック端子ＣＬＫ、信号入力端子Ｑ、及び出力端子ＱＮを有する。ラッチ回路３７は、クロック端子ＣＬＫに入力されるクロック信号がＬレベル（すなわち、接地電位レベル）のとき、信号入力端子Ｑに入力されたデータを取り込む。また、ラッチ回路３７は、クロック端子ＣＬＫに入力されるクロック信号がＬレベルからＨレベル（すなわち、電源電位レベル）に遷移したとき、クロック信号がＬレベルのときに取り込んだデータの反転信号を出力端子ＱＮから出力する。そして、ラッチ回路３７は、クロック端子ＣＬＫに入力されるクロック信号が再度ＬレベルからＨレベルに遷移するまで、同じ出力データを出力し続ける（すなわち、出力データが保持される）。このように、ラッチ回路３７は、差動アンプ３４により増幅された電位差に基づいて、コンデンサＣＡＰ０の静電容量が第１容量又は第２容量のいずれであるかを示す２値の判定信号を出力及び保持する出力部である。

再び図１を参照すると、受信装置２００は、制御部２１、通信部２２及び記憶部２３を含む。

制御部２１は、例えばマイクロプロセッサから構成される処理制御部である。制御部２１は、例えば記憶部２３から制御プログラムを読み出して実行することにより、受信装置２００の各部の制御を行うことができる。

通信部２２は、アンテナ（図示せず）を含み、例えばＲＦＩＤ規格に準拠した無線通信によりデータを受信する。通信部２２は、送信装置１００から受信した信号（無線送信波）を復調し、送信装置１００のＩＤ情報及び送信装置１００におけるセンサ結果の情報を得る。

記憶部２３は、例えばフラッシュメモリ等の不揮発性メモリから構成されている。記憶部２３は、例えば受信装置２００の制御プログラムを記憶し、通信部２２が受信した信号から抽出された各種データを記憶することができる。例えば、記憶部２３は、送信装置１００のＩＤ情報及び送信装置１００におけるセンサ結果の情報を記憶する。

次に、図２及び図３と、図４のタイムチャートとを参照して、本実施例の容量センサ回路１５の動作について説明する。ここでは、図２のコンデンサＣＡＰ０の電極間の誘電体ＤＥが融解していない期間（すなわち、周囲の温度が未だ誘電体ＤＥの融点に達していない期間）を期間Ｔ１、誘電体ＤＥが融解した後の期間（すなわち、周囲の温度が誘電体ＤＥの融点に達した後の期間）を期間Ｔ２として、それぞれの期間について容量センサ回路１５の動作の説明を行う。

まず、期間Ｔ１（すなわち、誘電体ＤＥが融解していない状態）における容量センサ回路１５の動作について説明する。期間Ｔ１において、Ｌレベルのクロック信号ＣＬＫＩＮがアンプ回路３０の入力端子ＩＮに入力されると、ノードｎ２の電位はＨレベルとなる。これにより、ノードｎ０及びノードｎ１の電位はＬレベル、ノードｎ３、ノードｎ４及びノードｎ５の電位はＨレベルとなる。また、ノードｎ６及びノードｎ７の電位はＬレベルとなり、ノードｎ８の電位はＨレベル、ノードｎ９の電位はＨレベル、ノードｎ１０の電位はＬレベルとなる。図４では、この状態を第１の初期状態ＩＳ１として示している。

第１の初期状態ＩＳ１では、ノードｎ２の電位がＨレベルのため、アンプ回路３０の出力端子ＱＮから出力される検出信号ＣＯＵＴの値は、前のデータ値が保持されることになる。すなわち、コンデンサＣＡＰ０の電極間の誘電体ＤＥが融解前の状態であるため、Ｌレベルの検出信号ＣＯＵＴが出力される。

その後、クロック信号ＣＬＫＩＮがＨレベルになると、ノードｎ２の電位はＬレベルとなる。ノードｎ２の電位はインバータＩＮＶ０により反転され、Ｈレベルの反転信号がトランジスタＮＭ９のゲートに印加される。これにより、バイアス信号生成部３１が動作し、ノードｎ３は中間電位Ｖｘとなる。これにより、定電流源であるトランジスタＮＭ８のゲートには中間電位Ｖｘのレベルのバイアス信号が供給される。

また、ノードｎ２の電位がＬレベルであるため、トランジスタＮＭ２及びトランジスタＮＭ３はいずれもＯＦＦ状態となり、トランジスタＰＭ２及びＰＭ３はいずれもＯＮ状態となる。これにより、接続端子ＣＩＮ０及びＣＩＮ１を介して、コンデンサＣＡＰ０及びＣＡＰ１がそれぞれ充電される。

期間Ｔ１では誘電体ＤＥが融解していないため、コンデンサＣＡＰ０の容量値は第１容量であり、コンデンサＣＡＰ１の容量値よりも大きい。従って、コンデンサＣＡＰ０よりもコンデンサＣＡＰ１の方が早く充電され、ノードｎ０よりもノードｎ１の方が先に電位が上昇する。

ノードｎ１の電位はトランジスタＮＭ１のゲートに印加され、差動アンプ３４の動作により、ノードｎ５の電位が低下する。一方、ノードｎ０はノードｎ１よりも電位が遅れて上昇するため、差動アンプ３４の機能により、ノードｎ４の電位はほとんど低下しない。図４では、かかる状態の期間を第１の充電期間ＣＰ１として示している。

その後、ノードｎ５の電位がインバータ部３６の閾値レベルＶｔｈまで低下すると、ノードｎ７の電位はＨレベルとなり、Ｈレベルの入力信号が信号入力端子Ｑからラッチ回路３７に取り込まれる。図４では、かかる状態の期間を第１の充電検出期間ＣＤＰ１として示している。

第１の充電検出期間ＣＤＰ１では、ノードｎ８、ｎ１０、及びｎ９の電位が時間差で順次変化する。具体的には、ノードｎ７の電位がＨレベルとなることにより、ノードｎ８の電位はＬレベルとなる。ノードｎ８の電位の変化に応じて、ノードｎ１０の電位はＨレベルとなる。ノードｎ１０の電位の変化に応じて、ノードｎ９の電位はＬレベルとなる。

ノードｎ９の電位がＬレベルとなることにより、ノードｎ２の電位はＨレベルとなる。これにより、ラッチ回路３７のクロック端子ＣＬＫには、Ｈレベルの信号がクロック信号として供給される。このとき、ノードｎ７はＨレベルであるため、信号入力端子ＱにはＨレベルの信号が取り込まれている。従って、ラッチ回路３７は、Ｌレベルの反転信号ＱＮを出力信号ＣＯＵＴとして、出力端子ＱＮから出力する。

また、ノードｎ２の電位がＨレベルになることで、ノードｎ２の電位を反転したＬレベルの反転信号が、トランジスタＮＭ９のゲートに印加される。これにより、バイアス信号生成部３１はＯＦＦ状態（すなわち、動作しない状態）となり、ノードｎ３の電位はＨレベルとなる。これにより、トランジスタＮＭ８のゲートにはＨレベルのバイアス信号が供給され、定電流源としてのトランジスタＮＭ８はオン状態となる。また、トランジスタＮＭ２及びＮＭ３がＯＮ状態となり、トランジスタＰＭ２及びＰＭ３がＯＦＦ状態となるため、接続端子ＣＩＮ０及びＣＩＮ１を介してコンデンサＣＡＰ０及びＣＡＰ１が放電される。図４では、かかる状態の期間を第１の放電期間ＤＰ１として示している。

その後、ノードｎ５の電位がインバータ部３６の閾値レベルＶｔｈまで上昇すると、ノードｎ７の電位はＬレベルとなり、ノードｎ８の電位はＨレベルとなる。その後、クロック信号ＣＬＫＩＮがＬレベルになると、ノードｎ９の電位はＨレベルとなり、ノードｎ１０の電位はＬレベルとなる。図４では、かかる状態の期間を第１の放電検出期間ＤＤＰ１として示している。

次に、期間Ｔ２（すなわち、誘電体ＤＥが融解して吸収部ＡＳに吸収された状態）における容量センサ回路１５の動作について説明する。期間Ｔ２において、Ｌレベルのクロック信号ＣＬＫＩＮがアンプ回路３０の入力端子ＩＮに入力されると、ノードｎ２の電位はＨレベルとなる。これにより、ノードｎ０及びノードｎ１の電位はＬレベル、ノードｎ３、ノードｎ４及びノードｎ５の電位はＨレベルとなる。また、ノードｎ６及びノードｎ７の電位はＬレベルとなり、ノードｎ８の電位はＨレベル、ノードｎ９の電位はＨレベル、ノードｎ１０の電位はＬレベルとなる。図４では、この状態を第２の初期状態ＩＳ２として示している。

第２の初期状態ＩＳ２では、ノードｎ２の電位がＨレベルのため、アンプ回路３０の出力端子ＱＮから出力される検出信号ＣＯＵＴとして、前のデータ値であるＬレベルが保持されることになる。

その後、クロック信号ＣＬＫＩＮがＨレベルになると、ノードｎ２の電位はＬレベルとなる。ノードｎ２の電位はインバータＩＮＶ０により反転され、Ｈレベルの反転信号がトランジスタＮＭ９のゲートに印加される。これにより、バイアス信号生成部３１が動作し、ノードｎ３は中間電位Ｖｘとなる。これにより、定電流源であるトランジスタＮＭ８のゲートには中間電位Ｖｘレベルのバイアス信号が供給される。

また、ノードｎ２の電位がＬレベルであるため、トランジスタＮＭ２及びトランジスタＮＭ３はいずれもＯＦＦ状態となり、トランジスタＰＭ２及びＰＭ３はいずれもＯＮ状態となる。これにより、接続端子ＣＩＮ０及びＣＩＮ１を介して、コンデンサＣＡＰ０及びＣＡＰ１がそれぞれ充電される。

期間Ｔ２では誘電体ＤＥが融解しているため、コンデンサＣＡＰ０の容量値は第２容量であり、コンデンサＣＡＰ１の容量値よりも小さい。従って、コンデンサＣＡＰ１よりもコンデンサＣＡＰ０の方が早く充電され、ノードｎ１よりもノードｎ０の方が先に電位が上昇する。

ノードｎ０の電位はトランジスタＮＭ０のゲートに印加され、差動アンプ３４の動作により、ノードｎ４の電位が低下する。一方、ノードｎ１はノードｎ０よりも電位が遅れて上昇するため、差動アンプ３４の機能により、ノードｎ５の電位はほとんど低下しない。図４では、かかる状態の期間を第２の充電期間ＣＰ２として示している。

その後、ノードｎ４の電位がインバータ部３６の閾値レベルＶｔｈまで低下すると、ノードｎ６の電位はＨレベルとなる。一方、ノードｎ５の電位が低下しないため、ノードｎ７はＬレベルに維持され、Ｌレベルの入力信号が信号入力端子Ｑからラッチ回路３７に取り込まれる。図４では、かかる状態の期間を第２の充電検出期間ＣＤＰ２として示している。

第２の充電検出期間ＣＤＰ２では、ノードｎ８、ｎ１０、及びｎ９の電位が時間差で順次変化する。具体的には、ノードｎ６の電位がＨレベルとなることにより、ノードｎ８の電位はＬレベルとなる。ノードｎ８の電位の変化に応じて、ノードｎ１０の電位はＨレベルとなる。ノードｎ１０の電位の変化に応じて、ノードｎ９の電位はＬレベルとなる。

ノードｎ９の電位がＬレベルとなることにより、ノードｎ２の電位はＨレベルとなる。これにより、ラッチ回路３７のクロック端子ＣＬＫには、Ｈレベルの信号がクロック信号として供給される。このとき、ノードｎ７はＬレベルであるため、信号入力端子ＱにはＬレベルの信号が取り込まれている。従って、ラッチ回路３７は、Ｈレベルの反転信号ＱＮを出力信号ＣＯＵＴとして、出力端子ＱＮから出力する。

また、ノードｎ２の電位がＨレベルになることで、ノードｎ２の電位を反転したＬレベルの反転信号が、トランジスタＮＭ９のゲートに印加される。これにより、バイアス信号生成部３１はＯＦＦ状態（すなわち、動作しない状態）となり、ノードｎ３の電位はＨレベルとなる。これにより、トランジスタＮＭ８のゲートにはＨレベルのバイアス信号が供給され、定電流源としてのトランジスタＮＭ８はオン状態となる。また、トランジスタＮＭ２及びＮＭ３がＯＮ状態となり、トランジスタＰＭ２及びＰＭ３がＯＦＦ状態となるため、接続端子ＣＩＮ０及びＣＩＮ１を介してコンデンサＣＡＰ０及びＣＡＰ１が放電される。図４では、かかる状態の期間を第２の放電期間ＤＰ２として示している。

その後、ノードｎ４の電位がインバータ部３６の閾値レベルＶｔｈまで上昇すると、ノードｎ６の電位はＬレベルとなり、ノードｎ８の電位はＨレベルとなる。その後、クロック信号ＣＬＫＩＮがＬレベルになると、ノードｎ９の電位はＨレベルとなり、ノードｎ１０の電位はＬレベルとなる。図４では、かかる状態の期間を第２の放電検出期間ＤＤＰ２として示している。

以上のように、本実施例の容量センサ回路１５は、コンデンサＣＡＰ０の電極間の誘電体ＤＥがまだ融解していない場合にはＬレベルの検出信号ＣＯＵＴを出力し、コンデンサＣＡＰ０の電極間の誘電体ＤＥが既に融解している場合にはＨレベルの検出信号ＣＯＵＴを出力する。これにより、容量センサ回路１５の周辺の温度が誘電体ＤＥの融点に達したか否かが判定される。

本実施例の容量センサ回路１５によれば、送信装置１００は誘電体ＤＥが融解しているか否かを示す２値の信号（“Ｈ”か“Ｌ”か）を受信装置２００に送信することができる。これにより、受信側の装置では、例えばコンデンサのインピーダンスに基づいて誘電体が融解したかどうかを判定するための構成（インピーダンスの閾値情報を格納するメモリや測定されたインピーダンスと閾値とを比較して融解の有無を判定する融解判定部等）が不要である。

従って、本実施例の容量センサ回路１５によれば、簡易な構成で温度等の環境の変化を検出することが可能となる。また、受信側の装置においてメモリから閾値情報を読み出す際の消費電流や融解判定部の動作電流を削減することが可能となる。

また、本実施例の容量センサ回路１５では、第１の充電期間ＣＰ１、第１の充電検出期間ＣＤＰ１、第２の充電期間ＣＰ２及び第２の充電検出期間ＣＤＰ２のみで電流の消費があり、他の期間では電流の消費がない。このため、クロック信号ＣＬＫＩＮを低周波数とすることにより、容量センサ回路１５を低消費電流とすることが可能である。従って、容量センサ回路１５自体の消費電流を削減することが可能となる。

なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、コンデンサＣＡＰ０及びＣＡＰ１を充電したときの電位差を差動アンプ３４で検出する例について説明した。しかし、電位差を検出する回路はこれに限られず、シングルエンドのインバータやＣＭＯＳアンプ等、どのようなアンプを用いてもよい。

また、上記実施例において、容量センサ回路１５のコンデンサＣＡＰ１として用いるコンデンサの種類は特に限定されない。例えば、ＭＯＳキャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタ等、どのようなコンデンサを用いても良い。

また、上記実施例では、差動アンプ３４の出力をインバータ部３６で受け、差動アンプ３４の出力の反転信号を排他的論理和回路３５及びラッチ回路３７に供給する例について説明した。しかし、差動アンプ３４の出力を排他的論理和回路３５及びラッチ回路３７に直接供給する構成としても良い。

また、上記実施例では、バイアス信号生成部３１で生成したバイアス信号を差動アンプ３４のテイル電流の制御に用いる例について説明した。しかし、バイアス信号生成部３１を介さず、ノードｎ２の反転信号により差動アンプ３４のテイル電流を制御する構成としてもよい。

また、上記実施例では、差動アンプ３４の出力信号を反転した信号をラッチ回路３７で保持（すなわち、記憶）する例について説明したが、ラッチ回路３７の構成は限定されない。また、ラッチ回路以外の他のデータ保持回路を用いてもよい。

また、上記実施例では、コンデンサＣＡＰ０及びＣＡＰ１を充電するための素子としてＰチャネル型ＭＯＳＦＥＴ（トランジスタＰＭ２及びＰＭ３）を用いる例について説明したが、他の素子を用いてもよい。

また、上記実施例では、コンデンサＣＡＰ０及びＣＡＰ１の各々を充電するための素子としてそれぞれ１つのＰチャネル型ＭＯＳＦＥＴを用いる例について説明したが、Ｐチャネル型ＭＯＳＦＥＴを複数個、直列接続することにより各コンデンサを充電するための電流を制御してもよい。

また、上記実施例では、コンデンサＣＡＰ０及びＣＡＰ１を放電するための素子としてＮチャネル型ＭＯＳＦＥＴ（トランジスタＮＭ２及びＮＭ３）を用いる例について説明したが、他の素子を用いてもよい。

また、上記実施例では、コンデンサＣＡＰ０及びＣＡＰ１の各々を放電するための素子としてそれぞれ１つのＮチャネル型ＭＯＳＦＥＴを用いる例について説明したが、Ｎチャネル型ＭＯＳＦＥＴを複数個、直列接続することにより各コンデンサを放電するための電流を制御してもよい。

また、受信装置２００から送信装置１００に電力を伝送する構成としてもよい。例えば、送信装置１００にアンテナとして設けられたコイルを受電コイル、受信装置２００にアンテナとして設けられたコイルを送電コイルとして、交流磁界を用いて電力伝送を行う構成としても良い。

また、上記実施例では、容量センサ回路１５の動作によって、コンデンサＣＡＰ０の電極間に設けられた誘電体ＤＥが融解したか否かを検出することにより、周辺の温度が誘電体ＤＥの融点に達したか否かを判定する構成について説明した。しかし、コンデンサＣＡＰ０の電極間に誘電体ＤＥとは異なる他の誘電体を設けることにより、温度変化以外の他の環境変化を検出する構成とすることが可能である。例えば、所定波長の光に晒されることにより硬化する光硬化樹脂等からなる誘電体を用いることにより、容量センサ回路１５が光に晒されたか否かを検出することができる。また、例えば空気に晒されることにより酸化する物質からなる誘電体を用いることにより、容量センサ回路１５が空気に晒されたか否かを検出することができる。

すなわち、本発明に係る容量センサ回路は、環境の変化に応じて状態が変化する誘電体を、コンデンサＣＡＰ０の電極間の誘電率が不可逆的に変化するような態様でコンデンサＣＡＰ０の電極間に挟持するような構成を有していれば良い。

１００ 送信装置
２００ 受信装置
１１ 制御部
１２ 記憶部
１３ クロック生成部
１４ 通信部
１５ 容量センサ回路
２１ 制御部
２２ 通信部
２３ 記憶部
１５Ａ 内部回路
１５Ｂ 外部回路
ＣＡＰ０，ＣＡＰ１ コンデンサ
ＡＳ 吸収部
３０ アンプ回路
３１ バイアス信号生成部
３２ 第１のコンデンサ制御部
３３ 第２のコンデンサ制御部
３４ 差動アンプ
３５ 排他的論理和回路
３６ インバータ部
３７ ラッチ回路

Claims (7)

1. 環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサと、
   前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサと、
   第１ノードを介して前記容量変動コンデンサに接続されるとともに第２ノードを介して前記固定コンデンサに接続され、クロック信号に応じて前記容量変動コンデンサ及び前記固定コンデンサを充電し、前記第１ノードの電位及び前記第２ノードの電位に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する判定部と、
   を有することを特徴とする容量センサ回路。
2. 前記判定部は、
   前記第１ノードの電位と前記第２ノードの電位との電位差を増幅する差動増幅部と、
   前記差動増幅部により増幅された電位差に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを示す２値の判定信号を出力する出力部と、
   を有することを特徴とする請求項１に記載の容量センサ回路。
3. 前記判定部は、
   前記容量変動コンデンサの充電及び放電を制御する第１制御部と、
   前記固定コンデンサの充電及び放電を制御する第２制御部と、
   を有し、
   前記第１制御部及び前記第２制御部が前記容量変動コンデンサ及び前記固定コンデンサを放電させると、前記差動増幅部の動作電流が遮断される
   ことを特徴とする請求項２に記載の容量センサ回路。
4. 近距離無線通信によって情報を送信する送信装置であって、
   当該送信装置に割り当てられた識別情報を記憶する記憶部と、
   環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサ及び前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサを含み、前記容量変動コンデンサ及び前記固定コンデンサを充電することで前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する容量判定回路と、
   前記識別情報と、前記容量判定回路による判定結果を示す２値のデータと、によって搬送波信号を変調して無線送信する送信部と、
   を有することを特徴とする送信装置。
5. 前記容量判定回路は、
   第１ノードを介して前記容量変動コンデンサに接続されるとともに第２ノードを介して前記固定コンデンサに接続され、クロック信号に応じて前記容量変動コンデンサ及び前記固定コンデンサを充電し、前記第１ノードの電位及び前記第２ノードの電位に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する判定部と、
   を含むことを特徴とする請求項４に記載の送信装置。
6. 識別情報を記憶する記憶部と、環境の変化に応じて静電容量が第１容量から第２容量に不可逆的に変化する容量変動コンデンサ及び前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサを含み、前記容量変動コンデンサ及び前記固定コンデンサを充電することで前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する容量判定回路と、を有し、前記識別情報と、判定結果を示す２値のデータと、によって搬送波信号を変調して近距離無線通信により無線送信する送信装置と、
   前記送信装置から送信された無線送信波を受信し、受信した前記無線送信波を復調して、前記識別情報と、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを示す２値のデータと、を得る受信部を有する受信装置と、
   を含むことを特徴とする送受信システム。
7. 環境の変化に応じて静電容量が第１容量から第２容量に変化する容量変動コンデンサと電気的に接続され、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する半導体集積回路であって、
   前記第１容量と前記第２容量との間の静電容量を有する固定コンデンサと、
   第１ノードを介して前記容量変動コンデンサに接続されるとともに第２ノードを介して前記固定コンデンサに接続され、クロック信号に応じて前記容量変動コンデンサ及び前記固定コンデンサを充電し、前記第１ノードの電位及び前記第２ノードの電位に基づいて、前記容量変動コンデンサの静電容量が前記第１容量又は前記第２容量のいずれであるかを判定する判定部と、
   を有することを特徴とする半導体集積回路。

Images