KR19990003167A - 주파수 검출 장치 - Google Patents

Abstract

본 발명은 마이크로프로세서의 동작 주파수보다 높은 주파수 및 낮은 주파수를 검출할 수 있는 주파수 검출 장치에 관한 것으로서, 원하는 주파수 대역의 낮은쪽 주파수 대역보다 낮은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 저주파 검출부와, 원하는 주파수 대역의 높은쪽 주파수 대역보다 높은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 고주파 검출부와, 저주파 또는 고주파 검출부로부터 입력된 신호에 의하여 인에이블되어 저주파 또는 고주파 검출부로부터 주기적인 클럭주파수를 입력하여 셋신호를 출력하는 셋신호 출력수단과, 셋신호 출력수단으로부터 입력된 셋신호에 의해 인에이블되어 검출된 주파수가 원하는 주파수가 아님을 나타내는 에러신호를 출력하는 에러신호 출력수단을 포함한다.

Description

주파수 검출 장치

본 발명은 주파수 검출 장치에 관한 것으로서, 특히 마이크로프로세서의 동작 주파수보다 높은 주파수 및 낮은 주파수를 검출할 수 있는 주파수 검출 장치에 관한 것이다.

일반적으로, 마이크로프로세서는 구동 주파수보다 낮은 주파수가 입력되면, 오동작이 발생되므로, 이를 방지하기 위하여 주파수 검출 장치를 이용하여 구동 주파수보다 낮은 주파수를 검출한다. 이러한, 종래의 주파수 검출 장치는 주파수 감지 회로, 버퍼 회로 및 레지스터로 구성된다.

도 1을 참조하여 종래의 주파수 검출 장치를 설명한다.

도 1을 참조하면, 종래의 주파수 검출 장치는 구동 주파수보다 낮은 주파수를 검출하는 주파수 검출 회로(1)와, 주파주 검출 회로(1)로부터 입력된 검출된 주파수를 버퍼링하여 출력하기 위한 버퍼링 회로(2)와, 버퍼링 회로(2)에 의해 버퍼링되어 출력된 주파수 신호에 의해 인에이블되어 구동 주파수보다 낮은 주파수가 검출되었음을 나타내는 하이상태의 에러신호를 출력단자(error)을 통해 출력단(OUT)으로 출력하는 레지스터(3)를 구비한다.

주파수 검출 회로(1)는 입력단(IN)을 통해 클럭상태의 클럭 주파수가 게이트에 인가되고, 전원전압(VDD)이 소오스에 접속된 PMOS 트랜지스터(PM1)와, 게이트에 전원전압(VDD)이 인가되고, PMOS 트랜지스터(PM1)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM1)와, 소오스에 전원전압(VDD)이 인가되는 다이오드용 PMOS 트랜지스터(PM2)와, 게이트가 PMOS 트랜지스터(PM1)의 드레인에 접속되고, 다이오드용 PMOS 트랜지스터(PM2)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM2)와, NMOS 트랜지스터(NM2)의 게이트와 접지사이에 접속된 커패시터(CA)로 이루어진다.

버퍼 회로(2)는 직렬연결된 인버터(IV1, IV2)들로 구성된다.

상기와 같은 구조를 갖는 종래의 주파수 검출 장치의 동작을 설명하면 다음과 같다.

PMOS 트랜지스터(PM1)의 게이트에 구동 주파수보다 낮은 주파수의 클럭신호가 인가되었을 경우에, 클럭신호의 하이 구간에서 PMOS 트랜지스터(PM1)가 턴오프되면, 턴온 상태의 NMOS 트랜지스터(NM2)에 의해 커패시터(CA)가 방전되고, 또한 노드(N1)의 전압이 NMOS 트랜지스터(NM2)의 문턱전압 이하로 낮아져 NMOS 트랜지스터(NM2)가 턴오프된다. 이때, 출력노드(N2)의 신호는 PMOS 트랜지스터(PM2)을 통해 인가되는 전원전압(VDD)에 의해 하이상태로 된다.

이어서, 클럭신호의 로우 구간에서 PMOS 트랜지스터(PM1)가 턴온되면, PMOS 트랜지스터(PM1)이 NMOS 트랜지스터(NM1)보다 크기가 크므로, 커패시터(CA)는 PMOS 트랜지스터(PM1)를 통해 인가된 전원전압(VDD)에 의해 충전되고, 또한 노드(N1)의 전압이 NMOS 트랜지스터(NM2)의 문턱전압 이상으로 높아져 NMOS 트랜지스터(NM2)가 턴온된다. 이때, 출력노드(N2)는 전압이 NMOS 트랜지스터(NM2)를 통해 접지로 인가되어 로우상태로 된다.

즉, 이와 같이 구동 주파수보다 낮은 주파수가 입력되면, 주파수 검출 회로(1)의 출력노드(N2)의 신호가 하이 및 로우 상태를 반복하게 되는데, 이때 주파수 검출 회로(1)가 출력노드(N2)의 하이신호를 버퍼 회로(2)로 출력하면, 버퍼 회로(2)는 입력된 신호를 버퍼링하여 레지스터(3)를 인에이블시키기 위한 인에이블 신호를 레지스터(3)의 셋단자(set)로 입력시키며, 이어 레지스터(3)는 인에이블되어 에러 출력단자(error)을 통해 출력단(OUT)으로 구동 주파수보다 낮은 주파수가 입력되었음을 나타내는 하이상태의 에러신호를 출력한다.

따라서, 상기와 같은 종래의 주파수 검출 장치는 구동 주파수보다 낮은 주파수가 입력되었을 경우에, 레지스터(3)를 통해 하이상태의 에러신호를 출력하므로써, 낮은 주파수에 의해 마이크로프로세서가 오동작 하는 것을 방지하였다.

그러나, 상기와 같은 종래의 주파수 검출 장치는, 마이크로프로세서의 구동 주파수보다 낮은 주파수가 입력되는 경우에는, 이를 검출하여 에러신호를 출력하였지만, 구동 주파수보다 높은 주파수가 입력될 경우에는, 이를 검출하지 못하는 문제점이 존재하였다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 검출된 주파수를 샘플링시키고, 또한 최소의 논리게이트를 이용하여 구동 주파수보다 낮은 주파수 뿐만아니라 높은 주파수도 검출할 수 있는 주파수 검출 장치를 제공하는데 그 목적이 있다.

도 1은 종래의 주파수 검출 장치의 회로도.

도 2는 본 발명의 실시예에 따른 주파수 검출 장치의 회로도.

도 3A내지 도 3E는 본 발명의 실시예에 따른 주파수 검출 장치의 특성도.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 저주파 검출부 11: 저주파 검출회로

12: 인버터 20: 고주파 검출부

21: 고주파 검출회로 22; 인버터

23: 샘플링부 24: 낸드게이트

30: 셋신호 출력부 40: 에러신호 출력부

이와 같은 목적을 달성하기 위한 본 발명의 주파수 검출 장치는, 원하는 주파수 대역의 낮은쪽 주파수 대역보다 낮은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 저주파 검출부; 원하는 주파수 대역의 높은쪽 주파수 대역보다 높은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 고주파 검출부; 저주파 또는 고주파 검출부로부터 입력된 신호에 의하여 인에이블되어 저주파 또는 고주파 검출부로부터 주기적인 클럭주파수를 입력하여 셋신호를 출력하는 셋신호 출력수단; 및 셋신호 출력수단으로부터 입력된 셋신호에 의해 인에이블되어 검출된 주파수가 원하는 주파수가 아님을 나타내는 에러신호를 출력하는 에러신호 출력수단을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 2를 참조하면, 본 발명의 주파수 검출 장치는 저주파 검출부(10)로부터 출력된 신호에 의해 인에이블되어 고주파 검출부(20)로부터 출력된 클럭주파수를 입력하여 셋신호를 출력하고, 또는 고주파 검출부(10)로부터 출력된 신호에 의해 인에이블되어 저주파 검출부(20)로부터 출력된 클럭주파수를 입력하여 셋신호를 출력하는 셋신호 출력부(30)와, 셋신호 출력(30)으로부터 입력된 셋신호에 의해 인에이블되어 검출된 주파수가 원하는 주파수가 아님을 나타내는 에러신호를 출력하는 에러신호 출력부(40)를 구비한다.

저주파 검출부(10)는 원하는 주파수보다 낮은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 저주파 검출회로(11)와, 저주파 검출회로(11)로부터 출력된 클럭주파수를 반전시키기 위한 인버터(12)로 이루어진다.

저주파 검출부(10)의 저주파 검출회로(11)는 클럭상태의 클럭 주파수가 게이트에 인가되고, 전원전압(VDD)이 소오스에 접속된 PMOS 트랜지스터(PM11)와, 게이트에 전원전압(VDD)이 인가되고, PMOS 트랜지스터(PM11)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM11)와, 소오스에 전원전압(VDD)이 인가되는 다이오드용 PMOS 트랜지스터(PM12)와, 게이트가 PMOS 트랜지스터(PM11)의 드레이에 접속되고, 다이오드용 PMOS 트랜지스터(PM12)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM12)와, NMOS 트랜지스터(NM12)의 게이트와 접지사이에 접속된 커패시터(CA11)로 이루어진다.

고주파 검출부(20)는 원하는 주파수보다 높은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 고주파 검출회로(21)와, 고주파 검출회로(21)로부터 출력된 클럭주파수를 반전시키기 위한 인버터(22)와, 인버터(22)를 통해 입력된 클럭주파수를 샘플링하기 위한 샘플링부(23)와, 일입력단으로 입력된 샘플링부(23)의 출력신호에 의해 인에이블되어 타입력단으로 입력된 클럭주파수를 출력하는 낸드게이트(24)로 구성된다.

고주파 검출부(20)의 고주파 검출회로(21)는 주파수 검출 회로(1)는 클럭상태의 클럭 주파수가 게이트에 인가되고, 전원전압(VDD)이 소오스에 접속된 PMOS 트랜지스터(PM21)와, 게이트에 전원전압(VDD)이 인가되고, PMOS 트랜지스터(PM21)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM21)와, 소오스에 전원전압(VDD)이 인가되는 다이오드용 PMOS 트랜지스터(PM22)와, 게이트가 PMOS 트랜지스터(PM21)의 드레인에 접속되고, 다이오드용 PMOS 트랜지스터(PM22)의 드레인과 접지 사이에 연결된 NMOS 트랜지스터(NM22)와, NMOS 트랜지스터(NM22)의 게이트와 접지사이에 접속된 커패시터(CA21)로 이루어진다.

고주파 검출부(20)의 샘플링부(23)는 클럭단자(CK)로 입력된 클럭신호에 의해 입력단자(D)로 입력된 클럭주파수를 샘플링하여 출력단자(Q)로 출력하는 D플립플롭(D f/f)으로 이루어진다.

셋신호 출력부(30)는 일입력단으로 저주파 검출부(10)의 출력신호를 입력하고, 타입력단으로 고주파 검출부(20)의 출력신호를 입력하는 낸드게이트(NAND)로 구비된다.

에러신호 출력부(40)는 고주파 검출부(20)로부터 입력단자(set)로 입력된 셋신호에 의해 인에이블되어 출력단자(error)로 하이신호를 출력하는 레지스터(RG)로 구성된다.

상기와 같은 구조를 갖는 본 발명의 주파수 검출 장치의 동작을 설명하면 다음과 같다.

원하는 주파수 대역이 f1내지 f2일 경우에, 입력단(IN)을 통해 검출된 주파수가 f1보다 낮으면, 저주파 검출부(10)는 주기적인 클럭주파수를 셋신호 출력부(30)로 출력하고, 또한 고주파 검출부(20)는 로우상태의 출력신호를 셋신호 출력부(30)로 출력한다. 이어서, 셋신호 출력부(30)는 저주파 검출부(10) 및 고주파 검출부(20)의 출력신호들을 일입력단과 타입력단으로 각각 입력하여 에러신호 출력부(40)의 레지스터(RG)를 인에이블시키기 위한 셋신호를 에러신호 출력부(40)로 출력하고, 이어 에러신호 출력부(40)는 입력된 셋신호에 의해 인에이블되어 원하는 주파수보다 낮은 주파수가 입력되었음을 나타내는 에러신호를 출력한다.

한편, 입력단(IN)을 통해 검출된 주파수가 f2보다 높으면, 고주파 검출부(20)는 주기적인 클럭주파수를 셋신호 출력부(30)로 출력하고, 또한 저주파 검출부(10)는 로우상태의 출력신호를 셋신호 출력부(30)로 출력한다. 이어서, 셋신호 출력부(30)는 저주파 검출부(10) 및 고주파 검출부(20)의 출력신호들을 일입력단과 타입력단으로 각각 입력하여 에러신호 출력부(40)의 레지스터(RG)를 인에이블시키기 위한 셋신호를 에러신호 출력부(40)로 출력하고, 이어 에러신호 출력부(40)는 입력된 셋신호에 의해 인에이블되어 원하는 주파수보다 높은 주파수가 입력되었음을 나타내는 에러신호를 출력한다.

도 3A내지 도 3E를 참조하여 본 발명의 주파수 검출 장치의 동작을 보다 상세하게 설명한다.

도 3A는, 원하는 주파수 대역이 f1내지 f2이 상태에서, 입력단(IN)을 통해 검출된 주파수가 f2보다 높을 경우에, 고주파 검출부(20)의 동작 특성을 나타낸 것이다.

도 3A에서, (a1)는 입력단(IN)을 통해 검출된 클럭주파수의 특성, (a2)는 고주파 검출 회로(21)의 출력 특성, (a3)는 인버터(IV22)의 출력특성, (a4)는 샘플링부(23)의 출력특성, (a5)는 낸드게이트(24)의 출력특성을 나타낸 것이다.

도 3B는, 원하는 주파수 대역이 f1내지 f2인 상태에서, 입력단(IN)을 통해 검출된 주파수가 f2보다 낮을 경우에, 고주파 검출부(20)의 동작 특성을 나타낸 것이다.

도 3B에서, (b1)는 입력단(IN)을 통해 검출된 클럭주파수의 특성, (b2)는 고주파 검출 회로(21)의 출력 특성, (b3)는 인버터(IV22)의 출력특성, (b4)는 샘플링부(23)의 출력특성, (b5)는 낸드게이트(24)의 출력특성을 나타낸 것이다.

도 3C는, 원하는 주파수 대역이 f1내지 f2인 상태에서, 입력단(IN)을 통해 검출된 주파수가 f1보다 낮을 경우에, 본 발명의 주파수 검출 장치의 동작 특성을 나타낸 것이다

도 3C에서, (c1)는 입력단(IN)을 통해 검출된 클럭주파수의 특성, (c2)는 고주파 검출 회로(21)의 출력 특성, (c3)는 인버터(IV22)의 출력특성, (c4)는 샘플링부(23)의 출력특성, (c5)는 낸드게이트(24)의 출력특성, (c6)은 저주파 검출 회로(11)의 출력특성, (c7)은 인버터(12)의 출력특성, (c8)은 셋신호 출력부(30)의 출력특성, (c9)는 에러신호 출력부(40)의 출력특성이다.

도 3D는, 원하는 주파수 대역이 f1내지 f2인 상태에서, 입력단(IN)을 통해 검출된 주파수가 f1보다 높고 f2보다 낮을 경우에, 본 발명의 주파수 검출 장치의 동작 특성을 나타낸 것이다

도 3D에서, (d1)는 입력단(IN)을 통해 검출된 클럭주파수의 특성, (d2)는 고주파 검출 회로(21)의 출력 특성, (d3)는 인버터(IV22)의 출력특성, (d4)는 샘플링부(23)의 출력특성, (d5)는 낸드게이트(24)의 출력특성, (d6)은 저주파 검출 회로(11)의 출력특성, (d7)은 인버터(12)의 출력특성, (d8)은 셋신호 출력부(30)의 출력특성, (d9)는 에러신호 출력부(40)의 출력특성이다.

도 3E는, 원하는 주파수 대역이 f1내지 f2인 상태에서, 입력단(IN)을 통해 검출된 주파수가 f2보다 높을 경우에, 본 발명의 주파수 검출 장치의 동작 특성을 나타낸 것이다

도 3E에서, (e1)는 입력단(IN)을 통해 검출된 클럭주파수의 특성, (e2)는 고주파 검출 회로(21)의 출력 특성, (e3)는 인버터(IV22)의 출력특성, (e4)는 샘플링부(23)의 출력특성, (e5)는 낸드게이트(24)의 출력특성, (e6)은 저주파 검출 회로(11)의 출력특성, (e7)은 인버터(12)의 출력특성, (e8)은 셋신호 출력부(30)의 출력특성, (e9)는 에러신호 출력부(40)의 출력특성이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

이상에서 설명한 바와 같이 본 발명의 주파수 검출 장치는, 입력단을 통해 검출된 주파수 대역의 높은쪽 대역과 낮은쪽 대역의 주파수를 저주파 검출부와 고주파 검출부를 통해 각각 검출하므로써, 마이크로프로세서의 구동 주파수보다 낮은 주파수 및 높은 주파수를 검출할 수 있고, 또한 마이크로프로세서의 오동작을 방지할 수 있는 효과를 제공한다.

Claims (6)

1. 원하는 주파수 대역의 낮은쪽 주파수 대역보다 낮은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 저주파 검출부;

   원하는 주파수 대역의 높은쪽 주파수 대역보다 높은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 고주파 검출부;

   상기 저주파 또는 고주파 검출부로부터 입력된 신호에 의하여 인에이블되어 상기 저주파 또는 고주파 검출부로부터 주기적인 클럭주파수를 입력하여 셋신호를 출력하는 셋신호 출력수단; 및

   상기 셋신호 출력수단으로부터 입력된 셋신호에 의해 인에이블되어 검출된 주파수가 원하는 주파수가 아님을 나타내는 에러신호를 출력하는 에러신호 출력수단을 포함한 주파수 검출 장치.
2. 제 1 항에 있어서, 상기 저주파 검출부는

   원하는 주파수보다 낮은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 저주파 검출회로; 및

   상기 저주파 검출회로로부터 출력된 클럭주파수를 반전시키기 위한 인버터를 구비하는 것을 특징으로 하는 주파수 검출 장치.
3. 제 1 항에 있어서, 상기 고주파 검출부는

   원하는 주파수보다 높은 주파수를 검출하여 주기적인 클럭주파수를 출력하는 고주파 검출회로;

   상기 고주파 검출회로로부터 출력된 클럭주파수를 반전시키기 위한 인버터;

   상기 인버터를 통해 입력된 클럭주파수를 샘플링하기 위한 샘플링수단; 및

   일입력단으로 입력된 상기 샘플링수단의 출력신호에 의해 인에이블되어 타입력단으로 입력된 클럭주파수를 출력하는 낸드게이트를 구비하는 것을 특징으로 하는 주파수 검출 장치.
4. 제 3 항에 있어서, 상기 샘플링수단은

   클럭단자로 입력된 클럭신호에 의해 입력단자로 입력된 상기 클럭주파수를 샘플링하여 출력단자로 출력하는 D플립플롭을 구비하는 것을 특징으로 하는 주파수 검출 장치.
5. 제 1 항에 있어서, 상기 셋신호 출력수단은

   일입력단으로 상기 저주파 검출부의 출력신호를 입력하고, 타입력단으로 상기 고주파 검출부의 출력신호를 입력하는 낸드게이트를 구비하는 것을 특징으로 하는 주파수 검출 장치.
6. 제 1 항에 있어서, 상기 에러신호 출력수단은

   상기 고주파 검출부로부터 입력단자로 입력된 셋신호에 의해 인에이블되어 출력단자로 하이신호를 출력하는 레지스터를 구비하는 것을 특징으로 하는 주파수 검출 장치.