JPH0220121A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH0220121A JPH0220121A JP63170267A JP17026788A JPH0220121A JP H0220121 A JPH0220121 A JP H0220121A JP 63170267 A JP63170267 A JP 63170267A JP 17026788 A JP17026788 A JP 17026788A JP H0220121 A JPH0220121 A JP H0220121A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- frequency
- reference signal
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、「発明の目的」
〔産業上の利用分野〕
本発明は、主として周波数シンセサイザに使用する九分
解能Ｐ Ｌ Ｌ （ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏ
ｐ ）回路の、特性の改良に関するものである。
解能Ｐ Ｌ Ｌ （ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏ
ｐ ）回路の、特性の改良に関するものである。
第６図に従来の位相同期ループ回路の例を示す。
電１丁制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌ
ｅｄ ０ｓｃｉｌｌａｔ。
ｅｄ ０ｓｃｉｌｌａｔ。
ｒ＝以下ＶＣＯと呼ぶ）１６の出力を分周器１７で整数
分周した信号を基準発振器１１が、らの基準信号と位相
比較器１３において比牧し、低域フィルタ１５を介して
その位相差に応じた制御電圧をＶ ＣＯ６に帰還するこ
とにより、位相ロックを行う、この場合には出力の周波
数を基準周波数の整数倍以外の値とすることはできない
０分周器１７の分周比を大きくすれば、分解能を向上で
きるが、基準発振器１１の周波数が低くなるため、応答
速度が遅くなる。
分周した信号を基準発振器１１が、らの基準信号と位相
比較器１３において比牧し、低域フィルタ１５を介して
その位相差に応じた制御電圧をＶ ＣＯ６に帰還するこ
とにより、位相ロックを行う、この場合には出力の周波
数を基準周波数の整数倍以外の値とすることはできない
０分周器１７の分周比を大きくすれば、分解能を向上で
きるが、基準発振器１１の周波数が低くなるため、応答
速度が遅くなる。
上記の問題を解決するために、基準信号の１周期毎に位
相比較器の積分値を相殺するよう位相補正器から１８号
を加えることにより、基準信号の周波数の整数倍以外の
周波数においても位相ロックできるように構成した位相
同期ループ回路がある。
相比較器の積分値を相殺するよう位相補正器から１８号
を加えることにより、基準信号の周波数の整数倍以外の
周波数においても位相ロックできるように構成した位相
同期ループ回路がある。
上記のような構成の位相同期ループ回路は高分解能と高
速応答を実現できるが、次のような問題がある。すなわ
ち、位相比較器の出力が第７図に示すような鋸歯状波と
なるため、位相比較器の出力が急激に変化する部分があ
り、位相比較器等に高速に応答できる回路構成が必要と
なる。また位相比較器の出力に補正をかける場合に、位
相差が２πに近付くと補正をかける時間が不十分となる
。
速応答を実現できるが、次のような問題がある。すなわ
ち、位相比較器の出力が第７図に示すような鋸歯状波と
なるため、位相比較器の出力が急激に変化する部分があ
り、位相比較器等に高速に応答できる回路構成が必要と
なる。また位相比較器の出力に補正をかける場合に、位
相差が２πに近付くと補正をかける時間が不十分となる
。
したがって位相補正器の補′正速度が高速でなければな
らなくなる。また分周器の出力パルスを間引きする手段
等が必要となる。
らなくなる。また分周器の出力パルスを間引きする手段
等が必要となる。
本発明は、上記のような問題点を解決するためになされ
たもので、特別に高速の回路を用いずに高分解能・高速
応答の位相同期ループ回路を実現することを目的とする
。
たもので、特別に高速の回路を用いずに高分解能・高速
応答の位相同期ループ回路を実現することを目的とする
。
口、「発明の構成」
〔問題点を解決するための手段〕
本発明に係る位相同期ループ回路は電圧制御発振器の出
力を分周する分周器と、この分周器の出力と基準信号を
切換える切換スイッチと−この切換スイッチを制御する
制御回路と、前記切換スイッチの２つの出力の位相差を
検出する位相比較器と、前記基準信号の１周期ごとに前
記位相比較器出力にその積分値を相殺する補正出力を加
える位相補正器と、この位相補正器の出力を積分し前記
電圧制御発振器に出力する積分器とを備え、制御回路が
基準信号と分周器出力とが所定の位相差になる度に切換
スイッチを切換えるように構成したことを特徴とする。
力を分周する分周器と、この分周器の出力と基準信号を
切換える切換スイッチと−この切換スイッチを制御する
制御回路と、前記切換スイッチの２つの出力の位相差を
検出する位相比較器と、前記基準信号の１周期ごとに前
記位相比較器出力にその積分値を相殺する補正出力を加
える位相補正器と、この位相補正器の出力を積分し前記
電圧制御発振器に出力する積分器とを備え、制御回路が
基準信号と分周器出力とが所定の位相差になる度に切換
スイッチを切換えるように構成したことを特徴とする。
制御回路により基準信号と分周器出力との位相差が所定
の値となると切換スイッチにより基準信号と分周器出力
とが入替えられて位相比較器に入力するので、位相比較
器の出力が所定の位相差以上とならず、残りの区間で位
相補正器による位相補正を行うことができる。
の値となると切換スイッチにより基準信号と分周器出力
とが入替えられて位相比較器に入力するので、位相比較
器の出力が所定の位相差以上とならず、残りの区間で位
相補正器による位相補正を行うことができる。
以下、図面を用いて本発明の詳細な説明する。
第１図は、本発明に係る位相同期ループ回路の一実施例
を示した図である。１は基準発振器、２はこの基準発振
器１の出力を一方の入力とする４接点の切換スイッチ、
３はこの切換スイッチ２の２つの出力の位相差を測定し
て位相差に対応するパルス幅を出力する位相比較器、４
はこの位相比較器３の出力に補正を加える位相補正器、
５はこの位相補正器４の出力を積分する積分器、６はこ
の積分器５の出力に対応する出力周波数を発生ずるＶＣ
Ｏ１７はＶ ＣＯ６の出力周波数を整数分周しその出力
を切換スイッチ２の他方の入力とする分周器、８は分周
器７の出力、基準発振器１の出力および外部タイミング
信号を入力して所定のタイミングで切換スイッチ２を切
換える入力回路切換制御回路である。
を示した図である。１は基準発振器、２はこの基準発振
器１の出力を一方の入力とする４接点の切換スイッチ、
３はこの切換スイッチ２の２つの出力の位相差を測定し
て位相差に対応するパルス幅を出力する位相比較器、４
はこの位相比較器３の出力に補正を加える位相補正器、
５はこの位相補正器４の出力を積分する積分器、６はこ
の積分器５の出力に対応する出力周波数を発生ずるＶＣ
Ｏ１７はＶ ＣＯ６の出力周波数を整数分周しその出力
を切換スイッチ２の他方の入力とする分周器、８は分周
器７の出力、基準発振器１の出力および外部タイミング
信号を入力して所定のタイミングで切換スイッチ２を切
換える入力回路切換制御回路である。
上記構成の装置の動作を次に説明する。第１図において
入力切換制御回路８により、切換スイッチ２の接点２１
．２４は閉、接点２２．２３は開となっている。この状
態で、基準発振器Ｉから出力される周波数ｆｒｅｆの基
準信号Ｓｒは切換スイッチ２の接点２１を通って位相比
較器３の一方の入力となる。また分周器７の出力は切換
スイッチ２の接点２４を通って位相比較器３の他方の入
力となる。ＶＣＯ６の出力周波数ｆ、が基準発振器ｌの
出力周波数ｆｒｅｆの分周比で決まる整数倍である時は
通常の位相同期ループ回路の場合と同様に、位相比較器
３および位相補正器４の出力が０となって位相ロックす
る。Ｖ ＣＯ６の出力周波数ｆｏが基準発振器１の出力
周波数ｆｒｅｉの整数倍でない場合は、位相比較器３の
位相差出力Ｓ、は時間によって変化する。すなわち第２
図（Ｂ）および第３図（Ａ）に示ずように、基準信号Ｓ
ｒの１周期’ｆ’ｒｅｆ （＝１／２πｆｒｅｆ）毎に
パルス幅で出力される位相差は１周期毎に増加する（第
２図および第３図（Ａ）のａ：第３図（Ａ）のｅは第７
図の従来の波形の場合を比較のなめに示したもの）が、
第２図（Ｃ）に示すように位相補正器４は各周期毎に信
号Ｓ１の積分値が相殺されるようにπ〜２πの区間で補
正量（第２図（０）の負の部分）を加算する。このため
位相補ｊＥ器４の出力信号Ｓ２の１周期’Ｉ’ Ｔ ｅ
ｆの間の積分値は常に０となるので、積分器５の出力
は変化せず、Ｖ Ｃ０６の出力周波数ｆｏも変化しない
。
入力切換制御回路８により、切換スイッチ２の接点２１
．２４は閉、接点２２．２３は開となっている。この状
態で、基準発振器Ｉから出力される周波数ｆｒｅｆの基
準信号Ｓｒは切換スイッチ２の接点２１を通って位相比
較器３の一方の入力となる。また分周器７の出力は切換
スイッチ２の接点２４を通って位相比較器３の他方の入
力となる。ＶＣＯ６の出力周波数ｆ、が基準発振器ｌの
出力周波数ｆｒｅｆの分周比で決まる整数倍である時は
通常の位相同期ループ回路の場合と同様に、位相比較器
３および位相補正器４の出力が０となって位相ロックす
る。Ｖ ＣＯ６の出力周波数ｆｏが基準発振器１の出力
周波数ｆｒｅｉの整数倍でない場合は、位相比較器３の
位相差出力Ｓ、は時間によって変化する。すなわち第２
図（Ｂ）および第３図（Ａ）に示ずように、基準信号Ｓ
ｒの１周期’ｆ’ｒｅｆ （＝１／２πｆｒｅｆ）毎に
パルス幅で出力される位相差は１周期毎に増加する（第
２図および第３図（Ａ）のａ：第３図（Ａ）のｅは第７
図の従来の波形の場合を比較のなめに示したもの）が、
第２図（Ｃ）に示すように位相補正器４は各周期毎に信
号Ｓ１の積分値が相殺されるようにπ〜２πの区間で補
正量（第２図（０）の負の部分）を加算する。このため
位相補ｊＥ器４の出力信号Ｓ２の１周期’Ｉ’ Ｔ ｅ
ｆの間の積分値は常に０となるので、積分器５の出力
は変化せず、Ｖ Ｃ０６の出力周波数ｆｏも変化しない
。
基準信号Ｓｒと分周器７の出力Ｓｆの位相差かπに達す
ると（第２図および第３図（Ａ＞のｂ）、これを検出し
た入力切換制御回路８により切換スイッチ２が動作して
切換スイッチ２の接点２１゜２４は開、接点２２．２３
は閉となり、基準信号Ｓｒと分周器７出力Ｓｉとが入替
えられて位相比較器３に入力する。その結果位相比較器
３は分周器７の出力Ｓｆに対する基準信号Ｓｒの位相差
を測定することになり、その位相差は１周期毎に減少す
ることになる（第２図および第３図のＣ）。
ると（第２図および第３図（Ａ＞のｂ）、これを検出し
た入力切換制御回路８により切換スイッチ２が動作して
切換スイッチ２の接点２１゜２４は開、接点２２．２３
は閉となり、基準信号Ｓｒと分周器７出力Ｓｉとが入替
えられて位相比較器３に入力する。その結果位相比較器
３は分周器７の出力Ｓｆに対する基準信号Ｓｒの位相差
を測定することになり、その位相差は１周期毎に減少す
ることになる（第２図および第３図のＣ）。
基準信号Ｓ、−と分周器７の出力Ｓｆの位相差が０にな
ると（第２図および第３図のｄ）、これを検出した入力
切換制御回路８により切換スイッチ２か動作して切換ス
イッチ２の接点２１．２４は閉、接点２２．２３は開と
なって初めの状態に戻る。
ると（第２図および第３図のｄ）、これを検出した入力
切換制御回路８により切換スイッチ２か動作して切換ス
イッチ２の接点２１．２４は閉、接点２２．２３は開と
なって初めの状態に戻る。
以上の動作を繰返し行うことにより、ＶＣＯ６の出力周
波数ｆ、が基準発振器１の出力周波数ｆｒｅｆの整数倍
でない場合にも位相ロックをかけることができる。基準
周波数ｆＴｅｆと分周器７の出力周波数ｆｉとの差は基
準信号Ｓｒと分周器７の出力ｓｆとの間の特定の位相差
信号列に対応し、これと特定の補正信号列とが対応する
から、補正信号列を変えて位相同期ループにより位相差
信号列を変えることにより、出力信号Ｓｏの周波数を連
続的に変化することができる。設定周波数に対応する位
相補正器４の補正信号列の演算はマイクロコンピュータ
等を用いて行う。
波数ｆ、が基準発振器１の出力周波数ｆｒｅｆの整数倍
でない場合にも位相ロックをかけることができる。基準
周波数ｆＴｅｆと分周器７の出力周波数ｆｉとの差は基
準信号Ｓｒと分周器７の出力ｓｆとの間の特定の位相差
信号列に対応し、これと特定の補正信号列とが対応する
から、補正信号列を変えて位相同期ループにより位相差
信号列を変えることにより、出力信号Ｓｏの周波数を連
続的に変化することができる。設定周波数に対応する位
相補正器４の補正信号列の演算はマイクロコンピュータ
等を用いて行う。
第４図は第１図の入力切換回路８の具体的な構成例を示
すブロック図、第５図はその動作を示すタイムチャート
である。タイミング回路８１は基県信号ｓｒと分周器７
の出力Ｓｆに基づいて制御信号Ｓ３ ＋ ８４ ＋ ８
５をスイッチ８２，８３．８４にそれぞれ出力する。演
算増幅器８５．抵抗Ｒ、、Ｒ２，キャパシタ８４は積分
器８６を構成しその出力が０．π検出回路８７に入力さ
れる。基準信号Ｓｒの立上がりで制御信仰Ｓ５によりキ
ャパシタＣ１かりセットされるとともに、制御信号Ｓ３
によりスイッチ８２がオンとなって積分器８６が積分を
開始する０次に分周器７出力Ｓｆの立上かりによりスイ
ッチ８２がオフ、スイッチ８３かオンとなって逆方向の
積分が開始する。基準信月Ｓｒの１周期ＴＴｅ、の終り
で０．π検出回路８７により積分器８６の出力を調べる
ことによって位相差を知ることができる。すなわち積分
器８６の出力がＴ’ｒｅｆの終りで０となれば位相差は
πであり、所定の電圧であれば位相差かＯであることか
検出される。これらの検出信号によって、前述のように
第１図の切換スイッチ２か制御される。
すブロック図、第５図はその動作を示すタイムチャート
である。タイミング回路８１は基県信号ｓｒと分周器７
の出力Ｓｆに基づいて制御信号Ｓ３ ＋ ８４ ＋ ８
５をスイッチ８２，８３．８４にそれぞれ出力する。演
算増幅器８５．抵抗Ｒ、、Ｒ２，キャパシタ８４は積分
器８６を構成しその出力が０．π検出回路８７に入力さ
れる。基準信号Ｓｒの立上がりで制御信仰Ｓ５によりキ
ャパシタＣ１かりセットされるとともに、制御信号Ｓ３
によりスイッチ８２がオンとなって積分器８６が積分を
開始する０次に分周器７出力Ｓｆの立上かりによりスイ
ッチ８２がオフ、スイッチ８３かオンとなって逆方向の
積分が開始する。基準信月Ｓｒの１周期ＴＴｅ、の終り
で０．π検出回路８７により積分器８６の出力を調べる
ことによって位相差を知ることができる。すなわち積分
器８６の出力がＴ’ｒｅｆの終りで０となれば位相差は
πであり、所定の電圧であれば位相差かＯであることか
検出される。これらの検出信号によって、前述のように
第１図の切換スイッチ２か制御される。
このような構成の位相同期ループ回路によれば、基準周
波数を下げることなく高分解能化ができ、高分解能と短
いロック時間とが両立できる。
波数を下げることなく高分解能化ができ、高分解能と短
いロック時間とが両立できる。
また位相比較器を０〜πの区間で使用しているなめ、基
準信号周期の残りの部分を用いて位相補止をかけること
かでき、位相袖ｊＥ演算に十分時間をとることができる
。したがって高速度の位相補正演算手段が要求されない
。
準信号周期の残りの部分を用いて位相補止をかけること
かでき、位相袖ｊＥ演算に十分時間をとることができる
。したがって高速度の位相補正演算手段が要求されない
。
なお上記の実施例では位相差πのときに切換スイッチ２
を逆転しているか、これに限らす、任意の位相差の時に
逆転することができる。
を逆転しているか、これに限らす、任意の位相差の時に
逆転することができる。
また入力切換回路８の構成は第４図のものに限、らす、
０．πの位相差を検出できる任意の回路を用いることか
できる。
０．πの位相差を検出できる任意の回路を用いることか
できる。
また位相比較器３としてパルス幅出力のものの代りに電
圧出力のものを用いることらできる。
圧出力のものを用いることらできる。
ハ、［本グた明の効果Ｊ
以ト述べたように、本発明によれば、高速の位相比較器
や補正′／Ａ算回路を必要とせずに高分解能・高速応答
の位相同期ループ回路を簡単な構成で実現することかで
きる。
や補正′／Ａ算回路を必要とせずに高分解能・高速応答
の位相同期ループ回路を簡単な構成で実現することかで
きる。
第１図は本発明に係る位相同期ループ回路の一実施例を
示す構成ブロック図、第２図および第３図は第１図装置
の動作を示すタイムチャート、第４図は第１図装置の入
力切換回路８の構成例を示すブロック図、第５図は第４
し１回路の動作例を示すタイムチャート、第６図は従来
の位相同期ルーフ“回路の構成を示す構成プロ・ツタ図
、第７図は従来の他の位相同期ループ回路の動作を示す
タイムチャートである。
示す構成ブロック図、第２図および第３図は第１図装置
の動作を示すタイムチャート、第４図は第１図装置の入
力切換回路８の構成例を示すブロック図、第５図は第４
し１回路の動作例を示すタイムチャート、第６図は従来
の位相同期ルーフ“回路の構成を示す構成プロ・ツタ図
、第７図は従来の他の位相同期ループ回路の動作を示す
タイムチャートである。
Claims (1)
- 電圧制御発振器の出力を分周する分周器と、この分周器
の出力と基準信号とを切換える切換スイッチと、この切
換スイッチを制御する制御回路と、前記切換スイッチの
２つの出力の位相差を検出する位相比較器と、前記基準
信号の１周期ごとに前記位相比較器出力にその積分値を
相殺する補正出力を加える位相補正器と、この位相補正
器の出力を積分し前記電圧制御発振器に出力する積分器
とを備え、制御回路は基準信号と分周器出力とが所定の
位相差になる度に切換スイッチを切換えるように構成し
たことを特徴とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170267A JPH0220121A (ja) | 1988-07-08 | 1988-07-08 | 位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170267A JPH0220121A (ja) | 1988-07-08 | 1988-07-08 | 位相同期ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220121A true JPH0220121A (ja) | 1990-01-23 |
Family
ID=15901770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63170267A Pending JPH0220121A (ja) | 1988-07-08 | 1988-07-08 | 位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220121A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476822A (en) * | 1993-05-07 | 1995-12-19 | Ngk Spark Plug Co., Ltd. | Ceramic composition for thermistor, thermistor element, and process for producing same |
| US5568116A (en) * | 1993-05-24 | 1996-10-22 | Ngk Spark Plug Co., Ltd. | Ceramic composition for thermistor and thermistor element |
| US6870403B2 (en) | 2001-10-30 | 2005-03-22 | Denso Corporation | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
-
1988
- 1988-07-08 JP JP63170267A patent/JPH0220121A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476822A (en) * | 1993-05-07 | 1995-12-19 | Ngk Spark Plug Co., Ltd. | Ceramic composition for thermistor, thermistor element, and process for producing same |
| US5568116A (en) * | 1993-05-24 | 1996-10-22 | Ngk Spark Plug Co., Ltd. | Ceramic composition for thermistor and thermistor element |
| US6870403B2 (en) | 2001-10-30 | 2005-03-22 | Denso Corporation | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
| US7183811B2 (en) | 2001-10-30 | 2007-02-27 | Denso Corporation | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532861B2 (ja) | Ｐｌｌ回路 | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPH04507333A (ja) | 位相検波器 | |
| JPH0519329B2 (ja) | ||
| JPH0220121A (ja) | 位相同期ループ回路 | |
| KR100215766B1 (ko) | 위상제어회로 | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| KR100402220B1 (ko) | 위상비교회로및위상동기회로 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPH098656A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH04271615A (ja) | Ｐｌｌ回路 | |
| JPS6321365B2 (ja) | ||
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JPH0371721A (ja) | 位相同期回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| KR940017228A (ko) | 주파수 제어회로 | |
| JPH09289446A (ja) | Ｐｌｌ回路 | |
| JPH06152403A (ja) | 位相同期ループ回路 |