JP2870222B2 - サブキャリア再生器 - Google Patents
サブキャリア再生器Info
- Publication number
- JP2870222B2 JP2870222B2 JP3137349A JP13734991A JP2870222B2 JP 2870222 B2 JP2870222 B2 JP 2870222B2 JP 3137349 A JP3137349 A JP 3137349A JP 13734991 A JP13734991 A JP 13734991A JP 2870222 B2 JP2870222 B2 JP 2870222B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- output
- subcarrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＴＶ信号のカラーバース
トからサブキャリアを再生するサブキャリア再生器に関
する。
トからサブキャリアを再生するサブキャリア再生器に関
する。
【０００２】
【従来の技術】従来のサブキャリア再生器は、位相比較
回路とループフィルタと電圧制御発振回路とでＰＬＬ
（フェーズロックドループ）を構成し、電圧制御発振回
路が出力する再生サブキャリアと、入力しているカラー
バーストとの位相が同期するように制御している。とこ
ろで、位相比較回路は、再生サブキャリアとカラーバー
ストとを乗算処理して位相差を検出するが、位相差と誤
差出力との関係はＣＯＳ波状に変化し、再生サブキャリ
アとカラーバーストとの位相差が９０°のとき誤差出力
は０となり、この点で位相結合が行われる。
回路とループフィルタと電圧制御発振回路とでＰＬＬ
（フェーズロックドループ）を構成し、電圧制御発振回
路が出力する再生サブキャリアと、入力しているカラー
バーストとの位相が同期するように制御している。とこ
ろで、位相比較回路は、再生サブキャリアとカラーバー
ストとを乗算処理して位相差を検出するが、位相差と誤
差出力との関係はＣＯＳ波状に変化し、再生サブキャリ
アとカラーバーストとの位相差が９０°のとき誤差出力
は０となり、この点で位相結合が行われる。
【０００３】
【発明が解決しようとする課題】上述した従来のサブキ
ャリア再生器では、映像信号が他の番組の映像信号に切
替ったときに、例えば、入力カラーバーストの位相が１
８０°変化した場合は、誤差出力が０の状態から再び０
となるまで制御が行われるので、応答に時間がかかる。
このため、映像信号の切替時に色ずれ等が発生するとい
う問題点がある。
ャリア再生器では、映像信号が他の番組の映像信号に切
替ったときに、例えば、入力カラーバーストの位相が１
８０°変化した場合は、誤差出力が０の状態から再び０
となるまで制御が行われるので、応答に時間がかかる。
このため、映像信号の切替時に色ずれ等が発生するとい
う問題点がある。
【０００４】本発明の目的は、入力カラーバーストの位
相が大幅に変化しても高速度で応答し、色ずれ等が発生
することのないサブキャリアを再生できるサブキャリア
再生器を提供することにある。
相が大幅に変化しても高速度で応答し、色ずれ等が発生
することのないサブキャリアを再生できるサブキャリア
再生器を提供することにある。
【０００５】
【課題を解決するための手段】本発明のサブキャリア再
生器は、映像信号のカラーバーストを基にサブキャリア
を再生するサブキャリア再生器において、制御信号に応
じてサブキャリア周波数の４倍の信号を発生する発振手
段と、この発振手段からの信号を１／４に周波数逓降す
る周波数逓降手段と、この周波数逓降手段の出力を受け
て９０度単位で位相が異なる４つの信号を生成する遅延
手段と、この遅延手段からの４つの信号の内１つを切替
信号に応じて選択する切替手段と、前記周波数逓降手段
の出力および前記カラーバーストの位相差を検知して前
記切替信号を生成する切替信号生成手段と、前記カラー
バーストと前記切替手段の出力との位相差に応じて前記
制御信号を生成する位相比較手段とを備え、前記切替信
号生成手段は、前記カラーバーストからサンプリングパ
ルスを発生するサンプリングパルス発生回路と、前記発
振手段の出力を基にしたサブキャリア周波数の４倍のク
ロックに応じて動作し前記周波数逓降手段の出力を受け
て９０度の位相差を有する２つの信号を生成する遅延回
路と、前記サンプリングパルスに応じて前記２つの信号
をそれぞれサンプリングするラッチ回路と、このラッチ
回路によってサンプリングされた前記２つの信号の状態
により前記周波数逓降手段の出力と前記カラーバースト
との位相差を検知して前記切替信号を生成する位相制御
回路とを有している。
生器は、映像信号のカラーバーストを基にサブキャリア
を再生するサブキャリア再生器において、制御信号に応
じてサブキャリア周波数の４倍の信号を発生する発振手
段と、この発振手段からの信号を１／４に周波数逓降す
る周波数逓降手段と、この周波数逓降手段の出力を受け
て９０度単位で位相が異なる４つの信号を生成する遅延
手段と、この遅延手段からの４つの信号の内１つを切替
信号に応じて選択する切替手段と、前記周波数逓降手段
の出力および前記カラーバーストの位相差を検知して前
記切替信号を生成する切替信号生成手段と、前記カラー
バーストと前記切替手段の出力との位相差に応じて前記
制御信号を生成する位相比較手段とを備え、前記切替信
号生成手段は、前記カラーバーストからサンプリングパ
ルスを発生するサンプリングパルス発生回路と、前記発
振手段の出力を基にしたサブキャリア周波数の４倍のク
ロックに応じて動作し前記周波数逓降手段の出力を受け
て９０度の位相差を有する２つの信号を生成する遅延回
路と、前記サンプリングパルスに応じて前記２つの信号
をそれぞれサンプリングするラッチ回路と、このラッチ
回路によってサンプリングされた前記２つの信号の状態
により前記周波数逓降手段の出力と前記カラーバースト
との位相差を検知して前記切替信号を生成する位相制御
回路とを有している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
であり、入力端子３１にはカラーバーストＢｉが、入力
端子３２にはバーストフラグＢＦがそれぞれ供給され
る。
であり、入力端子３１にはカラーバーストＢｉが、入力
端子３２にはバーストフラグＢＦがそれぞれ供給され
る。
【０００８】ステップ位相可変回路２と、位相比較回路
３と、ループフィルタ４と、電圧制御発振回路（ＶＣ
Ｏ）５と、カウンタ６とでＰＬＬを構成する。電圧制御
発振回路５は、カラーバーストＢｉと位相同期するよう
に制御されて、サブキャリアの４倍の周波数４ｆｓで発
振し、信号Ｓ１を出力する。カウンタ６は、電圧制御発
振回路５の出力信号を１／４にカウントダウンし、周波
数ｆｓのサブキャリアＳ０として出力する。また、カウ
ンタ６は、電圧制御発振回路５の出力信号（周波数４ｆ
ｓ）を基にして周波数４ｆｓのクロックも出力してい
る。ここで、カウンタ６が出力したサブキャリアＳ０
は、ステップ位相可変回路２を介して位相比較回路３へ
戻されると共に再生サブキャリアＳ２として出力端子３
３から送出される。
３と、ループフィルタ４と、電圧制御発振回路（ＶＣ
Ｏ）５と、カウンタ６とでＰＬＬを構成する。電圧制御
発振回路５は、カラーバーストＢｉと位相同期するよう
に制御されて、サブキャリアの４倍の周波数４ｆｓで発
振し、信号Ｓ１を出力する。カウンタ６は、電圧制御発
振回路５の出力信号を１／４にカウントダウンし、周波
数ｆｓのサブキャリアＳ０として出力する。また、カウ
ンタ６は、電圧制御発振回路５の出力信号（周波数４ｆ
ｓ）を基にして周波数４ｆｓのクロックも出力してい
る。ここで、カウンタ６が出力したサブキャリアＳ０
は、ステップ位相可変回路２を介して位相比較回路３へ
戻されると共に再生サブキャリアＳ２として出力端子３
３から送出される。
【０００９】さて、ステップ位相比較回路１は、カラー
バーストＢｉとサブキャリアＳ０との位相差を検出し、
中心となる位相に対して所定値以上の位相差がある場合
は、位相差が所定値以下になるようにステップ位相可変
回路２を制御する。いま例えば、ステップ位相可変回路
２が１ステップ当り９０°の位相調整が可能であり、ま
た位相差の所定値を９０°としたとき、１００°の位相
差を検出した場合は、１ステップ（−９０°）の位相調
整を行う。つまり、カラーバーストＢｉとの位相差が１
０°となった信号が位相比較回路３へ供給される。
バーストＢｉとサブキャリアＳ０との位相差を検出し、
中心となる位相に対して所定値以上の位相差がある場合
は、位相差が所定値以下になるようにステップ位相可変
回路２を制御する。いま例えば、ステップ位相可変回路
２が１ステップ当り９０°の位相調整が可能であり、ま
た位相差の所定値を９０°としたとき、１００°の位相
差を検出した場合は、１ステップ（−９０°）の位相調
整を行う。つまり、カラーバーストＢｉとの位相差が１
０°となった信号が位相比較回路３へ供給される。
【００１０】このようにして、位相比較回路３が検出す
る位相差を常に所定値以下とすることができるので、高
速応答が可能となる。
る位相差を常に所定値以下とすることができるので、高
速応答が可能となる。
【００１１】次に、ステップ位相比較回路１およびステ
ップ位相可変回路２について、図２を参照して更に説明
する。
ップ位相可変回路２について、図２を参照して更に説明
する。
【００１２】ステップ位相比較回路１は、カラーバース
トＢｉおよびバーストフラグＢＦからサンプリングパル
スＳｃを生成するサンプリングパルス発生回路１１と、
１クロック分（サブキャリアの４倍の周波数のクロッ
ク）の遅延時間差の信号Ｓａ，Ｓｂを出力する遅延回路
１２と、サンプリングパルスＳｃに応じて入力信号を保
持するラッチ回路１３，１５と、ラッチ回路１３によっ
てサンプリングされた信号ＳａおよびＳｂの状態、およ
び既に送出している切替信号の状態により、新たな切替
信号Ｓｄを生成する位相制御回路１４とを有している。
また、ステップ位相可変回路２は、４タップ出力の遅延
回路２１と、切替信号Ｓｄに応じて動作する４入力１出
力の切替回路２２とを有している。ここで、遅延回路２
１は、タップ当り９０°ずつ遅延した信号を生成し、切
替回路２２の入力端子に供給している。
トＢｉおよびバーストフラグＢＦからサンプリングパル
スＳｃを生成するサンプリングパルス発生回路１１と、
１クロック分（サブキャリアの４倍の周波数のクロッ
ク）の遅延時間差の信号Ｓａ，Ｓｂを出力する遅延回路
１２と、サンプリングパルスＳｃに応じて入力信号を保
持するラッチ回路１３，１５と、ラッチ回路１３によっ
てサンプリングされた信号ＳａおよびＳｂの状態、およ
び既に送出している切替信号の状態により、新たな切替
信号Ｓｄを生成する位相制御回路１４とを有している。
また、ステップ位相可変回路２は、４タップ出力の遅延
回路２１と、切替信号Ｓｄに応じて動作する４入力１出
力の切替回路２２とを有している。ここで、遅延回路２
１は、タップ当り９０°ずつ遅延した信号を生成し、切
替回路２２の入力端子に供給している。
【００１３】図３は、ラッチ回路１３によって信号Ｓ
ａ，Ｓｂがサンプリングされる場合の一例を示す波形図
である。いま、サンプリングパルスＳｃがＴ１の位置に
あるときは、位相が一致した場合とすれば、信号Ｓａ，
Ｓｂのレベル「０」，「０」がサンプリングされる。ま
たサンプリングパルスＳｃがＴ２の位置にあるときは、
位相が９０°ずれた場合であり、信号Ｓａ，Ｓｂのレベ
ル「０」，「１」がサンプリングされる。更に、サンプ
リングパルスＳｃがＴ３の位置にあるときは、位相が１
８０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル
「１」，「１」がサンプリングされる。位相制御回路１
４は、信号Ｓａ，Ｓｂのサンプリング結果を基に、位相
差が所定値以下にする切替信号Ｓｄを生成して切替回路
２２へ送出し、遅延回路２１の４タップ出力の内、該当
するものを選択させる。
ａ，Ｓｂがサンプリングされる場合の一例を示す波形図
である。いま、サンプリングパルスＳｃがＴ１の位置に
あるときは、位相が一致した場合とすれば、信号Ｓａ，
Ｓｂのレベル「０」，「０」がサンプリングされる。ま
たサンプリングパルスＳｃがＴ２の位置にあるときは、
位相が９０°ずれた場合であり、信号Ｓａ，Ｓｂのレベ
ル「０」，「１」がサンプリングされる。更に、サンプ
リングパルスＳｃがＴ３の位置にあるときは、位相が１
８０°ずれた場合であり、信号Ｓａ，Ｓｂのレベル
「１」，「１」がサンプリングされる。位相制御回路１
４は、信号Ｓａ，Ｓｂのサンプリング結果を基に、位相
差が所定値以下にする切替信号Ｓｄを生成して切替回路
２２へ送出し、遅延回路２１の４タップ出力の内、該当
するものを選択させる。
【００１４】
【００１５】
【発明の効果】以上説明したように本発明は、従来のＰ
ＬＬ回路に、ステップ位相比較回路およびステップ位相
可変回路を付加し、入力カラーバーストの位相が大幅に
変化した場合に、位相比較回路で検出される位相差が所
定値以下となるように再生サブキャリアの位相をステッ
プ的に粗調整することにより、高速応答が可能となるの
で、映像信号の切替時に色ずれ等が発生することのない
高精度の再生サブキャリアを得ることができる。
ＬＬ回路に、ステップ位相比較回路およびステップ位相
可変回路を付加し、入力カラーバーストの位相が大幅に
変化した場合に、位相比較回路で検出される位相差が所
定値以下となるように再生サブキャリアの位相をステッ
プ的に粗調整することにより、高速応答が可能となるの
で、映像信号の切替時に色ずれ等が発生することのない
高精度の再生サブキャリアを得ることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示したステップ位相比較回路１およびス
テップ位相可変回路２を示すブロック図である。
テップ位相可変回路２を示すブロック図である。
【図３】図２に示したラッチ回路１３における信号Ｓ
ａ，Ｓｂのサンプリングの一例を示す波形図である。
ａ，Ｓｂのサンプリングの一例を示す波形図である。
１ ステップ位相比較回路 ２ ステップ位相可変回路 ３ 位相比較回路 ５ 電圧制御発振回路（ＶＣＯ） ６ カウンタ １１ サンプリングパルス発生回路 １２，２１ 遅延回路 １３，１５ ラッチ回路 １４ 位相制御回路 ２２ 切替回路 Ｂｉ カラーバースト Ｓ０ サブキャリア Ｓ２ 再生サブキャリア Ｓｃ サンプリングパルス Ｓｄ 切替信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 9/45
Claims (1)
- 【請求項１】 映像信号のカラーバーストを基にサブキ
ャリアを再生するサブキャリア再生器において、制御信
号に応じてサブキャリア周波数の４倍の信号を発生する
発振手段と、この発振手段からの信号を１／４に周波数
逓降する周波数逓降手段と、この周波数逓降手段の出力
を受けて９０度単位で位相が異なる４つの信号を生成す
る遅延手段と、この遅延手段からの４つの信号の内１つ
を切替信号に応じて選択する切替手段と、前記周波数逓
降手段の出力および前記カラーバーストの位相差を検知
して前記切替信号を生成する切替信号生成手段と、前記
カラーバーストと前記切替手段の出力との位相差に応じ
て前記制御信号を生成する位相比較手段とを備え、前記
切替信号生成手段は、前記カラーバーストからサンプリ
ングパルスを発生するサンプリングパルス発生回路と、
前記発振手段の出力を基にしたサブキャリア周波数の４
倍のクロックに応じて動作し前記周波数逓降手段の出力
を受けて９０度の位相差を有する２つの信号を生成する
遅延回路と、前記サンプリングパルスに応じて前記２つ
の信号をそれぞれサンプリングするラッチ回路と、この
ラッチ回路によってサンプリングされた前記２つの信号
の状態により前記周波数逓降手段の出力と前記カラーバ
ーストとの位相差を検知して前記切替信号を生成する位
相制御回路とを有していることを特徴とするサブキャリ
ア再生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137349A JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137349A JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04361497A JPH04361497A (ja) | 1992-12-15 |
| JP2870222B2 true JP2870222B2 (ja) | 1999-03-17 |
Family
ID=15196573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3137349A Expired - Fee Related JP2870222B2 (ja) | 1991-06-10 | 1991-06-10 | サブキャリア再生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870222B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186840A (en) * | 1981-05-14 | 1982-11-17 | Nec Corp | Phase synchronizing oscillator |
| JPS6114579U (ja) * | 1984-06-27 | 1986-01-28 | 日立電子株式会社 | 位相調整回路 |
| JP3063095B2 (ja) * | 1989-08-25 | 2000-07-12 | 日本電気株式会社 | 位相同期装置 |
-
1991
- 1991-06-10 JP JP3137349A patent/JP2870222B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04361497A (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JPS6348471B2 (ja) | ||
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JPH10229504A (ja) | 同期処理回路 | |
| JPH07326965A (ja) | 位相ロックループ用の位相検出器 | |
| JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPH0379888B2 (ja) | ||
| JPS59202736A (ja) | 位相同期回路 | |
| JP2669060B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JP2839949B2 (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JPH09135240A (ja) | マルチレート信号受信回路用ディジタル位相同期回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPH0247653Y2 (ja) | ||
| JPH099285A (ja) | 自動位相調整回路 | |
| JPS5844875A (ja) | Ａｆｃ回路 | |
| JPH04284038A (ja) | クロック切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |