JPS61224710A - Ｍｏｓｆｅｔ演算増幅器 - Google Patents
Ｍｏｓｆｅｔ演算増幅器Info
- Publication number
- JPS61224710A JPS61224710A JP6607285A JP6607285A JPS61224710A JP S61224710 A JPS61224710 A JP S61224710A JP 6607285 A JP6607285 A JP 6607285A JP 6607285 A JP6607285 A JP 6607285A JP S61224710 A JPS61224710 A JP S61224710A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- amplifier circuit
- differential amplifier
- elements
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳＦＥＴを用いた演算増幅器におけるオフ
セット調整回路に関するものである。
セット調整回路に関するものである。
、 第３図は従来のＭＯＳＦＥＴを用いた演算増幅器の
差動増幅回路の一例である。Ｐチャンネルトランジスタ
１．２のソースはそれぞれＰチャンネルトランジスタ５
のドレインに接続され、該トランジスタ５のソースは正
電源ＶｏｏＫ接続されている。Ｎチャンネルトランジス
タ３と４のゲートは、該トランジスタ３°のドレインと
Ｐチャンネルトランジスタ１のドレイン忙接続されてい
る。Ｎチャンネルトランジスタ４のドレインはＰチャン
ネルトランジスタ２のドレインと接続されていて、Ｎチ
ャンネルトランジンク３と４のソースは抵抗素子６．７
を通して負電源■、、に接続されている。
差動増幅回路の一例である。Ｐチャンネルトランジスタ
１．２のソースはそれぞれＰチャンネルトランジスタ５
のドレインに接続され、該トランジスタ５のソースは正
電源ＶｏｏＫ接続されている。Ｎチャンネルトランジス
タ３と４のゲートは、該トランジスタ３°のドレインと
Ｐチャンネルトランジスタ１のドレイン忙接続されてい
る。Ｎチャンネルトランジスタ４のドレインはＰチャン
ネルトランジスタ２のドレインと接続されていて、Ｎチ
ャンネルトランジンク３と４のソースは抵抗素子６．７
を通して負電源■、、に接続されている。
Ｐチャンネルトランジスタ５のゲートには、一定のバイ
アス電圧が印加される。端子１０は差動回路出力、端子
１１．１２は差動入力である。差動増幅回路が上記の様
に構成されてＩＣ化された演算増幅器を、あるシステム
において使用する場合においては上記差動増幅回路の出
力に生じるオフセット電圧を除去しなければならない。
アス電圧が印加される。端子１０は差動回路出力、端子
１１．１２は差動入力である。差動増幅回路が上記の様
に構成されてＩＣ化された演算増幅器を、あるシステム
において使用する場合においては上記差動増幅回路の出
力に生じるオフセット電圧を除去しなければならない。
一般的には上記演算増幅ＩＣの外部より、第３図の端子
８．９に、第２図に示す様なポテンションメータ又はマ
イクロメータ等の可変抵抗器を接続し、該可変抵抗器の
中点端子１４を負電源に接続して回路の不平衡を取りな
おすことによりオフセット電圧を除去している。
８．９に、第２図に示す様なポテンションメータ又はマ
イクロメータ等の可変抵抗器を接続し、該可変抵抗器の
中点端子１４を負電源に接続して回路の不平衡を取りな
おすことによりオフセット電圧を除去している。
ところで上述の様な方法でオフセット電圧を除去しよう
とすると、演算増幅器ＩＣの外部にオフセット調整用の
可変抵抗器を取り付けなければならない。従って小型化
が必要なシステム、において、上述の様な演算増幅器Ｉ
Ｃを用いるとオフセット調整用の可変抵抗器が必要なた
め、システムを小型化しモノリシックにできないという
欠点があった。
とすると、演算増幅器ＩＣの外部にオフセット調整用の
可変抵抗器を取り付けなければならない。従って小型化
が必要なシステム、において、上述の様な演算増幅器Ｉ
Ｃを用いるとオフセット調整用の可変抵抗器が必要なた
め、システムを小型化しモノリシックにできないという
欠点があった。
Ｃ問題点を解決するための手段〕
本発明は前記欠点を除去するためたなされたもので、演
算増幅器の差動増幅回路において負荷トランジスタを構
成している２つのＮチャンネルトランジスタの間に複数
個の拡散もしくはポリシリコン抵抗素子を直列に接続し
、該抵抗素子間の各接続点と負電源の間に、選択スイッ
チを接続しこのスイッチを選択すること釦よりオフセッ
ト調整を行うものである。
算増幅器の差動増幅回路において負荷トランジスタを構
成している２つのＮチャンネルトランジスタの間に複数
個の拡散もしくはポリシリコン抵抗素子を直列に接続し
、該抵抗素子間の各接続点と負電源の間に、選択スイッ
チを接続しこのスイッチを選択すること釦よりオフセッ
ト調整を行うものである。
以下本発明の実施例を図面に基づいて詳述する。
第１図は演算増幅器の差動増幅回路である。Ｐチャンネ
ルトランジスタ１．２のソースはそれぞれＰチャンネル
ト、ランジスタ５のドレインに接続され、該トランジス
タ５のソースは正電源■Ｄｏに接続されている。Ｎチャ
ンネルトランジスタ３と４のケートは該トランジスタ３
のドレインとＰチャンネルトランジスタ１のドレインに
接続されている。Ｎチャンネルトランジスタ４のドレイ
ンはＰチャンネルトランジスタ２のドレインと接続され
ていて、Ｎチャンネルトランジスタ３と４のソース間忙
は抵抗素子γが、複数個直列に接続されており、該抵抗
素子γの各接続点は選択スイッチＳＷによって負電源に
接続されている。Ｐチャンネルトランジスタ５のゲート
には、一定のバイアス電圧が印加される。端子１０は差
動増幅回路出力、端子１１．１２は差動入力である。
ルトランジスタ１．２のソースはそれぞれＰチャンネル
ト、ランジスタ５のドレインに接続され、該トランジス
タ５のソースは正電源■Ｄｏに接続されている。Ｎチャ
ンネルトランジスタ３と４のケートは該トランジスタ３
のドレインとＰチャンネルトランジスタ１のドレインに
接続されている。Ｎチャンネルトランジスタ４のドレイ
ンはＰチャンネルトランジスタ２のドレインと接続され
ていて、Ｎチャンネルトランジスタ３と４のソース間忙
は抵抗素子γが、複数個直列に接続されており、該抵抗
素子γの各接続点は選択スイッチＳＷによって負電源に
接続されている。Ｐチャンネルトランジスタ５のゲート
には、一定のバイアス電圧が印加される。端子１０は差
動増幅回路出力、端子１１．１２は差動入力である。
上記の様処構成された差動増幅回路図おいて、ｒ、から
ｆｎの間の適当な選択スイッチＳＷをＯＮして拡散抵抗
を組合せることにより、該差動増幅回路のオフセット電
圧を調整することが可能となる。なおオフセット調整は
上記抵抗素子γの抵抗値が小さくかつ抵抗素子γの数が
大きいほど精密に調整できる。
ｆｎの間の適当な選択スイッチＳＷをＯＮして拡散抵抗
を組合せることにより、該差動増幅回路のオフセット電
圧を調整することが可能となる。なおオフセット調整は
上記抵抗素子γの抵抗値が小さくかつ抵抗素子γの数が
大きいほど精密に調整できる。
本発明を実施する際に用いる上述のオフセット調整用の
抵抗素子ｒは、多結晶ポリシリコン抵抗、拡散抵抗、Ｍ
ＯＳ）ランジスタ抵抗等で実現可能であり、選択スイッ
チＳＷは、電気的もしくは機械的スイッチでも実施可能
である。
抵抗素子ｒは、多結晶ポリシリコン抵抗、拡散抵抗、Ｍ
ＯＳ）ランジスタ抵抗等で実現可能であり、選択スイッ
チＳＷは、電気的もしくは機械的スイッチでも実施可能
である。
以上の説明で明らかなように、本発明を用いることによ
り、差動増幅回路のオフセット電圧を精密に調整できか
つ該差動増幅回路から成る演算増幅器ＩＣを用いるシス
テムを小型化忙することができる。
り、差動増幅回路のオフセット電圧を精密に調整できか
つ該差動増幅回路から成る演算増幅器ＩＣを用いるシス
テムを小型化忙することができる。
第１図は本発明による演算増幅器の差動増幅回路図、第
２図はオフセット調整用可変抵抗器の説明図、第３図は
従来の演算増幅器の差動増幅回路図である。 １．２．５・・・・・・Ｐチャンネルトランジスタ、３
．４・・・・・・Ｎチャンネルトランジスタ、６．７・
・・・・・抵抗素子。
２図はオフセット調整用可変抵抗器の説明図、第３図は
従来の演算増幅器の差動増幅回路図である。 １．２．５・・・・・・Ｐチャンネルトランジスタ、３
．４・・・・・・Ｎチャンネルトランジスタ、６．７・
・・・・・抵抗素子。
Claims (1)
- ＭＯＳＦＥＴによって構成される演算増幅器の差動増
幅回路において、該差動増幅回路の負荷トランジスタを
構成している２つのトランジスタのソース電極間に、複
数個の拡散抵抗素子もしくはポリシリコン抵抗素子を直
列に接続し、該抵抗素子間の各接続点と電源の間に選択
スイッチを接続し、該スイッチを選択することによりオ
フセット調整を行なうことを特徴とするＭＯＳＦＥＴ演
算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6607285A JPS61224710A (ja) | 1985-03-29 | 1985-03-29 | Ｍｏｓｆｅｔ演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6607285A JPS61224710A (ja) | 1985-03-29 | 1985-03-29 | Ｍｏｓｆｅｔ演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224710A true JPS61224710A (ja) | 1986-10-06 |
Family
ID=13305269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6607285A Pending JPS61224710A (ja) | 1985-03-29 | 1985-03-29 | Ｍｏｓｆｅｔ演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092655A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社豊田中央研究所 | コンパレータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967705A (ja) * | 1982-10-07 | 1984-04-17 | Seiko Instr & Electronics Ltd | Ｍｏｓｆｅｔ演算増幅器 |
-
1985
- 1985-03-29 JP JP6607285A patent/JPS61224710A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967705A (ja) * | 1982-10-07 | 1984-04-17 | Seiko Instr & Electronics Ltd | Ｍｏｓｆｅｔ演算増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092655A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社豊田中央研究所 | コンパレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH079442B2 (ja) | 電流検出回路 | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| JPH02117208A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| KR870002650A (ko) | 자체에 공급된 전원 전압의 조정수단을 가지는 반도체 장치 | |
| US4940907A (en) | Precision CMOS comparator with hysteresis | |
| KR0141157B1 (ko) | 기준전압발생회로 | |
| EP0774834A1 (en) | Variable gain amplification circuitry | |
| US5808501A (en) | Voltage level shifter and method | |
| JPS61224710A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JPS5967704A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| US6480058B2 (en) | Differential pair with controlled degeneration | |
| JPH08285682A (ja) | 基準電圧発生回路 | |
| EP0337747B1 (en) | Circuit for producing a constant voltage | |
| US20090027123A1 (en) | Controlled transconductance differential stage | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| EP0609009A2 (en) | Dual gate JFET circuit to control threshold voltage | |
| JPH07221568A (ja) | 増幅回路装置 | |
| JPH0648782B2 (ja) | 定電流源 | |
| JPS6221404B2 (ja) | ||
| JP2771574B2 (ja) | 半導体装置 | |
| SU1659922A1 (ru) | Устройство дл управлени сопротивлением регулируемого резистивного элемента | |
| SU1239838A1 (ru) | Усилитель с регулируемым коэффициентом усилени | |
| JPS5915214B2 (ja) | 多重レベル出力装置 | |
| SU1030955A1 (ru) | Электрически управл емое сопротивление | |
| JPH03112397A (ja) | 半導体装置 |