JPH02234508A - 集積トランジスタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、第１端子及び第２端子間で可変抵抗を形成す
るように構成されたＭＯＳ技術の集積トランジスタ回路
であって、この集積トランジスタ回路が、 一第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 一第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 一前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路に関するものである。

（従来の技術） このような回路は、Ｐ．Ｅ．アレン（ＡＩｌｅｎ）及び
Ｄ．Ｒ．ホルベング（Ｈｏｌｂｅｒｇ）氏著の本“ＣＭ
ＯＳ　　アナログ・サーキュイット・デザイン（Ａｎａ
ｌｏｇ　ＣｉｒｃｕｉｔＤｅｓｉｇｎ）”、第２１７頁
、第５．２−５図に開示されている。集積化ＭＯＳ回路
では、受動多結晶珪素或いは拡散受動抵抗の代わりに能
動ＭＯＳトランジスタを抵抗体として用いるのが一般的
なことである。一殻に、能動抵抗体はこれと等価の受動
抵抗体よりも小さな表面積を有するばかりではなく、調
整可能でもある。これらの能動抵抗体では、ＭＯＳ｝ラ
ンジスタの主電極（ソース、ドレイン）間の主電流通路
のチャネルが抵抗体として機能する。このチャネルの抵
抗はＭＯＳ｝ランジスタの制御電極（ゲート）及び第１
主電極（ソース）間の電圧が可変であることにより制御
される。しかし、主電流通路のチャネル抵抗は選択した
ゲートーソース電圧に依存するばかりではなく、ドレイ
ンーソース電圧の値及び極性にも依存する。主電流通路
のチャネル抵抗はドレインーソース電圧の特定範囲に亘
ってほぼ一定である為、このチャネル抵抗を電圧依存リ
ニア抵抗と称することができる。しかし、ドレインーソ
ース電圧が増大すると、主電流源におけるドレインーソ
ース電流とこの主電流源にまたがるドレインーソース電
圧との間の、ＭＯＳ｝ランジスタに固有の非直線関係が
著しいものとなる。従ってＭＯＳ｝ランジスタのチャネ
ル抵抗が可成り一定となるドレインーソース電圧範囲が
可成り制限される。他の制限は集積ＭＯＳトランジスタ
の“ボディ効果”すなわち“バルク効果″゜やしばしば
“バックゲート効果”とも称されるものによって課せら
れる。この効果は、集積回路の基板と集積化されたＭＯ
Ｓトランジスタの主電流通路の第１主電極（ソース）と
の間の電圧差が一定でない場合に著しいものとなる．こ
のことは、ＭＯＳトランジスタが基板に対して浮遊して
いる抵抗体として構成されている場合に特にそうである
。この場合基板は追加の制御電板（バックゲート）とし
て作用し、これが主電流通路のチャネル抵抗に悪影響を
及ぼす。ボディ効果もチャネル抵抗に非線形的な影響を
及ぼす。

前述した従来のトランジスタ回路は、能動抵抗体として
構成した浮遊ＭＯＳトランジスタの主電流通路をリニア
抵抗体として用いることのできる電圧範囲を拡張する解
決策を与えている。能動可制御抵抗体を形成するために
、第１トランジスタ及び第２トランジスタの主電流通路
が第１及び第２＠子間に並列に配置されている。第１及
び第２トランジスタの制御電極にお゛けるバイアス電圧
は、第３トランジスタの主電流通路に結合された第１可
制御電流源と第４トランジスタの主電流通路に結合され
た第２可制御電流源とによってそれぞれ供給−される。

この従来の構造では、集積化トランジスタに固有の非線
形動作により生ぜしめられる、チャネル抵抗への非線形
影響を第１及び第２トランジスタの主電極を交差結合す
ることにより補償している。これにより非線形影響が互
いに相殺され、従ってこれにより形成される抵抗が線形
であるドレインーソース電圧の範囲が可成り拡張する。

前述した本には、交差結合により第１トランジス夕にお
けるボディ効果が第２トランジスタにおけるボディ効果
により相殺されると述べられているも、このことは全く
或いは完全には真実ではない．（発明が解決しようとす
る課題） 上述した従来の回路では、第１及び第２トランジスタの
主電流通路の両端間の瞬時電圧が依然としてこれらトラ
ンジスタのバックゲートーソース電圧に影響を及ぼす。

本発明の目的は、第１及び第２トランジスタにおけるボ
ディ効果を最小とした集積化能動可変ＭＯＳ抵抗体を提
供せんとするにある。

（課題を解決するための手段） 本発明は、第１端子及び第２端子間で可変抵抗を形成す
るように構成されたＭＯＳ技術の集積トランジスタ回路
であって、この集積トランジスタ回路が、 一第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 一第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 一前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路において、 前記の第３トランジスタの制御電極がこの第３トランジ
スタの第２主電極と前記の第１トランジスタの制御電極
とに結合され、 前記の第４トランジスタの制御電極がこの第４トランジ
スタの第２主電極と前記の第２トランジスタの制御電極
とに結合され、 前記の第１トランジスタの第１主電極は前記の第３トラ
ンジスタの第１主電極に結合され、前記の第２トランジ
スタの第１主電極は前記の第４トランジスタの第１主電
極に結合されていることを特徴とする。

第１及び第２可制御電流源からの電流は第３及び第４ト
ランジスタの主電流通路をそれぞれ流れる。これらトラ
ンジスタはこれらの制御電極をこれらの第２主電極に接
続することにより抵抗体として構成される．第３及び第
４トランジスタの主電流通路の両端間の電圧降下は第１
及び第２トランジスタの制ｊＢ’ｆｌ極及び第１主電圧
間のバイアス電圧をそれぞれ提供する。第１主電極は基
板に対し浮遊している為、第１及び第２トランジスタの
ボディ効果は第３及び第４トランジスタの等しいボディ
効果によりそれぞれ補償される．この場合、第３及び第
４トランジスタのバックゲートは第１及び第２トランジ
スタのバックゲートと同様に集積回路の基板に直接接続
することができる．（実施例） 第１図は基板に対して浮遊している可変抵抗を実現しう
る集積化トランジスタ回路を示す回路図である。本例で
はエンハンスメント型ＮＭＯＳトランジスタを用いてい
るも、後に説明する電源電圧及びバイアス電流源を適切
に変更することにより所望に応じＰＭＯＳ技術でのディ
プリーション型のトランジスタを用いることもできる。

トランジスタは第１及び第２主電極と制御電極とを有し
、これら電極はそれぞれＭＯＳトランジスタのソー−ス
、ドレイン及びゲートに相当する．これら電極を、関連
のトランジスタの番号を付した文字Ｓ，Ｄ及びＧでそれ
ぞれ表している。第１トランジスタＴｌ及び第２トラン
ジスタＴ２の主電流通路は第１端子ｌと第２端子２との
間に配置され、第１端子ｌがトランジスタ↑ｌのソース
Ｓ１及び第２トランジスタＴ２のドレインＤ２に接続さ
れ、第２端子２がトランジスタＴＩのドレインＤ１及び
トランジスタＴ２のソースＳ２に接続されている．従っ
て、トランジスタＴＩ及びＴ２の主電流通路は互いに逆
並列に配置されている。トランジスタＴＩ及びＴ２の主
電流通路の並列回路は、端子１及び２間に配置され第１
及び第２トランジスタのゲートーソース電圧によって決
定される抵抗値を有する可変抵抗を構成する。

第１トランジスタＴ１に対するゲートーソース電圧は、
主としてトランジスタＴｌにほぼ等しい第３トランジス
タＴ３と可制御電流源３及び４とを有するバイアス回路
によって与えられる．トランジスタＴ３のドレインＤ３
及びゲートＧ３は相互接続され且つトランジスタＴ１の
ゲー｝Ｇｌに接続され、トランジスタ↑３のソースＳ３
はトランジスタＴｌのソースＳ１に接続されている．ト
ランジスタＴ３の主電流通路は可制御電流源３を経て第
１電源端子７に結合され且つ可制御電流源４を経て第２
電源端子８に結合されている．ＮＭＯＳトランジスタを
用いた本例では、端子７における電源電圧を接地されて
いると考えられる端子８における電源電圧に対し正にす
る必要がある。同様に、トランジスタＴ２のゲートーソ
ース電圧はトランジスタＴ２にほぼ等しいトランジスタ
Ｔ４と、２つの可制御電流源５及び６とにより発生せし
められ、トランジスタＴ２及びＴ４や電流源５及び６の
対応素子がトランジスタＴＩ及びＴ３や電流源３及び４
の素子と同様に配置されている。

電流源３，４．５及び６は適切な手段（図示せず）によ
り制御でき、これらの電流はすべて同じ値Ｉ，を有する
．電流揮３からの電流■，はトランジスタＴ３の主電流
通路を経て電流源４に流れ、電流源５からの電流１ｃは
トランジスタＴ４の主電流通路を経て電流源６に流れる
。

回路の動作を説明するために、第２ａ図に、可制御電流
源３及び４の５つの異なる値Ｉ，に対するトランジスタ
ＴｌＯ主電流通路を通る電流［ＤＩＳ１をトランジスタ
Ｔ１の主電流通路の両端間の電圧ＶＯＳに対しプロット
したグラフ線図を示す。これらの電流及び電圧に対して
与えた値は単に説明の目的で用いたものであり、種々の
処理パラメータに応じて異ならせることができる。電圧
ｖＤＳを電流ＩＤＩＳＩの値で割ることにより、トラン
ジスタＴＩの抵抗値ＲＯＩＳＩが得られる。この結果を
第２ｂ図に示してあり、この第２ｂ図では、異なるよう
に選択した５つのバイアス電流■。に対するトランジス
タＴｌの抵抗値ＲＤＩＳＩをトランジスタＴＩの電圧Ｖ
ＤＳに対しプロットしてある．抵抗値ＲＤＩＳＩが瞬時
電圧ｖＤＳに依存していかに変化するかはこの第２ｂ図
から明瞭に分かる。第１図に既に示してあるように、ト
ランジスタＴ１に対し、全く同じく制御されるトランジ
スタＴ２を並列に、しかしドレイン及びソースを互いに
交差的に交換して接続することにより、抵抗値ＲＤＩＳ
Ｉの非線形動作を補償することができる．その結果を第
２ｃ図に示す．この第２Ｃ図では、トランジスタＴｌ及
びＴ２の並列接続された主電流通路の全抵抗値を５つの
選択したバイアス電流■，に対し主電流通路の両端間の
電圧ＶＤＳの関数として示してある．抵抗ＲＤＳがほぼ
一定に保たれている電圧ＶＤＳの範囲は第２ｂ図におけ
る抵抗ＲＤＩＳＩに比べて可成り広くなっている。

本発明によるトランジスタ回路は集積化ＭＯＳトランジ
スタ回路中の浮遊可変抵抗として用いることができる．
このような回路の一例は可変時定数を有するフィルタ回
路である．大きな値の可変抵抗は第３図に示すように複
数の抵抗を直列に配１することにより得ることができる
。この第３図は第１図に示す可変抵抗回路を２つ直列に
配置した例を示す．しかし、この場合可制御電流源５及
び６とトランジスタＴ４とは第１可変抵抗Ｒ１のトラン
ジスタＴ２のゲートーソース電圧のみならず、第２可変
抵抗Ｒ２のトランジスタＴｉｌのゲートーソース電圧を
も与えるものである。第２可変抵抗Ｒ２は更にトランジ
スタＴＩ２及びＴ１４と可制御電流源１５及び１６とを
有し、これらは第１可変抵抗Ｒ１のトランジスタＴ２及
び↑４と電流源５及び６とそれぞれ対応し同様に配置さ
れている。

【図面の簡単な説明】

第１及び３図は、本発明による可変ＭＯＳ抵抗の実施例
を示す回路図、 第２ａ，　２ｂ及び２Ｃ図は、第１図に示す実施例の特
性を説明するための特性曲線図である。 ■・・・第１端子 ２・・・第２端子 ３〜６・・・可制御電流源 ７．８・・・電源端子

Claims (1)

1. 【特許請求の範囲】 １、第１端子及び第２端子間で可変抵抗を形成するよう
   に構成されたＭＯＳ技術の集積トランジスタ回路であっ
   て、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
   タの各々が制御電極と第１及び 第２主電極間の主電流通路とを有し、第１ トランジスタの第１及び第２主電極が前記 の第１及び第２端子にそれぞれ結合され、 第２トランジスタの第１及び第２主電極が 前記の第２及び第１端子にそれぞれ結合さ れ、 −第３及び第４トランジスタを具え、これらトランジス
   タの各々が制御電極と、第１及 び第２主電極間の主電流通路とを有し、 −前記の第３及び第４トランジスタの主電流通路に、そ
   れぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路において、 前記の第３トランジスタの制御電極がこの 第３トランジスタの第２主電極と前記の第１トランジス
   タの制御電極とに結合され、 前記の第４トランジスタの制御電極がこの 第４トランジスタの第２主電極と前記の第２トランジス
   タの制御電極とに結合され、 前記の第１トランジスタの第１主電極は前 記の第３トランジスタの第１主電極に結合され、 前記の第２トランジスタの第１主電極は前 記の第４トランジスタの第１主電極に結合されているこ
   とを特徴とする集積トランジスタ回路。