JP2972814B2 - 集積トランジスタ回路 - Google Patents
集積トランジスタ回路Info
- Publication number
- JP2972814B2 JP2972814B2 JP2011965A JP1196590A JP2972814B2 JP 2972814 B2 JP2972814 B2 JP 2972814B2 JP 2011965 A JP2011965 A JP 2011965A JP 1196590 A JP1196590 A JP 1196590A JP 2972814 B2 JP2972814 B2 JP 2972814B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- main
- transistors
- source
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、第１端子及び第２端子間で可変抵抗を形成
するように構成されたMOS技術の集積トランジスタ回路
であって、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 −第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 −前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路に関するものである。
するように構成されたMOS技術の集積トランジスタ回路
であって、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 −第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 −前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路に関するものである。
（従来の技術） このような回路は、P.E.アレン（Allen）及びD.R.ホ
ルベング（Holberg）氏著の本“CMOS アナログ・サー
キュイット・デザイン（Analog Circuit Design）”、
第217頁、第5.2−５図に開示されている。集積化MOS回
路では、受動多結晶珪素或いは拡散受動抵抗の代わりに
能動MOSトランジスタを抵抗体として用いるのが一般的
なことである。一般に、能動抵抗体はこれと等価の受動
抵抗体よりも小さな表面積を有するばかりではなく、調
整可能でもある。これらの能動抵抗体では、MOSトラン
ジスタの主電極（ソース、ドレイン）間の主電流通路の
チャネルが抵抗体として機能する。このチャネルの抵抗
はMOSトランジスタの制御電極（ゲート）及び第１主電
極（ソース）間の電圧が可変であることにより制御され
る。しかし、主電流通路のチャネル抵抗は選択したゲー
ト−ソース電圧に依存するばかりではなく、ドレイン−
ソース電圧の値及び極性にも依存する。主電流通路のチ
ャネル抵抗はドレイン−ソース電圧の特定範囲に亘って
ほぼ一定である為、このチャネル抵抗を電圧依存リニア
抵抗と称することができる。しかし、ドレイン−ソース
電圧が増大すると、主電流源におけるドレイン−ソース
電流とこの主電流源にまたがるドレイン−ソース電圧と
の間の、MOTトランジスタに固有の非直線関係が著しい
ものとなる。従ってMOSトランジスタのチャネル抵抗が
可成り一定となるドレイン−ソース電圧範囲が可成り制
限される。他の制限は集積MOSトランジスタの“ボディ
効果”すなわち“バルク効果”やしばしば“バックゲー
ト効果”とも称されるものによって課せられる。この効
果は、集積回路の基板と集積化されたMOSトランジスタ
の主電流通路の第１主電極（ソース）との間の電圧差が
一定でない場合に著しいものとなる。このことは、MOS
トランジスタが基板に対して浮遊している抵抗体として
構成されている場合に特にそうである。この場合基板は
追加の制御電板（バックゲート）として作用し、これが
主電流通路のチャネル抵抗に悪影響を及ぼす。ボディ効
果をチャネル抵抗に非線形的な影響を及ぼす。
ルベング（Holberg）氏著の本“CMOS アナログ・サー
キュイット・デザイン（Analog Circuit Design）”、
第217頁、第5.2−５図に開示されている。集積化MOS回
路では、受動多結晶珪素或いは拡散受動抵抗の代わりに
能動MOSトランジスタを抵抗体として用いるのが一般的
なことである。一般に、能動抵抗体はこれと等価の受動
抵抗体よりも小さな表面積を有するばかりではなく、調
整可能でもある。これらの能動抵抗体では、MOSトラン
ジスタの主電極（ソース、ドレイン）間の主電流通路の
チャネルが抵抗体として機能する。このチャネルの抵抗
はMOSトランジスタの制御電極（ゲート）及び第１主電
極（ソース）間の電圧が可変であることにより制御され
る。しかし、主電流通路のチャネル抵抗は選択したゲー
ト−ソース電圧に依存するばかりではなく、ドレイン−
ソース電圧の値及び極性にも依存する。主電流通路のチ
ャネル抵抗はドレイン−ソース電圧の特定範囲に亘って
ほぼ一定である為、このチャネル抵抗を電圧依存リニア
抵抗と称することができる。しかし、ドレイン−ソース
電圧が増大すると、主電流源におけるドレイン−ソース
電流とこの主電流源にまたがるドレイン−ソース電圧と
の間の、MOTトランジスタに固有の非直線関係が著しい
ものとなる。従ってMOSトランジスタのチャネル抵抗が
可成り一定となるドレイン−ソース電圧範囲が可成り制
限される。他の制限は集積MOSトランジスタの“ボディ
効果”すなわち“バルク効果”やしばしば“バックゲー
ト効果”とも称されるものによって課せられる。この効
果は、集積回路の基板と集積化されたMOSトランジスタ
の主電流通路の第１主電極（ソース）との間の電圧差が
一定でない場合に著しいものとなる。このことは、MOS
トランジスタが基板に対して浮遊している抵抗体として
構成されている場合に特にそうである。この場合基板は
追加の制御電板（バックゲート）として作用し、これが
主電流通路のチャネル抵抗に悪影響を及ぼす。ボディ効
果をチャネル抵抗に非線形的な影響を及ぼす。
前述した従来のトランジスタ回路は、能動抵抗体とし
て構成した浮遊MOSトランジスタの主電流通路をリニア
抵抗体として用いることのできる電圧範囲を拡張する解
決策を与えている。能動可制御抵抗体を形成するため
に、第１トランジスタ及び第２トランジスタの主電流通
路が第１及び第２端子間に並列に配置されている。第１
及び第２トランジスタの制御電極におけるハイアス電圧
は、第３トランジスタの主電流通路に結合された第１可
制御電流源と第４トランジスタの主電流通路に結合され
た第２可制御電流源とによってそれぞれ供給される。こ
の従来の構造では、集積化トランジスタに固有の非線形
動作により生ぜしめられる、チャネル抵抗への非線形影
響を第１及び第２トランジスタの主電極を交差結合する
ことにより補償している。これにより非線形影響が互い
に相殺され、従ってこれにより形成される抵抗が線形で
あるドレイン−ソース電圧の範囲が可成り拡張する。前
述した本には、交差結合により第１トランジスタにおけ
るボディ効果が第２トランジスタにおけるボディ効果に
より相殺されると述べられているも、このことは全く或
いは完全に真実ではない。
て構成した浮遊MOSトランジスタの主電流通路をリニア
抵抗体として用いることのできる電圧範囲を拡張する解
決策を与えている。能動可制御抵抗体を形成するため
に、第１トランジスタ及び第２トランジスタの主電流通
路が第１及び第２端子間に並列に配置されている。第１
及び第２トランジスタの制御電極におけるハイアス電圧
は、第３トランジスタの主電流通路に結合された第１可
制御電流源と第４トランジスタの主電流通路に結合され
た第２可制御電流源とによってそれぞれ供給される。こ
の従来の構造では、集積化トランジスタに固有の非線形
動作により生ぜしめられる、チャネル抵抗への非線形影
響を第１及び第２トランジスタの主電極を交差結合する
ことにより補償している。これにより非線形影響が互い
に相殺され、従ってこれにより形成される抵抗が線形で
あるドレイン−ソース電圧の範囲が可成り拡張する。前
述した本には、交差結合により第１トランジスタにおけ
るボディ効果が第２トランジスタにおけるボディ効果に
より相殺されると述べられているも、このことは全く或
いは完全に真実ではない。
（発明が解決しようとする課題） 上述した従来の回路では、第１及び第２トランジスタ
の主電流通路の両端間の瞬時電圧と依然としてこれらト
ランジスタのバックゲート−ソース電圧に影響を及ぼ
す。
の主電流通路の両端間の瞬時電圧と依然としてこれらト
ランジスタのバックゲート−ソース電圧に影響を及ぼ
す。
本発明の目的は、第１及び第２トランジスタにおける
ボディ効果を最小とした集積化能動可変MOS抵抗体を提
供せんとするにある。
ボディ効果を最小とした集積化能動可変MOS抵抗体を提
供せんとするにある。
（課題を解決するための手段） 本発明は、第１端子及び第２端子間で可変抵抗体を形
成するように構成されたMOS技術の集積トランジスタ回
路であって、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 −第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 −前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路において、 前記の第３トランジスタの制御電極がこの第３トラン
ジスタの第２主電極と前記の第１トランジスタの制御電
極とに結合され、 前記の第４トランジスタの制御電極がこの第４トラン
ジスタの第２主電極と前記第２トランジスタの制御電極
とに結合され、 前記の第１トランジスタの第１主電極は前記の第３ト
ランジスタの第１主電極に結合され、 前記の第２トランジスタの第１主電極は前記の第４ト
ランジスタの第１主電極に結合されていることを特徴と
する。
成するように構成されたMOS技術の集積トランジスタ回
路であって、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 −第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 −前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路において、 前記の第３トランジスタの制御電極がこの第３トラン
ジスタの第２主電極と前記の第１トランジスタの制御電
極とに結合され、 前記の第４トランジスタの制御電極がこの第４トラン
ジスタの第２主電極と前記第２トランジスタの制御電極
とに結合され、 前記の第１トランジスタの第１主電極は前記の第３ト
ランジスタの第１主電極に結合され、 前記の第２トランジスタの第１主電極は前記の第４ト
ランジスタの第１主電極に結合されていることを特徴と
する。
第１及び第２可制御電流源からの電流は第３及び第４
トランジスタの主電流通路をそれぞれ流れる。これらト
ランジスタはこれらの制御電極をこれらの第２主電極に
接続することにより抵抗体として構成される。第３及び
第４トランジスタの主電流通路の両端間の電圧降下は第
１及び第２トランジスタの制御電極及び第１主電圧間の
バイアス電圧をそれぞれ提供する。第１主電極は基板に
対し浮遊している為、第１及び第２トランジスタのボデ
ィ効果は第３及び第４トランジスタの等しいボディ効果
によりそれぞれ補償される。この場合、第３及び第４ト
ランジスタのバックゲートは第１及び第２トランジスタ
のバックゲートと同様に集積回路の基板に直接接続する
ことができる。
トランジスタの主電流通路をそれぞれ流れる。これらト
ランジスタはこれらの制御電極をこれらの第２主電極に
接続することにより抵抗体として構成される。第３及び
第４トランジスタの主電流通路の両端間の電圧降下は第
１及び第２トランジスタの制御電極及び第１主電圧間の
バイアス電圧をそれぞれ提供する。第１主電極は基板に
対し浮遊している為、第１及び第２トランジスタのボデ
ィ効果は第３及び第４トランジスタの等しいボディ効果
によりそれぞれ補償される。この場合、第３及び第４ト
ランジスタのバックゲートは第１及び第２トランジスタ
のバックゲートと同様に集積回路の基板に直接接続する
ことができる。
（実施例） 第１図は基板に対して浮遊している可変抵抗を実現し
うる集積化トランジスタ回路を示す回路図である。本例
ではエンハンスメント型MOSトランジスタを用いている
も、後に説明する電源電圧及びバイアス電流源を適切に
変更することにより所望に応じPMOS技術でのディプリー
ション型のトランジスタを用いることもできる。トラン
ジスタは第１及び第２主電極と制御電極とを有し、これ
ら電極はそれぞれMOSトランジスタのソース、ドレイン
及びゲートに相当する。これら電極を、関連のトランジ
スタの番号を付した文字S,D及びＧでそれぞれ表してい
る。第１トランジスタT1及び第２トランジスタT2の主電
流通路は第１端子１と第２端子２との間に配置され、第
１端子１がトランジスタT1のソースS1及び第２トランジ
スタT2のドレインD2に接続され、第２端子２がトランジ
スタT1のドレインD1及びトランジスタT2のソースS2に接
続されている。従って、トランジスタT1及びT2の主電流
通路は互いに逆並列に配置されている。トランジスタT1
及びT2の主電流通路の並列回路は、端子１及び２間に配
置され第１及び第２トランジスタのゲート−ソース電圧
によって決定される抵抗値を有する可変抵抗を構成す
る。第１トランジスタT1に対するゲート−ソース電圧
は、主としてトランジスタT1にほぼ等しい第３トランジ
スタT3と可制御電流源３及び４とを有するバイアス回路
によって与えられる。トランジスタT3のドレインD3及び
ゲートG3は相互接続され且つトランジスタT1のゲートG1
に接続され、トランジスタT3のソースS3はトランジスタ
T1のソースS1に接続されている。ソランジスタT3の主電
流通路は可制御電流源３を経て第１電源端子７に結合さ
れ且つ可制御電流源４を経て第２電源端子８に結合され
ている。NMOSトランジスタを用いた本例では、端子７に
おける電源電圧を接地されていると考えられる端子８に
おける電源電圧に対し正にする必要がある。同様に、ト
ランジスタT2のゲート−ソース電圧はトランジスタT2に
ほぼ等しいトランジスタT4と、２つの可制御電流源５及
び６とにより発生せしめられ、トランジスタT2及び４や
電流源５及び６の対応素子がトランジスタT1及びT3や電
流源３及び４の素子と同様に配置されている。
うる集積化トランジスタ回路を示す回路図である。本例
ではエンハンスメント型MOSトランジスタを用いている
も、後に説明する電源電圧及びバイアス電流源を適切に
変更することにより所望に応じPMOS技術でのディプリー
ション型のトランジスタを用いることもできる。トラン
ジスタは第１及び第２主電極と制御電極とを有し、これ
ら電極はそれぞれMOSトランジスタのソース、ドレイン
及びゲートに相当する。これら電極を、関連のトランジ
スタの番号を付した文字S,D及びＧでそれぞれ表してい
る。第１トランジスタT1及び第２トランジスタT2の主電
流通路は第１端子１と第２端子２との間に配置され、第
１端子１がトランジスタT1のソースS1及び第２トランジ
スタT2のドレインD2に接続され、第２端子２がトランジ
スタT1のドレインD1及びトランジスタT2のソースS2に接
続されている。従って、トランジスタT1及びT2の主電流
通路は互いに逆並列に配置されている。トランジスタT1
及びT2の主電流通路の並列回路は、端子１及び２間に配
置され第１及び第２トランジスタのゲート−ソース電圧
によって決定される抵抗値を有する可変抵抗を構成す
る。第１トランジスタT1に対するゲート−ソース電圧
は、主としてトランジスタT1にほぼ等しい第３トランジ
スタT3と可制御電流源３及び４とを有するバイアス回路
によって与えられる。トランジスタT3のドレインD3及び
ゲートG3は相互接続され且つトランジスタT1のゲートG1
に接続され、トランジスタT3のソースS3はトランジスタ
T1のソースS1に接続されている。ソランジスタT3の主電
流通路は可制御電流源３を経て第１電源端子７に結合さ
れ且つ可制御電流源４を経て第２電源端子８に結合され
ている。NMOSトランジスタを用いた本例では、端子７に
おける電源電圧を接地されていると考えられる端子８に
おける電源電圧に対し正にする必要がある。同様に、ト
ランジスタT2のゲート−ソース電圧はトランジスタT2に
ほぼ等しいトランジスタT4と、２つの可制御電流源５及
び６とにより発生せしめられ、トランジスタT2及び４や
電流源５及び６の対応素子がトランジスタT1及びT3や電
流源３及び４の素子と同様に配置されている。
電流源3,4,5及び６は適切な手段（図示せず）により
制御でき、これらの電流はすべて同じ値ICを有する。電
流源３からの電流ICはトランジスタT3の主電流通路を経
て電流源４に流れ、電流源５からの電流ICはトランジス
タT4の主電流通路を経て電流源６に流れる。
制御でき、これらの電流はすべて同じ値ICを有する。電
流源３からの電流ICはトランジスタT3の主電流通路を経
て電流源４に流れ、電流源５からの電流ICはトランジス
タT4の主電流通路を経て電流源６に流れる。
回路の動作を説明するために、第2a図に、可制御電流
源３及び４の５つの異なる値ICに対するトランジスタT1
の主電流通路を通る電流ID1S1をトランジスタT1の主電
流通路の両端間の電圧VDSに対しプロットしたグラフ線
図を示す。これらの電流及び電圧に対して与えた値は単
に説明の目的で用いたものであり、種々の処理パラメー
タに応じて異ならせることができる。電圧VDSを電流ID1
S1の値で割ることにより、トランジスタT1の抵抗値RD1S
1が得られる。この結果を第2b図に示してあり、この第2
b図では、異なるように選択した５つのバイアス電流IC
に対するトランジスタT1の抵抗値RD1S1をトランジスタT
1の電圧VDSに対しプロットしてある。抵抗値RD1S1が瞬
時電圧VDSに依存していかに変化するかはこの第2b図か
ら明瞭に分かる。第１図に既に示してあるように、トラ
ンジスタT1に対し、全く同じく制御されるトランジスタ
T2を並列に、しかしドレイン及びソースを互いに交差的
に交換して接続することにより、抵抗値RD1S1の非線形
動作を補償することができる。その結果を第2c図に示
す。この第2c図では、トランジスタT1及びT2の並列接続
された主電流通路の全抵抗値を５つの選択したバイアス
電流ICに対し主電流通路の両端間の電圧VDSの関数とし
て示してある。抵抗RDSがほぼ一定に保たれている電圧V
DSの範囲は第2b図における抵抗RD1S1に比べて可成り広
くなっている。
源３及び４の５つの異なる値ICに対するトランジスタT1
の主電流通路を通る電流ID1S1をトランジスタT1の主電
流通路の両端間の電圧VDSに対しプロットしたグラフ線
図を示す。これらの電流及び電圧に対して与えた値は単
に説明の目的で用いたものであり、種々の処理パラメー
タに応じて異ならせることができる。電圧VDSを電流ID1
S1の値で割ることにより、トランジスタT1の抵抗値RD1S
1が得られる。この結果を第2b図に示してあり、この第2
b図では、異なるように選択した５つのバイアス電流IC
に対するトランジスタT1の抵抗値RD1S1をトランジスタT
1の電圧VDSに対しプロットしてある。抵抗値RD1S1が瞬
時電圧VDSに依存していかに変化するかはこの第2b図か
ら明瞭に分かる。第１図に既に示してあるように、トラ
ンジスタT1に対し、全く同じく制御されるトランジスタ
T2を並列に、しかしドレイン及びソースを互いに交差的
に交換して接続することにより、抵抗値RD1S1の非線形
動作を補償することができる。その結果を第2c図に示
す。この第2c図では、トランジスタT1及びT2の並列接続
された主電流通路の全抵抗値を５つの選択したバイアス
電流ICに対し主電流通路の両端間の電圧VDSの関数とし
て示してある。抵抗RDSがほぼ一定に保たれている電圧V
DSの範囲は第2b図における抵抗RD1S1に比べて可成り広
くなっている。
本発明によるトランジスタ回路は集積化MOSトランジ
スタ回路中の浮遊可変抵抗として用いることができる。
このような回路の一例は可変時定数を有するフイルタ回
路である。大きな値の可変抵抗は第３図に示すように複
数の抵抗を直列に配置することにより得ることができ
る。この第３図は第１図に示す可変抵抗回路を２つ直列
に配置した例を示す。しかし、この場合可制御電流源５
及び６とトランジスタT4とは第１可変抵抗R1のトランジ
スタT2のゲート−ソース電圧のみならず、第２可変抵抗
R2のトランジスタT11のゲート−ソース電圧をも与える
ものである。第２可変抵抗R2は更にトランジスタT12及
びT14と可制御電流源15及び16とを有し、これらは第１
可変抵抗R1のトランジスタT2及びT4と電流源５及び６と
それぞれ対応し同様に配置されている。
スタ回路中の浮遊可変抵抗として用いることができる。
このような回路の一例は可変時定数を有するフイルタ回
路である。大きな値の可変抵抗は第３図に示すように複
数の抵抗を直列に配置することにより得ることができ
る。この第３図は第１図に示す可変抵抗回路を２つ直列
に配置した例を示す。しかし、この場合可制御電流源５
及び６とトランジスタT4とは第１可変抵抗R1のトランジ
スタT2のゲート−ソース電圧のみならず、第２可変抵抗
R2のトランジスタT11のゲート−ソース電圧をも与える
ものである。第２可変抵抗R2は更にトランジスタT12及
びT14と可制御電流源15及び16とを有し、これらは第１
可変抵抗R1のトランジスタT2及びT4と電流源５及び６と
それぞれ対応し同様に配置されている。
【図面の簡単な説明】 第１及び３図は、本発明による可変MOS抵抗の実施例を
示す回路図、 第2a,2b及び2c図は、第１図に示す実施例の特性を説明
するための特性曲線図である。 １……第１端子 ２……第２端子 ３〜６……可制御電流源 7,8……電源端子
示す回路図、 第2a,2b及び2c図は、第１図に示す実施例の特性を説明
するための特性曲線図である。 １……第１端子 ２……第２端子 ３〜６……可制御電流源 7,8……電源端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Ｐ．Ｅ．ＡＬＬＥＮ ｅｔ ａ ｌ．：”ＣＭＯＳ ａｎａｌｏｇ ｃｉ ｒｃｖｉｔ ｄｅｓｉｇｎ”，1987，ｐ ａｇｅｓ 211−218，Ｈｏｌｔ，Ｒｉｎ ｅｈａｒｔ ａｎｄ Ｗｉｎｓｔｏｎ, Ｉｎｃ．，Ｎｅｗ Ｙｏｒｋ，ＵＳ ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥ ＲＳ，ｖｏｌ．22，ｎｏ．12，５ｔｈ Ｊｕｎｅ 1986，ｐａｇｅｓ 667− 668，Ｓｔｅｖｅｎａｇｅ，ＧＢ；Ｋ. ＮＡＧＡＲＡＪ：“Ｎｅｗ ＣＭＯＳ ｆｌｏａｔｉｎｇ ｖｏｌｔａｇｅ−ｃ ｏｎｔｒｏｌｌｅｄ ｒｅｓｉｓｔｏ ｒ" (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 11/24,11/46 H03G 3/10
Claims (1)
- 【請求項１】第１端子及び第２端子間で可変抵抗を形成
するように構成されたMOS技術の集積トランジスタ回路
であって、この集積トランジスタ回路が、 −第１及び第２トランジスタを具え、これらトランジス
タの各々が制御電極と第１及び第２主電極間の主電流通
路とを有し、第１トランジスタの第１及び第２主電極が
前記の第１及び第２端子にそれぞれ結合され、第２トラ
ンジスタの第１及び第２主電極が前記の第２及び第１端
子にそれぞれ結合され、 −第３及び第４トランジスタを具え、これらトランジス
タの各々が制御電極と、第１及び第２主電極間の主電流
通路とを有し、 −前記の第３及び第４トランジスタの主電流通路にそれ
ぞれ結合された第１及び第２可制御電流源を具え た集積トランジスタ回路において、 前記の第３トランジスタの制御電極がこの第３トランジ
スタの第２主電極と前記の第１トランジスタの制御電極
とに結合され、 前記の第４トランジスタの制御電極がこの第４トランジ
スタの第２主電極と前記の第２トランジスタの制御電極
とに結合され、 前記の第１トランジスタの第１主電極は前記の第３トラ
ンジスタの第１主電極に結合され、 前記の第２トランジスタの第１主電極は前記の第４トラ
ンジスタの第１主電極に結合されていることを特徴とす
る集積トランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900175 | 1989-01-25 | ||
| NL8900175 | 1989-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02234508A JPH02234508A (ja) | 1990-09-17 |
| JP2972814B2 true JP2972814B2 (ja) | 1999-11-08 |
Family
ID=19854015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011965A Expired - Fee Related JP2972814B2 (ja) | 1989-01-25 | 1990-01-23 | 集積トランジスタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4972098A (ja) |
| EP (1) | EP0384501B1 (ja) |
| JP (1) | JP2972814B2 (ja) |
| KR (1) | KR0136371B1 (ja) |
| DE (1) | DE69001185T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187396A (en) * | 1991-05-22 | 1993-02-16 | Benchmarq Microelectronics, Inc. | Differential comparator powered from signal input terminals for use in power switching applications |
| GB2270220A (en) * | 1992-07-08 | 1994-03-02 | Polytechnic South West | Linearised floating MOS resistance |
| WO1995024712A2 (en) * | 1994-03-07 | 1995-09-14 | Philips Electronics N.V. | Adjustable resistance device with control circuit |
| KR100442858B1 (ko) * | 1997-11-18 | 2004-09-18 | 삼성전자주식회사 | 테스트 회로의 자동 저항 변환 장치 및 방법 |
| US7012487B2 (en) * | 2001-04-18 | 2006-03-14 | Broadcom Corporation | Transconductance device employing native MOS transistors |
| US6812735B1 (en) * | 2003-03-26 | 2004-11-02 | Silicon Bridge, Inc. | Multiple value self-calibrated termination resistors |
| AU2009258316A1 (en) * | 2008-06-11 | 2009-12-17 | National University Of Singapore | CMOS amplifier with integrated tunable band-pass function |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660827A (en) * | 1969-09-10 | 1972-05-02 | Litton Systems Inc | Bistable electrical circuit with non-volatile storage capability |
| US4110639A (en) * | 1976-12-09 | 1978-08-29 | Texas Instruments Incorporated | Address buffer circuit for high speed semiconductor memory |
| US4170741A (en) * | 1978-03-13 | 1979-10-09 | Westinghouse Electric Corp. | High speed CMOS sense circuit for semiconductor memories |
| US4224686A (en) * | 1978-10-02 | 1980-09-23 | Ncr Corporation | Electrically alterable memory cell |
| US4348745A (en) * | 1980-10-27 | 1982-09-07 | Hughes Aircraft Company | Non-volatile random access memory having non-inverted storage |
| US4460978A (en) * | 1981-11-19 | 1984-07-17 | Mostek Corporation | Nonvolatile static random access memory cell |
| US4435786A (en) * | 1981-11-23 | 1984-03-06 | Fairchild Camera And Instrument Corporation | Self-refreshing memory cell |
| US4467451A (en) * | 1981-12-07 | 1984-08-21 | Hughes Aircraft Company | Nonvolatile random access memory cell |
| JPS6276095A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体集積回路 |
| US4901279A (en) * | 1988-06-20 | 1990-02-13 | International Business Machines Corporation | MESFET sram with power saving current-limiting transistors |
-
1990
- 1990-01-17 US US07/466,178 patent/US4972098A/en not_active Expired - Lifetime
- 1990-01-19 DE DE90200142T patent/DE69001185T2/de not_active Expired - Fee Related
- 1990-01-19 EP EP90200142A patent/EP0384501B1/en not_active Expired - Lifetime
- 1990-01-22 KR KR1019900000700A patent/KR0136371B1/ko not_active IP Right Cessation
- 1990-01-23 JP JP2011965A patent/JP2972814B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ，ｖｏｌ．２２，ｎｏ．１２，５ｔｈ Ｊｕｎｅ １９８６，ｐａｇｅｓ ６６７−６６８，Ｓｔｅｖｅｎａｇｅ，ＧＢ；Ｋ．ＮＡＧＡＲＡＪ："Ｎｅｗ ＣＭＯＳ ｆｌｏａｔｉｎｇ ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ ｒｅｓｉｓｔｏｒ" |
| Ｐ．Ｅ．ＡＬＬＥＮ ｅｔ ａｌ．："ＣＭＯＳ ａｎａｌｏｇ ｃｉｒｃｖｉｔ ｄｅｓｉｇｎ"，１９８７，ｐａｇｅｓ ２１１−２１８，Ｈｏｌｔ，Ｒｉｎｅｈａｒｔ ａｎｄ Ｗｉｎｓｔｏｎ，Ｉｎｃ．，Ｎｅｗ Ｙｏｒｋ，ＵＳ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69001185D1 (de) | 1993-05-06 |
| KR0136371B1 (ko) | 1998-05-15 |
| JPH02234508A (ja) | 1990-09-17 |
| KR900012422A (ko) | 1990-08-04 |
| US4972098A (en) | 1990-11-20 |
| EP0384501A1 (en) | 1990-08-29 |
| EP0384501B1 (en) | 1993-03-31 |
| DE69001185T2 (de) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004164A (en) | Compensating current source | |
| US4096430A (en) | Metal-oxide-semiconductor voltage reference | |
| GB2111776A (en) | Improvements in or relating to controlled gain amplifiers | |
| JPH0119297B2 (ja) | ||
| JPH0553405B2 (ja) | ||
| JPH04312107A (ja) | 定電圧回路 | |
| US3427445A (en) | Full adder using field effect transistor of the insulated gate type | |
| EP0023506A4 (en) | SEMICONDUCTOR DIFFERENTIAL AMPLIFIER HAVING A REACTION POLARIZATION CONTROL FOR STABILIZATION. | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| US5834967A (en) | Semiconductor integrated circuit device | |
| KR100198237B1 (ko) | 차동증폭기를 갖는 이득 제어 증폭회로 | |
| GB1592800A (en) | Linear amplifier | |
| JP2972814B2 (ja) | 集積トランジスタ回路 | |
| KR830001935B1 (ko) | 전압 비교기 | |
| JPH04363908A (ja) | 調整可能な時定数回路及び調整可能な遅延回路へのその応用 | |
| JPS5925243B2 (ja) | 定電流源 | |
| DE3331626A1 (de) | Differentialverstaerker | |
| US4001612A (en) | Linear resistance element for lsi circuitry | |
| US4104575A (en) | Constant current semiconductor circuit arrangement | |
| US4059811A (en) | Integrated circuit amplifier | |
| US6040730A (en) | Integrated capacitance multiplier especially for a temperature compensated circuit | |
| JP2679450B2 (ja) | 半導体装置 | |
| CN114424455A (zh) | 恒定电平偏移缓冲放大器电路 | |
| JPH0797736B2 (ja) | 差動増幅回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |