JP2014199977A - 増幅回路及びデバイス - Google Patents

Abstract

【課題】レギュレータ及びオペアンプ間の寄生抵抗が存在すると、基準電圧（例えば０Ｖ）に対して正側および負側の間で変動する信号入力時にＬＳＩの消費電流変動により、オペアンプの電源に供給される電圧が不安定となる。【解決手段】外部電源から入力される第１電源電圧とは逆極性の第２電源電圧を出力するチャージポンプ回路と、第１電源電圧および第２電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプとを備える増幅回路、及び、外部電源から外部電源電圧を入力する電源入力端子と、外部電源電圧とは逆極性の内部電源電圧を出力するチャージポンプ回路と、外部電源電圧および内部電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプと、出力段からの出力電圧を外部に出力する出力端子とを備えるデバイスを提供する。【選択図】図１

Description

本発明は、増幅回路及びデバイスに関する。

アナログ信号を取り扱うLSIにおいて、一般にオペアンプを使用してアナログ信号の演算を行う事が知られている。例えば、図７に示すように、正電源ＶＤＤ及び負電源ＶＥＥを、初段及び出力段を有するオペアンプに供給し、オペアンプをボルテージフォロワの回路構成とすると、入力信号Ｖｉｎと等価な出力信号Ｖｏｕｔを出力させることが知られている。

この回路では、ＶｏｕｔとＶＥＥの間に定電流源が接続され、ＰＭＯＳトランジスタが負荷ＲＬを駆動することから、例えば入力信号として基準電圧（例えば０Ｖ）に対して正側および負側の間で変動するＶａ×ｓｉｎωｔのような上下対称な信号を入力すると、正電源ＶＤＤにおいてＶａ×ｓｉｎωｔ／ＲＬの電流変化が生じる。

このため、レギュレータからＶＤＤを供給する場合、レギュレータとオペアンプ間に寄生抵抗Ｒ１があると、オペアンプの電源にはＲ１×Ｖａ×ｓｉｎωｔ／ＲＬの電圧変動が生じる（例えば、特許文献１参照）。
［特許文献１］ 特開２００８−２４４６２３号公報

このように、例えば基準電圧（例えば０Ｖ）に対して正側および負側の間で変動する上下対称な信号をオペアンプに入力するとＬＳＩの消費電流変動等が生じるので、電源の駆動能力を高める必要があった。

本発明の第１の態様においては、外部電源から入力される第１電源電圧とは逆極性の第２電源電圧を出力するチャージポンプ回路と、第１電源電圧および第２電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプとを備える増幅回路、及び、外部電源から外部電源電圧を入力する電源入力端子と、外部電源電圧とは逆極性の内部電源電圧を出力するチャージポンプ回路と、外部電源電圧および内部電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプと、出力段からの出力電圧を外部に出力する出力端子とを備えるデバイスを提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る増幅回路１０の構成を示す。 本実施形態に係るチャージポンプ回路１００の構成を示す。 本実施形態に係るチャージポンプ回路１００の動作を示す。 本実施形態に係るチャージポンプ回路１００の動作を示す。 本実施形態に係るオペアンプ２００の構成を示す。 本実施形態に係る増幅回路１０が入力する基準電圧（例えば０Ｖ）に対して正側および負側の間で変動する信号の一例を示す。 背景技術におけるオペアンプの一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、オペアンプ２００を有する回路の一例として、本実施形態に係る増幅回路１０の構成を示す。本実施形態に係る増幅回路１０は、基準電位（例えば０Ｖ）に対して変動する入力信号（例えば、基準電位に対して正側及び負側で上下対称に変動する入力信号）が入力された場合においても、消費電流の変動を抑えることにより、外部電源２との間に存在する寄生抵抗Ｒ１によって増幅回路１０が用いる電源電圧の変動を抑えることを目的とする。

増幅回路１０は、外部電源２から外部電源電圧を受け取り、入力信号の電圧に応じた電圧の出力信号を出力する。増幅回路１０等のオペアンプ２００を有する回路は、例えばＬＳＩ等のデバイスとしてパッケージングされ、基準電位に対して正側または負側の一方の電源電圧を外部から入力する構成をとってよい。増幅回路１０は、電源入力端子２０、信号入力端子３０、チャージポンプ回路１００、オペアンプ２００、及び、出力端子３００を備える。

電源入力端子２０は、例えば定電圧レギュレータ等の定電圧源である外部電源２から外部電源電圧ＶＤＤを入力する。例えば、電源入力端子２０は、外部電源２から、外部電源２との間の配線と基準電位との間に設けられた平滑用コンデンサＣＳを介して、増幅回路１０内部で用いる外部電源電圧ＶＤＤを入力する。

ここで、外部電源２および電源入力端子２０の間の配線には、寄生抵抗Ｒ１が存在しうる。なお、増幅回路１０は、増幅回路１０の内部において電源入力端子２０と基準電位との間に平滑用コンデンサＣＳを備えてもよい。

信号入力端子３０は、増幅回路１０に対して入力信号を供給する不図示の外部回路に接続され、当該外部回路から入力電圧Ｖｉｎを入力信号として入力する。

チャージポンプ回路１００は、電源入力端子２０に接続されて、電源入力端子２０から外部電源電圧ＶＤＤに対応する増幅回路１０内の電源電圧である第１電源電圧ＶＤＤを入力し、基準電位に対して第１電源電圧ＶＤＤとは逆極性の第２電源電圧ＶＥＥを出力する。

本実施形態に係るチャージポンプ回路１００は、一例として基準電位に対して正側の第１電源電圧ＶＤＤを入力し、第１電源電圧ＶＤＤの極性を反転させて、基準電位に対して絶対値が同じとなるように制御した負側の第２電源電圧ＶＥＥを出力する。本実施形態においては、第１電源電圧ＶＤＤおよび第２電源電圧ＶＥＥは、基準電位に対して絶対値がほぼ等しい電圧であることを前提とするが、第１電源電圧ＶＤＤおよび第２電源電圧ＶＥＥは絶対値が異なる値であってもよい。

オペアンプ２００は、正側の電源入力が電源入力端子２０に接続されて第１電源電圧ＶＤＤを入力し、負側の電源入力がチャージポンプ回路１００に接続されて第２電源電圧ＶＥＥを入力する。また、オペアンプ２００は、信号入力が信号入力端子３０に接続されて、信号入力端子３０からの入力信号を入力し、信号出力が出力端子３００に接続されて、出力信号を出力端子３００へと供給する。

本実施形態に係るオペアンプ２００は、増幅回路１０を実装するＬＳＩの外部から入力信号を入力し、ＬＳＩの外部へと出力信号を出力する。これに代えてオペアンプ２００は、ＬＳＩ内部の他の回路から入力信号を入力し、及び／又は、ＬＳＩ内部の他の回路に対して出力信号を出力する構成を採ってもよい。

本実施形態に係るオペアンプ２００は、入力信号の電流を増幅して、入力信号の入力電圧Ｖｉｎと等しい出力電圧Ｖｏｕｔを出力するように動作するボルテージフォロワとして用いられる。これに代えて、オペアンプ２００は、入力電圧Ｖｉｎを予め定められた倍率増幅した出力電圧Ｖｏｕｔを出力する増幅回路として用いられてもよく、その他オペアンプを用いる各種の回路に適用されてもよい。

出力端子３００は、オペアンプ２００の信号出力に接続され、オペアンプ２００から出力電圧Ｖｏｕｔの出力信号を受け取って外部に出力する。出力端子３００は、増幅回路１０が駆動する負荷抵抗ＲＬに接続される。なお、負荷抵抗ＲＬは、増幅回路１０が出力する出力信号の電流を消費する抵抗値ＲＬの回路を模式的に表したものであり、実際には例えば他のＬＳＩ等の各種の回路であってよい。

図２は、本実施形態に係るチャージポンプ回路１００の構成及び動作を示す。チャージポンプ回路１００は、外部電源電圧として第１電源電圧ＶＤＤを受け取り、外部電源電圧とは逆極性の内部電源電圧を第２電源電圧ＶＥＥとして出力する。

チャージポンプ回路１００は、スイッチ１０２、スイッチ１０４、電荷転送用コンデンサ１０５、スイッチ１０６、スイッチ１０８、平滑用コンデンサ１１２、及び、タイミング発生回路１２０を有する。

スイッチ１０２は、半導体スイッチであってよく、本実施形態においてはＰＭＯＳトランジスタである。スイッチ１０２は、ゲートにタイミング発生回路１２０からのスイッチング信号を入力し、ソースに電源入力端子２０からの第１電源電圧ＶＤＤが接続され、ドレインにスイッチ１０４及び電荷転送用コンデンサ１０５が接続される。スイッチ１０２は、第１電源電圧ＶＤＤから電荷転送用コンデンサ１０５への電圧供給のオン・オフを切り替える。

スイッチ１０４は、半導体スイッチであってよく、本実施形態においてはＮＭＯＳトランジスタである。スイッチ１０４は、ゲートにタイミング発生回路１２０からのスイッチング信号を入力し、ドレインにスイッチ１０２及び電荷転送用コンデンサ１０５が接続され、ソースにグラウンド電位ＶＳＳが接続される。スイッチ１０４は、電荷転送用コンデンサ１０５とグラウンド電位ＶＳＳとの接続のオン・オフを切り替える。

電荷転送用コンデンサ１０５は、スイッチ１０２及びスイッチ１０４の間に接続され、一方がスイッチ１０２を介して第１電源電圧ＶＤＤに接続される容量Ｃｐのコンデンサである。電荷転送用コンデンサ１０５は、他方がスイッチ１０６及びスイッチ１０８に接続され、スイッチ１０６側に電荷を放出する。電荷転送用コンデンサ１０５は、第１電源電圧ＶＤＤからの電荷を貯えて負の電荷を平滑用コンデンサ１１２へと供給する。

スイッチ１０６は、半導体スイッチであってよく、本実施形態においてはＮＭＯＳトランジスタである。スイッチ１０６は、ゲートにタイミング発生回路１２０からのスイッチング信号を入力し、ドレインに電荷転送用コンデンサ１０５及びスイッチ１０８が接続され、ソースにグラウンド電位ＶＳＳが接続される。スイッチ１０６は、電荷転送用コンデンサ１０５からグラウンド電位ＶＳＳへの接続のオン・オフを切り替える。

スイッチ１０８は、半導体スイッチであってよく、本実施形態においてはＮＭＯＳトランジスタである。スイッチ１０８は、ゲートにタイミング発生回路１２０からのスイッチング信号を入力し、ドレインに電荷転送用コンデンサ１０５及びスイッチ１０６が接続され、ソースに第２電源電圧ＶＥＥ及び平滑用コンデンサ１１２が接続される。

平滑用コンデンサ１１２は、一方がスイッチ１０８及び第２電源電圧ＶＥＥに接続され、他方がグラウンド電位ＶＳＳに接続される容量ＣＬのコンデンサであってよい。平滑用コンデンサ１１２は、一方においてスイッチ１０８を介して電荷転送用コンデンサ１０５からの電荷を受け取り、受け取った電荷を貯えて、電荷量に応じた第２電源電圧ＶＥＥを出力する。

タイミング発生回路１２０は、スイッチ１０２、スイッチ１０４、スイッチ１０６、及び、スイッチ１０８にスイッチング信号を供給し、これらのスイッチのオン・オフを制御する。

図３及び図４は、本実施形態に係るチャージポンプ回路１００の動作を示す。チャージポンプ回路１００は、電荷転送用コンデンサ１０５を第１電源電圧ＶＤＤとグラウンド電位ＶＳＳの間に接続して電荷転送用コンデンサ１０５を充電する図３に示す充電フェーズと、電荷転送用コンデンサ１０５に充電した電荷を平滑用コンデンサ１１２へと転送する図４に示す電荷転送フェーズとの動作を繰り返す。

図３における太矢印線は、充電フェーズにおけるチャージポンプ回路１００における高電位部分から低電位部分への向きを示す。図４における太矢印線は、電荷転送フェーズにおけるチャージポンプ回路１００における高電位部分から低電位部分への向きを示す。

図３に示すように、タイミング発生回路１２０は、充電フェーズにおいて、スイッチ１０２とスイッチ１０６とをオンにし、スイッチ１０４とスイッチ１０８とをオフにする。これにより、電荷転送用コンデンサ１０５は、スイッチ１０２及びスイッチ１０６を通じて第１電源電圧ＶＤＤ及びグラウンド電位ＶＳＳに接続されて、平滑用コンデンサ１１２とは分離されてスイッチ１０２側に正電荷、スイッチ１０６側に負電荷を蓄える。

図４に示すように、タイミング発生回路１２０は、電荷転送フェーズにおいて、スイッチ１０４とスイッチ１０８とをオンにし、スイッチ１０２とスイッチ１０６とをオフにする。これにより、電荷転送用コンデンサ１０５は、スイッチ１０４を通じてグラウンド電位ＶＳＳに接続され、スイッチ１０６及び平滑用コンデンサ１１２を介してグラウンド電位ＶＳＳに接続される。

この結果、電荷転送用コンデンサ１０５のスイッチ１０８側及び平滑用コンデンサ１１２のスイッチ１０８側とが導通されて、電荷転送用コンデンサ１０５のスイッチ１０８側に蓄えられた負電荷が平滑用コンデンサ１１２のスイッチ１０８側へと供給される。

タイミング発生回路１２０は、充電フェーズ及び電荷転送フェーズを繰り返すことにより、電荷転送用コンデンサ１０５から平滑用コンデンサ１１２への電荷転送を繰り返し、理想的には−ＶＤＤとなる第２電源電圧ＶＥＥを出力する。

ここで、充電フェーズにおいて、第２電源電圧ＶＥＥから外部に負の電圧を出力した結果、第２電源電圧ＶＥＥが−ＶＤＤから−ＶＤＤ＋ΔＶに変動した場合、電荷転送用コンデンサ１０５にはＶＤＤ×Ｃｐ、平滑用コンデンサ１１２には（−ＶＤＤ＋ΔＶ）×ＣＬの電荷が貯えられる。

次の電荷転送フェーズにおいて、電荷転送用コンデンサ１０５から平滑用コンデンサ１１２に電流が流れ、第２電源電圧ＶＥＥがＶｘになったとすると、電荷転送用コンデンサ１０５には−Ｖｘ×Ｃｐの電荷が充電され、平滑用コンデンサ１１２にはＶｘ×ＣＬの電荷が貯えられる。

電荷転送フェーズにおいて、電荷転送用コンデンサ１０５及び平滑用コンデンサ１１２から外部への電荷の損失等がないとすると、電荷保存則により、Ｖｘ＝−ＶＤＤ＋ΔＶ×ＣＬ／（ＣＰ＋ＣＬ）が成り立つ。すなわち、１対の充電フェーズ及び電荷転送フェーズにより、ΔＶの電圧変動がＣＬ／（ＣＰ＋ＣＬ）の割合分低減されることとなる。

そして、チャージポンプ回路１００は、充電フェーズ及び電荷転送フェーズを繰り返すことにより、ΔＶの電圧変動を徐々に縮小し第２電源電圧ＶＥＥを最終的に−ＶＤＤに安定化させる。ここで、ΔＶが大きいほど１回の電荷転送フェーズにおける電荷転送量が大きくなるので、チャージポンプ回路１００が、電荷転送用コンデンサ１０５から第１電源電圧ＶＤＤへ転送する電荷も大きくなる。

このように、チャージポンプ回路１００は、タイミング発生回路１２０及びスイッチ１０２等により充電フェーズ及び電荷転送フェーズを繰り返し、これにより、安定的に−ＶＤＤとなる第２電源電圧ＶＥＥを出力する。

図５は、本実施形態に係るオペアンプ２００の構成を示す。オペアンプ２００は、入力電圧Ｖｉｎを入力し、電源入力端子２０から正電源として第１電源電圧ＶＤＤを入力し、チャージポンプ回路１００から負電源として第２電源電圧ＶＥＥを入力し、出力電圧Ｖｏｕｔを出力する。オペアンプ２００は、差分回路２０２と出力段２０４とを有する。

差分回路２０２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの差に応じた差分電圧ΔＶを出力する。例えば、差分回路２０２は、正端子にオペアンプ２００の出力電圧Ｖｏｕｔを帰還させて入力し、負端子に入力信号Ｖｉｎを入力し、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの差を予め定められた倍率増幅した差分電圧ΔＶを出力する。

出力段２０４は、例えば差分電圧ΔＶ、第１電源電圧ＶＤＤおよび第２電源電圧ＶＥＥを入力し、駆動回路により２つのスイッチを逆相に制御してプッシュプル動作することにより、出力電圧Ｖｏｕｔを出力する。

出力段２０４は、入力電圧Ｖｉｎに比較的小さいバイアス電圧を付加した出力を２つのスイッチからそれぞれ出力させることにより、出力電圧Ｖｏｕｔの基準電位０Ｖの近傍ではスイッチ２１８及びスイッチ２２２の両方電流が流れるＡＢ級出力段であってよい。

これに代えて、出力段２０４は、入力電圧Ｖｉｎに大きいバイアス電圧を付加した出力を２つのスイッチから出力させることにより、出力電圧Ｖｏｕｔの全範囲でスイッチ２１８及びスイッチ２２２の両方に電流が流れるようにして、入力電圧Ｖｉｎに対する忠実度を高めたＡ級出力段であってよい。

これに代えて、出力段２０４は、入力電圧Ｖｉｎの正又は負に対応する部分のみをそれぞれのスイッチから出力させることにより、スイッチ２１８及びスイッチ２２２のいずれか一方には電流が流れないようにして電力効率を高めたＢ級出力段であってもよい。出力段２０４は、スイッチ２１２、スイッチ２１４、スイッチ２１６、スイッチ２１８、及び、スイッチ２２０を含む。

スイッチ２１２及びスイッチ２１４は、半導体スイッチであってよく、本実施形態においてはＰＭＯＳトランジスタである。スイッチ２１２は、ゲートに差分回路からの差分電圧ΔＶを入力し、ソースに第１電源電圧ＶＤＤが接続され、ドレインに定電流源を介して第２電源電圧ＶＥＥが接続される。

スイッチ２１４は、ソースに第１電源電圧ＶＤＤを入力し、ゲート及びドレインにスイッチ２１２のドレインが接続され、スイッチ２１２のドレインが接続されることによりドレインに定電流源を介して第２電源電圧ＶＥＥを接続する。このような接続により、スイッチ２１２及びスイッチ２１４を流れる電流の合計が定電流源により一定になり、この結果、互いに逆相の電流となる。

スイッチ２１６は、ゲートがスイッチ２１４のゲート、スイッチ２１４のドレイン及びスイッチ２１２のドレインと接続されることにより、スイッチ２１４と共にカレントミラー回路を構成し、スイッチ２１４と連動してスイッチングされる半導体スイッチであってよく、本実施形態においてはＰＭＯＳトランジスタである。スイッチ２１６は、ソースに第１電源電圧ＶＤＤが接続され、ドレインにスイッチ２２０及びスイッチ２２２が接続される。

スイッチ２１８は、スイッチ２１２と連動してスイッチングされる半導体スイッチであってよく、本実施形態においてはＰＭＯＳトランジスタである。スイッチ２１８は、ゲートに差分回路２０２が接続されることにより、ゲートに差分電圧Δを供給する。スイッチ２１８は、ソースに第１電源電圧ＶＤＤが接続され、ドレインに差分回路２０２の正端子、スイッチ２２２、及び、出力端子３００が接続される。

スイッチ２２０及びスイッチ２２２は、カレントミラーを形成する２つの半導体スイッチであってよく、本実施形態においてはＮＭＯＳトランジスタである。例えば、スイッチ２２０は、ゲート及びドレインにスイッチ２１６のドレインが接続され、ソースに第２電源電圧ＶＥＥが接続される。

スイッチ２２２は、ゲートにスイッチ２１６のドレインが接続される。これにより、スイッチ２２２のゲートには、差分電圧ΔＶとは逆相に変化する逆相電圧が供給される。また、スイッチ２２２のドレインには、差分回路２０２の正端子、スイッチ２１８、及び、出力端子３００が接続され、ソースに第２電源電圧ＶＥＥが接続される。

ここで、ＰＭＯＳトランジスタから構成されるスイッチ２１２、スイッチ２１４、スイッチ２１６、及びスイッチ２１８の相互コンダクタンス比を１：１：１：Ｎ（Ｎは正の実数）とし、スイッチ２１２の相互コンダクタンスをｇｍｐとしてよい。

また、ＮＭＯＳトランジスタから構成されるスイッチ２２０及びスイッチ２２２の相互コンダクタンス比を１：Ｎ（Ｎは正の実数）とし、スイッチ２２０の相互コンダクタンスをｇｍｎとしてよい。

このように、オペアンプ２００は、スイッチ２１２、スイッチ２１４、及びスイッチ２２０等を含む駆動回路でスイッチ２１８及びスイッチ２２２をプッシュプル動作させることにより、第１電源電圧ＶＤＤ及び第２電源電圧ＶＥＥの間に直列に接続されたスイッチ２１８及びスイッチ２２２の間の電圧を出力電圧Ｖｏｕｔとして出力端子３００に出力する。

ここで、オペアンプ２００の動作を説明する。スイッチ２１８及びスイッチ２２２の両方から出力端子３００に電流が供給される入力電圧Ｖｉｎ＝０付近において、ΔＶ（ΔＶ＞０Ｖ）の変化がある場合、差分回路２０２から−ΔＶが出力される。これにより、ＰＭＯＳトランジスタであるスイッチ２１２にはΔＶ×ｇｍｐの電流変化が生じる。スイッチ２１８は、相互コンダクタンス比がスイッチ２１２のＮ倍であるのでΔＶ×Ｎ×ｇｍｐの電流変化が生じる。

また、スイッチ２１４はスイッチ２１２とともにドレインが定電流源に接続されるので、スイッチ２１４には、スイッチ２１２の電流変化（ΔＶ×ｇｍｐ）を補償するように、−ΔＶ×ｇｍｐの電流変化が生じる。

スイッチ２１６は、ゲート電位がスイッチ２１４と同一であるので、スイッチ２１４と同じ−ΔＶ×ｇｍｐの電流変化が生じる。スイッチ２２０には、スイッチ２１６と直列に接続されるのでスイッチ２１６と同じ−ΔＶ×ｇｍｐの電流変化が生じる。スイッチ２２２は、ゲート電位がスイッチ２２０と同一であり、相互コンダクタンス比がスイッチ２２０のＮ倍であるので、−ΔＶ×Ｎ×ｇｍｐの電流変化が生じる。

従って、入力電圧Ｖｉｎの変化ΔＶが正の時、第１電源電圧ＶＤＤからスイッチ２１８へと供給される電流がΔＶ×Ｎ×ｇｍｐ増大し、スイッチ２２２から第２電源電圧ＶＥＥへ流れる電流がΔＶ×Ｎ×ｇｍｐ減少する。これにより、出力端子３００の出力電圧Ｖｏｕｔが上昇する。

同様に、スイッチ２１８及びスイッチ２２２の両方から出力端子３００に電流が供給される入力電圧Ｖｉｎ＝０付近において、入力電圧Ｖｉｎに−ΔＶ（ΔＶ＞０Ｖ）の変化がある場合、差分回路２０２からΔＶが出力される。これにより、ＰＭＯＳトランジスタであるスイッチ２１２には−ΔＶ×ｇｍｐの電流変化が生じ、スイッチ２１８には−ΔＶ×Ｎ×ｇｍｐの電流変化が生じる。

スイッチ２１４には、スイッチ２１２の電流変化（−ΔＶ×ｇｍｐ）を補償する、ΔＶ×ｇｍｐの電流変化が生じる。スイッチ２１６は、スイッチ２１４と同じΔＶ×ｇｍｐの電流変化が生じる。スイッチ２２０にはスイッチ２１６と同じΔＶ×ｇｍｐの電流変化が生じ、スイッチ２２２にはΔＶ×Ｎ×ｇｍｐの電流変化が生じる。

従って、入力電圧Ｖｉｎの変化ΔＶが負の時、第１電源電圧ＶＤＤからスイッチ２１８へ流れる電流がΔＶ×Ｎ×ｇｍｐ減少し、スイッチ２２２から第２電源電圧ＶＥＥからへ流れる電流がΔＶ×Ｎ×ｇｍｐ増大する。これにより、出力端子３００の出力電圧Ｖｏｕｔが低下する。

これにより、オペアンプ２００は、入力電圧Ｖｉｎに出力電圧Ｖｏｕｔが追従するボルテージフォロワとして機能する。また、オペアンプ２００は、第１電源電圧ＶＤＤからオペアンプ２００への電流変動を相殺するように、第２電源電圧ＶＥＥからオペアンプ２００の電流変動を生じさせる。

ここで、チャージポンプ回路１００とスイッチ２２２の間に流れる電流の電流変動と、第１電源電圧ＶＤＤとチャージポンプ回路１００との間に流れる電流の電流変動は理想的には相補関係にある。したがって、第１電源電圧ＶＤＤからスイッチ２１８への電流変動ΔＶ×Ｎ×ｇｍｐと、第１電源電圧ＶＤＤからチャージポンプ回路１００への電流変動−ΔＶ×Ｎ×ｇｍｐは相殺するので、結果的に入力電圧Ｖｉｎ＝０付近において第１電源電圧ＶＤＤとなる電源入力端子２０において電流変動は生じない。

また、例えばｓｉｎ波の入力信号を受けた場合には、電源入力端子２０へと入力される外部電源電圧ＶＤＤからオペアンプ２００へと流れる電流と、外部電源電圧ＶＤＤからチャージポンプ回路１００へと流れる電流は同程度となり相補関係となるので、入力電圧Ｖｉｎ＞０となる区間及びＶｉｎ＜０となる区間において外部電源電圧ＶＤＤの電流変動が小さくなる。

このように、オペアンプ２００は、第１電源電圧ＶＤＤとなる電源入力端子２０において電流変動を生じさせないので、負荷ＲＬによる消費電流変動を抑えることができる。これにより、本実施形態の増幅回路１０は、外部電源２から供給を受ける電流を安定化して外部電源２の駆動能力を低減可能とし、平滑用コンデンサＣＳを小型化及び低容量化することができる。また、増幅回路１０は、ＬＳＩとして用いる場合、内蔵する回路のＰＳＲＲ特性を低くすることができる。

本実施形態に係る増幅回路１０のオペアンプ２００は、基準電位（例えば０Ｖ）に対して正側および負側の間で変動する上下対称な入力信号が入力された場合において、最大の効果を奏する。これに代えて、基準電位に対して正側および負側の間で変動するが上下の波形が対称でない入力信号が入力された場合においても、第１電源電圧ＶＤＤとなる電源入力端子２０において電流変動を減少させるようにするので、増幅回路１０は負荷ＲＬによる消費電流変動を抑えることができる。

図６は、本実施形態に係る増幅回路１０が入力する基準電圧（例えば０Ｖ）に対して正側および負側の間で変動する入力信号により生じる電流の一例を示す。例えば、増幅回路１０は、Ｖｉｎ（ｔ）＝Ｖａ×ｓｉｎωｔ（Ｖａは定数）で表される基準電圧（例えば０Ｖ）に対して正側および負側の間で変動する信号を信号入力端子３０に入力する。

負荷抵抗がＲＬにより、出力端子３００には、Ｉ＝Ｖａ×ｓｉｎωｔ／ＲＬの電流が流れる。図示するように、出力端子３００を流れる電流４００には、正となる区間ｔ１と負となる区間ｔ２とを有する。

電流変動５００は、出力段２０４がＡＢ級出力段である場合のスイッチ２１８から出力される電流の変動を示す。出力段２０４はＡＢ級出力段であるので、スイッチ２１８からは常に出力端子３００における電流４００と同相の電流変動５００が出力される。

電流変動６００は、出力段２０４がＡＢ級出力段である場合のスイッチ２２２から出力される電流の変動を示す。出力段２０４はＡＢ級出力段であるので、スイッチ２２２からは常に出力端子３００における電流４００と逆相の電流変動６００が出力される。

なお、チャージポンプ回路１００は、充電フェーズと電荷転送フェーズの切り替えを入力電圧Ｖｉｎの周期１／ωに同期させなくてよく、例えば、両フェーズの切り替えを周期１／ωよりも高速で行ってよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

２ 外部電源、１０ 増幅回路、２０ 電源入力端子、３０ 信号入力端子、１００ チャージポンプ回路、１０２ スイッチ、１０４ スイッチ、１０５ 電荷転送用コンデンサ、１０６ スイッチ、１０８ スイッチ、１１２ 平滑用コンデンサ、１２０ タイミング発生回路、２００ オペアンプ、２０２ 差分回路、２０４ 出力段、２１２ スイッチ、２１４ スイッチ、２１６ スイッチ、２１８ スイッチ、２２０ スイッチ、３００ 出力端子、４００ 電流、５００ 電流変動、６００ 電流変動

Claims (7)

1. 外部電源から入力される第１電源電圧とは逆極性の第２電源電圧を出力するチャージポンプ回路と、
   前記第１電源電圧および前記第２電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプと、
   を備える増幅回路。
2. 前記出力段は、ＡＢ級出力段である請求項１に記載の増幅回路。
3. 前記出力段は、
   前記第１電源電圧および前記第２電源電圧の間に直列に接続された第１スイッチおよび第２スイッチを含み、前記第１スイッチおよび前記第２スイッチの間の電圧を出力電圧として出力する、
   請求項１又は２に記載の増幅回路。
4. 前記第１スイッチはＰＭＯＳトランジスタであり、
   前記第２スイッチはＮＭＯＳトランジスタであり、
   前記出力段は、
   前記第１スイッチおよび前記第２スイッチを逆相に制御する駆動回路を更に備える請求項３に記載の増幅回路。
5. 前記オペアンプは、
   入力電圧および出力電圧の差に応じた差分電圧を出力する差分回路を備え、
   前記出力段は、
   前記差分電圧を前記第１スイッチのゲートに供給し、
   前記差分電圧とは逆相に変化する逆相電圧を前記第２スイッチのゲートに供給する
   請求項４に記載の増幅回路。
6. 前記外部電源との間の配線と基準電位との間に設けられた平滑用コンデンサを備える請求項１から５のいずれか一項に記載の増幅回路。
7. 外部電源から外部電源電圧を入力する電源入力端子と、
   外部電源電圧とは逆極性の内部電源電圧を出力するチャージポンプ回路と、
   前記外部電源電圧および前記内部電源電圧を入力し、プッシュプル動作により出力電圧を出力する出力段を有するオペアンプと、
   前記出力段からの出力電圧を外部に出力する出力端子と、
   を備えるデバイス。

Images