KR0169596B1 - 메모리 소자의 셀프 리프레쉬 주기변환 장치 - Google Patents

메모리 소자의 셀프 리프레쉬 주기변환 장치 Download PDF

Info

Publication number
KR0169596B1
KR0169596B1 KR1019940017293A KR19940017293A KR0169596B1 KR 0169596 B1 KR0169596 B1 KR 0169596B1 KR 1019940017293 A KR1019940017293 A KR 1019940017293A KR 19940017293 A KR19940017293 A KR 19940017293A KR 0169596 B1 KR0169596 B1 KR 0169596B1
Authority
KR
South Korea
Prior art keywords
terminal
leakage current
self
pull
transistor
Prior art date
Application number
KR1019940017293A
Other languages
English (en)
Other versions
KR960005609A (ko
Inventor
이재진
박진호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940017293A priority Critical patent/KR0169596B1/ko
Publication of KR960005609A publication Critical patent/KR960005609A/ko
Application granted granted Critical
Publication of KR0169596B1 publication Critical patent/KR0169596B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 특정한 외부의 입력 신호에 대하여 소자의 내부에서 주기적으로 리프레쉬 신호를 발생하는 회로를 내장한 DRAM에서 셀프 주기를 발생하도록 구성된 링 오실레이터의 인버터에 온도변화에 따라 누설전류가 가변되는, 다이오드를 고전위측과 역방향이 되도록 접속하여 구성된 것으로서 온도가 올라가면 리프레쉬 주기를 빠르게 하고, 반대로 온도가 내려가면 주기를 낮춰주므로 전력 소모를 줄이는 셀프 리프레쉬 주기 변환 장치에 관한 것이다.

Description

메모리 소자(DRAM)의 셀프 리프레쉬 주기변환 장치
제1도는 일반적인 셀프 리프레쉬 회로의 링 오실레이터를 도시한 블럭도.
제2도는 종래의 링 오실레이터의 실시예시도.
제3도는 본 발명을 설명하는 인버터를 나타낸 도면.
제4도는 제3도에 도시된 역 바이어스 다이오드의 단면도.
제5도 내지 제8도는 본 발명에 따른 장치를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
Q1, Q2 : 트랜지스터 D : 다이오드
C3 : 콘덴서
본 발명은 메모리 소자(DRAM)의 셀프 리프레쉬 주기 변환 장치에 관한 것으로서, 특히 셀프 리프레쉬 주기를 온도 변화에 따라 가변하여 전력소모를 줄이는 장치에 관한 것이다.
일반적으로 DRAM에서는 셀(Cell)이 다이나믹으로 구성되어 있으므로 누설 전류(leakage Current)에 의한 데이터의 파괴가 있게 되어 셀의 데이터가 감지하지 못할 정도로 작아지기 이전에 셀의 데이터를 감지 증폭하여 셀에 다시 기록(Rewrite) 하게 되는데 이러한 동작을 리프레쉬(Refresh)라고 한다.
상기 리프레쉬 방법으로는 외부에서 리프레쉬할 행(Row) 어드레스를 입력하여 리프레쉬를 수행하는 방법과, 외부에서 리프레쉬를 위한 콘트롤 시그날(CBR)을 입력하고 내부에서 리프레쉬할 어드레스를 발생시키고 그 어드레스를 리프레쉬하는 방법(CBR 리프레쉬)과, 이러한 CBR 리프레쉬 동작이 노말 동작과 결부되어 나타나는 히든(Hidden) 리프레쉬 방법이 있다.
최근에는 외부 콘트롤 신호가 일정한 상태로 진입한 연후에 상태의 변화없이 지속되는 경우에 소자의 내부에서 주기적으로 CBR상태를 만들어 리프레쉬를 수행하는 방식이 사용되는데 이러한 방식을 셀프 리프레쉬(Self refresh)라고 한다.
셀에서 리프레쉬가 필요한 이유가 셀에서 생기는 누설전류에 의하여 셀의 데이터가 완전히 파괴되는 것을 방지하기 위한 것인데, 이러한 누설 전류는 온도와 밀접한 관련을 갖고 있어서(누설전류는 온도가 10℃ 증가하면서 2배로 증가하는 특징)리프레쉬 주기를 결정하는 중요한 요소로 작용한다.
소자를 만드는데 여러가지 극한 상황에도 안전하게 동작하도록 회로를 구현 하는데 Cell의 data가 안전한 시간은 온도가 10℃ 증가하면 1/2로 감소하고 만약에 온도가 50℃ 증가한다면 1/32로 감소할 것이다.
만약에, 온도의 변화에 무관하게 일정한 주기로 리프레쉬가 행해지는 경우를 생각한다면 고온에서도 안전하게 하기 위하여, 상온 또는 상대적인 저온에서는 필요 이상의 많은 리프레쉬가 행해진다는 것을 의미한다.
즉, 리프레쉬 주기가 온도의 변화에 무관하게 일정한 경우에는 고온에서의 데이터의 안정성을 위하여, 다시 말하면 고온에서도 안전하게 동작하도록 하기 위하여 상온에서는 필요 이상의 많은 리프레쉬가 이루어지고, 이것은 상대적인 저온에서는 필요 이상의 많은 전력이 소모되는 문제점이 있었다.
제1도는 일반적인 셀프 리프레쉬 회로에서 링 오실레이터를 도시한 블록도이고, 제2도는 온도변화에 따라 일정한 주기를 갖는 종래의 링 오실레이터의 실시예이며, 상기 제2도에서 저항(R)은 보통 폴리(poly)를 이용하여 온도변화에 거의 안정적인 주기를 공급하기때문에 전술한 바와 같이 전류의 소모가 많게 된다.
따라서, 본 발명의 목적은 극한 상황(Hot Temp)에서의 리프레쉬 타임을 보장함으로써 상온에서는 필요이상의 리프레쉬가 수행되어 전력의 소모가 초래되는 것을 방지하기 위하여, 특정 외부신호에 대하여 소자의 내부에서 리프레쉬 신호를 온도가 증가하면 리프레쉬 주기를 빠르게 하고 온도가 감소하면 리프레쉬 주기를 느리고 하여, 고온에서 데이터의 안전성을 확보하는 셀프 리프레쉬 주기 변환 장치를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은, 다수개의 인버터스테이지로 구성되는 링 오실레이터를 구비하는 메모리 소자의 셀프 리프레쉬 주기 변환 장치에 있어서, 상기 각 인버터는, 전원전압이 공급되는 단자와, 접지전압이 공급되는 단자와, 상기 전원전압 단자와 출력 노드 사이에 채널이 형성되고 소정의 입력신호에 응답하여 스위칭 동작하는 풀업 트랜지스터와, 상기 접지전압 단자와 출력 노드 사이에 채널이 형성되고 상기 입력신호에 응답하여 스위칭 동작하는 풀다운 트랜지스터와, 상기 전원전압 단자와 접지전압 단자 사이의 전류 경로상에 형성되고, 온도 변화에 따라 누설 전류의 흐름을 각기 다르게 하는 역방향 다이오드를 포함하여 이루어지고, 상기 링 오실레이터가 상기 역방향 다이오드에 흐르는 누설 전류의 양에 응답하여 동작됨을 특징으로 한다.
이하, 예시된 도면을 참조하여 본 발명을 더욱 상세히 기술한다.
제3도는 본 발명의 실시예가 되는 제5도에 도시된 장치를 설명하기 위한 인버터를 나타낸 것으로서, 제3도에서 다이오드(D)는 인버터의 트랜지스터(Q1)의 소스에 역바이어스로 잡혀 있어서 누설 전류가 흐르게 되는데, 이 누설전류는 온도가 10℃증가할 때마다 약 2배씩 증가하는 특징을 가지고 있다.
제3도에 도시된 인버터의 입력단(Vin)에 ‘로우’신호가 공급되어 트랜지스터(Q1)(Q2)가 동작될 때 노드(C3)에 걸리는 시간(t)
그러므로 온도가 10℃ 증가하면 누설전류는 2배로 증가되어 시간 t는 1/2배가 된다.
따라서 셀프 리프레쉬의 주기를 80℃에서 셀의 데이터를 유지할 수 있는 어떤 주기 T80을 가진다면 30℃에서는 T80 * 25의 주기를 가질 수 있으므로 상온에 비해 32배의 전류 소모를 줄일 수 있다.
제4도는 인버터의 구조를 도시한 단면도로서, 좌측은 트윈(twin) 웰, 우측은 트리플(triple)웰의 구조를 나타낸 것이다.
한편, 제5도는 본 발명의 한 실시예로써 제3도를 기본 원리로 삼고 있는 다단 링 오실레이터를 도시한 도면이고, 제6도는 본 발명의 다른 실시예로 제6a도와 제6b도는 같은 원리를 이용하고 있으나 제6a도는 VinL이 ‘하이’일때 큰 효과를, 제6b도는 VinR이 ‘로우’일때 큰 효과를 나타낼 수 있다.
제7도는 누설 전류를 만들어 내는 장치와 이 출력을 이용한 링 오실레이터가 분리된 회로를 나타낸 것이다.
한편, 제8도는 본 발명의 또 다른 실시예로서,온도 변화에 따라 누설 전류의 차를 풀-업(pull-up), 풀-다운(pull-down) 동작에서 동시에 이용할 수 있도록 한 것으로 이전의 회로에 비해 효율적이다.
노드(n11)(n12)가 고전위가 되는 경우 노드(n11)가 먼저 고전위가 되고 노드(n12)가 나중에 고전위가 되어서 Vcc에서 Vss로 흐르는 직류 전류 경로를 막을 수 있다.
상술한 본 발명은 누설전류와 온도의 관계를 이용하여 온도가 올라가면 주기를 빠르게 해주고 온도가 내려가면 주기르 낮춰주는 링 오실레이터로서 전류 전력 소모를 줄이는 효과가 있다.

Claims (5)

  1. 다수개의 인버터스테이지로 구성되는 링 오실레이터를 구비하는 메로리 소자의 셀프 리프레쉬 주기 변환 장치에 있어서, 상기 각 인버터는, 전원전압이 공급되는 단자와, 접지전압이 공급되는 단자와, 상기 전원전압 단자와 출력 노드 사이에 채널이 형성되고 소정의 입력신호에 응답하여 스위칭 동작하는 풀업 트랜지스터와, 상기 접지전압 단자와 출력 노드 사이에 채널이 형성되고 상기 입력신호에 응답하여 스위칭 동작하는 풀다운 트랜지스터와, 상기 전원전압 단자와 접지전압 단자 사이의 전류 경로상에 형성되고, 온도 변화에 따라 누설 전류의 흐름을 각기 다르게 하는 역방향 다이오드를 포함하여 이루어지고, 상기 링 오실레이터가 상기 역방향 다이오드에 흐르는 누설 전류의 양에 응답하여 동작됨을 특징으로 하는 메모리 소자의 셀프 리프레쉬 주기 변환 장치.
  2. 제1항에 있어서, 상기 역방향 다이오드는, 상기 전원전압 단자와 풀업 트랜지스터와의 사이에 형성됨을 특징으로 하는 메로리 소자의 셀프 리프레쉬 주기 변환 장치.
  3. 제1항에 있어서, 상기 역방향 다이오드는, 상기 풀업 트랜지스터와 출력 노드와의 사이에 형성됨을 특징으로 하는 메로리 소자의 셀프 리프레쉬 주기 변환 장치.
  4. 제1항에 있어서, 상기 역방향 다이오드는, 상기 출력 노드와 풀다운 트랜지스터와의 사이에 형성됨을 특징으로 하는 메모리 소자의 셀프 리프레쉬 주기 변환 장치.
  5. 다수개의 인버터스테이지로 구성되는 링 오실레이터를 구비하는 메모리 소자의 셀프 리프레쉬 주기 변환 장치에 있어서, 상기 인버터스테이지에 연결되는 입력 노드와, 전원전압 단자와 상기 입력 노드 사이에 채널이 형성되고 상기 입력 노드에 걸린 전압레벨에 응답하여 상기 입력 노드를 충전하는 트랜지스터와, 백바이어스 전압이 공급되는 단자와, 상기 입력 노드와 상기 백바이어스 전압 단자 사이에 형성되고 온도변화에 따라 누설 전류의 흐름을 각기 다르게 하는 역방향 다이오드를 구비하고, 상기 인버터 스테이지가 상기 역방향 다이오드에 흐르는 누설 전류의 양에 응답하여 동작됨을 특징으로 하는 메모리 소자의 셀프 리프레쉬 주기 변환 장치.
KR1019940017293A 1994-07-18 1994-07-18 메모리 소자의 셀프 리프레쉬 주기변환 장치 KR0169596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017293A KR0169596B1 (ko) 1994-07-18 1994-07-18 메모리 소자의 셀프 리프레쉬 주기변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017293A KR0169596B1 (ko) 1994-07-18 1994-07-18 메모리 소자의 셀프 리프레쉬 주기변환 장치

Publications (2)

Publication Number Publication Date
KR960005609A KR960005609A (ko) 1996-02-23
KR0169596B1 true KR0169596B1 (ko) 1999-02-01

Family

ID=19388235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017293A KR0169596B1 (ko) 1994-07-18 1994-07-18 메모리 소자의 셀프 리프레쉬 주기변환 장치

Country Status (1)

Country Link
KR (1) KR0169596B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
US9362897B2 (en) * 2014-10-17 2016-06-07 Nuvoton Technology Corporation Method and apparatus for an integrated PN-junction oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
KR960005609A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR100631935B1 (ko) 반도체 메모리 장치의 셀프 리프레시 회로
JP3780030B2 (ja) 発振回路およびｄｒａｍ
KR100205530B1 (ko) 감지 증폭기
US6856566B2 (en) Timer circuit and semiconductor memory incorporating the timer circuit
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
KR100657171B1 (ko) 리프레쉬 제어회로 및 리프레쉬 제어방법
JPH0660648A (ja) パルス信号発生回路および半導体記憶装置
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
KR0129790B1 (ko) 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR0169596B1 (ko) 메모리 소자의 셀프 리프레쉬 주기변환 장치
JP2005108307A (ja) 半導体記憶装置
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
JP2001176287A (ja) 半導体メモリ装置及びそれの読み出し方法
KR19980015460A (ko) 온도 감지기를 구비한 전압 제어 오실레이터
JPH0778471A (ja) 半導体集積回路
KR20010004581A (ko) 온도감지기를 가진 셀프 리프레시 전류 감소 회로
JP3868131B2 (ja) バックバイアス回路
JP4330585B2 (ja) 温度依存性を有する電流発生回路
KR0121780B1 (ko) 셀프 리프레쉬용 링 오실레이터 회로
KR100431296B1 (ko) 반도체 소자용 온도 검출 회로
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR100745947B1 (ko) 셀프 리프레쉬 장치_
KR100771870B1 (ko) 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법
KR20030070687A (ko) 저전압 온도감지 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee