KR100810063B1 - 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로 - Google Patents

오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로 Download PDF

Info

Publication number
KR100810063B1
KR100810063B1 KR1020070020697A KR20070020697A KR100810063B1 KR 100810063 B1 KR100810063 B1 KR 100810063B1 KR 1020070020697 A KR1020070020697 A KR 1020070020697A KR 20070020697 A KR20070020697 A KR 20070020697A KR 100810063 B1 KR100810063 B1 KR 100810063B1
Authority
KR
South Korea
Prior art keywords
voltage
pull
inverter
capacitor
oscillator
Prior art date
Application number
KR1020070020697A
Other languages
English (en)
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070020697A priority Critical patent/KR100810063B1/ko
Application granted granted Critical
Publication of KR100810063B1 publication Critical patent/KR100810063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도의 변화에도 안정적인 주기신호를 출력하는 오실레이터 및 이를 포함하는 반도체장치의 전압 펌핑회로에 관한 것으로, 본 발명에 따른 반도체장치의 전압 펌핑회로는 반도체장치의 온도를 측정하여 온도정보를 출력하는 온도정보 출력장치; 펌핑된 전압의 레벨을 감지하여 전압 펌핑여부를 결정하는 감지신호를 출력하는 전압감지부; 상기 감지신호에 응답하여 주기신호를 출력하며, 상기 주기신호의 주기는 상기 온도정보에 의해 조절되는 것을 특징으로 하는 오실레이터부; 및 상기 주기신호에 응답하여 전압을 펌핑하는 전압펌핑부를 포함한다.
오실레이터, 전압펌핑, 온도정보 출력장치

Description

오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로{Oscillator and Voltage Pumping Circuit of Semiconductor Device including the Oscillator}
도 1은 종래의 음전압 펌핑회로의 블록도.
도 2는 도 1의 음전압감지부(10)의 상세 회로도.
도 3은 도 1의 오실레이터부(20)의 상세 회로도.
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도.
도 6은 도 1의 차지펌프부(40)의 상세 회로도.
도 7은 종래의 고전압 펌핑회로의 블록도.
도 8은 도 7의 고전압감지부(50)의 상세 회로도.
도 9는 도 7의 오실레이터부(60)의 상세 회로도.
도 10은 도 7의 펌프제어부(70)의 상세 회로도이며, 도 11은 펌프제어부(70)의 동작 타이밍도.
도 12는 도 7의 차지펌프부(80)의 상세 회로도.
도 13에는 온도에 따라 변하는 오실레이터의 주기신호(osc)를 도시한 도면.
도 14는 본 발명에 따른 반도체장치의 전압 펌핑회로의 일실시예 구성도.
도 15는 도 14의 온도정보 출력장치(300)의 일실시예 구성도.
도 16은 각각의 플래그신호(TEMPA, TEMPB, TEMPC)가 언제 인에이블 되는지를 도시한 도면.
도 17은 도 14의 오실레이터부(200)의 일실시예 구성도.
도 18은 도 17의 오실레이터부에서 출력되는 온도에 따른 주기신호를 도시한 도면.
도 19의 a,b,c,d,e는 도 17의 오실레이터부에 사용되는 인버터에서 캐패시터를 NMOS, 또는 NMOS와 PMOS트랜지스터 등으로 구현한 예를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
100: 전압감지부 200: 오실레이터부
300: 온도정보 출력장치 400: 전압펌핑부
410: 펌프제어부 420: 차지펌프부
본 발명은 오실레이터(oscillator)에 관한 것으로, 더욱 상세하게는 반도체장치에서 내부전원(internal voltage)을 생성하기 위해 쓰이는 전압 펌핑(pumping)회로 등에 쓰이는 오실레이터에 관한 것이다.
각종 반도체장치에서는 외부에서 공급되는 전원만이 아닌 외부에서 공급되는 전원과 다른 레벨을 가지는 내부전원을 만들어 사용하고 있다. 예를 들어 반도체 메모리장치인 DRAM에서는 고전압인 VPP, 음전압인 VBBW, 디램의 코어(core)지역에서 쓰이는 전압인 VCORE 등의 전압을 내부적으로 만들어 사용하고 있다.
내부전원을 만드는 방식으로는 일반적으로 VCORE를 만들 때 쓰이는 다운 컨버팅(down converting) 방식과 VPP, VBBW를 만들 때 쓰이는 차지펌핑(charge pumping) 방식이 있는데, 본 발명과 관련이 있는 차지펌핑 방식에 대해서 알아보기로 한다.
이하 차지펌핑(charge pumping) 방식에 의해 음전압(VBBW)을 펌핑하는 음전압 펌핑회로와 고전압(VPP)을 펌핑하는 고전압 펌핑회로에 대해 알아본다.
도 1은 종래의 음전압 펌핑회로의 블록도이다.
도면에 도시된 바와 같이, 종래의 음전압 공급장치는 음전압감지부(10), 오실레이터부(20), 전압펌핑부(30+40)를 포함하여 구성된다.
음전압감지부(10)는 음전압(VBBW)의 레벨을 감지하는 부분으로 전압펌핑부(30+40)를 구동할 것인지 말 것인지의 여부를 결정하는 감지신호(bbweb)를 출력한다. 오실레이터부(20)는 감지신호(bbweb)를 입력받아 주기신호(osc)를 출력한다. 전압펌핑부(30+40)는 오실레이터부(20)에서 출력되는 주기신호(osc)에 응답하여 음전압(VBBW)을 펌핑하는데 전압펌핑부(30+40)는 펌프제어부(30)와 차지펌프부(40)로 구성될 수 있다. 상세하게 펌프제어부(30)는 오실레이터부의 출력신호(osc)에 응답하여 펌프 제어신호(p1, p2, g1, g2)를 출력하며, 차지펌프부(40)는 펌프제어신 호(p1, p2, g1, g2)에 응답하여 음전압(VBBW)을 펌핑하게 된다.
전체적인 동작을 간단히 설명하면, 음전압감지부(10)에서 감지한 음전압(VBBW)의 레벨이 충분히 낮은 경우에는 펌핑동작을 중단하고, 음전압감지부(10)에서 감지한 음전압(VBBW)의 레벨이 높은 경우에는 전압펌핑부(30+40)에서 음전압(VBBW) 펌핑동작을 하게 된다.
도 2는 도 1의 음전압감지부(10)의 상세 회로도이다.
도면은 보면, 트랜지스터 P01의 게이트에 접지전압(VSS) 트랜지스터 P02의 게이트에 음전압(VBBW)이 각각 인가된다. 트랜지스터 P01과 P02는 선형 영역(linear region)에서 동작하며, 저항 역할을 하여 고전위(VCORE)와 저전위(VSS)의 전압을 분배한다. 예를 들어 음전압(VBBW)의 절대값이 작아서(음전압의 레벨은 높은 것을 의미한다.) 트랜지스터 P02의 저항이 커지게 되면 DET노드의 전위는 올라가게 되어 인버터 I03에서는 감지신호(bbweb)가 '로우'로 출력될 것이며(음전압을 펌핑하게 한다.), 음전압(VBBW)의 절대값이 커서(음전압의 레벨이 낮아서) 트랜지스터 P03의 저항이 작아지면 DET노드의 전위는 내려가고 인버터 I03에서는 감지신호(bbweb)가 '하이'로 출력될 것이다.(음전압 펌핑을 중단하게 한다.)
즉, 음전압감지부(10)는 접지전압(VSS) 및 음전압(VBBW)을 각각 인가받는 트랜지스터 P01,P02의 전압분배에 의해서 음전압(VBBW)의 레벨을 감지한다.
참고로 고전위의 예시로 VCORE가 도시되어 있지만, 이는 접지전압보다 높은 고전위로서 하나의 예시일 뿐이며, 다른 여러 가지의 고전위(예, VDD, VREFB등)가 사용될 수도 있다.
도 3은 도 1의 오실레이터부(20)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(20)는 감지신호(bbweb)를 입력받는 노아게이트(21)와 인버터들(I04~09)로 구성된 링오실레이터(ring oscillator) 형태 구성될 수 있다.
노아게이트(21)에 감지신호(bbweb)가 '하이'로 입력되면 노아게이트(21)는 항상 '로우' 신호를 출력하며, 감지신호(bbweb)가 '로우'로 입력되면 노아게이트(21)는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들(I04~09)에 의해서 일정한 주기를 가진 신호를 출력한다.
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(30)는 낸드게이트들(31, 32) 및 다수의 인버터들(I10~19)을 구비하여 차지펌프부(40)를 제어할 제어신호(p1, p2, g1, g2)를 출력한다. 제어신호 p1, p2는 차지펌프부(40)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 g1, g2는 일종의 프리차지 신호이다.
도 6은 도 1의 차지펌프부(40)의 상세 회로도이다.
차지펌프부(40)는 음전압(VBBW)를 생성하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호(p1, p2, g1, g2)를 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 PMOS트랜지스터들(41, 42, 43, 44)을 포함하여 구성된다.
그 동작을 간단히 설명하면, p1, p2신호들의 인가에 의해 음전압(VBBW)의 펌 핑을 하게되고 g1, g2 신호들의 인가에 의해 a, b노드의 전위를 접지전압(VSS)으로 만든다.
도 7은 종래의 고전압 펌핑회로의 블록도이다.
고전압 펌핑회로는 고전압감지부(50), 오실레이터부(60), 전압펌핑부(70+80)를 포함하여 구성된다. 각 블록의 기본적인 역할은 도 1의 음전압 펌핑회로와 동일하지만 음전압(VBBW)이 아닌 고전압(VPP)을 펌핑하게 되므로 약간의 변경이 가해진다.
고전압감지부(50)는 고전압(VPP)의 레벨을 감지하는 부분으로 전압펌핑부(70+80)를 구동할 것인지 말 것인지의 여부를 결정하는 감지신호(ppes)를 출력한다. 오실레이터부(60)는 감지신호(ppes)를 입력받아 주기신호(osc)를 출력한다. 전압펌핑부(70+80)는 오실레이터부(60)에서 출력되는 주기신호에 응답하여 고전압(VPP)을 펌핑하는데 전압펌핑부(70+80)는 펌프제어부(70)와 차지펌프부(80)로 구성될 수 있다. 상세하게 펌프제어부(70)는 오실레이터부의 출력신호(osc)에 응답하여 펌프 제어신호(p1, p2, g1 ,g2)를 출력하며, 차지펌프부(80)는 펌프제어신호(p1, p2, p3, g2)에 응답하여 고전압(VPP)을 펌핑하게 된다.
전체적인 동작을 간단히 설명하면, 고전압감지부(50)에서 감지한 고전압(VPP)의 레벨이 충분히 높은 경우에는 펌핑동작을 중단하고, 고전압감지부(50)에서 감지한 고전압(VPP)의 레벨이 낮은 경우에는 전압펌핑부(70+80)에서 고전압(VPP) 펌핑동작을 하게 된다.
도 8은 도 7의 고전압감지부(50)의 상세 회로도이다.
고전압감지부는 차지펌프부(80)로부터 피드백(feed back) 받은 고전압(VPP)을 전압분배하여 기준전압(VREFP)과의 비교를 통해 고전압(VPP)의 레벨을 감지한다. 즉, 고전압(VPP)이 원하는 타겟(target) 레벨보다 떨어질 경우에는 c노드의 전위가 기준전압(VREFP)보다 낮아지게 된다. 그러면 전류미러(current mirror)를 형성하고 있는 트랜지스터N02가 트랜지스터N01보다 강하게 턴온되어 d노드의 논리레벨은 '로우'가 된다. 따라서 인버터I20에서는 감지신호 ppes가 '하이'로 출력된다.(이는 고전압을 펌핑하게 한다.)
반대로 고전압(VPP)이 원하는 타겟 레벨보다 높을 경우에는 c노드의 전위가 기준전압(VREFP)보다 높아지게 된다. 이때는 d노드의 논리레벨이 '하이'가 되고, 인버터I20에서는 감지신호 ppes가 '로우'로 출력된다.(고전압의 펌핑은 중단)
도 9는 도 7의 오실레이터부(60)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(60)는 감지신호(ppes)를 입력받는 낸드게이트(61)와 인버터들(I21~26)로 구성된 링오실레이터(ring oscillator) 형태 구성될 수 있다. 도 9의 오실레이터부는 도 3의 오실레이터부와 기본적으로는 동일하게 링오실레이터 형태를 갖는다. 하지만 감지신호 ppes는 감지신호 bbweb와는 다르게 '하이'로 인에이블 되므로 노아게이트(도 3의 21)가 아닌 낸드게이트(91)가 사용된다.
낸드게이트(61)에 감지신호(ppes)가 '로우'로 입력되면 낸드게이트(61)는 항상 '로우' 신호를 출력하며, 감지신호(bbweb)가 '하이'로 입력되면 낸드게이트(61)는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들(I21~26)에 의해서 일정한 주기를 가진 신호(osc)를 출력한다.
도 10은 도 7의 펌프제어부(70)의 상세 회로도이며, 도 11은 펌프제어부(70)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(70)는 낸드게이트들(71, 72) 및 다수의 인버터들(I27~34)을 구비하여 차지펌프부(80)를 제어할 제어신호(p1, p2, g1, g2)를 출력한다. 제어신호 p1, p2는 차지펌프부(80)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 g1, g2는 일종의 프리차지 신호이다.
주기파(osc)에 따라 제어신호(pq, p2, g1, g2)가 생성되는 타이밍은 도 11에 도시되어 있으며, 음전압(VBBW)이 아닌 고전압(VPP)을 펌핑하는 관계로 그 타이밍은 도 5와는 조금 다르다.
도 12는 도 7의 차지펌프부(80)의 상세 회로도이다.
차지펌프부(80)는 고전압(VPP)을 생성하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호(p1, p2, g1, g2)를 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 NMOS트랜지스터들(41, 42, 43, 44)을 포함하여 구성된다.
그 동작을 간단히 설명하면, p1, p2신호들의 인가에 의해 고전압(VPP)의 펌핑을 하게되고 g1, g2 신호들의 인가에 의해 e, f노드의 전위를 접지전압(VDD)으로 만든다.
상술한 바와 같이, 반도체장치에서 차지펌핑(charge pumping) 방식으로 전압을 펌핑할 때에는 주기파를 생성하는 오실레이터부를 포함하게 된다. 오실레이터부는 딜레이를 이용하여 주기신호를 만들어낸다. 그러나 온도에 따라 인버터의 딜레 이값이 변하는 관계로 오실레이터의 주기도 온도에 따라 변하게 된다. 도 13에는 온도에 따라 변하는 오실레이터의 주기신호(osc)를 도시하였는데, 도면을 참조하면 온도(temp)가 높아질수록 오실레이터에서 출력되는 주기신호(osc)의 주기가 늘어남을 확인할 수 있다.
이렇게 온도에 따라 오실레이터의 주기가 변하게 되면 온도에 따라 차지펌프의 펌핑 효율성(efficiency)과 전류(current) 소모량이 달라지게 된다는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도에 따라 안정적인 주기신호를 발생시키는 오실레이터 및 이를 포함하는 반도체장치의 전압 펌핑회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체장치의 전압펌핑회로는, 반도체장치의 온도를 측정하여 온도정보를 출력하는 온도정보 출력장치; 펌핑된 전압의 레벨을 감지하여 전압 펌핑여부를 결정하는 감지신호를 출력하는 전압감지부; 상기 감지신호에 응답하여 주기신호를 출력하며, 상기 주기신호의 주기는 상기 온도정보에 의해 조절되는 것을 특징으로 하는 오실레이터부; 및 상기 주기신호에 응답하여 전압을 펌핑하는 전압펌핑부를 포함한다.
또한, 본 발명의 일실시예에 따른 오실레이터는, 온도정보 출력장치로부터 측정된 온도에 따른 온도정보를 입력받으며, 인에이블 신호에 응답하여 주기신호를 생성하는데, 상기 주기신호는 복수의 인버터의 딜레이에 의해 만들어지며, 상기 인버터의 딜레이값은 상기 온도정보에 의해 조절되는 것을 특징으로 한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 14는 본 발명에 따른 반도체장치의 전압 펌핑회로의 일실시예 구성도이다.
전압 펌핑회로는, 온도정보 출력장치(300), 전압감지부(100), 오실레이터부(200), 전압펌핑부(400)를 포함하여 구성된다. 여기서의 전압 펌핑회로란 음전압(VBBW) 펌핑회로 또는 고전압(VPP) 펌핑회로를 의미하며, 종래기술에서 설명한 바와 같이 음전압 펌핑회로나 고전압 펌핑회로 모두 도 14에 도시된 블록들로 구성될 수 있다.
전압감지부(100)는, 펌핑된 전압의 레벨을 감지하여 전압 펌핑여부를 경정하는 감지신호를 출력한다. 전압 펌핑회로가 음전압(VBBW) 펌핑회로이냐 고전압(VPP) 펌핑회로이냐에 따라 도 2 또는 도 8의 전압감지부가 쓰일 수 있다. 이에 대해서는 종래기술 부분에서 상세히 설명하였으므로 여기서는 그 상세한 설명을 생략하기로 한다.
온도정보 출력장치(On Die Thermal Sensor)는 반도체장치의 온도를 측정하여 오실레이터부(200)에 온도정보(TEMPA, TEMPB, TEMPC)를 제공한다. 일반적으로 반도체 메모리장치에서 리프레쉬 주기를 조정하기 위하여 많이 사용된다. 온도정보 출력장치에 대해서는 도 15에 관한 설명과 함께 후술하기로 한다.
오실레이터부(200)는 종래와 같이 감지신호(오실레이터부의 인에이블 신호라 할 수 있다.)에 응답하여 주기신호(osc)를 출력하는데 그 주기신호(osc)의 주기가 온도정보(TEMPA, TEMPB, TEMPC)에 의해 조절되는 것을 특징으로 한다. 상세하게 주기신호(osc)는 복수의 인버터를 사용한 딜레이에 의해서 만들어지는데, 그 인버터의 딜레이값이 온도정보(TEMPA, TEMPB, TEMPC)에 의해 조절되게 한다. 오실레이터부(200)에 대해서는 도 17에 관한 설명과 함께 후술하기로 한다.
전압펌핑부(400)는 오실레이터부(200)에서 출력되는 주기신호(osc)에 응답하여 전압을 펌핑한다. 전압펌핑부(400)는 주기신호(osc)에 응답하여 펌프제어신호를 출력하는 펌프제어부(410)와 펌프제어신호에 응답하여 전압을 펌핑하는 차지펌프부(420)를 포함하여 구성될 수 있다. 전압펌핑부(400) 역시 음전압(VBBW)을 펌핑하느냐 고전압(VPP)을 펌핑하느냐에 따라 도 4, 6 또는 도 10, 12의 회로가 사용될 수 있다.
도 15는 도 14의 온도정보 출력장치(300)의 일실시예 구성도이다.
온도정보 출력장치(On Die Thermal Sensor)는 온도에 일대일로 대응하는 전압을 출력하는 밴드갭부(310); 밴드갭부에서 출력된 전압을 디지털코드로 변환하는 아날로그-디지털 변환부(320); 및 디지털코드를 입력받아 특정온도에서 인에이블 되는 복수의 플래그신호를 생성하는 플래그신호 생성부(330)를 포함한다.
구체적으로 밴드갭부(310)는 온도나 전원전압의 영향을 받지 않는 밴드갭(bandgap)회로 중에서 바이폴라 접합 트랜지스터(BJT: Bipolar Junction Transistor)의 베이스-이미터(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 온도를 감지한다. 그리고 미세하게 변동하는 바이폴라 접합 트랜지스터의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1로 대응하는 전압(VTEMP)를 출력한다. 즉, 온도가 높을수록 낮아지는 바이폴라 접합 트랜지스터의 베이스-이미터 전압(Vbe)을 출력한다.
아날로그-디지털 변환부(Analog-Digital Converter)(320)는 밴드갭부(310)에서 출력된 전압(VTEMP)을 디지털코드(DIGITAL CODE)로 변환하여 출력하는데, 일반적으로 추적형 아날로그-디지털 변환부(Tracking Analog-Digital Converter)가 많이 사용되고 있다.
플래그신호 생성부는(330) 디지털코드(DIGITAL CODE)를 디코딩하여 온도구간을 나타내는 복수의 플래그신호(TEMPA, TEMPB, TEMPC)를 출력한다.
각각의 플래그신호(TEMPA, TEMPB, TEMPC)는 온도가 특정온도 이상이면 인에이블 된다. 도 16에는 각각의 플래그신호(TEMPA, TEMPB, TEMPC)가 언제 인에이블 되는지가 도시되어 있으며, 저온에서 고온으로 갈수록 TEMPA, TEMPB, TEMPC 신호가 차례로 인에이블 된다. 따라서 TEMPA='로우', TEMPB='로우', TEMPC='로우'일 때는 가장 온도가 낮은 구간임을 나타내게 되고, TEMPA='하이', TEMPB='하이', TEMPC='하이'일 때가 가장 온도가 높은 구간임을 나타내게 된다.
참고로, 반도체 메모리장치의 리프리쉬(refresh) 주기를 온도에 따라 조절하기 위해서도 온도정보 출력장치의 플래그신호(TEMPA, TEMPB, TEMPC)가 쓰이고 있다.
도 17은 도 14의 오실레이터부(200)의 일실시예 구성도이다.
도 17에는 복수의 인버터가 링 형태로 연결되어 있는 오실레이터부가 도시되어 있다. 도 17에 도시된 오실레이터부는 낸드게이트(1701)를 사용해 감지신호를 입력받는 오실레이터부로 고전압 펌핑회로에 사용되는 오실레이터부가 도시되어 있다. 오실레이터부가 음전압 펌핑회로에 사용될 때에는 낸드게이트(1701)를 노아게이트로 대체해 사용하면 된다.(이는 펌핑동작을 하게 하는 감지신호의 논리레벨이 음전압 펌핑회로와 고전압 펌핑회로가 서로 다르기 때문이다.)
본 발명의 오실레이터부는 복수의 인버터 중 적어도 하나 이상의 인버터의 딜레이값이 온도정보(TEMPA, TEMPB, TEMPC)에 의해 조절되는 것을 특징으로 한다.(도면에는 6개의 인버터 중 3개의 인버터의 딜레이값이 온도정보에 의해 조절되는 경우를 도시함)
상세하게 인버터의 풀업소자(P05, P06, P07)와 풀다운소자(N04, N05, N06) 사이에 인버터의 딜레이값을 조절하기 위한 하나 이상의 캐패시터를 포함하며, 하나 이상의 캐패시터가 온도정보에 의해 온/오프 되도록 하여 인버터의 딜레이값을 조절한다.
도면에는 인버터의 풀업소자(P05, P06, P07)와 풀다운소자(N04, N05, N06) 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있 는것을 의미함-, 게이트에 온도정보인 플래그신호(TEMPA, TEMPB, TEMPC)를 입력받는 PMOS트랜지스터(P08~P16)로 캐패시터를 구현해 놓았다.
가장 왼쪽의 인버터의 경우를 설명하면, 온도가 가장 낮아서 TEMPA,B,C 가 (로우,로우,로우)인 경우에는 PMOS트랜지스터 P08,09,10은 모두 온 된다. 따라서 인버터의 풀업소자(P05)와 풀다운소자(N04) 사이에는 3개의 캐패시터가 붙어있게 된다. 캐패시터들은 풀업소자(P05)와 풀다운소자(N04)의 구동능력을 떨어뜨리게 되고(딜레이를 주게되고), 결국 인버터의 딜레이 값을 커지게 한다. 그러나 온도가 높아져서 TEMPA,B,C 신호 중 논리 '하이'의 레벨을 가지는 신호가 늘어나게 되면 풀업소자(P05)와 풀다운소자(N04) 사이의 캐패시터 숫자는 줄게되고, 이는 인버터의 딜레이 값이 줄어든다는 것을 의미한다.
기본적으로 인버터의 딜레이값은 온도가 높아질수록 커진다. 따라서 도면에 도시된 바와 같이, 온도가 높아질수록 턴온 된 캐패시터의 숫자가 줄어들게 인버터를 설계하면 온도에 따라 일정한 주기를 갖는 오실레이터를 설계하는 것이 가능해진다.(온도에 따라 늘어나는 딜레이를 캐패시터의 숫자가 줄어드는 것으로 보상) 이러한 경우의 온도에 따른 오실레이터의 주기신호를 도 18에 도시해 놓았다.
또한, 응용하기에 따라서 온도에 따라 오실레이터의 주기를 달라지게 컨트롤하는 것도 가능해 진다. 즉, 온도가 올라가면 오실레이터의 주기가 늘어나게 혹은 줄어들게 설계하는 것이 가능하다. 이는 온도가 올라갈수록 턴온되는 캐패시터가 늘어나게 혹은 줄어들게 하거나, 캐패시터의 용량(capacitance)을 바꿔줌으로써 얼마든지 구현하는 것이 가능하다.
본 발명에서는 온도정보에 따라서 딜레이량을 조절할 수 있는 오실레이터를 제시하였다. 본 발명에서 제시한 오실레이터는 반도체장치의 전압 펌핑회로에만 쓰일 수 있는 것이 아니다. 온도에 따라 안정적인 주기를 갖는 주기신호를 출력하는 오실레이터 혹은 온도에 따라 다른 주기를 가지는 오실레이터를 필요로하는 여러 가지의 시스템에 본 발명에서 제시된 오실레이터가 응용될 수 있다. 이 경우, 본 발명에서 제시한 오실레이터는 온도정보를 제공해줄 온도정보 출력장치와 함께 적용되어야 할 것이다.
도 19의 a,b,c,d,e는 도 17의 오실레이터부에 사용되는 인버터에서 캐패시터를 NMOS, 또는 NMOS와 PMOS트랜지스터 등으로 구현한 예를 도시한 도면이다.
도 19에는 오실레이터부에 쓰이는 인버터 하나씩만을 도시하였으며, 나머지 인버터 전체 혹은 일부를 도 18에 도시된 바와 같이 구현하면 된다.
도 19의 a 에는 도 17에서 캐패시터를 형성하는 PMOS트랜지스터를 NMOS트랜지스터(N08,09,10)로 대체한 실시예를 나타내는 도면이다. 이 경우에 인버터의 캐패시터는, 인버터의 풀업소자(P17)와 풀다운소자(N07) 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있는 것을 의미함-, 게이트에 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하여 입력받는 NMOS트랜지스터(N08,09,10)로 구현할 수 있다.
도 19의 a는 NMOS트랜지스터를 캐패시터로 사용하였기 때문에 도 17과는 다르게 인버터(I38,39,40)를 이용하여 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하여 입력받도록 구성하였다. 물론, 온도에 따라 오실레이터의 주기가 어떠한 의존성을 갖도록 조절하느냐에 따라서 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하지 않고 입력받도록 구성할 수도 있으며, 다만 도 19의 a는 도 17과 동일한 동작의 예를 도시하였기 때문에 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하여 입력받는 경우로 도시하였다.
도 19의 b는 PMOS트랜지스터(P19,20,21)로 스위치를 형성하고 NMOS트랜지스터(N12,13,14)로 캐패시터를 형성한 실시예를 도시한 도면이다. 이 경우에 인버터의 캐패시터는, 인버터의 풀업소자(P18)와 풀다운소자(N11) 사이의 노드에 자신의 소스가 연결되며 자신의 게이트에 플래그신호(TEMPA, TEMPB, TEMPC)를 입력받는 PMOS트랜지스터(P19,20,21); 및 PMOS트랜지스터(P19,20,21)의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터(N12,13,14)를 포함하여 구성될 수 있다. 즉, NMOS트랜지스터(N12,13,14)로 캐패시터를 형성하고 플래그신호(TEMPA, TEMPB, TEMPC)를 입력받는 PMOS트랜지스터(P19,20,21)를 사용하여 이를 온/오프해 딜레이를 조절한다.
도 19의 c는 PMOS트랜지스터(P23,24,25)로 스위치를 형성하고 PMOS트랜지스터(P26,27,28)로 캐패시터를 형성한 실시예를 도시한 도면이다. 이 경우에 인버터의 캐패시터는, 인버터의 풀업소자(P22)와 풀다운소자(N15) 사이의 노드에 자신의 소스가 연결되며 자신의 게이트에 플래그신호(TEMPA, TEMPB, TEMPC)를 입력받는 PMOS트랜지스터(P23,24,25); 및 PMOS트랜지스터(P23,24,25)의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터(P26,27,28)를 포함하여 구성될 수 있다. 즉, PMOS트랜지스터(P26,27,28)로 캐패시터를 형성하고 플래그신 호(TEMPA, TEMPB, TEMPC)를 입력받는 PMOS트랜지스터(P23,24,25)를 사용하여 이를 온/오프해 딜레이를 조절한다.
도 19의 d는 NMOS트랜지스터(N17,18,19)로 스위치를 형성하고 NMOS트랜지스터(N20,21,22)로 캐패시터를 형성한 실시예 도면이다. 이 경우에 인버터의 캐패시터는, 인버터의 풀업소자(P29)와 풀다운소자(N16) 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하여 입력받는 NMOS트랜지스터(N17,18,19); 및 MOS트랜지스터(N17,18,19)의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터(N20,21,22)를 포함하여 구성될 수 있다. 즉, NMOS트랜지스터(N20,21,22)로 캐패시터를 형성하고 플래그신호(TEMPA, TEMPB, TEMPC)를 입력받는 NMOS트랜지스터(N17,18,19)를 사용하여 이를 온/오프해 딜레이를 조절한다.
도 19의 e는 NMOS트랜지스터(N24,25,26)로 스위치를 형성하고 PMOS트랜지스터(P31,32,33)로 캐패시터를 형성한 실시예 도면이다. 이 경우에 인버터의 캐패시터는, 인버터의 풀업소자(P30)와 풀다운소자(N23) 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 플래그신호(TEMPA, TEMPB, TEMPC)를 반전하여 입력받는 NMOS트랜지스터(N24,25,26); 및 NMOS트랜지스터(N24,25,26)의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터(P31,32,33)를 포함하여 구성될 수 있다. 즉, PMOS트랜지스터(P31,32,33)로 캐패시터를 형성하고 플래그신호(TEMPA, TEMPB, TENPC)를 입력받는 NMOS트랜지스터(N24,25,26)를 사용하여 이를 온/오프해 딜레이를 조절한다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따르면, 오실레이터의 주기를 온도에 따라 조절하는 것이 가능해진다는 장점이 있다. 또한, 온도에 따라 늘어나는 인버터의 딜레이를 캐패시터를 이용해 보상하도록 설계하면 온도에 따라 변하지 않는 안정적인 주기를 갖는 주기신호를 출력하는 오실레이터를 구현하는 것이 가능하다는 장점이 있다.
또한, 오실레이터가 반도체장치의 전압 펌핑회로에 적용되면, 차지펌핑 방식의 내부전원 발생회로에 있어서 안정적인 전원의 공급을 가능하게 해주며, 전류 소모량을 일정하게 유지시킬 수 있다는 장점이 있다.

Claims (26)

  1. 반도체장치의 온도를 측정하여 온도정보를 출력하는 온도정보 출력장치;
    펌핑된 전압의 레벨을 감지하여 전압 펌핑여부를 결정하는 감지신호를 출력하는 전압감지부;
    상기 감지신호에 응답하여 주기신호를 출력하며, 상기 주기신호의 주기는 상기 온도정보에 의해 조절되는 것을 특징으로 하는 오실레이터부; 및
    상기 주기신호에 응답하여 전압을 펌핑하는 전압펌핑부
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  2. 제 1항에 있어서,
    상기 오실레이터부는,
    상기 주기신호를 생성하기 위한 복수의 인버터를 포함하여 구성되며,
    상기 인버터의 딜레이값이 상기 온도정보에 의해 조절되는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  3. 제 2항에 있어서,
    상기 복수의 인버터 중 적어도 하나 이상의 인버터는,
    상기 인버터의 풀업소자와 풀다운소자 사이에 상기 인버터의 딜레이값을 조절하기 위한 하나 이상의 캐패시터를 포함하며,
    상기 하나 이상의 캐패시터는 상기 온도정보에 의해 온/오프되는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  4. 제 3항에 있어서,
    상기 온도정보는,
    특정 온도 이상에서 인에이블 되는 하나 이상의 플래그신호를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  5. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있는것을 의미함-, 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터인 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  6. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있는 것을 의미함-, 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터인 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  7. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 소스가 연결되며 자신의 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터; 및
    상기 PMOS트랜지스터의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  8. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 소스가 연결되 며 자신의 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터; 및
    상기 PMOS트랜지스터의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  9. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터; 및
    상기 NMOS트랜지스터의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  10. 제 4항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터; 및
    상기 NMOS트랜지스터의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  11. 제 1항에 있어서,
    상기 온도정보 출력장치는,
    온도를 감지하여 온도에 대응하는 전압을 출력하는 밴드갭부;
    상기 온도에 대응하는 전압을 디지털 변환하여 온도정보코드를 출력하는 아날로그-디지털 변환부; 및
    상기 온도정보코드를 디코딩하여 특정온도 이상에서 인에이블 되는 하나 이상의 플래그신호를 생성하는 플래그신호 생성부
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  12. 제 1항에 있어서,
    상기 전압펌핑부는,
    상기 주기신호에 응답하여 펌프제어신호를 출력하는 펌프제어부; 및
    상기 펌프제어신호에 응답하여 전압을 펌핑하는 차지펌프부
    를 포함하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  13. 제 1항에 있어서,
    상기 전압 펌핑회로는,
    접지전압보다 낮은 레벨의 음전압을 펌핑하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  14. 제 1항에 있어서,
    상기 전압 펌핑회로는,
    공급되는 전원전압보다 높은 레벨의 고전압을 펌핑하는 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  15. 제 2항에 있어서,
    상기 오실레이터부는,
    상기 복수의 인버터가 링 형태로 연결되어 구성되는 링오실레이터인 것을 특징으로 하는 반도체장치의 전압 펌핑회로.
  16. 온도정보 출력장치로부터 측정된 온도에 따른 온도정보를 입력받으며,
    인에이블 신호에 응답하여 주기신호를 생성하는데, 상기 주기신호는 복수의 인버터의 딜레이에 의해 만들어지며, 상기 인버터의 딜레이값은 상기 온도정보에 의해 조절되는 것을 특징으로 하는 오실레이터.
  17. 제 16항에 있어서,
    상기 복수의 인버터 중 적어도 하나 이상의 인버터는,
    상기 인버터의 풀업소자와 풀다운소자 사이에 상기 인버터의 딜레이값을 조절하기 위한 하나 이상의 캐패시터를 포함하며,
    상기 하나 이상의 캐패시터는 상기 온도정보에 의해 온/오프되는 것을 특징으로 하는 오실레이터.
  18. 제 17항에 있어서,
    상기 온도정보는,
    특정 온도 이상에서 인에이블 되는 하나 이상의 플래그신호를 포함하는 것을 특징으로 하는 오실레이터.
  19. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있는것을 의미함-, 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터인 것을 특징으로 하는 오실레이터.
  20. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인과 소스가 연결되며-드레인 소스가 서로 접합되어 있는것을 의미함-, 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터인 것을 특징으로 하는 오실레이터.
  21. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 소스가 연결되며 자신의 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터; 및
    상기 PMOS트랜지스터의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터
    를 포함하는 것을 특징으로 하는 오실레이터.
  22. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 소스가 연결되며 자신의 게이트에 상기 플래그신호를 입력받는 PMOS트랜지스터; 및
    상기 PMOS트랜지스터의 드레인과 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 오실레이터.
  23. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터; 및
    상기 NMOS트랜지스터의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 NMOS트랜지스터
    를 포함하는 것을 특징으로 하는 오실레이터.
  24. 제 18항에 있어서,
    상기 캐패시터는,
    상기 인버터의 풀업소자와 풀다운소자 사이의 노드에 자신의 드레인이 연결되며 자신의 게이트에 상기 플래그신호를 반전하여 입력받는 NMOS트랜지스터; 및
    상기 NMOS트랜지스터의 소스와 접지단 사이에서 캐패시터를 형성하고 있는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 오실레이터.
  25. 제 16항에 있어서,
    상기 온도정보 출력장치는,
    온도를 감지하여 온도에 대응하는 전압을 출력하는 밴드갭부;
    상기 온도에 대응하는 전압을 디지털 변환하여 온도정보코드를 출력하는 아날로그-디지털 변환부; 및
    상기 온도정보코드를 디코딩하여 특정온도 이상에서 인에이블 되는 하나 이상의 플래그신호를 생성하는 플래그신호 생성부
    를 포함하는 것을 특징으로 하는 오실레이터.
  26. 제 16항에 있어서,
    상기 오실레이터는,
    상기 복수의 인버터가 링 형태로 연결되어 구성되는 링오실레이터인 것을 특징으로 하는 오실레이터.
KR1020070020697A 2007-03-02 2007-03-02 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로 KR100810063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020697A KR100810063B1 (ko) 2007-03-02 2007-03-02 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020697A KR100810063B1 (ko) 2007-03-02 2007-03-02 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로

Publications (1)

Publication Number Publication Date
KR100810063B1 true KR100810063B1 (ko) 2008-03-05

Family

ID=39397651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020697A KR100810063B1 (ko) 2007-03-02 2007-03-02 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로

Country Status (1)

Country Link
KR (1) KR100810063B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845461B1 (ko) 2012-04-25 2018-04-05 에스케이하이닉스 주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179157A (ja) * 1990-10-30 1992-06-25 Samsung Electron Co Ltd 半導体装置の基板電圧発生回路
WO2005059920A1 (en) 2003-11-19 2005-06-30 Infineon Technologies Ag Internal voltage gnerator with temperature control
US20070047333A1 (en) 2005-08-26 2007-03-01 Noh Kyong-Jun Generation of back-bias voltage with high temperature sensitivity
KR20070080883A (ko) * 2006-02-09 2007-08-14 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20080001288A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부전압 발생 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179157A (ja) * 1990-10-30 1992-06-25 Samsung Electron Co Ltd 半導体装置の基板電圧発生回路
WO2005059920A1 (en) 2003-11-19 2005-06-30 Infineon Technologies Ag Internal voltage gnerator with temperature control
US20070047333A1 (en) 2005-08-26 2007-03-01 Noh Kyong-Jun Generation of back-bias voltage with high temperature sensitivity
KR20070080883A (ko) * 2006-02-09 2007-08-14 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20080001288A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부전압 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101845461B1 (ko) 2012-04-25 2018-04-05 에스케이하이닉스 주식회사 반도체 장치

Similar Documents

Publication Publication Date Title
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
TWI546526B (zh) 溫度感測器、組合電流產生器以及溫度感測器系統
KR100911866B1 (ko) 내부전압 생성회로를 포함하는 반도체 메모리장치
US6281760B1 (en) On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
US7312509B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
KR100804627B1 (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR100744131B1 (ko) 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
TW202008702A (zh) 電壓調節器及動態洩流電路
US20110128803A1 (en) Core voltage discharger and semiconductor memory device with the same
US7969795B2 (en) Negative voltage generator for use in semiconductor memory device
KR100605575B1 (ko) 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR20200068262A (ko) 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US20140035662A1 (en) Semiconductor memory device and method for operating the same
KR100810063B1 (ko) 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로
KR100808054B1 (ko) 저전력 온도정보 출력장치
US7990206B2 (en) Device for supplying temperature dependent negative voltage
KR100860975B1 (ko) 반도체장치의 내부전압 생성회로.
KR20060011588A (ko) 온도보상 발진회로
KR0121780B1 (ko) 셀프 리프레쉬용 링 오실레이터 회로
KR100265613B1 (ko) 링 오실레이터
KR100857874B1 (ko) 온도에 따라 전류 소모량을 조절하는 반도체장치
TWI407289B (zh) 電壓產生器以及具有此電壓產生器的溫度偵測器和振盪器
KR100316053B1 (ko) 고전위 발생장치의 Ｖｐｐ 레벨 감지기
KR101159680B1 (ko) 반도체 장치의 내부 전압 생성 회로
JPH0453033B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee