KR101845461B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101845461B1
KR101845461B1 KR1020120043253A KR20120043253A KR101845461B1 KR 101845461 B1 KR101845461 B1 KR 101845461B1 KR 1020120043253 A KR1020120043253 A KR 1020120043253A KR 20120043253 A KR20120043253 A KR 20120043253A KR 101845461 B1 KR101845461 B1 KR 101845461B1
Authority
KR
South Korea
Prior art keywords
pumping
signal
voltage
enable signal
active
Prior art date
Application number
KR1020120043253A
Other languages
English (en)
Other versions
KR20130120188A (ko
Inventor
김종환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120043253A priority Critical patent/KR101845461B1/ko
Priority to US13/604,500 priority patent/US8779845B2/en
Publication of KR20130120188A publication Critical patent/KR20130120188A/ko
Application granted granted Critical
Publication of KR101845461B1 publication Critical patent/KR101845461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호, 및 제 2 펌핑 인에이블 신호를 생성하는 제어부, 상기 제 1 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부, 및 상기 제 2 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제2 펌핑 전압 생성부를 포함한다.

Description

반도체 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 외부로부터 전압을 인가 받아 동작한다. 이때, 외부로부터 인가 받은 전압, 즉 외부 전압을 내부에서 필요로 하는 전압 레벨로 변환하여 이용하기도 하는 데 이를 내부 전압이라고 한다.
반도체 장치는 외부 전압 레벨보다 높은 전압도 생성하고, 접지 전압 레벨보다 낮은 전압도 생성한다. 일반적으로 외부 전압 레벨보다 높은 레벨의 전압 및 접지 전압 레벨보다 낮은 레벨의 전압을 펌핑 전압이라 한다. 이때, 외부 전압 레벨보다 높은 레벨의 전압을 양의 펌핑 전압이라 하고, 접지 전압 레벨보다 낮은 레벨의 전압을 음의 펌핑 전압이라 한다.
일반적인 반도체 장치(40)는 도 1에 개시된 바와 같이, 제 1 펌핑 전압 생성부(10), 제 2 펌핑 전압 생성부(20), 및 워드라인 드라이버(30)를 포함한다.
상기 제 1 펌핑 전압 생성부(10)는 액티브 신호(ACT)가 인에이블되면 제 1 펌핑 전압(VPP)을 생성한다. 이때, 상기 제 1 펌핑 전압(VPP)은 양의 펌핑 전압이다.
상기 제 2 펌핑 전압 생성부(20)는 상기 액티브 신호(ACT)가 인에이블되면 제 2 펌핑 전압(VBB)을 생성한다. 이때, 상기 제 2 펌핑 전압(VPP)은 음의 펌핑 전압이다.
상기 워드라인 드라이버(30)는 상기 제1 펌핑 전압(VPP)과 상기 제 2 펌핑 전압(VBB)을 구동 전압으로서 인가 받아 워드라인(미도시)을 구동시킨다.
반도체 장치(40)는 집적도가 높아질수록 상기 제 1 펌핑 전압 생성부(10)와 상기 제 2 펌핑 전압 생성부(20)의 전류 구동력의 증가를 초래한다.
그러므로, 전류 소모를 줄이고자 하는 요즘 추세에 반해 펌핑 전압을 생성하는 데 소모되는 전류의 크기는 커지고 있다. 또한 상기 액티브 신호(ACT)에 의해 상기 제 1 펌핑 전압 생성부(10)와 상기 제 2 펌핑 전압 생성부(20)가 동시에 동작하므로 피크 전류(peak current)가 커지고 파워 노이즈가 발생한다.
본 발명은 양의 펌핑 전압과 음의 펌핑 전압을 생성하는 데 소모되는 전류 및 피크 전류를 줄이기 위한 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호, 및 제 2 펌핑 인에이블 신호를 생성하는 제어부, 상기 제 1 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부, 및 상기 제 2 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제2 펌핑 전압 생성부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는 리프레쉬 동작시 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부, 상기 액티브 신호와 상기 제 1 펌핑 인에이블 신호에 응답하는 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부, 및 상기 액티브 신호와 상기 제 2 펌핑 인에이블 신호에 응답하는 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제 2 펌핑 전압 생성부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는 제 1 펌핑 전압의 레벨을 감지하여 제 1 오실레이터 인에이블 신호를 생성하는 제 1 감지부, 상기 제 1 오실레이터 인에이블 신호에 응답하여 제 1 오실레이터 신호를 생성하는 제 1 오실레이터, 상기 제 1 오실레이터 신호에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 스탠바이 펌핑부, 리프레쉬 동작시 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부, 상기 제 1 펌핑 인에이블 신호 및 상기 액티브 신호가 모두 인에이블되면 상기 제 1 오실레이터 신호를 제 1 액티브 오실레이터 신호로서 출력하는 제 1 펌핑 제어부, 상기 제 1 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 액티브 펌핑부, 제 2 펌핑 전압의 레벨을 감지하여 제 2 오실레이터 인에이블 신호를 생성하는 제 2 감지부, 상기 제 2 오실레이터 인에이블 신호에 응답하여 제 2 오실레이터 신호를 생성하는 제 2 오실레이터, 상기 제 2 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 스탠바이 펌핑부, 상기 제 2 핌핑 인에이블 신호 및 상기 액티브 신호가 모두 인에이블되면 상기 제 2 오실레이터 신호를 제 2 액티브 오실레이터 신호로서 출력하는 제 2 펌핑 제어부, 및 상기 제 2 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 액티브 펌핑부를 포함한다.
본 발명에 따른 반도체 장치는 양의 펌핑 전압과 음의 펌핑 전압을 생성하는 데 소모되는 전류 및 피크 전류를 줄임으로써, 파워 노이즈를 줄이고 셀의 안정화를 높일 수 있다.
도 1은 일반적인 반도체 장치의 구성도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 3은 도 2의 제어부의 구성도,
도 4는 도 2의 제어부의 타이밍도,
도 5는 도 2의 제 1 펌핑 전압 생성부의 구성도,
도 6은 도 2의 제 2 펌핑 전압 생성부의 구성도,
도 7은 본 발명의 다른 실시예에 따른 반도체 장치의 구성도,
도 8은 도 7의 제어부의 구성도,
도 9는 도 7의 제 1 펌핑 전압 생성부의 구성도,
도 10은 도 7의 제 2 펌핑 전압 생성부의 구성도이다.
본 발명의 실시예에 따른 반도체 장치(500)는 도 1에 도시된 바와 같이, 제어부(100), 제 1 펌핑 전압 생성부(200), 제 2 펌핑 전압 생성부(300), 및 워드라인 드라이버(400)를 포함한다.
상기 제어부(100)는 액티브 신호(ACT)에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호(EN_VPP), 및 제 2 펌핑 인에이블 신호(EN_VBB)를 생성한다. 예를 들어, 상기 제어부(100)는 상기 액티브 신호(ACT)가 인에이블될 때마다 인에이블과 디스에이블을 반복하는 상기 제 1 펌핑 인에이블 신호(EN_VPP)을 생성하고, 상기 제 1 펌핑 인에이블 신호와 위상이 반대되는 제 2 펌핑 인에이블 신호(EN_VBB)을 생성한다. 즉, 상기 제어부(100)는 상기 액티브 신호(ACT)를 분주시켜 상기 제 1 펌핑 인에이블 신호(EN_VPP)을 생성하고, 상기 제 1 펌핑 인에이블 신호(EN_VPP)를 반전시켜 상기 제 2 펌핑 인에이블 신호(EN_VBB)를 생성한다.
상기 제 1 펌핑 전압 생성부(200)는 상기 제 1 펌핑 인에이블 신호(EN_VPP)의 인에이블 구간동안 펌핑 동작을 수행하여 제 1 펌핑 전압(VPP)을 생성한다. 이때, 상기 제 1 펌핑 전압(VPP)은 외부 전압 레벨보다 높은 전압 레벨이며, 양의 펌핑 전압이라 할 수 있다.
상기 제 2 펌핑 전압 생성부(300)는 상기 제 2 펌핑 인에이블 신호(EN_VBB)의 인에이블 구간동안 펌핑 동작을 수행하여 제 2 펌핑 전압(VBB)을 생성한다. 이때, 상기 제 2 펌핑 전압(VBB)은 접지 전압 레벨보다 낮은 전압 레벨이며, 음의 펌핑 전압이라 할 수 있다.
상기 워드라인 드라이버(400)는 상기 제 1 및 제 2 펌핑 전압(VPP, VBB)을 구동 전압으로 인가 받아 워드라인(미도시)을 구동시킨다.
상기 제어부(100)는 도 2에 도시된 바와 같이, 제 1 플립플롭(FF11), 및 제 1인버터(IV11)를 포함한다. 상기 제 1플립플롭(FF11)은 클럭 입력단에 상기 액티브 신호(ACT)를 입력 받는다. 상기 제 1 인버터(IV11)는 입력단에 상기 제 1 플립플롭(FF11)의 출력단(Q)이 연결되고, 출력단에 상기 제 1 플립플롭(FF11)의 입력단(D)이 연결된다. 이때, 상기 제 1 플립플롭(FF11)의 출력단(Q)에서 출력되는 신호가 상기 제 1 펌핑 인에이블 신호(EN_VPP)이고, 상기 제 1 인버터(IV11)의 출력 신호가 상기 제 2 펌핑 인에이블 신호(EN_VBB)이다.
상기 제 1 및 제 2 펌핑 인에이블 신호(EN_VBB)는 도 4에 도시된 바와 같이, 상기 액티브 신호(ACT)가 하이 레벨로 인에이블될 때마다 교대로 인에이블되었다가 디스에이블되는 것을 반복한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 상기 액티브 신호(ACT)가 인에이블될 때마다 상기 제 1 펌핑 전압(VPP)과 상기 제2 펌핑 전압(VBB)을 생성하기 위한 펌핑 동작을 교대로 수행한다. 따라서, 본 발명의 실시예에 따른 반도체 장치는 상기 제 1 펌핑 전압(VPP)과 상기 제 2 펌핑 전압(VBB)을 생성하기 위한 펌핑 동작이 번갈아 수행되므로 피크 전류(peak current)를 줄일 수 있다.
도 2에 도시된 본 발명의 실시예에 따른 반도체 장치의 상기 제 1 펌핑 전압 생성부(200)는 도 5에 도시된 바와 같이, 제 1 감지부(210), 제 1 오실레이터(220), 제 1 펌핑 제어부(230), 제 1 스탠바이 펌핑부(240), 및 제 1 액티브 펌핑부(250)를 포함할 수 있다.
상기 제 1 감지부(210)는 상기 제 1 펌핑 전압(VPP)의 레벨을 감지하여 제 1 오실레이터 인에이블 신호(OSC_EN1)를 생성한다. 예를 들어, 상기 제 1 감지부(210)는 상기 제 1 펌핑 전압(VPP)의 레벨이 타겟 레벨보다 낮을 경우 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)를 인에이블시킨다.
상기 제 1 오실레이터(220)는 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)에 응답하여 제 1 오실레이터 신호(OSC_1)를 생성한다. 예를 들어, 상기 제 1 오실레이터(220)는 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)가 인에이블되면 설정된 주기마다 인에이블되는 상기 제 1 오실레이터 신호(OSC_1)를 생성한다.
상기 제 1 펌핑 제어부(230)는 상기 제 1 펌핑 인에이블 신호(EN_VPP)가 인에이블되면 상기 제 1 오실레이터 신호(OSC_1)를 제 1 액티브 오실레이터 신호(OSC_ACT1)로서 출력한다. 예를 들어, 상기 제 1 펌핑 제어부(230)는 상기 제 1 펌핑 인에이블 신호(EN_VPP)가 하이 레벨로 인에이블되면 상기 제 1 오실레이터 신호(OCS_1)를 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)로서 출력한다. 상기 제 1 펌핑 제어부(230)는 제1 낸드 게이트(ND21), 및 제 2 인버터(IV21)를 포함한다. 상기 제 1 낸드 게이트(ND21)는 상기 제 1 오실레이터 신호(OSC_1), 및 상기 제 1 펌핑 인에이블 신호(EN_VPP)를 입력 받는다. 상기 제 2 인버터(IV21)는 상기 제 1 낸드 게이트(ND21)의 출력 신호를 입력 받아 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)를 출력한다.
상기 제 1 스탠바이 펌핑부(240)는 상기 제 1 오실레이터 신호(OSC_1)에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압(VPP)을 생성한다.
상기 제 1 액티브 펌핑부(250)는 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압(VPP)을 생성한다. 이때, 상기 제 1 스탠바이 펌핑부(240)와 상기 제 1 액티브 펌핑부(250)의 출력단은 공통 연결되고, 공통 연결된 노드의 전압이 상기 제 1핌펑 전압(VPP)이다.
도 2에 도시된 본 발명의 실시예에 따른 반도체 장치의 상기 제 2 펌핑 전압 생성부(300)는 도6에 도시된 바와 같이, 제 2 감지부(310), 제 2 오실레이터(320), 제 2 펌핑 제어부(330), 제 2 스탠바이 펌핑부(340), 및 제 2 액티브 펌핑부(350)를 포함할 수 있다.
상기 제 2 감지부(310)는 상기 제 2 펌핑 전압(VBB)의 레벨을 감지하여 제 2 오실레이터 인에이블 신호(OSC_EN2)를 생성한다. 예를 들어, 상기 제 2 감지부(310)는 상기 제 2 펌핑 전압(VBB)의 레벨이 타겟 레벨보다 높을 경우 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)를 인에이블시킨다.
상기 제 2 오실레이터(320)는 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)에 응답하여 제 2 오실레이터 신호(OSC_2)를 생성한다. 예를 들어, 상기 제 2 오실레이터(320)는 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)가 인에이블되면 설정된 주기마다 인에이블되는 상기 제 2 오실레이터 신호(OSC_2)를 생성한다.
상기 제 2 펌핑 제어부(330)는 상기 제 2 펌핑 인에이블 신호(EN_VBB)가 인에이블되면 상기 제 2 오실레이터 신호(OSC_2)를 제 2 액티브 오실레이터 신호(OSC_ACT2)로서 출력한다. 예를 들어, 상기 제 2 펌핑 제어부(330)는 상기 제 2 펌핑 인에이블 신호(EN_VBB)가 하이 레벨로 인에이블되면 상기 제 2 오실레이터 신호(OCS_2)를 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)로서 출력한다. 상기 제 2 펌핑 제어부(330)는 제2 낸드 게이트(ND31), 및 제 3 인버터(IV31)를 포함한다. 상기 제 2 낸드 게이트(ND31)는 상기 제 2 오실레이터 신호(OSC_2), 및 상기 제 2 펌핑 인에이블 신호(EN_VBB)를 입력 받는다. 상기 제 3 인버터(IV31)는 상기 제 2 낸드 게이트(ND31)의 출력 신호를 입력 받아 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)를 출력한다.
상기 제 2 스탠바이 펌핑부(340)는 상기 제 2 오실레이터 신호(OSC_2)에 응답하는 펌핑 동작을 수행하여 상기 제 2 펌핑 전압(VBB)을 생성한다.
상기 제 2 액티브 펌핑부(350)는 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)에 응답하는 펌핑 동작을 수행하여 상기 제 2 펌핑 전압(VBB)을 생성한다. 이때, 상기 제 2 스탠바이 펌핑부(340)와 상기 제 2 액티브 펌핑부(350)의 출력단은 공통 연결되고, 공통 연결된 노드의 전압이 상기 제 2 핌펑 전압(VBB)이다.
도 5 및 6에 도시된 상기 제 1 및 제 2 펌핑 전압 생성부(200, 300)는 각각 스탠바이 펌핑부(240, 340)와 액티브 펌핑부(250, 350)가 구분된 실시예를 도시한 것이다. 이처럼 도 5 및 6과 같이 구성된 상기 제 1 및 제 2 펌핑 전압 생성부(200, 300)를 포함하는 반도체 장치는 상기 제 1 및 제 2 스탠바이 펌핑부(240, 340)가 상기 액티브 신호(ACT)와는 무관하게 펌핑 동작을 수행한다. 또한, 상기 제 1 및 제 2 액티브 펌핑부(250, 350)은 상기 액티브 신호(ACT)에 따라 교대로 인에이블되는 상기 제 1 및 제 2 펌핑 인에이블 신호(EN_VPP, EN_VBB)에 따라 교대로 펌핑 동작을 수행한다. 상기 제 1 및 제 2 액티브 펌핑부(250, 350)의 펌프 개수가 상기 제 1 및 제 2스탠바이 펌핑부(240, 340)의 펌프 개수보다 더 많도록 구성된다. 따라서, 본 발명은 상기 액티브 신호(ACT)에 의해 동작하는 상기 제 1 및 제 2 액티브 펌핑부(250, 350)의 펌핑 동작을 교대로 수행시키므로, 상기 제 1 및 제 2 펌핑 전압(VPP, VBB)을 생성하는 데 소모되는 전류를 줄이고, 피크 전류를 줄일 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치(1000)는 도 7에 개시된 바와 같이, 제어부(600), 제 1 펌핑 전압 생성부(700), 제 2 펌핑 전압 생성부(800), 및 워드라인 드라이버(900)을 포함한다.
상기 제어부(600)는 리프레쉬 동작시 액티브 신호(ACT)에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호(REF_VPPEN) 및 제 2 펌핑 인에이블 신호(REF_VBBEN)를 생성한다. 예를 들어, 상기 제어부(600)는 리프레쉬 신호(REF)의 인에이블 구간동안 상기 액티브 신호(ACT)를 분주시켜 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)를 생성하고, 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)를 반전시켜 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)를 생성한다. 또한 상기 제어부(600)는 상기 리프레쉬 신호(REF)가 디스에이블되면 상기 제 1 및 제 2 펌핑 인에이블 신호(REF_VPPEN, REF_VBBEN)를 모두 인에이블시킨다.
상기 제 1 펌핑 전압 생성부(700)는 상기 액티브 신호(ACT) 및 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)에 응답하는 펌핑 동작을 수행하여 제 1 펌핑 전압(VPP)을 생성한다. 예를 들어, 상기 제 1 펌핑 전압 생성부(700)는 상기 액티브 신호(ACT) 및 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)가 모두 인에이블되면 펌핑 동작을 수행한다.
상기 제 2 펌핑 전압 생성부(800)는 상기 액티브 신호(ACT) 및 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)에 응답하는 펌핑 동작을 수행하여 제 2 펌핑 전압(VBB)을 생성한다. 예를 들어, 상기 제 2 펌핑 전압 생성부(800)는 상기 액티브 신호(ACT) 및 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)가 모두 인에이블되면 펌핑 동작을 수행한다.
상기 제 1 펌핑 전압(VPP)과 상기 제 2 펌핑 전압(VBB)을 서로 레벨이 다르며, 상기 제 1 펌핑 전압(VPP)은 반도체 장치가 외부로부터 입력 받는 외부 전압의 레벨보다 높은 전압 레벨을 가지고, 상기 제 2 펌핑 전압(VBB)은 접지 전압 레벨보다 낮은 전압 레벨을 갖는다.
상기 워드라인 드라이버(900)는 상기 제 1 및 제 2 펌핑 전압(VPP, VBB)을 구동 전압으로 인가 받아 워드라인(미도시)을 구동시킨다.
상기 제어부(600)는 도 8에 도시된 바와 같이, 분주부(610), 제 1 신호 출력부(620), 및 제 2 신호 출력부(630)를 포함한다.
상기 분주부(610)는 상기 리프레쉬 신호(REF)가 인에이블되면 상기 액티브 신호(ACT)를 분주시켜 제 1 인에이블 신호(PP_EN)를 생성하고, 상기 제 1 인에이블 신호(PP_EN)를 반전시켜 제 2 인에이블 신호(PP_ENB)를 생성한다. 즉, 상기 분주부(610)는 상기 리프레쉬 신호(REF)가 인에이블되면 상기 액티브 신호(ACT)가 인에이블될 때마다 인에이블과 디스에이블을 반복하는 상기 제 1 인에이블 신호(PP_EN)를 생성한다. 이때, 상기 분주부(610)는 상기 제 1 인에이블 신호(PP_EN)를 반전시켜 상기 제 2 인에이블 신호(PP_ENB)를 출력한다.
상기 분주부(610)는 제 2 낸드 게이트(ND31), 제 3 및 제 4 인버터(IV31, IV32), 및 제 2 플립플롭(FF31)을 포함한다. 상기 제 2 낸드 게이트(ND31)는 상기 리프레쉬 신호(REF), 및 상기 액티브 신호(ACT)를 입력 받는다. 상기 제 3 인버터(IV31)는 상기 제 2 낸드 게이트(ND31)의 출력 신호를 입력 받는다. 상기 제 2 플립플롭(FF31)은 클럽 입력단에 상기 제 3 인버터(IV31)의 출력 신호를 입력 받는다. 상기 제 4 인버터(IV32)는 입력단에 상기 제 2 플립플롭(FF31)의 출력단(Q)이 연결되고, 출력단이 상기 제 2 플립플롭(FF31)의 입력단(D)에 연결된다. 이때, 상기 제 1 인에이블 신호(PP_EN)는 상기 제 2 플립플롭(FF31)의 출력단(Q)에서 출력되는 신호이고, 상기 제 2 인에이블 신호(PP_ENB)는 상기 제 4 인버터(IV32)의 출력 신호이다.
상기 제 1 신호 출력부(620)는 상기 리프레쉬 신호(REF)가 인에이블되면 상기 제 1 인에이블 신호(PP_EN)를 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)로서 출력하고, 상기 리프레쉬 신호(REF)가 디스에이블되면 상기 제 1 인에이블 신호(PP_EN)와는 무관하게 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)를 인에이블시킨다.
상기 제 1 신호 출력부(620)는 제 3 낸드 게이트(ND32), 및 제 5 인버터(IV33)를 포함한다. 상기 제 3 낸드 게이트(ND32)는 상기 제 1 인에이블 신호(PP_EN) 및 상기 리프레쉬 신호(REF)를 입력 받는다. 상기 제 5 인버터(IV33)는 상기 제 3 낸드 게이트(ND32)의 출력 신호를 입력 받아 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)를 출력한다.
상기 제 2 신호 출력부(630)는 상기 리프레쉬 신호(REF)가 인에이블되면 상기 제 2 인에이블 신호(PP_ENB)를 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)로서 출력하고, 상기 리프레쉬 신호(REF)가 디스에이블되면 상기 제 2 인에이블 신호(PP_ENB)와는 무관하게 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)를 인에이블시킨다.
상기 제 2 신호 출력부(630)는 상기 제 4 낸드 게이트(ND33), 및 제 6 인버터(IV34)를 포함한다. 상기 제 4 낸드 게이트(ND33)는 상기 제 2 인에이블 신호(PP_ENB) 및 상기 리프레쉬 신호(REF)를 입력 받는다. 상기 제 6 인버터(IV34)는 상기 제 4 낸드 게이트(ND33)의 출력 신호를 입력 받아 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)를 출력한다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체 장치(1000)는 리프레쉬 동작시 상기 액티브 신호(ACT)가 인에이블될 때마다 상기 제 1 및 제 2 펌핑 인에이블 신호(REF_VPPEN, REF_VBBEN)를 교대로 인에이블시킨다. 이때, 리프레쉬 동작시 상기 액티브 신호(ACT)와 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)가 모두 인에이블되면 상기 제 1 펌핑 전압 생성부(700)가 펌핑 동작을 수행하여 상기 제 1 펌핑 전압(VPP)을 생성하고, 상기 액티브 신호(ACT)와 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)가 모두 인에이블되면 상기 제 2 펌핑 전압 생성부(800)가 펌핑 동작을 수행하여 상기 제 2 펌핑 전압(VBB)을 생성한다. 또한 비리프레쉬 동작시, 즉 상기 리프레쉬 신호(REF)가 디스에이블되면 상기 제 1 및 제 2 펌핑 인에이블 신호(REF_VPPEN, REF_VBBEN)가 모두 인에이블되므로, 상기 액티브 신호(ACT)가 인에이블되면 상기 제 1 및 제 2 펌핑 전압 생성부(700, 800)는 동시에 펌핑 동작을 수행하여 상기 제 1 및 제 2 펌핑 전압(VPP, VBB)을 생성한다.
이처럼, 본 발명은 리프레쉬 동작시 서로 다른 레벨의 펌핑 전압을 생성하는 데 있어서 수행되는 펌핑 동작을 교대로 수행하도록 구성되어 리프레쉬 동작시 피크 전류를 줄일 수 있다.
도 7에 도시된 본 발명의 다른 실시예에 따른 반도체 장치(1000)의 상기 제 1 펌핑 전압 생성부(700)는 도 9에 도시된 바와 같이, 제 1 감지부(710), 제 1 오실레이터(720), 제 1 펌핑 제어부(730), 제 1 스탠바이 펌핑부(740), 및 제 1 액티브 펌핑부(750)를 포함할 수 있다.
상기 제 1 감지부(710)는 상기 제 1 펌핑 전압(VPP)의 레벨을 감지하여 제 1 오실레이터 인에이블 신호(OSC_EN1)를 생성한다. 예를 들어, 상기 제 1 감지부(710)는 상기 제 1 펌핑 전압(VPP)의 레벨이 타겟 레벨보다 낮을 경우 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)를 인에이블시킨다.
상기 제 1 오실레이터(720)는 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)에 응답하여 제 1 오실레이터 신호(OSC_1)를 생성한다. 예를 들어, 상기 제 1 오실레이터(720)는 상기 제 1 오실레이터 인에이블 신호(OSC_EN1)가 인에이블되면 설정된 주기마다 인에이블되는 상기 제 1 오실레이터 신호(OSC_1)를 생성한다.
상기 제 1 펌핑 제어부(730)는 상기 액티브 신호(ACT) 및 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)가 인에이블되면 상기 제 1 오실레이터 신호(OSC_1)를 제 1 액티브 오실레이터 신호(OSC_ACT1)로서 출력한다. 예를 들어, 상기 제 1 펌핑 제어부(730)는 상기 액티브 신호(ACT)가 하이 레벨로 인에이블되고 및 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)가 로우 레벨로 인에이블되면 상기 제 1 오실레이터 신호(OCS_1)를 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)로서 출력한다. 상기 제 1 펌핑 제어부(730)는 제5 낸드 게이트(ND41), 및 제 1 노어 게이트(NOR411)를 포함한다. 상기 제 5 낸드 게이트(ND41)는 상기 제 1 오실레이터 신호(OSC_1), 및 상기 액티브 신호(ACT)를 입력 받는다. 상기 제 1 노어 게이트(NOR41)는 상기 제 5 낸드 게이트(ND21)의 출력 신호 및 상기 제 1 펌핑 인에이블 신호(REF_VPPEN)를 입력 받아 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)를 출력한다.
상기 제 1 스탠바이 펌핑부(740)는 상기 제 1 오실레이터 신호(OSC_1)에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압(VPP)을 생성한다.
상기 제 1 액티브 펌핑부(750)는 상기 제 1 액티브 오실레이터 신호(OSC_ACT1)에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압(VPP)을 생성한다. 이때, 상기 제 1 스탠바이 펌핑부(740)와 상기 제 1 액티브 펌핑부(750)의 출력단은 공통 연결되고, 공통 연결된 노드의 전압이 상기 제 1핌펑 전압(VPP)이다.
도 7에 도시된 본 발명의 다른 실시예에 따른 반도체 장치(1000)의 상기 제 2 펌핑 전압 생성부(800)는 도10에 도시된 바와 같이, 제 2 감지부(810), 제 2 오실레이터(820), 제 2 펌핑 제어부(830), 제 2 스탠바이 펌핑부(840), 및 제 2 액티브 펌핑부(850)를 포함할 수 있다.
상기 제 2 감지부(810)는 상기 제 2 펌핑 전압(VBB)의 레벨을 감지하여 제 2 오실레이터 인에이블 신호(OSC_EN2)를 생성한다. 예를 들어, 상기 제 2 감지부(810)는 상기 제 2 펌핑 전압(VBB)의 레벨이 타겟 레벨보다 높을 경우 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)를 인에이블시킨다.
상기 제 2 오실레이터(820)는 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)에 응답하여 제 2 오실레이터 신호(OSC_2)를 생성한다. 예를 들어, 상기 제 2 오실레이터(820)는 상기 제 2 오실레이터 인에이블 신호(OSC_EN2)가 인에이블되면 설정된 주기마다 인에이블되는 상기 제 2 오실레이터 신호(OSC_2)를 생성한다.
상기 제 2 펌핑 제어부(830)는 상기 액티브 신호(ACT) 및 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)가 인에이블되면 상기 제 2 오실레이터 신호(OSC_2)를 제 2 액티브 오실레이터 신호(OSC_ACT2)로서 출력한다. 예를 들어, 상기 제 2 펌핑 제어부(830)는 상기 액티브 신호(ACT)B)가 하이 레벨로 인에이블되고, 상기 제 2 펌핑 인에이블 신호(REF_VBBEN)가 로우 레벨로 인에이블되면 상기 제 2 오실레이터 신호(OCS_2)를 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)로서 출력한다. 상기 제 2 펌핑 제어부(830)는 제6 낸드 게이트(ND51), 및 제 2 노어 게이트(NOR51)를 포함한다. 상기 제 6 낸드 게이트(ND51)는 상기 제 2 오실레이터 신호(OSC_2), 및 상기 액티브 신호(ACT)를 입력 받는다. 상기 제 2 노어 게이트(NOR51)는 상기 제 6 낸드 게이트(ND51)의 출력 신호를 입력 받아 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)를 출력한다.
상기 제 2 스탠바이 펌핑부(840)는 상기 제 2 오실레이터 신호(OSC_2)에 응답하는 펌핑 동작을 수행하여 상기 제 2 펌핑 전압(VBB)을 생성한다.
상기 제 2 액티브 펌핑부(850)는 상기 제 2 액티브 오실레이터 신호(OSC_ACT2)에 응답하는 펌핑 동작을 수행하여 상기 제 2 펌핑 전압(VBB)을 생성한다. 이때, 상기 제 2 스탠바이 펌핑부(840)와 상기 제 2 액티브 펌핑부(850)의 출력단은 공통 연결되고, 공통 연결된 노드의 전압이 상기 제 2 핌펑 전압(VBB)이다.
도 9 및 10에 도시된 상기 제 1 및 제 2 펌핑 전압 생성부(700, 800)는 각각 스탠바이 펌핑부(740, 840)와 액티브 펌핑부(750, 850)가 구분된 실시예를 도시한 것이다. 이처럼 도 9 및 10과 같이 구성된 상기 제 1 및 제 2 펌핑 전압 생성부(700, 800)를 포함하는 반도체 장치는 상기 제 1 및 제 2 스탠바이 펌핑부(740, 840)가 상기 액티브 신호(ACT)와는 무관하게 펌핑 동작을 수행한다. 또한, 상기 제 1 및 제 2 액티브 펌핑부(750, 850)은 상기 액티브 신호(ACT)에 따라 교대로 인에이블되는 상기 제 1 및 제 2 펌핑 인에이블 신호(REF_VPPEN, REF_VBBEN)에 따라 교대로 펌핑 동작을 수행한다. 상기 제 1 및 제 2 액티브 펌핑부(750, 850)의 펌프 개수가 상기 제 1 및 제 2스탠바이 펌핑부(740, 840)의 펌프 개수보다 더 많도록 구성된다. 따라서, 본 발명은 상기 액티브 신호(ACT)에 의해 동작하는 상기 제 1 및 제 2 액티브 펌핑부(750, 850)의 펌핑 동작을 교대로 수행시키므로, 상기 제 1 및 제 2 펌핑 전압(VPP, VBB)을 생성하는 데 소모되는 전류를 줄이고, 피크 전류를 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호, 및 제 2 펌핑 인에이블 신호를 생성하는 제어부;
    상기 제 1 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부; 및
    상기 제 2 펌핑 인에이블 신호의 인에이블 구간동안 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제2 펌핑 전압 생성부를 포함하며,
    상기 제어부는
    상기 액티브 신호가 인에이블될 때마다 인에이블과 디스에이블을 반복하는 상기 제 1 펌핑 인에이블 신호를 생성하고, 상기 제 1 펌핑 인에이블 신호와 위상이 반대되는 제 2 펌핑 인에이블 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  2. [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]
    제 1 항에 있어서,
    상기 제 1 펌핑 전압은 외부 전압 레벨보다 높은 전압 레벨이고, 상기 제 2 펌핑 전압은 접지 전압 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 반도체 장치.
  3. 삭제
  4. [청구항 4은(는) 설정등록료 납부시 포기되었습니다.]
    제 1 항에 있어서,
    상기 제어부는
    상기 액티브 신호를 분주하여 상기 제 1 펌핑 인에이블 신호를 생성하고, 상기 제 1 펌핑 인에이블 신호를 반전시켜 상기 제 2 펌핑 인에이블 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  5. [청구항 5은(는) 설정등록료 납부시 포기되었습니다.]
    제 1 항에 있어서,
    상기 제 1 펌핑 전압과 상기 제 2 펌핑 전압을 구동 전압으로서 인가 받는 워드라인 드라이버를 더 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 펌핑 전압의 레벨을 감지하여 제 1 오실레이터 인에이블 신호를 생성하는 제 1 감지부;
    상기 제 1 오실레이터 인에이블 신호에 응답하여 제 1 오실레이터 신호를 생성하는 제 1 오실레이터;
    상기 제 1 오실레이터 신호에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 스탠바이 펌핑부;
    액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부;
    상기 제 1 펌핑 인에이블 신호의 인에이블 구간동안 상기 제 1 오실레이터 신호를 제 1 액티브 오실레이터 신호로서 출력하는 제 1 펌핑 제어부;
    상기 제 1 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 액티브 펌핑부;
    제 2 펌핑 전압의 레벨을 감지하여 제 2 오실레이터 인에이블 신호를 생성하는 제 2 감지부;
    상기 제 2 오실레이터 인에이블 신호에 응답하여 제 2 오실레이터 신호를 생성하는 제 2 오실레이터;
    상기 제 2 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 스탠바이 펌핑부;
    상기 제 2 펌핑 인에이블 신호의 인에이블 구간동안 상기 제 2 오실레이터 신호를 제 2 액티브 오실레이터 신호로서 출력하는 제 2 펌핑 제어부; 및
    상기 제 2 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 액티브 펌핑부를 포함하며,
    상기 제어부는
    상기 액티브 신호가 인에이블될 때마다 인에이블과 디스에이블을 반복하는 상기 제 1 펌핑 인에이블 신호를 생성하고, 상기 제 1 펌핑 인에이블 신호와 위상이 반대되는 제 2 펌핑 인에이블 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  7. [청구항 7은(는) 설정등록료 납부시 포기되었습니다.]
    제 6 항에 있어서,
    상기 제 1 펌핑 전압은 외부 전압 레벨보다 높은 전압 레벨이고, 상기 제 2 펌핑 전압을 접지 전압 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. 리프레쉬 동작시 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부;
    상기 액티브 신호와 상기 제 1 펌핑 인에이블 신호에 응답하는 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부; 및
    상기 액티브 신호와 상기 제 2 펌핑 인에이블 신호에 응답하는 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제 2 펌핑 전압 생성부를 포함하며,
    상기 제어부는
    리프레쉬 신호의 인에이블 구간동안 상기 액티브 신호를 분주시켜 상기 제 1 펌핑 인에이블 신호를 생성하고, 상기 제 1 펌핑 인에이블 신호를 반전시켜 상기 제 2 펌핑 인에이블 신호를 생성하는 것을 특징으로 하는 반도체 장치.
  10. [청구항 10은(는) 설정등록료 납부시 포기되었습니다.]
    제 9 항에 있어서,
    상기 제 1 펌핑 전압과 상기 제 2 펌핑 전압은 서로 레벨이 다른 것을 특징으로 하는 반도체 장치.
  11. [청구항 11은(는) 설정등록료 납부시 포기되었습니다.]
    제 10 항에 있어서,
    상기 제 1 펌핑 전압은 외부 전압 레벨보다 높은 전압 레벨이고, 상기 제 2 펌핑 전압은 접지 전압 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 반도체 장치.
  12. 삭제
  13. [청구항 13은(는) 설정등록료 납부시 포기되었습니다.]
    제 9 항에 있어서,
    상기 제어부는
    상기 리프레쉬 신호가 디스에이블되면 상기 제 1 및 제 2 펌핑 인에이블 신호를 모두 인에이블시키는 것을 특징으로 하는 반도체 장치.
  14. [청구항 14은(는) 설정등록료 납부시 포기되었습니다.]
    제 13 항에 있어서,
    상기 제 1 펌핑 전압 생성부는
    상기 액티브 신호 및 상기 제 1 펌핑 인에이블 신호가 모두 인에이블되면 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  15. [청구항 15은(는) 설정등록료 납부시 포기되었습니다.]
    제 13 항에 있어서,
    상기 제 2 펌핑 전압 생성부는
    상기 액티브 신호 및 상기 제2 펌핑 인에이블 신호가 모두 인에이블되면 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  16. 리프레쉬 동작시 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부;
    상기 액티브 신호 및 상기 제 1 펌핑 인에이블 신호에 응답하여 펌핑 동작을 수행하여 제 1 펌핑 전압을 생성하는 제 1 펌핑 전압 생성부;
    상기 액티브 신호와 상기 제 2 펌핑 인에이블 신호에 응답하는 펌핑 동작을 수행하여 제 2 펌핑 전압을 생성하는 제 2 펌핑 전압 생성부를 포함하며,
    상기 리프레쉬 동작시 상기 제 1 펌핑 전압 생성부 및 상기 제 2 펌핑 전압 생성부는 교대로 펌핑 동작을 수행하고,
    비리프레쉬 동작시 상기 제 1 펌핑 전압 생성부 및 상기 제 2 펌핑 전압 생성부는 동시에 펌핑 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  17. [청구항 17은(는) 설정등록료 납부시 포기되었습니다.]
    제 16 항에 있어서,
    상기 제어부는
    리프레쉬 신호가 인에이블되면 상기 액티브 신호가 인에이블될 때마다 상기 제 1 및 제 2 펌핑 인에이블 신호를 교대로 인에이블시키고,
    상기 리프레쉬 신호가 디스에이블되면 상기 제 1 및 제 2 펌핑 인에이블 신호를 모두 인에이블시키는 것을 특징으로 하는 반도체 장치.
  18. [청구항 18은(는) 설정등록료 납부시 포기되었습니다.]
    제 17 항에 있어서,
    상기 제 1 펌핑 전압 생성부는
    상기 액티브 신호 및 상기 제 1 펌핑 인에이블 신호가 모두 인에이블될 경우 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 것을 특징으로 하는 반도체 장치.
  19. [청구항 19은(는) 설정등록료 납부시 포기되었습니다.]
    제 17 항에 있어서,
    상기 제 2 펌핑 전압 생성부는
    상기 액티브 신호 및 상기 제 2 펌핑 인에이블 신호가 모두 인에이블될 경우 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 것을 특징으로 하는 반도체 장치.
  20. 제 1 펌핑 전압의 레벨을 감지하여 제 1 오실레이터 인에이블 신호를 생성하는 제 1 감지부;
    상기 제 1 오실레이터 인에이블 신호에 응답하여 제 1 오실레이터 신호를 생성하는 제 1 오실레이터;
    상기 제 1 오실레이터 신호에 응답하는 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 스탠바이 펌핑부;
    리프레쉬 동작시 액티브 신호에 응답하여 교대로 인에이블되는 제 1 펌핑 인에이블 신호 및 제 2 펌핑 인에이블 신호를 생성하는 제어부;
    상기 제 1 펌핑 인에이블 신호 및 상기 액티브 신호가 모두 인에이블되면 상기 제 1 오실레이터 신호를 제 1 액티브 오실레이터 신호로서 출력하는 제 1 펌핑 제어부;
    상기 제 1 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 1 펌핑 전압을 생성하는 제 1 액티브 펌핑부;
    제 2 펌핑 전압의 레벨을 감지하여 제 2 오실레이터 인에이블 신호를 생성하는 제 2 감지부;
    상기 제 2 오실레이터 인에이블 신호에 응답하여 제 2 오실레이터 신호를 생성하는 제 2 오실레이터;
    상기 제 2 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 스탠바이 펌핑부;
    상기 제 2 펌핑 인에이블 신호 및 상기 액티브 신호가 모두 인에이블되면 상기 제 2 오실레이터 신호를 제 2 액티브 오실레이터 신호로서 출력하는 제 2 펌핑 제어부; 및
    상기 제 2 액티브 오실레이터 신호에 응답한 펌핑 동작을 수행하여 상기 제 2 펌핑 전압을 생성하는 제 2 액티브 펌핑부를 포함하며,
    상기 제어부는
    리프레쉬 신호가 인에이블되면 상기 액티브 신호가 인에이블될 때마다 상기 제 1 및 제 2 펌핑 인에이블 신호를 교대로 인에이블시키고,
    상기 리프레쉬 신호가 디스에이블되면 상기 제 1 및 제 2 펌핑 인에이블 신호를 모두 인에이블시키는 것을 특징으로 하는 반도체 장치.
  21. 삭제
KR1020120043253A 2012-04-25 2012-04-25 반도체 장치 KR101845461B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120043253A KR101845461B1 (ko) 2012-04-25 2012-04-25 반도체 장치
US13/604,500 US8779845B2 (en) 2012-04-25 2012-09-05 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120043253A KR101845461B1 (ko) 2012-04-25 2012-04-25 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130120188A KR20130120188A (ko) 2013-11-04
KR101845461B1 true KR101845461B1 (ko) 2018-04-05

Family

ID=49476712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120043253A KR101845461B1 (ko) 2012-04-25 2012-04-25 반도체 장치

Country Status (2)

Country Link
US (1) US8779845B2 (ko)
KR (1) KR101845461B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110572027B (zh) * 2019-09-02 2020-11-24 上海华虹宏力半导体制造有限公司 电荷泵电路
US11424676B2 (en) 2020-01-24 2022-08-23 Stmicroelectronics International N.V. Positive and negative charge pump control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810063B1 (ko) 2007-03-02 2008-03-05 주식회사 하이닉스반도체 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로
KR100818710B1 (ko) * 2006-11-21 2008-04-01 주식회사 하이닉스반도체 전압펌핑장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
US7427889B2 (en) * 2006-04-28 2008-09-23 Ememory Technology Inc. Voltage regulator outputting positive and negative voltages with the same offsets
KR100911184B1 (ko) 2008-01-02 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818710B1 (ko) * 2006-11-21 2008-04-01 주식회사 하이닉스반도체 전압펌핑장치
KR100810063B1 (ko) 2007-03-02 2008-03-05 주식회사 하이닉스반도체 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로

Also Published As

Publication number Publication date
US8779845B2 (en) 2014-07-15
US20130285718A1 (en) 2013-10-31
KR20130120188A (ko) 2013-11-04

Similar Documents

Publication Publication Date Title
US9013229B2 (en) Charge pump circuit
KR100897300B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US9337723B2 (en) Charge pump system and memory
CN108134602B (zh) 占空比校准电路及半导体存储器
US7545199B2 (en) Power supply circuit for oscillator of semiconductor memory device and voltage pumping device using the same
KR101845461B1 (ko) 반도체 장치
KR20100134967A (ko) 반도체 메모리 장치의 온도 감지 회로
KR100478866B1 (ko) 저전력발진기
TWI553655B (zh) 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法
TW200926194A (en) Charge pump and method for operating the same
US20110234194A1 (en) Internal voltage generator
US20140232452A1 (en) Internal voltage generation circuit
US9246382B2 (en) Charge pump including supply voltage-based control signal level
US20150035590A1 (en) Internal voltage generation circuits
CN105720949B (zh) 占空比检测电路和方法
US7221573B2 (en) Voltage up converter
US8866521B2 (en) Voltage generation circuit of semiconductor memory apparatus
CN107591172B (zh) 延时调制电路和包含延时调制电路的半导体存储器
JP2011035949A (ja) 電源回路及び半導体装置
KR20100064157A (ko) 내부 전압 생성회로
JP7091113B2 (ja) 半導体装置、および半導体装置の制御方法
KR20090110685A (ko) 네거티브 전압 생성 장치
KR20050088778A (ko) 고전압 발생회로
US20130033944A1 (en) Internal voltage generation circuit
KR20150037054A (ko) 내부 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right