JP4982678B2 - 半導体メモリ素子の温度情報出力装置 - Google Patents

Description

本発明は、メモリ装置の温度情報出力装置ＯＤＴＳ（On Die Thermal Sensor）の電源電圧に関し、特に、温度情報出力装置ＯＤＴＳにおいて低い電位レベルを有する電源電圧により発生するエラーを防止する回路に関する。

ＤＲＡＭセルは、スイッチとして機能するトランジスタと電荷（データ）を格納するキャパシタとからなっている。メモリセル内のキャパシタに電荷があるか否かに応じて、すなわち、キャパシタの端子電圧の高低に応じて、データを「ハイ」又は「ロー」に区分する。

データの保管は、キャパシタに電荷が蓄積された形態で構成されているので、原理的には電力の消費がない。しかしながら、ＭＯＳトランジスタのＰＮ結合による漏れ電流があるため、格納された初期の電荷量が消滅してデータの消失が発生することもある。これを防止するために、データが消失する前にメモリセル内のデータを読み出し、その読み出した情報に合せて更に正常的な電荷量で再充電しなければならない。

データの記憶を維持するためには、この動作を周期的に繰り返さなければならない。このようなセル電荷の再充電過程をリフレッシュ動作と呼び、リフレッシュの制御は、通常、ＤＲＡＭ制御機で行われる。そのようなリフレッシュ動作が必要とされることから、ＤＲＡＭでは、リフレッシュ電力を消費する。より低電力が要求されるバッテリー動作システム（battery operated system）において、電力の消費の低減は極めて重要な問題である。

リフレッシュに必要な電力の消費を低減するための試みの１つが、リフレッシュ周期を温度に応じて変化させることである。ＤＲＡＭにおけるデータの保有時間は、温度が低くなるほど長くなる。したがって、温度領域を種々の領域に分割し、リフレッシュクロックの周波数を低い温度領域で相対的に低下させると、電力の消費は低減するはずである。したがって、ＤＲＡＭの内部に、温度を正確に感知し、リフレッシュクロックの周波数を低下させることのできる装置が必要となる。

また、半導体メモリ素子は、その集積レベル及び動作速度が増加するにつれて、自体から多くの熱を発生する。このように発生した熱は、半導体メモリ素子の内部温度を上昇させて正常な動作を妨害し、このため、半導体メモリ素子の不良をもたらすおそれがある。したがって、半導体メモリ素子の温度を正確に感知し、感知した温度の情報を出力することのできる装置が必要となる。
特開２００６−１７２５２６

本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、低い電源電圧を用いる半導体メモリ素子において、温度補正過程を実行する半導体メモリ素子の温度情報出力装置を提供することにある。

そこで、上記の目的を達成するため、本発明の半導体素子の温度情報出力装置は、外部電源電圧より高い電位レベルを有する高電圧を生成する高電圧生成部と、温度を感知し、その値を温度情報コードとして出力し、前記温度情報コードの正確度を増加させるために、前記高電圧を電源電圧として用いる温度情報出力部とを備える。

また、上記の目的を達成するため、本発明の半導体素子の温度情報出力装置 は、外部電源電圧より高い電位レベルを有する高電圧を生成する高電圧生成部と、温度変化に応答して第１の電圧の電位レベルを変動させて出力し、前記高電圧を電源電圧として用いて、前記第１の電圧の変動可能な電位レベルを増加させた温度感知部と、前記第１の電圧の電位レベルをトラッキングする第２の電圧の電位レベルを調整し、前記第１の電圧と前記第２の電圧とを比較した値に応じて温度情報コードを調整して出力し、前記温度情報コードの正確性を増加させるために、前記高電圧を電源電圧として用いる電位レベル追跡部と、設定された基準電圧に応答して、前記第１の電圧をトラッキングするために、前記第２の電圧の最小電位レベルと最大電位レベルとを決定し、前記高電圧を電源電圧として用いて、前記最小電位レベルと前記最大電位レベルとの間の間隔を増加させた調整部とを備える。

本発明では、低い電源電圧を用いる半導体素子の温度情報出力装置ＯＤＴＳにおいて、温度情報出力装置ＯＤＴＳの内部に高電圧ＶＰＰ生成装置を備えることにより、半導体素子の電源電圧と関係なく温度補償の正確度を高めることができる。

すなわち、第一の発明としては、外部電源電圧より高い電位レベルを有する高電圧を生成する高電圧生成部と、温度を感知し、その値を温度情報コードとして出力する温度情報出力部とを備え、該温度情報出力部が、前記高電圧を電源電圧として用いることを特徴とする半導体素子の温度情報出力装置を提供する。

第二の発明としては、前記温度情報出力部が、前記高電圧を電源電圧として用い、温度変化に応答して第１の電圧の電位レベルを変動させて出力し、前記第１の電圧の変動可能な電位レベルを増加させる温度感知部と、前記第１の電圧の電位レベルをトラッキングする第２の電圧の電位レベルを調整し、前記第１の電圧と前記第２の電圧とを比較した値に応じて温度情報コードを調整して出力し、前記温度情報コードの正確性を増加するために、前記高電圧を電源電圧として用いる電位レベル追跡部と、設定された基準電圧に応答して、前記第１の電圧をトラッキングするために、前記第２の電圧の最小電位レベルと最大電位レベルとを決定し、前記高電圧を電源電圧として用いて、前記最小電位レベルと前記最大電位レベルとの間の間隔を増加させる調整部とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第三の発明としては、前記電位レベル追跡部が、前記第１の電圧と前記第２の電圧との電位レベルを比較し、前記高電圧を電源電圧として用いて比較利得を増加させる比較部と、該比較部の出力信号に応答して、前記温度情報コードを調整して出力し、該温度情報コードをデコードして調整情報コードとして出力するコード出力部と、デジタル値である前記調整情報コードに応答して、前記最小電位レベルと前記最大電位レベルとの間において前記第２の電圧の電位レベルを調整し、前記高電圧を電源電圧として用いて、前記第２の電圧の変動可能な電位レベルを増加させるデジタル／アナログ変換調整部とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第四の発明としては、前記デジタル／アナログ変換調整部が、第１の出力電圧の電位レベルと前記最小電位レベルとを比較し、その値に応じて第１のバイアス電圧の電位レベルを決定し、前記第１の出力電圧の電位レベルが、前記第１のバイアス電圧の電位レベルに応じて変動する第１のバイアス決定部と、第２の出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて第２のバイアス電圧の電位レベルを決定し、前記第２の出力電圧の電位レベルが、前記第２のバイアス電圧の電位レベルに応じて変動する第２のバイアス決定部と、前記調整コードに応答して、前記第１のバイアス電圧と前記第２のバイアス電圧に応じて前記第２の電圧の電位レベルを決定する第２の電圧決定部とを含むことを特徴とする半導体素子の温度情報出力装置を提供する。

第五の発明としては、前記第１のバイアス決定部が、前記第１のバイアス電圧の電位レベルに応答して、前記第１の出力電圧の電位レベルが変動する第１の電流ミラー回路と、前記第１の出力電圧の電位レベルと前記最小電位レベルとを比較し、その値に応じて前記第１のバイアス電圧の電位レベルが変動する第１の比較器とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第六の発明としては、前記第２のバイアス決定部が、前記第２のバイアス電圧の電位レベルに応答して、前記第２の出力電圧の電位レベルが変動する第２の電流ミラー回路と、前記第２の出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第２のバイアス電圧の電位レベルが変動する第２の比較器とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第七の発明としては、前記第２の電圧決定部が、前記第１のバイアス電圧と前記第２のバイアス電圧とに応じて決定される変動可能な電位レベル内で、前記調整コードに応答して、前記第２の電圧の電位レベルを調整し、前記高電圧を電源電圧として用いて、前記第２の電圧の変動可能な電位レベルを増加させる第３の電流ミラー回路とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第八の発明としては、前記コード出力部が、前記比較部の出力信号に応答して設定されるデジタルコードを増加又は減少させて前記温度情報コードとして出力するアップ／ダウンカウンタ部と、前記温度情報コードをデコードして調整情報コードとして出力するデコード部とを備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第九の発明としては、前記コード出力部が、前記比較部の出力信号が誤った値を有するとき、これをフィルタリングして除去するフィルタリング部と、前記温度情報コードを格納するレジスタとを更に備えることを特徴とする半導体素子の温度情報出力装置を提供する。

第十の発明としては、前記比較部が、外部コントロール回路から出力されるクロック信号に応答して動作し、前記フィルタリング部が、前記クロック信号を一定時間遅延させた第１の遅延クロック信号に応答して動作し、前記アップ／ダウンカウンタが、前記第１の遅延信号を一定時間遅延させた信号に応答して動作し、前記レジスタが、外部コントロール回路から出力されるアップデート信号に応答して動作することを特徴とする半導体素子の温度情報出力装置を提供する。

以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。

図１は、本発明の第１の実施形態に係る半導体メモリ素子の温度情報出力装置を示したブロック図である。

半導体メモリ素子の温度情報出力装置は、温度感知部１０、追跡アナログ／デジタル変換調整部（Tracking ADC）９０、調整部５０及びレジスタ８０から構成されている。また、前記追跡アナログ／デジタル変換調整部９０は、デジタル／アナログ変換調整部２０、比較部３０、アップ／ダウンカウンタ部４０、デコーダ６０、及びフィルタリング部７０から構成されている。

温度感知部１０は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路の中で、バイポーラ接合トランジスタＢＪＴ（Bipolar Junction Transistor）のベース・エミッタ電圧ＶＢＥの変化が約−１．８ｍＶ／℃であることを利用することによって半導体メモリ素子の温度を感知する。そして、微細に変動するバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥを増幅することによって、温度に一対一で対応する第１の電圧ＶＴＥＭＰを出力する。すなわち、半導体メモリ素子の温度が高いほど、低いバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥを出力する。

また、デジタル／アナログ変換調整部２０は、調整部５０から出力される最大変動電圧ＶＵＬＩＭＩＴ及び最小変動電圧ＶＬＬＩＭＩＴを受信してデジタル／アナログ変換するデジタル／アナログ変換器ＤＡＣ（Digital Analog Converter）であって、デコーダ６０から出力されるデジタル値である調整情報コードＳＷ<０：Ｎ>をアナログ値である第２の電圧ＤＡＣＯＵＴに変換して出力する。

そして、比較部３０は、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較して、第１の電圧ＶＴＥＭＰの電位レベルが、第２の電圧ＤＡＣＯＵＴの電位レベルより小さいとき、アップ／ダウンカウンタ部４０において予め設定されたデジタルコードが増加するようコード制御信号ＵＰ＿ＤＮの電位レベルを調整して出力し、第１の電圧ＶＴＥＭＰの電位レベルが、第２の電圧ＤＡＣＯＵＴの電位レベルより大きいとき、アップ／ダウンカウンタ部４０において予め設定されたデジタルコードを減少させるようコード制御信号ＵＰ＿ＤＮの電位レベルを調整して出力する。

また、アップ／ダウンカウンタ部４０は、比較部３０からコード制御信号ＵＰ＿ＤＮを受信して、内部に予め設定されたデジタル値を増加又は減少させることにより、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを出力する。

そして、調整部５０は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路から出力される基準電圧ＶＲＥＦを受信して、半導体メモリ素子の温度や電源電圧の変化に影響されない最大変動電圧ＶＵＬＩＭＩＴと最小変動電圧ＶＬＬＩＭＩＴを出力する。このとき、半導体メモリ素子は、生産過程において各ダイ（die）ごとに温度に対するバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの電圧範囲が異なるため、温度補償の正確度を高めるために、予め外部装置を介して基準電圧ＶＲＥＦの電位レベルを設定する。最大変動電圧ＶＵＬＩＭＩＴの電位レベルと最小変動電圧ＶＬＬＩＭＩＴとは一定の電圧差を有する。

また、デコーダ６０は、アップ／ダウンカウンタ部４０から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを、フィードバックを介して更にデジタル／アナログ変換調整部２０に伝達するとき、伝送の時間差によって発生し得るエラーを除去するために、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして調整情報コードＳＷ<０：Ｎ>に変換して出力する。ここで、伝送の時間差によって発生し得るエラーとは、デジタル／アナログ変換調整部２０が、伝送の時間差に敏感に反応して第２の電圧ＤＡＣＯＵＴを出力する場合、誤った情報が比較部３０に入力されるエラーなどを意味する。

そして、フィルタリング部７０は、比較部３０で第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するときのエラーによって、誤った結果がアップ／ダウンカウンタ部４０に伝達されて誤動作することを防止する。すなわち、アップ／ダウンカウンタ部４０に伝達して実際の動作が起きるようにするためには、デジタルコードを増加又は減少させるコード制御信号ＵＰ＿ＤＮの電位レベルが連続して３回出力されなければならない。

動作順序を定義すれば、次の通りである。

まず、比較部３０がクロック信号ＣＬＫに応答して第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較すると、クロック信号ＣＬＫを一定時間（例えば、３回比較する時間）遅延させて発生させた第１の遅延クロック信号Ｄ＿ＣＬＫ＿１に応答してフィルタリング部７０を動作させる。同様に、第１の遅延クロック信号Ｄ＿ＣＬＫ＿１を一定時間（例えば、フィルタリング部７０の動作時間だけ）遅延させて発生させた第２の遅延クロック信号Ｄ＿ＣＬＫ＿２に応答してアップ／ダウンカウンタ部４０を動作させる。ここで、クロック信号ＣＬＫは、外部コントロール回路から出力される信号である。

また、レジスタ８０は、外部コントロール回路から出力されるアップデートＵＰＤＡＴＥ信号に応答して出力される温度情報コードを多目的レジスタＭＰＲ（Multi Purpose Register）に格納する。

図２Ａは、温度感知部において、工程別の温度に応じるバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥを示した図であり、図２Ｂは、温度に応じるバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの変化を示した図である。

図２Ａに示すように、前述した温度感知部１０のバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥが、半導体メモリ素子の温度に応じて線形的に変化することが分かる。また、図２Ｂに示すように、前述した温度感知部１０のバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの変化が半導体メモリ素子の温度に応じて線形的に変化することが分かる。

ところが、上記のような半導体メモリ素子の温度情報出力装置ＯＤＴＳは、半導体メモリ素子の電源電圧を共に用いているので、半導体メモリ素子の電源電圧が低くなると、出力する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥにエラーが発生する。

実際に、ＳＤＲ ＤＲＡＭでは３．３Ｖ、ＤＤＲ ＤＲＡＭでは２．５Ｖ、ＤＤＲ２ ＤＲＡＭでは１．８Ｖ、ＤＤＲ３ ＤＲＡＭでは１．５Ｖの電源電圧を用いるが、このような場合、各々のＤＲＡＭに含まれる温度情報出力装置ＯＤＴＳも同じ電源電圧を用いなければならない。

上記のように、電源電圧が次第に低くなると、温度情報出力装置ＯＤＴＳの電源電圧もやはり低くなるので、バイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの増幅率も低くならなければならない。そのため、温度感知部１０の温度感度は低くなる。温度感度が低くなるほど外部のノイズや比較部の低い利得により温度情報出力装置ＯＤＴＳの温度感知能力が劣るため、正確度が低くなり、出力温度コードのエラーが増大するという問題が発生する。例えば、温度情報出力装置ＯＤＴＳが１００℃の温度出力範囲を有する場合、電源電圧が低くなると、１℃の温度変位に対する電圧変位も低くなる。

図３は、図１に示された比較部の比較利得が無限大のとき、追跡アナログ／デジタル変換調整部に入力される第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとの関係を示したタイミング図である。

比較部３０は、比較利得が無限大であれば、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するとき、±０．５ＬＳＢの量子化エラー（quantization error）が発生することが分かる。これは、比較部３０が第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較し、１ＬＳＢに該当する分だけ、第２の電圧ＤＡＣＯＵＴの電位レベルを増加又は減少させることにより、第１の電圧ＶＴＥＭＰの電位レベルに追従するため、発生するエラーである。

図４は、図１に示された比較部の比較利得が小さいとき、追跡アナログ／デジタル変換調整部に入力される第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとの関係を示したタイミング図である。

比較部３０では、比較利得が小さくなると、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとを比較するとき、±１．５ＬＳＢの量子化エラーが発生することが分かる。これは、比較部３０の比較利得が十分に大きくないため、量子化エラー内の値について比較することができず、比較部３０で分別可能な入力差までアップ／ダウンカウンタ部４０のデジタルコードを上げ下げするためである。この場合、比較部３０の比較利得に応じて±２ＬＳＢ又は±３ＬＳＢ、又は、それ以上のエラーが生じ得る。

上記のように、比較部３０の比較利得は大きければ大きいほど良い。しかし、温度情報出力装置ＯＤＴＳの電源電圧が低くなると、比較部３０の電源電圧もやはり低くなるので、比較利得が減少する。すなわち、温度情報出力装置ＯＤＴＳの出力コードのエラーは増加せざるを得ない。したがって、低い電圧でもエラーなく、使用できる温度情報出力装置を必要としているのが実情である。

図５は、本発明の第２の実施形態に係る半導体メモリ素子の温度情報出力装置を示したブロック図である。

本発明の第２の実施形態に係る半導体メモリ素子の温度情報出力装置ＯＤＴＳは、外部電源電圧ＶＤＤ（半導体素子の電源電圧）より高い電位レベルを有する高電圧ＶＰＰを生成する高電圧生成部１１０、及び温度を感知して、その値を温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥとして出力し、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥの正確度を増加させるために、高電圧ＶＰＰを電源電圧として用いる温度情報出力部１００を備える。

より詳細に、前記温度情報出力部１００は、温度の変化に応答して第１の電圧ＶＴＥＭＰの電位レベルを変動させて出力し、高電圧ＶＰＰを電源電圧として用いて第１の電圧ＶＴＥＭＰの変動可能な電位レベルが増加した温度感知部１２０と、第１の電圧ＶＴＥＭＰの電位レベルをトラッキングする第２の電圧ＤＡＣＯＵＴの電位レベルを調整し、第１の電圧ＶＴＥＭＰと前記第２の電圧ＤＡＣＯＵＴとを比較した値に応じて温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを調整して出力し、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥの正確性を増やすために、高電圧ＶＰＰを電源電圧として用いる電位レベル追跡部１３０と、設定された基準電圧ＶＲＥＦに応答して第１の電圧ＶＴＥＭＰをトラッキングするために、第２の電圧ＤＡＣＯＵＴの最小電位レベルＶＵＬＩＭＩＴと最大電位レベルＶＬＬＩＭＩＴを決定し、高電圧ＶＰＰを電源電圧として用いて最小電位レベルと最大電位レベルとの間隔を増加させる調整部１４０とを備える。

ここで、電位レベル追跡部１３０は、第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴの電位レベルを比較し、高電圧ＶＰＰを電源電圧として用いて比較利得を増加させる比較部１３２と、該比較部１３２の出力信号に応答して温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを調整して出力し、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして調整情報コードＳＷ<０：Ｎ>として出力するコード出力部１３４、及びデジタル値である調整情報コードＳＷ<０：Ｎ>に応答してアナログ値である第２の電圧ＤＡＣＯＵＴの電位レベルを調整し、第２の電圧ＤＡＣＯＵＴの電位レベルを、最小電位レベルＶＵＬＩＭＩＴと最大電位レベルＶＬＬＩＭＩＴとの間で調整し、高電圧ＶＰＰを電源電圧として用いて第２の電圧ＤＡＣＯＵＴの変動可能な電位レベルを増加させるデジタル／アナログ変換調整部１３６を含む。

より詳細に、前記コード出力部１３４は、比較部１３２の出力信号に応答して設定されるデジタルコードを増加又は減少させて温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥとして出力するアップ／ダウンカウンタ部１３４２、及び温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして調整情報コードＳＷ<０：Ｎ>として出力するデコード部１３４４を備え、比較部１３２の出力信号が誤った値を有するとき、これをフィルタリングして除去するフィルタリング部１３４６、及び外部コントロール回路から出力されるアップデートＵＰＤＡＴＥ信号に応答して温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを格納するレジスタ１３４８を更に備える。

図６は、図５に示されたＤＡＣの実現例を示した回路図である。

デジタル／アナログ変換調整部１３６は、第１の出力電圧ＯＵＴ＿１の電位レベルと最小電位レベルＶＬＬＩＭＩＴとを比較し、その値に応じて第１のバイアス電圧ＢＩＡＳ１の電位レベルを決定し、第１の出力電圧ＯＵＴ＿１の電位レベルは、第１のバイアス電圧ＢＩＡＳ１の電位レベルに応じて変動する第１のバイアス決定部１３６２と、第２の出力電圧ＯＵＴ＿２の電位レベルと最大電位レベルＶＵＬＩＭＩＴとを比較し、その値に応じて第２のバイアス電圧ＢＩＡＳ２の電位レベルを決定し、第２の出力電圧ＯＵＴ＿２の電位レベルは、第２のバイアス電圧ＢＩＡＳ２の電位レベルに応じて変動する第２のバイアス決定部１３６４、及び調整コードＳＷ<０：Ｎ>に応答して第２の電圧ＤＡＣＯＵＴの電位レベルを調整し、第１のバイアス電圧ＢＩＡＳ１と第２のバイアス電圧ＢＩＡＳ２とによって変動可能な電位レベルを決定する第２の電圧決定部１３６６を備える。

ここで、第１のバイアス決定部１３６２は、第１のバイアス電圧ＢＩＡＳ１の電位レベルに応答して第１の出力電圧ＯＵＴ＿１の電位レベルが変動する第１の電流ミラー回路１３６２Ｂ、及び第１の出力電圧ＯＵＴ＿１の電位レベルと最小電位レベルＶＬＬＩＭＩＴとを比較し、その値に応じて第１のバイアス電圧ＢＩＡＳ１の電位レベルが変動する第１の比較器１３６２Ａを備える。

また、第２のバイアス決定部１３６４は、第２のバイアス電圧ＢＩＡＳ２の電位レベルに応答して第２の出力電圧ＯＵＴ＿２の電位レベルが変動する第２の電流ミラー回路１３６４Ｂ、及び第２の出力電圧ＯＵＴ＿２の電位レベルと最大電位レベルＶＵＬＩＭＩＴとを比較し、その値に応じて第２のバイアス電圧ＢＩＡＳ２の電位レベルが変動する第２の比較器１３６４Ａを備える。

そして、第２の電圧決定部１３６６は、第１のバイアス電圧ＢＩＡＳ１及び第２のバイアス電圧ＢＩＡＳ２に応じて決定された変動可能な電位レベル内で調整コードＳＷ<０：Ｎ>に応答して第２の電圧ＤＡＣＯＵＴの電位レベルを調整し、高電圧ＶＰＰを電源電圧として用いて第２の電圧ＤＡＣＯＵＴが変動可能な電位レベルを増加させた第３の電流ミラー回路を備える。

すなわち、調整コードＳＷ<０：Ｎ>の値が全て「１」であれば、最大電位レベルＶＵＬＩＭＩＴを有する第２の電圧ＤＡＣＯＵＴが出力される。同様に、調整コードＳＷ<０：Ｎ>の値が全て「０」であれば、最小電位レベルＶＬＬＩＭＩＴを有する第２の電圧ＤＡＣＯＵＴが出力される。

前述した本発明は、温度情報出力装置ＯＤＴＳの内部に高電圧ＶＰＰ生成装置を追加して半導体素子の電源電圧ＶＤＤを用いる代わりに高電圧ＶＰＰを電源電圧として用いる。以下、上記のように、高電圧ＶＰＰを用いることにより各装置から生じる利点を説明する。

まず、温度感知部１２０は、高電圧ＶＰＰを電源電圧として用いると、半導体素子の電源電圧ＶＤＤが低くなっても、バイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの増幅率は減少しない。すなわち、半導体素子の電源電圧ＶＤＤが低くなっても、第１の電圧ＶＴＥＭＰの変動可能な電位レベルは減少しない。

そして、比較部１３２は、高電圧ＶＰＰを電源電圧として用いると、半導体素子の電源電圧ＶＤＤが低くなっても比較利得が小さくならない。すなわち、量子化エラーを減少することができる。

また、調整部１４０とデジタル／アナログ変換調整部１３６が高電圧ＶＰＰを電源電圧として用いると、第２の電圧ＤＡＣＯＵＴが変動可能な最大電位レベルＶＵＬＩＭＩＴと最小電位レベルＶＬＬＩＭＩＴの変動範囲を増加させることができ、最大電位レベルＶＵＬＩＭＩＴと最小電位レベルＶＬＬＩＭＩＴの変動範囲が増加すると、当然、第２の電圧ＤＡＣＯＵＴの変動可能な電位レベルが増加する。

以上で説明したように、本実施形態を適用すれば、温度情報出力装置ＯＤＴＳの内部に高電圧ＶＰＰ生成装置を追加して温度情報出力装置ＯＤＴＳの電源電圧を高電圧ＶＰＰで用いれば、半導体素子の電源電圧が低くなっても正確度の高い温度情報を出力する温度情報出力装置ＯＤＴＳを実現することができる。

温度情報出力装置ＯＤＴＳの内部に高電圧ＶＰＰ生成装置を追加して温度情報出力装置ＯＤＴＳの電源電圧を高電圧ＶＰＰで用いることにより、半導体素子の電源電圧が低くなっても、正確度の高い温度情報を出力する温度情報出力装置ＯＤＴＳを実現することができる。

本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

本発明の第１の実施形態に係る半導体メモリ素子の温度情報出力装置を示したブロック図 温度感知部において工程別の温度に応じるバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥを示した図 温度に応じるバイポーラ接合トランジスタＢＪＴのベース・エミッタ電圧ＶＢＥの変化を示した図 図１に示した比較部の比較利得が無限大の場合の追跡アナログ／デジタル変換調整部に入力される第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとの関係を示したタイミング図 図１に示した比較部の比較利得が小さい場合の追跡アナログ／デジタル変換調整部に入力される第１の電圧ＶＴＥＭＰと第２の電圧ＤＡＣＯＵＴとの関係を示したタイミング図 本発明の第２の実施形態に係る半導体メモリ素子の温度情報出力装置を示したブロック図 図５に示したＤＡＣの実現例を示した回路図

符号の説明

１００ 温度情報出力装置
１１０ 高電圧生成部
１２０ 温度感知部
１３０ 電位レベル追跡部
１４０ 調整部

Claims (9)

1. 半導体メモリ素子の電源電圧より高い電位レベルを有する高電圧を生成する高電圧生成部と、
   半導体メモリ素子の温度を感知し、その値を温度情報コードとして出力する温度情報出力部とを備え、
   前記温度情報出力部が、
   前記高電圧を電源電圧として用い、温度変化に応答して第１の電圧の電位レベルを変動させて出力し、前記第１の電圧の変動可能な電位レベルを増加させる温度感知部と、
   前記第１の電圧の電位レベルをトラッキングする第２の電圧の電位レベルを調整し、前記第１の電圧と前記第２の電圧とを比較した値に応じて温度情報コードを調整して出力し、前記温度情報コードの正確性を増加するために、前記高電圧を電源電圧として用いる電位レベル追跡部と、
   設定された基準電圧に応答して、前記第１の電圧をトラッキングするために、前記第２の電圧の最小電位レベルと最大電位レベルとを決定し、前記高電圧を電源電圧として用いて、前記最小電位レベルと前記最大電位レベルとの間の間隔を増加させる調整部と
   を備えることを特徴とする半導体メモリ素子温度の情報出力装置。
2. 前記電位レベル追跡部が、
   前記第１の電圧と前記第２の電圧との電位レベルを比較し、前記高電圧を電源電圧として用いて比較利得を増加させる比較部と、
   該比較部の出力信号に応答して、前記温度情報コードを調整して出力し、該温度情報コードをデコードして調整情報コードとして出力するコード出力部と、
   デジタル値である前記調整情報コードに応答して、前記最小電位レベルと前記最大電位レベルとの間において前記第２の電圧の電位レベルを調整し、前記高電圧を電源電圧として用いて、前記第２の電圧の変動可能な電位レベルを増加させるデジタル／アナログ変換調整部と
   を備えることを特徴とする請求項１に記載の半導体メモリ素子温度の情報出力装置。
3. 前記デジタル／アナログ変換調整部が、
   第１の出力電圧の電位レベルと前記最小電位レベルとを比較し、その値に応じて第１のバイアス電圧の電位レベルを決定し、前記第１の出力電圧の電位レベルが、前記第１のバイアス電圧の電位レベルに応じて変動する第１のバイアス決定部と、
   第２の出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて第２のバイアス電圧の電位レベルを決定し、前記第２の出力電圧の電位レベルが、前記第２のバイアス電圧の電位レベルに応じて変動する第２のバイアス決定部と、
   前記調整コードに応答して、前記第１のバイアス電圧と前記第２のバイアス電圧に応じて前記第２の電圧の電位レベルを決定する第２の電圧決定部と
   を含むことを特徴とする請求項２に記載の半導体メモリ素子温度の情報出力装置。
4. 前記第１のバイアス決定部が、
   前記第１のバイアス電圧の電位レベルに応答して、前記第１の出力電圧の電位レベルが変動する第１の電流ミラー回路と、
   前記第１の出力電圧の電位レベルと前記最小電位レベルとを比較し、その値に応じて前記第１のバイアス電圧の電位レベルが変動する第１の比較器と
   を備えることを特徴とする請求項３に記載の半導体メモリ素子温度の情報出力装置。
5. 前記第２のバイアス決定部が、
   前記第２のバイアス電圧の電位レベルに応答して、前記第２の出力電圧の電位レベルが変動する第２の電流ミラー回路と、
   前記第２の出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第２のバイアス電圧の電位レベルが変動する第２の比較器と
   を備えることを特徴とする請求項３に記載の半導体メモリ素子温度の情報出力装置。
6. 前記第２の電圧決定部が、
   前記第１のバイアス電圧と前記第２のバイアス電圧とに応じて決定される変動可能な電位レベル内で、前記調整コードに応答して、前記第２の電圧の電位レベルを調整し、前記高電圧を電源電圧として用いて、前記第２の電圧の変動可能な電位レベルを増加させる第３の電流ミラー回路と
   を備えることを特徴とする請求項３に記載の半導体メモリ素子温度の情報出力装置。
7. 前記コード出力部が、
   前記比較部の出力信号に応答して設定されるデジタルコードを増加又は減少させて前記温度情報コードとして出力するアップ／ダウンカウンタ部と、
   前記温度情報コードをデコードして調整情報コードとして出力するデコード部と
   を備えることを特徴とする請求項２に記載の半導体メモリ素子温度の情報出力装置。
8. 前記コード出力部が、
   前記比較部の出力信号が誤った値を有するとき、これをフィルタリングして除去するフィルタリング部と、
   前記温度情報コードを格納するレジスタと
   を更に備えることを特徴とする請求項７に記載の半導体メモリ素子温度の情報出力装置。
9. 前記比較部が、外部コントロール回路から出力されるクロック信号に応答して動作し、
   前記フィルタリング部が、前記クロック信号を一定時間遅延させた第１の遅延クロック信号に応答して動作し、
   前記アップ／ダウンカウンタが、前記第１の遅延信号を一定時間遅延させた信号に応答して動作し、
   前記レジスタが、外部コントロール回路から出力されるアップデート信号に応答して動作することを特徴とする請求項８に記載の半導体メモリ素子温度の情報出力装置。

Images