KR100559731B1 - 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법 - Google Patents

온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법 Download PDF

Info

Publication number
KR100559731B1
KR100559731B1 KR1020040080809A KR20040080809A KR100559731B1 KR 100559731 B1 KR100559731 B1 KR 100559731B1 KR 1020040080809 A KR1020040080809 A KR 1020040080809A KR 20040080809 A KR20040080809 A KR 20040080809A KR 100559731 B1 KR100559731 B1 KR 100559731B1
Authority
KR
South Korea
Prior art keywords
temperature
temperature detection
detection signal
error
memory device
Prior art date
Application number
KR1020040080809A
Other languages
English (en)
Inventor
심재응
최중용
강영구
황민규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040080809A priority Critical patent/KR100559731B1/ko
Priority to US11/236,372 priority patent/US7324398B2/en
Priority to JP2005282845A priority patent/JP2006114205A/ja
Priority to TW094134474A priority patent/TW200617986A/zh
Application granted granted Critical
Publication of KR100559731B1 publication Critical patent/KR100559731B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치 및 이를 이용한 테스트 방법이 개시된다. 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 온도 센서부, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 감지 회로부, 및 상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 외부로 출력하는 온도 검출 오류 감지 패드를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치가 구성된다. 따라서, 온도 센서의 불량에 의해서 전류 특성에 문제가 있는 반도체 메모리 장치를 조기에 검출할 수 있다.

Description

온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치 및 이를 이용한 테스트 방법{TEMPERATURE COMPENSATED SELF REFRESH SEMICONDUCTOR MEMORY DEVICE DETECTING A FAILURE OF TEMPERATURE SENSOR, AND TEST METHOD FOR THE SAME}
도 1은 종래 기술에 의한 반도체 메모리 장치의 온도 센서 보정 회로를 도시한 블록도이다.
도 2는 온도 센서의 온도 특성과 반도체 메모리 장치의 셀프 리프레쉬 주기의 관계를 도시한 도표이다.
도 3은 본 발명에 따른 온도 센서의 온도 검출 신호 오류를 검출할 수 있는 반도체 메모리 장치의 온도 센서 보정 회로를 도시한 블록도이다.
도 4는 본 발명의 온도 센서 보정 회로에 이용될 수 있는 온도 검출 오류 감지 회로부의 구성예를 도시한 회로도이다.
도 5는 본 발명에 따른 온도 센서 비활성화 회로의 구성예를 도시한 회로도이다.
도 6은 본 발명에 따라 온도 센서 불량을 검출하기 위한 온도 검출 오류 감지 패드를 이용한 불량 반도체 메모리 장치의 테스트 방법을 도시한 흐름도이다.
도 7은 본 발명에 따라 온도 센서 불량을 검출하기 위한 온도 센서 비활성화 회로를 이용한 불량 반도체 메모리 장치의 테스트 방법을 도시한흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 온도 센서부
102: 셀프 리프레쉬 주기 제어 회로부
300 : 온도 검출 오류 감지 회로부
TSEMRS : 온도 센서 구동 모드 레지스터 세트 커맨드
TRIMADDR : 온도 센서 트리밍 어드레스
VCTCSR : 온도 보상형 셀프 리프레쉬 회로 구동 전압
ST45 : 제 1 온도 검출 신호 ST75: 제 2 온도 검출 신호
PADST45 : 제 1 온도 검출 패드 PADST75 : 제 2 온도 검출 패드
PADMON : 온도 검출 오류 감지 패드
ITCSRDSB : 온도 센서 비활성화 신호
본 발명은 온도 보상형 셀프 리프레쉬 반도체 메모리 장치에 대한 것으로, 특히 온도 보상형 셀프 리프레쉬 반도체 메모리 장치에 사용되는 온도 센서의 불량 을 감지할 수 있도록 하는 반도체 메모리 장치의 구성 및 반도체 메모리 장치의 테스트 방법에 관한 것이다.
현대의 반도체 메모리 장치 중 DRAM(Dynamic Random Access Memory)의 메모리 셀은 셀 커패시터(cell capacitor)에 저장된 전하에 의하여 데이터를 기록하는 방식으로 동작한다.
그러나, 셀 커패시터는 완전치 않으며 누설 전류가 발생되어 읽고 쓰는 동작이 없는 동안에도 시간이 흐름에 따라 셀 커패시터에 저장된 전하가 소멸되게 된다. 따라서, 상기와 같은 구조에서는 소정 시간 간격으로 셀 커패시터에 전하의 형태로 기록된 데이터를 읽어내어 다시 쓰는 것을 반복하는 과정이 필요하다. 상기 과정을 리프레쉬(refresh) 동작이라 한다.
이와 같은 리프레쉬 동작이 필요한 상기 소정 시간 간격을 리프레쉬 주기(refresh period; tREFmax)라 정의하는데, 리프레쉬 주기는 일반적으로 DRAM의 용량이 증가함에 따라 함께 증가할 수밖에 없으므로 리프레쉬 주기의 증가에 의한 데이터의 소멸을 막기 위해서는 셀 커패시터로부터의 누설 전류를 줄이기 위한 다양한 노력들이 필요하다.
한편으로 상기 리프레쉬 주기는 길어질수록 반도체 메모리 장치가 소모하는 전류량이 줄어들게 된다.
왜냐하면, 휴대용 장치의 경우에는 메모리 장치를 제외한 내부 장치들이 모 두 턴-오프(turn-off)된 상태에서도 반도체 메모리 장치에는 리프레쉬 주기마다 셀프 리프레쉬를 수행하기 위해서 셀프 리프레쉬 전류(self refresh current)가 흐르게 되기 때문이다.
이를 위해서 최근의 반도체 메모리 장치들은 내부에 구비되어 있는 온도 센서를 이용하여 칩의 내부 온도를 검출하고, 검출된 온도에 맞도록 셀프 리프레쉬 주기를 변경하는 방식으로 가능한 한 상기 셀프 리프레쉬 주기를 길게 하기 위한 온도 보상형 셀프 리프레쉬(TCSR; Temperature Compensated Self Refresh)를 하고 있다. 셀 커패시터의 누설 전류는 온도 의존성이 강하기 때문에, 온도가 높을수록 누설 전류가 급격히 증가하는 반면, 온도가 낮을 경우에는 누설 전류가 감소하는 특성을 이용하는 것이다. 이를 이용하면 온도 센서에서 낮은 온도를 검출했을 때에는 긴 리프레쉬 주기를 유지하여 소모 전류량을 줄일 수 있다.
반도체 메모리 장치에 사용되는 온도 센서(temperature sensor)는 다이오드단과 저항단을 병렬로 연결하여 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여, 일정 온도에서 두단에 흐르는 전류값이 일치하도록 저항의 값을 맞추어둠으로써 미리 설계된 온도를 검출하는 방식으로 동작한다.
따라서, 온도 센서는 미리 설계된 온도를 검출하면 이에 상응한 신호를 출력하게 되는데, 언급한 바와 같이 다이오드단과 저항단에 흐르는 전류의 온도 특성을 이용함에 따라 공정 변수에 의한 저항단과 다이오드단의 전류 특성의 편차에 민감하게 반응할 수밖에 없게 됨으로, 오동작의 가능성이 존재할 수밖에 없다.
이러한 오동작을 막기 위해서 실제 동작전에 상기 온도 검출 특성을 보정하 는 과정이 반드시 필요하게 된다.
도1은 종래 기술에 의한 반도체 메모리 장치의 온도 센서 보정 회로를 도시한 블록도이다.
종래 기술에 의하면, 반도체 메모리 장치에 온도 센서(101)를 동작시키기 위한 온도 센서 구동 모드 레지스터 세트(MRS; Mode Register Set) 커맨드(TSEMRS)를 구비하고, 이 MRS 커맨드(TSEMRS)를 인가하여 온도 센서(101)를 구동시킨다.
또한, 온도 센서(101)는 온도 보상형 셀프 리프레쉬 회로 구동 전압(VTCSR)을 인가받아 동작을 하게 된다.
상기 온도 센서 구동 MRS 커맨드(TSEMRS)에 의해서 온도 센서(101)가 구동되면 반도체 메모리 장치에 일정한 온도를 증가시키면서 인가하여 보정을 진행하게 된다. 반도체 메모리 장치에 인가된 온도에 따라 반도체 온도 센서에 사용되는 저항단의 저항 개수를 조절하여 설정된 온도를 검출할 수 있도록 한 후, 이 때 정해진 저항값에 맞도록 퓨즈 트리밍(fuse trimming)을 함으로써 공정 변수를 보정하는 과정을 거친다.
온도 센서(101)는 두 개의 온도 검출 신호(ST45, ST75)를 출력하게 되는데, 제 1 온도 검출 신호(ST45)는 온도가 섭씨 45도 이상일 경우에 활성화되고, 제 2 온도 검출 신호(ST75)는 온도가 섭씨 75도 이상일 경우에 활성화되는 신호이다.
온도 센서(101)로부터 출력되는 두 개의 온도 검출 신호(ST45,ST75)는 각각 제 1 온도 검출 패드(PADST45)와 제 2 온도 검출 패드(PADST75)를 통해서 외부에서 도 확인을 할 수가 있다. 상기 두 개의 검출 패드(PADST45, PADST75)를 통해서 온도 센서(101)의 출력을 확인하면서 온도 센서 트리밍 어드레스(TRIMADDR)를 온도 센서(101)에 인가하여 퓨즈 트리밍을 통해서 온도 센서(101)를 보정하게 된다. 상기 온도 센서 트리밍 어드레스(TRIMADDR)는 측정된 온도 센서(101)의 특성에 맞추어 퓨즈 트리밍을 하기 위해서 인가되는 신호이다.
보정이 완료되면, 실제 셀프 리프레쉬 모드에서는 온도 센서(101)가 출력하는 두 개의 온도 검출 신호(ST45,ST75)는 셀프 리프레쉬 주기 제어 회로부(102)에 입력되어 셀프 리프레쉬 주기 제어 회로부(102)에서 이를 바탕으로 반도체 메모리 장치의 셀프 리프레쉬 주기를 조절하게 된다.
상기 종래 기술과 같이 보정을 진행할 경우에는 온도 센서 구동 MRS 커맨드(TSEMRS)를 인가하여 반도체 메모리 장치가 MRS 모드에서 동작하도록 한 후에 보정을 진행하도록 수행되기 때문에, 실제로 셀프 리프레쉬 모드에서 동작하여야 할 온도 센서(101)의 동작 특성이 제대로 반영되어 보정이 되지 않는다는 문제점을 가진다.
즉, 두 동작 모드의 차이 때문에 온도 센서의 동작 조건이 서로 달라지게 되어 온도 센서의 동작에 차이가 발생한다. 이 차이는 퓨즈 트리밍 과정에서의 온도 센서의 트립(trip) 온도와 실제 셀프 리프레쉬 모드에서의 트립 온도간의 스큐(skew)를 가져와서 반도체 메모리 장치의 동작 특성을 저하시키는 요인이 된다.
따라서, 상기한 동작 모드 차이에 기인한 온도 센서의 동작 특성 차이를 줄 이기 위해서 최근에는 온도 센서의 트리밍 과정을 실제 동작 조건과 유사한 환경에서 수행할 수 있도록 하는 수단을 반도체 메모리 장치에 포함시키고 있다. 즉, 실제 셀프 리프레쉬 모드 환경과 유사한 환경에서 반도체 메모리 장치 내부의 온도 센서를 보정하는 방식을 취하는 것이다.
하지만, 이러한 개선을 통해서도 상기 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)가 역전되는 현상이 발생되는 문제를 막을 수가 없다.
즉, 상기 제 1 온도 검출 신호(ST45)는 섭씨 45도 이상에서 활성화되어야 하고, 상기 제 2 온도 검출 신호(ST75)는 섭씨 75도 이상에서 활성화되어야 하지만, 온도 센서의 불량으로 제 1 온도 검출 신호(ST45)가 비활성화된 상태에서 제 2 온도 검출 신호(ST75)가 먼저 활성화되는 현상이 발생되는 것이다. 이러한 온도 검출 신호의 역전 현상은 상기한 공정 변수에 의해서 발생되는 것으로 알려져 있다.
이러한 온도 검출 신호의 역전 현상이 발생한 반도체 메모리 장치에 대해서는 정확한 보정을 할 수 없어, 반도체 메모리 장치의 전류 특성에 문제가 발생된다. 따라서 이러한 불량이 발생한 반도체 메모리 장치에 대해서 사전에 검출하거나, 상기 온도 보상형 셀프 리프레쉬(TCSR) 기능이 작동하지 않도록 하기 위한 수단이 필요하다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 온도 변화에 따라 리프레쉬 주기를 적절히 조절하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치 에 사용되는 온도 센서의 불량을 감지할 수 있도록 하는 반도체 메모리 장치의 구성을 제공하는데 있다.
본 발명의 다른 목적은 온도 변화에 따라 리프레쉬 주기를 적절히 조절하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치에 사용되는 온도 센서의 불량을 감지할 수 있도록 하는 반도체 메모리 장치의 동작 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 온도 변화에 따라 리프레쉬 주기를 적절히 조절하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치에 사용되는 온도 센서의 불량을 감지할 수 있도록 하는 반도체 메모리 장치의 테스트 방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명의 한 형태는, 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 온도 센서부, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 감지 회로부, 및 상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 외부로 출력하는 온도 검출 오류 감지 패드를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치를 제공한다.
여기에서, 상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되고, 상기 온도 검출 신호의 오류는 제 1 온도 검출 신호의 비활성화 상태에서 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역 전 현상인 것을 특징으로 한다.
여기에서, 상기 온도 검출 오류 감지 회로부는, 상기 온도 검출 신호의 오류를 감지하기 위해서 상기 온도 검출 신호의 오류에 해당하는 상기 온도 검출 신호의 조합을 감지할 수 있는 논리 게이트의 조합으로 이루어질 수 있다.
상기 목적을 달성하기 위해 본 발명의 다른 형태는, 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 온도 센서부, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 감지 회로부, 및 상기 온도 검출 오류 신호에 응답하여 상기 온도 센서부의 상기 온도 검출 신호 출력을 비활성화하는 온도 센서 비활성화 회로를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치를 제공한다.
여기에서, 상기 온도 센서 비활성화 회로는 상기 온도 검출 오류 신호에 응답하여, 상기 온도 센서의 상기 온도 검출 신호 출력을 차단시키는 스위칭 소자를 포함하여 구성될 수 있다.
뿐만 아니라, 상기 온도 센서 비활성화 회로는 래치를 더 구비하고, 상기 온도 검출 오류 신호를 래치하여 상기 온도 센서부의 상기 온도 검출 신호 출력을 지속적으로 차단시키는 것을 특징으로 하여 구성될 수 있다.
상기 다른 목적을 달성하기 위해 본 발명의 한 형태는, 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 신호 출력 단계, 및 상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 온도 검출 오류 감지 패드를 통해 외부로 출력하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법을 제공한다.
상기 다른 목적을 달성하기 위해 본 발명의 다른 형태는, 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 반도체 메모리 장치내부 온도 센서의 온도 센싱 단계, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 신호 출력 단계, 및 상기 온도 검출 오류 신호에 응답하여 상기 반도체 메모리 장치 내부 온도 센서의 상기 온도 검출 신호의 출력을 차단하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법을 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명의 한 형태는, 반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계, 온도를 측정하여 상기 측정 온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 상기 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 상기 반도체 메모리 장치의 온도 검출 오류 신호 출력 단계, 상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 상기 반도체 메모리 장치의 온도 검출 오류 감지 패드를 통해 상기 반도체 메모리 장치의 외부로 출력하는 단계, 및 상기 온도 검출 오류 감지 패드를 통해서 상기 온도 검출 오류 정보 를 감지한 경우에 상기 반도체 메모리 장치를 불량으로 판단하는 단계를 포함한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법을 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명의 다른 형태는, 반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계, 온도를 측정하여 상기 측정 온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 상기 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계, 상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 상기 반도체 메모리 장치의 온도 검출 오류 신호 출력 단계, 상기 온도 검출 오류 신호에 응답하여 상기 반도체 메모리 장치 내부 온도 센서의 상기 온도 검출 신호의 출력을 차단하는 단계, 및 상기 온도 검출 신호의 출력이 상기 측정 온도에 상응하여 변화하지 않을 경우에 상기 반도체 메모리 장치를 불량으로 판단하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법을 제공한다.
여기에서, 상기 온도 검출 신호의 출력이 상기 측정 온도에 상응하여 변화하지 않을 경우는 상기 반도체 메모리 장치의 셀프 리프레쉬 전류가 상기 반도체 메모리 장치에 인가되는 설정된 온도가 변화하는 경우에도 변화되지 않을 경우를 검출하여 감지될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도2는 온도 센서의 온도 특성과 반도체 메모리 장치의 셀프 리프레쉬 주기의 관계를 도시한 도표이다.
종래 기술에 언급한 바와 같이 반도체 메모리 장치의 온도 보상형 셀프 리프레쉬를 위해서 적용되는 온도 센서(101)는 일반적으로 두 개의 온도 검출 신호(ST45, ST75)를 가진다.
제 1 온도 검출 신호(ST45)는 섭씨 45도 이상에서 활성화되며, 제 2 온도 검출 신호(ST75)는 섭씨 75도 이상에서 활성화되는 특성을 가진다.
따라서, 45도 이하의 온도에서는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)가 모두 비활성화된 상태에 있게 된다(211). 이 경우의 셀프 리프레쉬 주기는 셀 커패시터의 누설 전류의 온도 특성에 따라서 가장 긴 주기(x3)를 가지게 된다.
다음으로, 45도에서 75도사이의 온도에서는 제 1 온도 검출 신호(ST45)는 활성화되고, 제 2 온도 검출 신호(ST75)는 비활성화된 상태에 있게 된다(221). 이 경우의 셀프 리프레쉬 주기는 중간 단계의 주기(x1)를 가지게 된다.
마지막으로, 75도 이상의 온도에서는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)가 모두 활성화된 상태에 있게 된다(231). 이 경우의 셀프 리프레쉬 주기는 셀 커패시터의 누설 전류의 온도 특성에 따라서 가장 짧은 주기(x0.5)를 가지게 된다.
그러나, 상기 온도와는 무관하게 제 1 온도 검출 신호(ST45)는 비활성화되 고, 제 2 온도 검출 신호(ST75)는 활성화된 상태에 있게 되는 온도 검출 신호의 역전(241)이 일어나게 되는데, 이는 온도 센서의 불량에 기인한다.
따라서 본 발명은 이러한 온도 센서의 불량 상태(241)를 검출할 수 있는 반도체 메모리 장치의 구성과 동작 방법 및 테스트 방법에 대한 것이다.
도3은 본 발명에 따라 온도 센서의 온도 검출 신호 오류를 검출할 수 있는 반도체 메모리 장치의 온도 센서 보정 회로를 도시한 블록도이다.
더 자세하게는, 도3은 도1에서 예시한 종래 기술의 반도체 메모리 장치의 온도 센서 보정회로에 상기 온도 검출 신호 역전을 검출하기 위한 온도 검출 오류 감지 회로부(300)를 추가한 블록도이다.
반도체 메모리 장치의 온도 센서(101)는 온도 센서 구동 MRS 커맨드(TSEMRS)가 인가되면 구동을 시작한다. 종래 기술과 마찬가지로 온도 센서(101)는 온도 보상형 셀프 리프레쉬 회로 구동 전압(VTCSR)을 인가받아 동작을 하게 된다.
상기 온도 센서 구동 MRS 커맨드(TSEMRS)에 의해서 온도 센서(101)가 구동되면 반도체 메모리 장치에 일정한 온도를 가하면서 퓨즈 트리밍을 함으로써 공정 변수를 보정하는 과정을 거치게 됨은 종래 기술과 동일하다.
온도 센서(101)로부터 출력되는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)는 각각 제 1 온도 검출 패드(PADST45)와 제 2 온도 검출 패드(PADST75)를 통해서 외부에서도 확인을 할 수가 있다.
상기 제 1 온도 검출 패드(PADST45)와 제 2 온도 검출 패드(PADST75)를 통해 서 온도 센서(101)가 출력하는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)를 확인하면서 트리밍 어드레스(TRIMADDR)를 입력하여 퓨즈 트리밍으로 통해 온도 센서(101)의 보정을 수행하는 과정은 동일하게 진행된다.
도2에서 살펴본 바와 같이, 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)의 역전 현상은 제 1 온도 검출 신호(ST45)가 비활성화된 상태에서 제 2 온도 검출 신호(ST75)가 활성화된 상태(241)를 의미하게 된다.
따라서, 온도 검출 오류 감지 회로부(300)는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)를 입력받아서 상기한 도2에 나타난 신호 조합(241)을 검출하는 소정의 논리 게이트(logic gate)들의 조합으로 구성되어질 수 있다.
도4는 본 발명의 온도 센서 보정 회로에 이용될 수 있는 온도 검출 오류 감지 회로부의 구성예를 도시한 회로도이다.
온도 검출 오류 감지 회로부(300)는 온도 센서(101)가 출력한 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)를 입력받아 논리 연산을 수행하는 소정의 논리 게이트들의 조합으로 이루어진다.
인버터(301)는 제 1 온도 검출 신호(ST45)를 반전시키고, 반전된 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)는 부정논리곱(NAND) 게이트(302)를 거치게 된다. 부정 논리곱(NAND) 게이트(302)를 거친 신호는 다시 인버터(303)를 거치게 된다.
따라서, 인버터(303)를 거친 온도 검출 오류 신호는 제 1 온도 검출 신호 (ST45)가 비활성화되고, 제 2 온도 검출 신호(ST75)가 활성화된 온도 검출 신호 역전 상태(241)에서 활성화되게 된다.
인버터(303)를 거친 온도 검출 오류 신호는 온도 검출 오류 감지 패드(PADMON)를 통해서 반도체 메모리 장치의 외부로 출력되거나 인버터(304)에서 다시 한번 반전되어 온도 센서 비활성화 회로(500)에 대한 입력이 되는 온도 센서 비활성화 신호(ITCSRDSB)가 될 수 있다.
반도체 메모리 장치에 별도의 패드를 구비할 만한 설계상의 여유가 있을 경우에는 상기한 온도 검출 오류 감지 패드(PADMON)를 이용한 반도체 메모리 장치를 구성할 수 있다. 그러나, 반도체 메모리 장치에 별도의 패드를 구비할 만한 설계상의 여유가 없을 경우에는 다음의 온도 센서 비활성화 회로를 이용한 반도체 메모리 장치를 구성할 수 있다.
도5는 본 발명에 따른 온도 센서 비활성화 회로의 구성예를 도시한 회로도이다.
도4에서 예시한 온도 검출 오류 감지 회로부(300)에서 출력된 온도 센서 비활성화 신호(ITCSRDSB)는 온도 센서 비활성화 회로(500)에 입력된다.
온도 센서 비활성화 신호(ITCSRDSB)는 인버터(501)와 인버터(502)를 거치고, 전송 게이트(transmission gate; 504)를 거쳐서 래치(506)에 의해서 래치된다.
한편, 온도 센서 비활성화 회로(500)의 활성화 여부를 결정짓는 온도 센서 비활성화 회로 활성화 신호(VCCHB)는 래치(506)에 대한 입력을 전원 전압(VDD)으로 묶어 두어 상기 온도 센서 비활성화 신호(ITCSRDSB)에 의한 온도 센서 비활성화 회로(500)에 대한 제어를 조절하는 역할을 한다.
따라서, 상기 온도 센서 비활성화 신호(ITCSRDSB)가 비활성화상태로 인가되고, 온도 센서 비활성화 회로 활성화 신호(VCCHB)가 비활성화 상태로 놓이게 되면, 래치(506)는 상기 온도 센서 비활성화 신호(ITCSRDSB)를 래치하게 된다.
인버터(507)는 상기 래치(506)가 래치하고 있는 상기 온도 센서 비활성화 신호(ITCSRDSB)를 반전하여 온도 센서(101)가 출력하는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)를 차단하기 위한 스위칭 소자(508,509)로 입력한다. 본 실시예에서 상기 스위칭 소자(508,509)는 각각 N 타입 트랜지스터로 구성되어, 게이트 전극으로 입력된 상기 온도 센서 비활성화 신호(ITCSRDSB)에 의해서 온도 센서(101)의 온도 검출 신호 출력을 차단한다.
도6은 본 발명에 따라 온도 센서 불량을 검출하기 위한 온도 검출 오류 감지 패드를 이용한 불량 반도체 메모리 장치의 테스트 방법을 도시한 흐름도이다
반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계(S610)에서는 반도체 메모리 장치의 온도 센서를 트리밍하기 위해서 반도체 메모리 장치의 온도를 적절한 방법으로 필요한 온도로 상승시킨다.
반도체 메모리 장치의 온도 센서는 상기 설정된 온도에 상응하는 온도 검출 신호를 출력한다(S620). 상기 온도 검출 신호는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)로 이루어질 수 있음은 앞서 살펴본 바와 같다.
상기 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)는 온도 검출 오류 감지 회로부(300)에도 입력되어 온도 검출 신호의 역전 현상이 발생하였는지를 확인하는 단계(S630)를 거치게 된다.
온도 검출 오류 감지 회로부(300)에서 온도 검출 신호의 역전 현상이 발생되지 않은 경우에는 온도 센서의 트리밍을 진행하는 단계(S635)를 거쳐서 다시 반도체 메모리 장치에 설정된 온도를 인가시키는 단계(S610)로 진행하여 트리밍 과정을 속행하게 된다.
온도 검출 오류 감지 회로부(300)에서 온도 검출 신호의 역전 현상이 발생된 것을 감지한 경우에는 온도 검출 오류 감지 패드(PADMON)에 온도 검출 오류 정보를 출력한다(S640).
반도체 메모리 장치 외부의 테스트 장비에서는 상기 온도 검출 오류 감지 패드(PADMON)를 통해서 테스트 대상 반도체 메모리 장치의 온도 센서의 불량을 파악하고, 테스트 대상 반도체 메모리 장치를 불량 제품으로 스크린(screen)하게 된다(S650).
이와 같은 테스트 방법에서는 반도체 메모리 장치 외부의 테스트 장비에서 상기 온도 검출 오류 감지 패드(PADMON)에 연결되어 반도체 메모리 장치의 온도 센서의 불량을 파악할 수 있어야 한다. 따라서, 반도체 메모리 장치 외부의 테스트 장비에서 상기 온도 검출 오류 감지 패드에 연결되어 반도체 메모리 장치의 온도 센서의 불량을 파악할 수 없는 경우에는 온도 센서 비활성화 회로(500)를 이용한 테스트 방법을 이용할 수 있다.
도5에서 설명한 바와 같은 온도 센서 비활성화 회로(500)에 의해서 온도 센서의 출력이 비활성화되면, 셀프 리프레쉬 주기 제어 회로(102)가 정상적으로 동작할 수 없다. 따라서, 반도체 메모리 장치의 셀프 리프레쉬 주기의 변화가 없게 되어, 외부에서 온도의 변화를 주어도 반도체 메모리 장치의 셀프 리프레쉬 전류의 변화가 없게 된다. 반도체 메모리 장치 외부의 테스트 장비에서는 상기 셀프 리프레쉬 전류의 변화가 없음을 검출하여 해당 반도체 메모리 장치의 불량을 파악하여 불량 반도체 메모리 장치를 스크린해낼 수 있다.
도7은 본 발명에 따라 온도 센서 불량을 검출하기 위한 온도 센서 비활성화 회로를 이용한 불량 반도체 메모리 장치의 테스트 방법을 도시한 흐름도이다.
도6에서 설명된 테스트 방법과 동일하게 반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계(S710)에서는 반도체 메모리 장치의 온도 센서를 트리밍하기 위해서 반도체 메모리 장치의 온도를 적절한 방법으로 필요한 온도로 상승시킨다.
마찬가지로, 반도체 메모리 장치의 온도 센서는 상기 설정된 온도에 상응하는 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)를 출력한다(S720).
상기 제 1 온도 검출 신호(ST45)와 제 2 온도 검출 신호(ST75)는 온도 검출 오류 감지 회로부(300)에도 입력되어 온도 검출 신호의 역전 현상이 발생하였는지를 확인하는 단계(S730)를 거치게 된다.
온도 검출 오류 감지 회로부(300)에서 온도 검출 신호의 역전 현상이 발생되지 않은 경우에는 온도 센서의 트리밍을 진행하는 단계(S735)를 거쳐서 다시 반도체 메모리 장치에 온도를 인가시키는 단계(S710)로 진행하여 트리밍 과정을 속행하게 됨은 도6에서 설명된 테스트 과정과 동일하다.
온도 검출 오류 감지 회로부(300)에서 온도 검출 신호의 역전 현상이 발생된 것을 감지한 경우에는 상기 반도체 메모리 장치 내부 온도 센서의 상기 온도 검출 신호의 출력을 차단하는 단계(S740)를 거친다.
따라서, 온도 센서의 출력이 비활성화되면, 셀프 리프레쉬 주기 제어 회로(102)에서 셀프 리프레쉬 주기를 변경할 수 없게 되어 외부에서 온도의 변화를 주어도 반도체 메모리 장치의 셀프 리프레쉬 전류의 변화가 없게 된다. 반도체 메모리 장치 외부의 테스트 장비에서는 상기 셀프 리프레쉬 전류의 변화가 없음을 검출하여 해당 반도체 메모리 장치의 불량을 파악하여 불량 반도체 메모리 장치를 스크린해낼 수 있다(S750).
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 온도 보상형 셀프 리프레쉬 반도체 메모리 장치에 사용되는 온도 센서의 불량을 감지할 수 있도록 하는 반도체 메모리 장치의 구성과 동작 방법을 제공하고, 이를 이용한 반도체 메모리 장치의 테스트 방법을 제공함으로써, 온도 검출 신호를 정상적으로 출력하지 못하는 온도 센서의 불량을 조기에 감지해낼 수 있다.

Claims (23)

  1. 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 온도 센서부;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 감지 회로부; 및
    상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 외부로 출력하는 온도 검출 오류 감지 패드를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 온도 검출 오류 감지 회로부는,
    상기 온도 검출 신호의 오류를 감지하기 위해서 상기 온도 검출 신호의 오류에 해당하는 상기 온도 검출 신호의 조합을 감지할 수 있는 논리 게이트의 조합으로 이루어진 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  5. 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 온도 센서부;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 감지 회로부; 및
    상기 온도 검출 오류 신호에 응답하여 상기 온도 센서부의 상기 온도 검출 신호 출력을 비활성화하는 온도 센서 비활성화 회로를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메 모리 장치.
  7. 제 6 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 온도 검출 오류 감지 회로부는,
    상기 온도 검출 신호의 오류를 감지하기 위해서 상기 온도 검출 신호의 오류에 해당하는 상기 온도 검출 신호의 조합을 감지할 수 있는 논리 게이트의 조합으로 이루어진 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  9. 제 6 항에 있어서,
    상기 온도 센서 비활성화 회로는 상기 온도 검출 오류 신호에 응답하여,
    상기 온도 센서의 상기 온도 검출 신호 출력을 차단시키는 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 온도 센서 비활성화 회로는 래치를 더 구비하고,
    상기 온도 검출 오류 신호를 래치하여 상기 온도 센서부의 상기 온도 검출 신호 출력을 지속적으로 차단시키는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치.
  11. 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 신호 출력 단계; 및
    상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 온도 검출 오류 감지 패드를 통해 외부로 출력하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  13. 제 12 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  14. 측정온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 반도체 메모리 장치내부 온도 센서의 온도 센싱 단계;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 온도 검출 오류 신호 출력 단계; 및
    상기 온도 검출 오류 신호에 응답하여 상기 반도체 메모리 장치 내부 온도 센서의 상기 온도 검출 신호의 출력을 차단하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 동작 방법.
  17. 반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계;
    온도를 측정하여 상기 측정 온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 상기 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 상기 반도체 메모리 장치의 온도 검출 오류 신호 출력 단계;
    상기 온도 검출 오류 신호에 응답하여 온도 검출 오류 정보를 상기 반도체 메모리 장치의 온도 검출 오류 감지 패드를 통해 상기 반도체 메모리 장치의 외부로 출력하는 단계; 및
    상기 온도 검출 오류 감지 패드를 통해서 상기 온도 검출 오류 정보를 감지한 경우에 상기 반도체 메모리 장치를 불량으로 판단하는 단계를 포함한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  18. 제 17 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  19. 제 18 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  20. 반도체 메모리 장치의 온도를 설정된 온도로 변화시키는 단계;
    온도를 측정하여 상기 측정 온도에 상응하는 적어도 하나의 온도 검출 신호를 출력하는 상기 반도체 메모리 장치 내부 온도 센서의 온도 센싱 단계;
    상기 온도 검출 신호의 오류를 검출하여 온도 검출 오류 신호를 출력하는 상기 반도체 메모리 장치의 온도 검출 오류 신호 출력 단계;
    상기 온도 검출 오류 신호에 응답하여 상기 반도체 메모리 장치 내부 온도 센서의 상기 온도 검출 신호의 출력을 차단하는 단계; 및
    상기 온도 검출 신호의 출력이 상기 측정 온도에 상응하여 변화하지 않을 경우에 상기 반도체 메모리 장치를 불량으로 판단하는 단계를 구비한 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  21. 제 20 항에 있어서,
    상기 온도 검출 신호는 제 1 온도 이상에서 활성화되는 제 1 온도 검출 신호와 상기 제 1 온도에 비해 높은 제 2 온도 이상에서 활성화되는 제 2 온도 검출 신호를 포함하여 구성되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  22. 제 21 항에 있어서,
    상기 온도 검출 신호의 오류는
    상기 제 1 온도 검출 신호의 비활성화 상태에서 상기 제 2 온도 검출 신호가 활성화되는 온도 검출 신호의 역전 현상인 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
  23. 제 20 항에 있어서,
    상기 온도 검출 신호의 출력이 상기 측정 온도에 상응하여 변화하지 않을 경우는,
    상기 반도체 메모리 장치의 셀프 리프레쉬 전류가 상기 반도체 메모리 장치에 인가되는 설정된 온도가 변화하는 경우에도 변화되지 않을 경우에 의해서 검출 되는 것을 특징으로 하는 온도 보상형 셀프 리프레쉬 반도체 메모리 장치의 온도 센서부 불량 테스트 방법.
KR1020040080809A 2004-10-11 2004-10-11 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법 KR100559731B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040080809A KR100559731B1 (ko) 2004-10-11 2004-10-11 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
US11/236,372 US7324398B2 (en) 2004-10-11 2005-09-27 Memory devices configured to detect failure of temperature sensors thereof and methods of operating and testing same
JP2005282845A JP2006114205A (ja) 2004-10-11 2005-09-28 温度センサーの不良を感知するメモリ装置、これを用いたメモリ装置の動作方法及びテスト方法
TW094134474A TW200617986A (en) 2004-10-11 2005-10-03 Memory devices configured to detect failure of temperature sensors thereof and methods of operating and testing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080809A KR100559731B1 (ko) 2004-10-11 2004-10-11 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법

Publications (1)

Publication Number Publication Date
KR100559731B1 true KR100559731B1 (ko) 2006-03-15

Family

ID=36145082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080809A KR100559731B1 (ko) 2004-10-11 2004-10-11 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법

Country Status (4)

Country Link
US (1) US7324398B2 (ko)
JP (1) JP2006114205A (ko)
KR (1) KR100559731B1 (ko)
TW (1) TW200617986A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7441949B2 (en) 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US7802114B2 (en) * 2007-03-16 2010-09-21 Spansion Llc State change sensing
US8028198B2 (en) * 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
US7644608B2 (en) * 2007-10-19 2010-01-12 Gm Global Technology Operations, Inc. Intake air temperature sensor diagnostic
KR100892723B1 (ko) 2007-11-19 2009-04-10 주식회사 하이닉스반도체 반도체 집적회로의 디지털 온도 정보 생성 장치
US7859931B2 (en) 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR101559549B1 (ko) * 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
US8786449B1 (en) * 2009-12-16 2014-07-22 Applied Micro Circuits Corporation System-on-chip with thermal management core
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
US20130318418A1 (en) * 2012-05-22 2013-11-28 Politecncio di Milano Adaptive error correction for phase change memory
US8874973B2 (en) * 2012-10-26 2014-10-28 Lsi Corporation Methods and structure to assure data integrity in a storage device cache in the presence of intermittent failures of cache memory subsystem
US9577673B2 (en) 2012-11-08 2017-02-21 Micron Technology, Inc. Error correction methods and apparatuses using first and second decoders
KR102223158B1 (ko) 2014-09-12 2021-03-05 삼성전자주식회사 넓은 온도 범위에서 작동할 수 있는 메모리 장치와 이를 포함하는 데이터 처리 시스템
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로
US11282577B1 (en) 2020-08-26 2022-03-22 Micron Technology, Inc. Detecting failure of a thermal sensor in a memory device
US11569802B1 (en) * 2021-09-23 2023-01-31 Nanya Technology Corporation Temperature delay device and temperature control system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353623B1 (en) * 1999-01-04 2002-03-05 Uniphase Telecommunications Products, Inc. Temperature-corrected wavelength monitoring and control apparatus
US6560725B1 (en) * 1999-06-18 2003-05-06 Madrone Solutions, Inc. Method for apparatus for tracking errors in a memory system
KR100413761B1 (ko) 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP3565800B2 (ja) * 2001-07-05 2004-09-15 本田技研工業株式会社 温度センサの故障判定装置
US6687105B2 (en) * 2001-08-21 2004-02-03 Intersil Americas Inc. Thermal compensation method and device for circuits with temperature-dependent current sensing elements
JP4021643B2 (ja) 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
JP2003338177A (ja) 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
KR20040014015A (ko) * 2002-08-09 2004-02-14 삼성전자주식회사 저발열 온도보상 장치 및 방법
JP3956877B2 (ja) * 2003-03-18 2007-08-08 株式会社デンソー センサ用温度補正装置およびセンサの温度補正方法
US7171327B2 (en) * 2004-03-24 2007-01-30 Infineon Technologies Ag Temperature sensor scheme

Also Published As

Publication number Publication date
TW200617986A (en) 2006-06-01
US20060077742A1 (en) 2006-04-13
JP2006114205A (ja) 2006-04-27
US7324398B2 (en) 2008-01-29

Similar Documents

Publication Publication Date Title
KR100559731B1 (ko) 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
US6646936B2 (en) Semiconductor memory device shiftable to test mode in module as well as semiconductor memory module using the same
US6816422B2 (en) Semiconductor memory device having multi-bit testing function
US7688656B2 (en) Integrated circuit memory having dynamically adjustable read margin and method therefor
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
KR100798804B1 (ko) 반도체 메모리 장치
KR100985400B1 (ko) 자기저항 랜덤 액세스 메모리 내의 위크 비트들을 식별하기위한 방법 및 회로
US8363487B2 (en) Method, system, computer program product, and data processing device for monitoring memory circuits and corresponding integrated circuit
KR100621770B1 (ko) 반도체 메모리 장치 및 그의 구동 및 테스팅 방법
US6757205B2 (en) Device with integrated SRAM memory and method of testing such a device
US20070247958A1 (en) Column selection signal generator for semiconductor memory
JP4962301B2 (ja) 半導体集積回路およびシステム
US6900656B1 (en) Method of testing an integrated circuit and an integrated circuit test apparatus
US6337819B1 (en) Semiconductor device having on-chip terminal with voltage to be measured in test
KR100319029B1 (ko) 시험 모드 선택용 과전압 검출 회로
JP5937895B2 (ja) 半導体集積回路装置
US20070127300A1 (en) Bun-in test method semiconductor memory device
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
JP3001564B1 (ja) 半導体メモリテスト回路
US8085056B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
US20230207034A1 (en) Semiconductor device and testing method for memory circuit
KR20060073045A (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR19980083772A (ko) 반도체 메모리
KR20060104891A (ko) 오버드라이빙 구조를 갖는 반도체메모리소자
KR20140081349A (ko) 리프레쉬 주기 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee