KR100892723B1 - 반도체 집적회로의 디지털 온도 정보 생성 장치 - Google Patents

반도체 집적회로의 디지털 온도 정보 생성 장치 Download PDF

Info

Publication number
KR100892723B1
KR100892723B1 KR1020070117941A KR20070117941A KR100892723B1 KR 100892723 B1 KR100892723 B1 KR 100892723B1 KR 1020070117941 A KR1020070117941 A KR 1020070117941A KR 20070117941 A KR20070117941 A KR 20070117941A KR 100892723 B1 KR100892723 B1 KR 100892723B1
Authority
KR
South Korea
Prior art keywords
signal
control signal
transfer control
response
switching element
Prior art date
Application number
KR1020070117941A
Other languages
English (en)
Inventor
홍윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070117941A priority Critical patent/KR100892723B1/ko
Priority to JP2008128130A priority patent/JP2009130927A/ja
Priority to US12/181,886 priority patent/US8220992B2/en
Application granted granted Critical
Publication of KR100892723B1 publication Critical patent/KR100892723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Abstract

본 발명은 리셋 신호에 응답하여 온도에 따른 제 1 제어 신호의 주기 변화에 상응하는 타이밍에 제 2 제어 신호를 다중 분주한 다중 분주 신호를 래치 및 디코딩하여 온도 정보를 생성하는 온도 정보 생성부; 및 상기 생성된 온도 정보를 출력하기 위한 패드를 구비한다.
LTCSR, EMRS

Description

반도체 집적회로의 디지털 온도 정보 생성 장치{DIGITAL TEMPERATURE INFORMATION GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 디지털 온도 정보 생성 장치에 관한 것이다.
반도체 집적 회로의 대표적인 예로서, 반도체 기억 장치는 메모리 셀에 데이터를 기록하거나, 상기 메모리 셀에 기록된 데이터를 외부로 출력하는 장치이다.
상기 반도체 기억 장치는 메모리 셀에 기록된 데이터의 손실을 방지하기 위해 필수적으로 수행되어야 하는 리프레시(Refresh) 라는 동작 모드를 구비하고 있다.
상기 리프레시는 반도체 기억 장치 내부에서 자체적으로 수행하는 셀프 리프레시(Self Refresh)와 반도체 기억 장치 외부의 명령에 따라 수행하는 오토 리프레시(Auto Refresh)로 구분할 수 있다.
상기 셀프 리프레시는 반도체 기억 장치 내부에서 주기적으로 수행된다.
따라서 반도체 기억 장치는 셀프 리프레시 동작의 타이밍을 정하기 위한 주기 신호를 필요로 한다.
상기 주기 신호를 셀프 리프레시 신호라 하며, 반도체 기억 장치 내부에서 생성하여 사용한다.
상기 셀프 리프레시 동작의 효율을 높이기 위해 주변 온도에 따라 상기 셀프 리프레시 신호의 주기를 가변시키는 기술이 적용되고 있다.
상기 오토 리프레시 동작 또한 주변 온도에 따라 오토 리프레시 신호의 주기를 가변시키는 기술 적용을 위해 반도체 기억장치 주변의 온도 정보를 필요로 하고 있으며, Mobile DRAM 관련 JEDEC(Joint Electron Device Engineering Council) 규격에는 DRAM의 패드(DQ8 ~ DQ10)를 통해 출력되는 온도 정보에 따른 리프레시 레이트(Refresh Rate)가 정의되어 있다.
그러나 현재까지는 반도체 집적회로 측에서 상기 온도 정보를 제공하기 위한 하드웨어 및 소프트웨어의 구체적인 개발이 이루어지지 않고 있다.
본 발명은 디지털 형태의 온도 정보를 생성하여 반도체 집적회로 외부로 출력할 수 있도록 한 반도체 집적회로의 디지털 온도 정보 생성 장치를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치는 리셋 신호에 응답하여 온도에 따른 제 1 제어 신호의 주기 변화에 상응하는 타이밍에 제 2 제어 신호를 다중 분주한 다중 분주 신호를 래치 및 디코딩하여 온도 정보를 생성하는 온도 정보 생성부; 및 상기 생성된 온도 정보를 출력하기 위한 패드를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치는 온도에 따라 주기가 가변되는 제 1 주기 신호를 발생하는 제 1 주기 신호 발생부; 온도에 상관없이 일정한 주기를 갖는 제 2 주기 신호를 발생하는 제 2 주기 신호 발생부; 및 온도에 따른 상기 제 1 주기 신호의 주기 변화에 상응하는 타이밍에 상기 제 2 주기 신호를 다중 분주한 다중 분주 신호를 래치 및 디코딩하여 온도 정보를 생성하는 온도 정보 생성부를 구비함을 또 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치는 디지털 형태의 온도 정보를 자체적으로 생성하여 외부에서 사용 가능한 형식으로 출력할 수 있으므로, 반도체 집적회로 관련 기술변화에 신속하게 대응하여 반도체 집적회로의 활용범위를 확대시킬 수 있다.
이하, 본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치는 도 1에 도시된 바와 같이, 제 1 주기 신호 발생부(100), 제 1 분주부(200), 제 2 주기 신호 발생부(300), 제 2 분주부(400), 온도 정보 생성부(500), 및 리셋 신호 발생부(600)를 구비한다.
상기 제 1 주기 신호 발생부(100)는 리셋 신호(RST)에 따라 동작이 개시되어 온도에 따라 주기가 가변되는 제 1 주기 신호(OSC1)를 발생하도록 구성된다. 상기 제 1 주기 신호 발생부(100)는 LTCSR 오실레이터(Linear Temperature Compensated Self Refresh Oscillator)로 구성할 수 있다.
상기 제 1 분주부(200)는 상기 제 1 주기 신호(OSC1)를 기설정된 분주비(예를 들어, 2 분주)로 분주하여 제 1 분주 주기 신호(X2OSC1)를 출력하도록 구성된다.
상기 제 2 주기 신호 발생부(300)는 상기 리셋 신호(RST)에 따라 동작이 개시되어 온도에 상관없이 일정한 주기를 갖는 제 2 주기 신호(OSC2)를 발생하도록 구성된다. 상기 제 2 주기 신호 발생부(300)는 EMRS(Extended Mode Register Set) 신호를 발생시키는 EMRS 오실레이터로 구성할 수 있다.
상기 제 2 분주부(400)는 상기 제 2 주기 신호(OSC2)를 기설정된 분주비(예를 들어, 8 분주)로 분주하여 제 2 분주 주기 신호(X8OSC2)를 출력하도록 구성된다.
상기 리셋 신호 발생부(600)는 기설정된 주기로 상기 리셋 신호(RST)를 발생하도록 카운터로 구성할 수 있다. 상기 리셋 신호 발생부(600)는 상기 제 2 분주 주기 신호(X8OSC2)를 정해진 분주비로 분주하여 상기 리셋 신호(RST)를 생성할 수 있다.
상기 온도 정보 생성부(500)는 도 2에 도시된 바와 같이, 온도에 따른 상기 제 1 분주 주기 신호(X2OSC1)의 주기 변화에 상응하는 타이밍에 상기 제 2 주기 신호(OSC2)를 다중 분주한 다중 분주 신호(S1 ~ S64)를 래치 및 디코딩하여 온도 정보를 생성하도록 구성된다. 상기 온도 정보 생성부(500)는 다중 분주 신호 생성부(510), 제어부(520), 주기 래치부(530), 제 1 디코더(540) 및 제 2 디코더(550)를 구비한다.
상기 다중 분주 신호 생성부(510)는 상기 제 2 주기 신호(OSC2)를 입력받아 정해진 분주비(X2)로 순차적으로 분주하여 출력하는 복수개의 분주기(511)를 구비한다. 상기 복수개의 분주기(511)는 동일하게 구성할 수 있다.
상기 제어부(520)는 상기 제 1 분주 주기 신호(X2OSC1) 또는 상기 제 2 분주 주기 신호(X8OSC2)의 펄스 발생 타이밍에 따라 전달 제어 신호(A, B)를 생성하도록 구성된다. 상기 제어부(520)는 리셋 신호(RST)가 활성화되면 상기 전달 제어 신호(A, B)를 정해진 제 1 레벨로 생성하여 상기 주기 래치부(530)가 다중 분주 신 호(S1 ~ S64) 입력 동작을 개시할 수 있도록 구성된다. 상기 제어부(530)는 상기 제 1 분주 주기 신호(X2OSC1) 또는 상기 제 2 분주 주기 신호(X8OSC2)의 펄스가 발생 하면 상기 전달 제어 신호(A, B)를 정해진 제 2 레벨로 생성하여 상기 주기 래치부(530)가 래치된 다중 분주 신호(S1_LAT ~ S64_LAT)의 출력 동작을 개시할 수 있도록 구성된다.
상기 제어부(520)는 상기 제 1 분주 주기 신호(X2OSC1) 하나만으로도 동작이 가능하다. 상기 제 2 분주 주기 신호(X8OSC2)를 추가적으로 이용하는 이유는 다음과 같다. 상기 제 1 주기 신호(OSC1)를 셀프 리프레시 레이트를 정하는 기준으로 사용할 경우, 특정 온도(예를 들어, 37℃) 이하에서는 상기 제 1 주기 신호(OSC1)가 무한대로 증가하여 리프레시 불량을 초래하는 것을 방지하기 위하여 콜드 스토퍼(Cold Stopper)라는 기능에 의해 상기 제 1 주기 신호(OSC1) 대신에 기본 주기에 비해 4분주된 EMRS에 따른 주기를 사용한다. 따라서 온도가 37℃이하로 되는 경우에 대비하기 위하여 제 2 분주 주기 신호(X8OSC2)를 사용하는 것이다. 또한 제 1 주기 신호(OSC1)를 2 분주한 제 1 분주 주기 신호(X2OSC1)를 사용하는 이유는 분주 비율이 커질수록 온도 감지 성능이 향상되기 때문이다. 또한 제 1 주기 신호(OSC1) 대신에 2 분주한 제 1 분주 주기 신호(X2OSC1)를 사용하므로 4 분주된 EMRS에 따른 주기신호 대신 8 분주한 제 2 분주 주기 신호(X8OSC2)를 사용하는 것이다.
상기 주기 래치부(530)는 상기 전달 제어 신호(A, B)에 따라 상기 다중 분주 신호(S1 ~ S64)를 래치하도록 구성된다. 상기 주기 래치부(530)는 상기 전달 제어 신호(A, B)의 천이에 응답하여 상기 다중 분주 신호(S1 ~ S64)의 입력을 차단함과 동시에 출력 및 래치하거나 상기 다중 분주 신호(S1 ~ S64)를 입력 받도록 구성된다. 상기 주기 래치부(530)는 상기 전달 제어 신호(A, B)를 공통 입력 받고, 상기 복수개의 분주기(511)에서 출력된 다중 분주 신호(S1 ~ S64)를 입력받는 복수개의 래치 회로부(531)를 구비한다. 상기 복수개의 래치 회로부(531)는 동일하게 구성할 수 있다.
상기 제 1 디코더(540)는 상기 주기 래치부에 래치된 다중 분주 신호(S1_LAT ~ S64_LAT)를 온도를 정의하는 제 1 디지털 코드(Temp100 ~ Temp55L)로 디코딩 하도록 구성된다.
상기 제 2 디코더(550)는 상기 제 1 디지털 코드(Temp100 ~ Temp55L)를 반도체 메모리 규격에 맞는 즉, JEDEC 규격에 따른 3비트의 제 2 디지털 코드(DTI0 ~ DTI2)로 디코딩하여 패드(DQ8 ~ DQ10)로 출력하도록 구성된다.
상기 제어부(520)는 도 3에 도시된 바와 같이, 복수개의 인버터(IVI ~ IV6), 복수개의 트랜지스터(M1 ~ M4) 및 래치(511)를 구비한다. 상기 트랜지스터(M1)는 상기 리셋 신호(RST)에 응답하여 상기 전달 제어 신호(A, B)를 제 1 레벨(A = 하이 레벨, B = 로우 레벨)로 천이시키도록 구성된다. 상기 인버터(IV1) 및 트랜지스터(M2)는 파워 업 신호(PWRUP)에 응답하여 상기 전달 제어 신호(A, B)를 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이시키도록 구성된다. 상기 인버터(IV2) 및 트랜지스터(M3)는 제 1 분주 주기 신호(X2OSC1)에 응답하여 상기 전달 제어 신호(A, B)를 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이시키도록 구성된다. 상기 인버터(IV3) 및 트랜지스터(M4)는 상기 제 2 분주 주기 신호(X8OSC2)에 응답 하여 상기 전달 제어 신호(A, B)를 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이시키도록 구성된다. 상기 래치(511)와 인버터(IV6)는 상기 복수개의 트랜지스터(M1 ~ M4)의 드레인과 공통 연결되어 전달 제어 신호(A, B)의 레벨을 유지시키도록 구성된다.
상기 래치 회로부(531)는 도 4에 도시된 바와 같이, 복수개의 트리 스테이트 인버터(TIV11, TIV12), 복수개의 래치(531-1, 531-2) 및 인버터(IV15)를 구비한다. 상기 트리 스테이트 인버터(TIV11)는 상기 전달 제어 신호(A, B)가 제 1 레벨(A = 하이 레벨, B = 로우 레벨)인 경우 상기 다중 분주 신호(S1)를 통과시키도록 구성된다. 상기 트리 스테이트 인버터(TIV12)는 상기 전달 제어 신호(A, B)가 제 2 레벨(A = 로우 레벨, B = 하이 레벨)인 경우 래치(531-1)의 출력을 통과시키도록 구성된다. 상기 래치(531-2) 및 인버터(IV15)는 상기 트리 스테이트 인버터(TIV12)의 출력을 래치하여 래치된 다중 분주 신호(S1_LAT)를 출력하도록 구성된다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치의 동작을 설명하면 다음과 같다.
먼저, 본 발명의 동작 원리를 도 5 및 도 6을 참조하여 설명하면 다음과 같다.
상기 제 1 주기 신호(OSC1)는 온도 별로 주기가 다르므로 펄스 발생 타이밍도 다르게 된다. 도 5는 상기 제 1 주기 신호(OSC1)의 펄스 발생 타이밍을 온도 구간별로 제 2 주기 신호(OSC2)를 분주한 다중 분주 신호(S1 ~ S64)와 매칭시킨 것이다. 상기 다중 분주 신호(S1 ~ S64)는 온도와 상관없이 일정한 주기를 가지므로 상 기 제 1 주기 신호(OSC1)의 펄스 발생 타이밍에 상기 다중 분주 신호(S1 ~ S64)를 래치하여 그 값을 읽으면 항상 도 6과 같은 값을 갖게 된다. 본 발명은 상술한 원리에 따라 제 1 주기 신호(OSC1)를 분주한 제 1 분주 주기 신호(X2OSC1)의 펄스 발생 타이밍에 상기 다중 분주 신호(S1 ~ S64)를 래치하고 그 래치된 값을 디코딩하여 도 6과 같이, JEDEC 규격에 맞는 디지털 온도 정보로서 출력하도록 한 것이다. 상기 도 6에서 온도 범위는 JEDEC 규격은 아니며, 제조사 측에서 임의로 설정할 수 있는 값으로 일 예를 도시한 것이다.
이하, 본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치의 동작을 설명하기로 한다.
리셋 신호 발생부(600)에서 리셋 신호(RST)가 활성화되면 제 1 주기 신호 발생부(100) 및 제 2 주기 신호 발생부(300)가 제 1 주기 신호(OSC1)와 제 2 주기 신호(OSC2) 생성을 개시한다.
상기 제 1 분주부(200)가 상기 제 1 주기 신호(OSC1)를 분주하여 제 1 분주 주기 신호(X2OSC1)를 출력하고, 제 2 분주부(400)가 상기 제 2 주기 신호(OSC2)를 분주하여 제 2 분주 주기 신호(X8OSC2)를 출력한다.
도 2의 온도 정보 생성부(500)의 각 분주기(511)는 상기 리셋 신호(RST)에 따라 상기 제 2 주기 신호(OSC2)를 분주하여 다중 분주 신호(S1 ~ S64)를 생성한다.
도 3의 제어부(520)는 파워 업 신호(PWRUP)가 활성화되면 전달 제어 신호(A, B)를 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이시켜, 상기 리셋 신호(RST) 가 활성화되기 전까지 주기 래치부(530)의 모든 래치 회로부(531)가 다중 분주 신호(S1 ~ S64) 입력을 차단한다.
도 3의 제어부(520)는 상기 리셋 신호(RST)가 활성화되면 상기 전달 제어 신호(A, B)를 제 1 레벨(A = 하이 레벨, B = 로우 레벨)로 천이시켜, 상기 주기 래치부(530)의 모든 래치 회로부(531)가 다중 분주 신호(S1 ~ S64)를 입력 받도록 한다.
상기 리셋 신호(RST)가 활성화된 후 현재 온도에 따라 정해진 주기로 상기 제 1 분주 주기 신호(X2OSC1)의 펄스가 발생된다.
상기 제어부(520)는 상기 제 1 분주 주기 신호(X2OSC1)의 펄스가 발생되면 상기 전달 제어 신호(A, B)를 다시 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이시킨다.
도 4를 참조하면, 상기 주기 래치부(530)의 모든 래치 회로부(531)는 상기 전달 제어 신호(A, B)가 제 2 레벨(A = 로우 레벨, B = 하이 레벨)로 천이되면 래치(531-1)에 래치된 다중 분주 신호(S1 ~ S64)를 트리 스테이트 인버터(TIV12)를 통과시키고 래치(531-2) 및 인버터(IV15)를 통해 래치된 다중 분주 신호(S1_LAT ~ S64_LAT)로서 출력한다.
상기 도 2의 제 1 디코더(540)는 상기 래치된 다중 분주 신호(S1_LAT ~ S64_LAT)를 디코딩하여 제 1 디지털 코드(Temp100 ~ Temp55L)로 출력한다. 상기 제 1 디지털 코드(Temp100 ~ Temp55L)는 상기 래치된 다중 분주 신호(S1_LAT ~ S64_LAT) 값에 해당하는 온도범위의 코드만을 하이 레벨로 디코딩한 것이다. 예를 들어, 상기 다중 분주 신호(S1 ~ S64) 값이 X/X/X/L/L/L/L, X/X/L/H/L/L/L 또는 L/L/H/H/L/L/L 중 하나라면 온도가 100℃이상이므로 상기 제 1 디지털 코드(Temp100 ~ Temp55L) 중에서 Temp100 만을 하이 레벨로 디코딩하고 나머지 값은 로우 레벨로 디코딩한다. 상기 다중 분주 신호(S1 ~ S64) 값 중에서 X는 don' care, L은 로우 레벨, H는 하이 레벨을 의미한다.
상기 도 2의 제 2 디코더(550)는 상기 제 1 디지털 코드(Temp100 ~ Temp55L)를 JEDEC 규격에 맞도록 제 2 디지털 코드(DTI0 ~ DTI2)로 디코딩하여 출력한다. 도 6에 도시된 바와 같이, 예를 들어 제 1 디지털 코드(Temp100 ~ Temp55L) 중에서 Temp85 만이 하이 레벨로 디코딩되어 있다면 제 2 디지털 코드(DTI0 ~ DTI2)를 '101'로 디코딩한다. 또 다른 예를 들어, 제 1 디지털 코드(Temp100 ~ Temp55L) 중에서 Temp75 만이 하이 레벨로 디코딩되어 있다면 제 2 디지털 코드(DTI0 ~ DTI2)를 '001'로 디코딩한다.
100℃ 온도에서의 실제 시뮬레이션 결과가 도 7에 도시되어 있다. 도 7을 참조하면, 리셋 신호(RST)가 활성화된 이후 최초로 제 1 분주 주기 신호(X2OSC1)의 펄스가 발생되는 시점에 상기 다중 분주 신호(S1 ~ S64)를 래치한 값이 L/L/H/H/L/L/L이며, 도 6의 100℃ 온도 구간에 정의된 다중 분주 신호(S1 ~ S64) 값과 동일함을 알 수 있다.
또한 70℃ 온도에서의 시뮬레이션 결과가 도 8에 도시되어 있다. 도 8을 참조하면, 리셋 신호(RST)가 활성화된 이후 최초로 제 1 분주 주기 신호(X2OSC1)의 펄스가 발생되는 시점에 상기 다중 분주 신호(S1 ~ S64)를 래치한 값이 L/H/L/H/H/L/L이며, 도 6의 55℃ 이상 온도 구간에 정의된 다중 분주 신호(S1 ~ S64) 값인 X/X/X/H/H/L/L에 해당함을 알 수 있다.
상술한 바와 같이 생성된 제 2 디지털 코드(DTI0 ~ DTI2) 값이 패드(DQ8 ~ DQ10)를 통해 디지털 온도 정보로서 반도체 집적회로 외부로 출력되면, 메모리 컨트롤러 예를 들어, GPU(Graphic Processing Unit)가 상기 디지털 온도 정보를 오토 리프레시 레이트(Auto Refresh Rate)를 정하는데 사용할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명에 따른 반도체 집적회로의 디지털 온도 정보 생성 장치의 블록도,
도 2는 도 1의 온도 정보 생성부의 블록도,
도 3은 도 2의 제어부의 회로도,
도 4는 도 2의 주기 래치부의 회로도,
도 5는 온도에 따른 제 1 주기 신호와 제 2 주기 신호의 주기 비교 그래프,
도 6은 본 발명에 따른 온도 정보 디코딩 방법을 보여주는 도면,
도 7 및 도 8은 각각 도 6의 특정 온도에서의 온도 정보 디코딩 시뮬레이션의 결과를 보여주는 파형도이다.
<도면의 주요 부분에 대한 설명>
100: 제 1 주기 신호 발생부 200: 제 1 분주부
300: 제 2 주기 신호 발생부 400: 제 2 분주부
500: 온도 정보 생성부 510: 다중 분주부
520: 제어부 530: 주기 래치부
540: 제 1 디코더 550: 제 2 디코더

Claims (30)

  1. 온도에 따라 주기가 가변되는 제 1 주기 신호를 발생하는 제 1 주기 신호 발생부;
    온도에 상관없이 일정한 주기를 갖는 제 2 주기 신호를 발생하는 제 2 주기 신호 발생부; 및
    온도에 따른 상기 제 1 주기 신호의 주기 변화에 상응하는 타이밍에 상기 제 2 주기 신호를 다중 분주한 다중 분주 신호를 래치 및 디코딩하여 온도 정보를 생성하는 온도 정보 생성부를 구비하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  2. 제 1 항에 있어서,
    상기 제 1 주기 신호 발생부는
    LTCSR 오실레이터(Linear Temperature Compensated Self Refresh Oscillator)를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  3. 제 1 항에 있어서,
    상기 제 2 주기 신호 발생부는
    EMRS(Extended Mode Register Set) 신호의 주기를 갖는 상기 제 2 주기 신호 를 생성하도록 구성된 오실레이터를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  4. 제 1 항에 있어서,
    상기 온도 정보 생성부는
    상기 제 2 주기 신호를 이용하여 상기 다중 분주 신호를 생성하는 다중 분주 신호 생성부,
    상기 제 1 주기 신호의 펄스 발생 타이밍에 따라 전달 제어 신호를 생성하도록 구성된 제어부,
    상기 전달 제어 신호에 따라 상기 다중 분주 신호를 래치하는 주기 래치부,및
    상기 주기 래치부에서 래치된 다중 분주 신호를 디코딩하여 상기 온도 정보를 생성하는 디코딩부를 구비하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  5. 제 4 항에 있어서,
    상기 다중 분주 신호 생성부는
    상기 제 2 주기 신호를 각각의 분주비로 순차적으로 분주하여 출력하는 복수개의 분주기를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  6. 제 5 항에 있어서,
    상기 복수개의 분주기의 분주비는 서로 동일한 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  7. 제 4 항에 있어서,
    상기 제어부는
    리셋신호에 응답하여 상기 전달 제어 신호를 초기화시키고 상기 제 1 주기 신호에 응답하여 상기 전달 제어 신호의 레벨을 천이시키도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  8. 제 7 항에 있어서,
    상기 제어부는
    상기 리셋 신호에 응답하여 상기 전달 제어 신호를 제 1 레벨로 천이시키도록 구성된 제 1 스위칭 소자,
    파워 업 신호에 응답하여 상기 전달 제어 신호를 제 2 레벨로 천이시키도록 구성된 제 2 스위칭 소자, 및
    상기 제 1 주기 신호에 응답하여 상기 전달 제어 신호를 상기 제 2 레벨로 천이 시키도록 구성된 제 3 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  9. 제 8 항에 있어서,
    상기 제 1 스위칭 소자의 출력단, 상기 제 2 스위칭 소자의 출력단 및 상기 제 3 스위칭 소자의 출력단과 공통 연결된 래치를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  10. 제 4 항에 있어서,
    상기 제어부는
    리셋신호에 응답하여 상기 전달 제어 신호를 초기화시키고 상기 제 1 주기 신호 또는 상기 제 2 주기 신호에 응답하여 상기 전달 제어 신호의 레벨을 천이시키도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  11. 제 10 항에 있어서,
    상기 제어부는
    상기 리셋 신호에 응답하여 상기 전달 제어 신호를 제 1 레벨로 천이시키도록 구성된 제 1 스위칭 소자,
    파워 업 신호에 응답하여 상기 전달 제어 신호를 제 2 레벨로 천이시키도록 구성된 제 2 스위칭 소자,
    상기 제 1 주기 신호에 응답하여 상기 전달 제어 신호를 상기 제 2 레벨로 천이 시키도록 구성된 제 3 스위칭 소자, 및
    상기 제 2 주기 신호에 응답하여 상기 전달 제어 신호를 상기 제 2 레벨로천 이시키도록 구성된 제 4 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  12. 제 11 항에 있어서,
    상기 제 1 스위칭 소자의 출력단, 상기 제 2 스위칭 소자의 출력단, 상기 제 3 스위칭 소자의 출력단 및 상기 제 4 스위칭 소자의 출력단과 공통 연결된 래치를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  13. 제 4 항에 있어서,
    상기 주기 래치부는
    상기 전달 제어 신호의 천이에 응답하여 상기 다중 분주 신호의 입력을 차단함과 동시에 출력 및 래치하거나 상기 다중 분주 신호를 입력 받도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  14. 제 5 항에 있어서,
    상기 주기 래치부는
    상기 전달 제어 신호를 공통 입력 받고, 상기 복수개의 분주기에서 출력된 다중 분주 신호를 입력받는 복수개의 래치 회로부를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  15. 제 14 항에 있어서,
    상기 래치 회로부는
    상기 전달 제어 신호에 응답하여 상기 다중 분주 신호를 통과시키는 제 1 스위칭 소자,
    상기 제 1 스위칭 소자의 출력을 래치하는 제 1 래치,
    반대 논리의 상기 전달 제어 신호에 응답하여 상기 제 1 래치의 출력을 통과시키는 제 2 스위칭 소자, 및
    상기 제 2 스위칭 소자의 출력을 래치하는 제 2 래치를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  16. 제 4 항에 있어서,
    상기 디코딩부는
    상기 주기 래치부에 래치된 다중 분주 신호를 온도를 정의하는 제 1 디지털 코드 형태로 디코딩하는 제 1 디코더, 및
    상기 제 1 디코더에서 출력된 제 1 디지털 코드를 반도체 메모리 규격에 맞는 제 2 디지털 코드로 디코딩하는 제 2 디코더를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  17. 제 1 항에 있어서,
    상기 제 1 주기 신호 발생부의 출력 또는 상기 제 2 주기 신호 발생부의 출 력 중 적어도 하나를 분주하기 위한 분주부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  18. 제 7 항에 있어서,
    상기 리셋 신호에 따라 상기 제 1 주기 신호 발생부, 상기 제 2 주기 신호 발생부 및 상기 온도 정보 생성부의 동작이 개시됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  19. 제 18 항에 있어서,
    상기 리셋 신호를 발생시키기 위한 리셋 신호 발생부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  20. 제 19 항에 있어서,
    상기 리셋 신호 발생부는 카운터로 구성함을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  21. 리셋 신호에 응답하여 온도에 따른 제 1 제어 신호의 주기 변화에 상응하는 타이밍에 제 2 제어 신호를 다중 분주한 다중 분주 신호를 래치 및 디코딩하여 온도 정보를 생성하는 온도 정보 생성부; 및
    상기 생성된 온도 정보를 출력하기 위한 패드를 구비하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  22. 제 21 항에 있어서,
    상기 제 1 제어 신호는 온도에 따라 주기가 가변되는 신호이고, 상기 제 2 제어 신호는 온도에 상관없이 주기가 일정한 신호인 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  23. 제 22 항에 있어서,
    상기 온도 정보 생성부는
    상기 제 2 제어 신호를 이용하여 상기 다중 분주 신호를 생성하는 다중 분주 신호 생성부,
    상기 제 1 제어 신호의 펄스 발생 타이밍에 따라 전달 제어 신호를 생성하도록 구성된 제어부,
    상기 전달 제어 신호에 따라 상기 다중 분주 신호를 래치하는 주기 래치부,및
    상기 주기 래치부에서 래치된 다중 분주 신호를 디코딩하여 상기 온도 정보를 생성하는 디코딩부를 구비하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  24. 제 23 항에 있어서,
    상기 다중 분주 신호 생성부는
    상기 제 2 제어 신호를 각각의 분주비로 순차적으로 분주하여 출력하는 복수개의 분주기를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  25. 제 23 항에 있어서,
    상기 제어부는
    상기 리셋신호에 응답하여 상기 전달 제어 신호를 초기화시키고 상기 제 1 제어 신호에 응답하여 상기 전달 제어 신호의 레벨을 천이시키도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  26. 제 23 항에 있어서,
    상기 제어부는
    상기 리셋신호에 응답하여 상기 전달 제어 신호를 초기화시키고 상기 제 1 제어 신호 또는 상기 제 2 제어 신호에 응답하여 상기 전달 제어 신호의 레벨을 천이시키도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  27. 제 23 항에 있어서,
    상기 주기 래치부는
    상기 전달 제어 신호의 천이에 응답하여 상기 다중 분주 신호의 입력을 차단 함과 동시에 래치하거나 상기 다중 분주 신호를 입력 받도록 구성됨을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  28. 제 27 항에 있어서,
    상기 주기 래치부는
    상기 전달 제어 신호를 공통 입력 받고, 상기 다중 분주 신호를 입력받는 복수개의 래치 회로부를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  29. 제 23 항에 있어서,
    상기 디코딩부는
    상기 주기 래치부에 래치된 다중 분주 신호를 온도를 정의하는 제 1 디지털 코드 형태로 디코딩하는 제 1 디코더, 및
    상기 제 1 디코더에서 출력된 제 1 디지털 코드를 반도체 메모리 규격에 맞는 제 2 디지털 코드로 디코딩하는 제 2 디코더를 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
  30. 제 21 항에 있어서,
    상기 제 2 제어 신호를 이용하여 상기 리셋 신호를 발생시키기 위한 리셋 신호 발생부를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 디지털 온도 정보 생성 장치.
KR1020070117941A 2007-11-19 2007-11-19 반도체 집적회로의 디지털 온도 정보 생성 장치 KR100892723B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070117941A KR100892723B1 (ko) 2007-11-19 2007-11-19 반도체 집적회로의 디지털 온도 정보 생성 장치
JP2008128130A JP2009130927A (ja) 2007-11-19 2008-05-15 半導体集積回路のデジタル温度情報生成装置
US12/181,886 US8220992B2 (en) 2007-11-19 2008-07-29 Digital temperature information generating apparatus for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117941A KR100892723B1 (ko) 2007-11-19 2007-11-19 반도체 집적회로의 디지털 온도 정보 생성 장치

Publications (1)

Publication Number Publication Date
KR100892723B1 true KR100892723B1 (ko) 2009-04-10

Family

ID=40641919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117941A KR100892723B1 (ko) 2007-11-19 2007-11-19 반도체 집적회로의 디지털 온도 정보 생성 장치

Country Status (3)

Country Link
US (1) US8220992B2 (ko)
JP (1) JP2009130927A (ko)
KR (1) KR100892723B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861374B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로
US9940046B2 (en) 2015-11-27 2018-04-10 Samsung Electronics Co., Ltd. Semiconductor memory device with operation environment information storing circuit and command storing function
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6695475B2 (en) 2001-05-31 2004-02-24 Stmicroelectronics, Inc. Temperature sensing circuit and method
KR100656430B1 (ko) 2005-11-09 2006-12-11 주식회사 하이닉스반도체 온도 검출 장치
KR20070036642A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR20070074938A (ko) * 2006-01-11 2007-07-18 삼성전자주식회사 링 오실레이터로 구현된 온도 센서 및 이를 이용한 온도검출 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464067A (en) * 1982-01-22 1984-08-07 Citizen Watch Company Limited Thermistor frequency controlled electronic thermometer
US4482261A (en) * 1982-07-15 1984-11-13 Owens-Corning Fiberglas Corporation Method for simultaneous reference junction compensation of a plurality of thermocouples
US5638418A (en) * 1993-02-05 1997-06-10 Dallas Semiconductor Corporation Temperature detector systems and methods
US5388134A (en) * 1993-02-05 1995-02-07 Dallas Semiconductor Corporation Integrated circuit thermometer
JP3238526B2 (ja) * 1992-06-10 2001-12-17 松下電器産業株式会社 基準電位発生回路とそれを用いた半導体集積回路
JP3359618B2 (ja) * 1992-06-10 2002-12-24 松下電器産業株式会社 遅延時間補正機能を備えた半導体集積回路及び電源回路
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
US5805403A (en) * 1996-03-28 1998-09-08 3Com Ltd. Integrated circuit temperature monitoring and protection system
US5899570A (en) * 1997-03-28 1999-05-04 Microchip Technology Incorporated Time-based temperature sensor system and method therefor
DE10214102B4 (de) * 2002-03-28 2007-08-09 Infineon Technologies Ag Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren
JP4371769B2 (ja) * 2003-10-27 2009-11-25 株式会社ルネサステクノロジ 半導体回路デバイス及びデータ処理システム
US7266031B2 (en) 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100559731B1 (ko) 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
IL166292A (en) * 2005-01-13 2009-11-18 Nexense Ltd Method and apparatus for high-precision measurement of frequency
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7640392B2 (en) * 2005-06-23 2009-12-29 Qualcomm Incorporated Non-DRAM indicator and method of accessing data not stored in DRAM array
KR100691374B1 (ko) * 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
US7272063B1 (en) 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
KR100880925B1 (ko) * 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6695475B2 (en) 2001-05-31 2004-02-24 Stmicroelectronics, Inc. Temperature sensing circuit and method
KR20070036642A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100656430B1 (ko) 2005-11-09 2006-12-11 주식회사 하이닉스반도체 온도 검출 장치
KR20070074938A (ko) * 2006-01-11 2007-07-18 삼성전자주식회사 링 오실레이터로 구현된 온도 센서 및 이를 이용한 온도검출 방법

Also Published As

Publication number Publication date
JP2009130927A (ja) 2009-06-11
US8220992B2 (en) 2012-07-17
US20090129439A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR20000023258A (ko) 반도체 집적 회로 장치의 제어 방법, 반도체 집적 회로장치 및 반도체 기억 장치
KR100652362B1 (ko) 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치
US8295100B2 (en) Pipe latch circuit and method for operating the same
KR100638748B1 (ko) 반도체메모리소자
KR100892723B1 (ko) 반도체 집적회로의 디지털 온도 정보 생성 장치
US11625196B2 (en) Semiconductor memory device and operating method thereof
KR100880925B1 (ko) 반도체 집적 회로의 주기 신호 발생 장치
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
KR100540486B1 (ko) 라이트회복시간의 조절이 가능한 동기식 메모리 장치
KR100464937B1 (ko) 반도체 메모리의 테스트 모드 플래그 신호 발생 장치
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
KR20120106145A (ko) 어드레스 변환 회로 및 이를 포함하는 반도체 메모리 장치
JP4063830B2 (ja) 半導体記憶装置
KR20190075202A (ko) 테스트 제어 회로, 이를 이용하는 반도체 메모리 장치 및 반도체 시스템
JP2009099156A (ja) フューズラッチ回路及びフューズラッチ方法
CN112037829A (zh) 使能信号生成电路及使用其的半导体装置
US20040184345A1 (en) Semiconductor memory device
KR101003120B1 (ko) 반도체 집적회로의 디지털 온도 정보 생성 장치
KR20060075611A (ko) 출력 인에이블 신호 생성회로
KR100902048B1 (ko) 반도체 장치의 어드레스 수신회로
KR20090063374A (ko) 반도체 집적회로의 디지털 온도 정보 생성 장치
KR100920842B1 (ko) 디지털 온도 정보 생성 기능을 갖는 리프레시 주기 신호발생 장치
KR101001142B1 (ko) 커맨드 처리회로 및 그를 이용한 상변화 메모리 장치
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
KR100672129B1 (ko) 면적이 감소된 반도체 메모리 장치의 내부 전압 트리밍제어 회로 및 내부 전압 트리밍 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee