KR100696956B1

KR100696956B1 - 내부전원 생성장치

Info

Publication number: KR100696956B1
Application number: KR1020050036267A
Authority: KR
Inventors: 이강설; 임재혁
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-04-29
Filing date: 2005-04-29
Publication date: 2007-03-20
Also published as: US20080068070A1; US7310014B2; US20060244516A1; KR20060114230A

Abstract

본 발명은 효율을 향상시켜 보다 낮은 레벨을 갖는 내부전압을 공급할 수 있는 내부전원 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부전원을 네가티브 펌핑하여 상기 외부전원 보다 낮은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단; 상기 제1 및 제2 차지 펌핑수단의 출력 제어신호에 따라 상대되는 출력전압을 번갈아 가며 내부전압으로 출력하기 위한 출력 드라이버; 상기 내부전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단; 상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및 상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑수단의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단을 구비하는 내부전원 생성장치를 제공한다.

펌핑, 네가티브, 효율, 안정, 래치

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}

도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도.

도 2는 도 1의 레벨 감지부의 내부 회로도.

도 3은 도 1의 오실레이터의 내부 회로도.

도 4a는 도1의 펌핑 제어신호 생성부의 내부 회로도.

도 4b는 도 4a의 동작 파형도.

도 5는 도 1의 차지 펌핑부의 내부 회로도.

도 6은 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도.

도 7은 도 6의 래치부의 내부 회로도.

도 8은 도 6의 제1 펌핑 제어신호 생성부의 내부 회로도.

도 9는 도 6의 차지 펌핑부의 내부 회로도.

도 10은 도 6의 출력 드라이버의 내부 회로도.

도 11은 도 6의 동작 파형도.

* 도면의 주요 부분에 대한 부호의 설명

300 : 래치부

400 : 제1 펌핑 제어신호 생성부, 450 : 제2 펌핑 제어신호 생성부

500 : 제1 차지 펌핑부, 550 : 제2 차지 펌핑부

600 : 출력 드라이버

본 발명은 반도체 설계 기술에 관한 것으로, 특히 짧은 반응시간을 가져 안정적으로 내부전압의 레벨을 유지하는 내부전원 생성장치에 관한 것이다.

반도체 메모리 소자에서 내부전원으로 사용하는 내부전원 생성장치(Internal Voltage generator)는 외부 전원전압(External voltage, VDD)을 공급받아 다양한 레벨의 내부 전원전압(Internal voltage)을 만드는 회로이다.

특히, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 디램 제품에서 내부전원 생성장치를 채용하고 있다.

한편, 이와같이 소자의 내부에서 사용되는 전압을 자체적으로 생성하므로, 주변온도, 공정, 또는 압력 등의 변동에 관계없이 안정적인 내부전압을 생성하는 것에 많은 노력이 있어왔다.

도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도이다.

도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 외부전원(VDD)을 네거티브(Negative) 펌핑하여 외부전원(VDD) 보다 낮은 레벨을 갖는 내부전압(VBB) 생성하기 위한 차지 펌핑부(40)와, 내부전압(VBB)의 레벨 상승을 감지하기 위한 레벨 감지부(10)와, 레벨 감지부(10)의 감지신호(BBE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(20)와, 주기신호(OSC)에 응답하여 차지 펌핑부(40)의 구동을 제어하기 위한 펌핑 제어신호 생성부(30)를 구비한다.

이와같이, 종래기술에 따른 내부전원 생성장치는 내부전압(VBB)의 레벨이 상승하는 경우 레벨 감지부(10)를 통해 이를 감지하고, 오실레이터(20)와 펌핑 제어신호 생성부(30)를 통해 차지 펌핑부(40)를 구동하므로서, 내부전압(VBB)이 일정한 레벨로 유지되도록 한다.

참고적으로, 차지 펌핑부(40)는 더블러(Doubler) 구조의 차지 펌프(Charge Pump)로 구현된다.

도 2는 도 1의 레벨 감지부(10)의 내부 회로도이다.

도 2를 참조하면, 레벨 감지부(10)는 직렬 연결된 저항을 구비하여 기준전압(VBB_high)과 내부전압(VBB)의 레벨 차이를 전압 디바이딩하기 위한 전압 분배부(12)와,기준전압(VBB_high)과 전원전압 VSS를 구동전원으로 인가받아 전압 분배부(12)의 출력전압을 반전시켜 출력시키기 위한 인버터(I1)와, 기준전압(VBB_high)과 전원전압 VSS를 구동전원으로 인가받아 인버터(I1)의 출력전압(a)을 반전시켜 출력시키기 위한 인버터(I2)와, 차동 입력받은 인버터 I1 및 I2의 출력전압(a, b)의 레벨 차이를 증폭하기 위한 차동증폭기(14)와, 외부전원(VDD)과 전원전압 VSS를 구동전원으로 인가받아 차동 증폭기(14)의 출력전압을 감지신호(BBE)로 출력하기 위한 인버터(I3)를 구비한다.

동작을 간략히 살펴보면, 내부전압(VBB)의 레벨이 기준전압(VBB_high) 이상으로 상승하게 되면 인버터(I1)의 출력전압(a)을 전원전압 VSS레벨로 출력하게 되며, 인버터(I1)의 출력전압(a)을 인가받는 인버터(I2)는 출력전압(b)을 기준전압(VBB_high) 레벨로 출력한다. 인버터 I1 및 I2의 출력전압(a, b)을 차동 입력으로 인가받는 차동증폭기(14)에 의해 출력전압은 전원전압 VSS 레벨을 갖게 된다. 따라서, 차동증폭기(14)의 출력전압을 반전시켜 출력시키는 인버터(I3)에 의해 감지신호(BBE)는 외부전원(VDD)의 레벨인 논리레벨 'H'로 출력된다.

반대로, 내부전압(VBB)의 레벨이 기준전압(VBB_high)의 레벨을 유지하게 되면, 인버터 I1는 출력전압(a)을 기준전압(VBB_high) 레벨로, 인버터 I2는 출력전압(b)을 전원전압 VSS레벨로 출력한다. 따라서, 이들 인버터 I1 및 I2의 각 출력전압(a, b)을 차동 입력으로 인가받는 차동 증폭기(14) 및 인버터(I3)에 의해 감지신호(BBE)는 논리레벨 'L'인 전원전압 VSS의 레벨을 갖는다.

도 3은 도 1의 오실레이터(20)의 내부 회로도로서, 오실레이터(20)는 주기신호(OSC)를 지연 및 반전시켜 피드백-주기신호로 출력하기 위한 제1 인버터 체인(22)과, 피드백-주기신호와 감지신호(BBE)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 지연 및 반전시켜 주기신호(OSC)로 출력하기 위한 제2 인버터 체인(24)을 구비한다.

오실레이터(20)는 감지신호(BBE)에 제어받아 주기신호(OSC)를 생성한다. 즉, 오실레이터(20)는 감지신호(BBE)가 논리레벨 'H'를 갖는 경우에는 일정한 주기를 갖고 토글링되는 주기신호(OSC)를 생성하며, 감지신호(BBE)가 논리레벨 'L'를 갖는 경우에는 주기신호(OSC)가 논리레벨 'L'로 출력되도록 한다.

도 4a는 도1의 펌핑 제어신호 생성부(30)의 내부 회로도이다.

도 4a를 참조하면, 펌핑 제어신호 생성부(30)는 직렬 연결되어 앞단의 출력신호를 지연시켜 지연-주기신호(T1, T2, T3)로 출력하되, 첫번째 단(32)은 주기신호(OSC)를 입력으로 인가받는 제1 내지 제3 지연부(32, 34, 36)와, 제1 내지 제3 지연부(32, 34, 36)의 각 출력신호인 제1 내지 제3 지연-주기신호(T1, T2, T3)를 인가받아 복수의 펌핑 제어신호(P1, P2, G1, G2)를 출력하기 위한 신호 생성부(38)를 구비한다.

그리고 도 4b는 도 4a의 동작 파형도로서, 펌핑 제어신호 생성부(30)는 주기신호(OSC)를 소정시간 지연시킨 펌핑 제어신호 P2와, 펌핑 제어신호 P2와 반대되는 위상을 갖는 펌핑 제어신호 P1과, 펌핑 제어신호 P2의 활성화 구간을 포함하는 펌핑 제어신호 G1과, 펌핑 제어신호 G1과 90°의 위상 차이를 갖는 펌핑 제어신호 G2를 생성한다.

참고적으로, 도 4b에 도시된 동작 파형도는 내부전압(VBB)의 레벨이 기준전압(VBB_high) 이상으로 상승하여 레벨 감지부(10)가 감지신호(BBE)를 논리레벨 'H'로 활성화시켜, 오실레이터(20)가 주기신호(OSC)를 생성하는 경우에 따른 펌핑 제어신호 생성부(30)의 동작을 나타낸다.

도 5는 도 1의 차지 펌핑부(40)의 내부 회로도이다.

도 5를 참조하면, 차지 펌핑부(40)는 펌핑 제어신호 P1를 일측단으로 인가받으며 노드 P1_BT에 타측단이 접속된 커패시터(C1)와, 펌핑 제어신호 P2를 일측단으 로 인가받으며 노드 P2_BT에 타측단이 접속된 커패시터(C3)와, 노드 P1_BT에 걸린 전압을 게이트 입력으로 가지며 내부전압(VBB)과 노드 P2_BT 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 노드 P2_BT에 걸린 전압을 게이트 입력으로 가지며 내부전압(VBB)과 노드 P1_BT 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)와, 펌핑 제어신호 G1를 일측단으로 인가받으며 노드 G1_BT에 타측단이 접속된 커패시터(C2)와, 펌핑 제어신호 G2를 일측단으로 인가받으며 노드 G2_BT에 타측단이 접속된 커패시터(C4)와, 노드 G1_BT에 걸린 전압을 게이트 입력으로 인가받으며 노드 P1_BT와 전원전압 VSS의 공급단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, 노드 G2_BT에 걸린 전압을 게이트 입력으로 인가받으며 노드 P2_BT와 전원전압 VSS의 공급단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)와, 노드 G1_BT에 자신의 소스단이 접속되고 PMOS트랜지스터(PM1)의 드레인단에 자신의 드레인단 및 게이트단이 접속된 PMOS트랜지스터(PM2)와, 노드 G1_BT에 자신의 소스단 및 게이트단이 접속되고 PMOS트랜지스터(PM1)의 드레인단에 자신의 드레인단이 접속된 PMOS트랜지스터(PM3)와, 노드 G2_BT에 자신의 소스단이 접속되고 PMOS트랜지스터(PM4)의 드레인단에 자신의 드레인단 및 게이트단이 접속된 PMOS트랜지스터(PM6)와, 노드 G2_BT에 자신의 소스단 및 게이트단이 접속되고 PMOS트랜지스터(PM4)의 드레인단에 자신의 드레인단이 접속된 PMOS트랜지스터(PM5)를 구비한다.

도 4b를 참조하여, 도면에 도시된 펌핑 제어신호 P1, P2, G1, 및 G2를 인가받는 차지 펌핑부(40)의 동작을 표기된 'P' 시점을 기준으로 살펴 보도록 한다.

먼저, 펌핑 제어신호 P1은 논리레벨 'H', 펌핑 제어신호 G1는 논리레벨 'L'를, 펌핑 제어신호 G2는 논리레벨 'H'를 갖는다.

따라서, 펌핑 제어신호 G1에 의해 노드 G1_BT가 전원전압 VSS의 레벨을 가지므로, 이를 게이트 입력으로 갖는 PMOS트랜지스터(PM1)가 턴온되어 노드 P1_BT 역시 전원전압 VSS의 레벨을 갖는다.

또한, 펌핑 제어신호 G2에 의해 노드 G2_BT가 외부전원(VDD)(VDD)의 레벨을 갖는다.

이어, 펌핑 제어신호 G1이 논리레벨 'H'로 천이되어 노드 G1_BT 역시 외부전원(VDD)(VDD)의 레벨로 상승되므로, PMOS트랜지스터(PM1)가 턴오프 되어 노드 P1_BT가 전원전압 VSS의 공급단으로 부터 오픈된다.

이어, 핌펑 제어신호 P1이 논리레벨 'L'로 천이되어, 펌핑 제어신호 P1을 일측단으로 인가받는 커패시터(C1)에 의해 노드 P1_BT는 - VDD의 레벨을 갖는다. 펌핑 제어신호 P2가 논리레벨 'H'로 천이되어, 펌핑 제어신호 P2를 인가받는 커패시터(C3)에 의해 노드 P2_BT는 외부전원(VDD)의 레벨을 갖는다.

따라서, 노드 P2_BT를 게이트 입력으로 갖는 NMOS트랜지스터(NM1)가 턴온되어 노드 P1_BT에 걸린 - VDD의 레벨을 내부전압(VBB)으로 출력한다.

이어, 펌핑 제어신호 G2가 논리레벨 'L'로 천이되므로, 노드 G2_BT에 걸린 전압을 게이트 입력으로 갖는 PMOS트랜지스터(PM4)에 의해 노드 P2_BT가 전원전압 VSS 레벨로 프리차지 된다.

이어, 펌핑 제어신호 G2가 다시 논리레벨 'H'로 천이되어, PMOS트랜지스터 (PM4)가 턴오프되어 노드 P2_BT가 전원전압 VSS의 공급단으로 부터 오픈된다.

이어, 펌핑 제어신호 P1이 논리레벨 'H'로 천이 되어 노드 P1_BT는 외부전원(VDD)(VDD)의 레벨까지 상승하게 되며, 펌핑 제어신호 P2가 논리레벨 'L'로 천이되어 노드 P2_BT는 - VDD의 레벨까지 하강하게 된다.

따라서, 노드 P1_BT를 게이트 입력으로 갖는 NMOS트랜지스터(NM2)가 턴온되어 노드 P2_BT에 걸린 - VDD의 전압레벨을 내부전압(VBB)으로 출력한다.

한편, 현재와 같이 외부전원의 레벨이 점차 낮아지는 추세에서 - VDD의 전압레벨 보다 낮은 레벨을 갖는 내부전압의 생성이 요구되고 있으나, 전술한 바와 같은 종래기술의 내부전원 생성장치는 - VDD의 전압레벨 이하의 내부전압을 생성할 수 없는 문제점이 있다.

또한, 펌핑이 계속됨에 따라 노드 P1_BT 및 P2_BT의 레벨이 하강하게 되어, 펌핑된 전압이 효율적으로 내부전압으로 전달되지 못한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 효율을 향상시켜 보다 낮은 레벨을 갖는 내부전압을 공급할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 생 성장치는 외부전원을 네가티브 펌핑하여 상기 외부전원 보다 낮은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단; 상기 제1 및 제2 차지 펌핑수단의 출력 제어신호에 따라 상대되는 출력전압을 번갈아 가며 내부전압으로 출력하기 위한 출력 드라이버; 상기 내부전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단; 상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및 상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑수단의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단을 구비한다.

바람직하게, 상기 내부전압은 상기 외부전원의 - 2배되는 전압레벨을 갖는 것을 특징으로 한다.

본 발명의 다른 측면에 따른 내부전원 생성장치는 제1 펌핑 제어신호의 활성화에 응답하여 제1 및 제2 노드를 서로 다른 레벨로 차징하기 위한 제1 차징부와, 상기 제1 펌핑 제어신호의 비활성화 시 활성화되는 제2 펌핑 제어신호에 응답하여 상기 제1 노드를 펌핑하기 위한 제1 펌핑부와, 제3 펌핑 제어신호의 활성화에 응답하여 제3 및 제4 노드를 서로 다른 레벨로 차징하기 위한 제2 차징부와, 상기 제2 노드에 걸린 전압에 응답하여 상기 제4 노드를 펌핑하기 위한 제2 펌핑부를 구비하여, 상기 제3 노드에 걸린 전압을 출력 제어신호로, 상기 제4 노드에 걸린 전압을 음전위 레벨의 내부전압으로 출력하는 차지 펌핑수단; 및 구동신호에 응답하여 동 일한 활성화 구간을 갖는 상기 제1 및 제2 펌핑 제어신호와, 상기 제1 펌핑 제어신호와 반전된 위상을 갖는 제3 펌핑 제어신호를 생성하기 위한 구동 제어수단을 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 6은 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도이다.

도 6을 참조하면, 본 발명의 일 실시 예에 따른 내부전원 생성장치는 외부전원(VDD)을 네가티브 펌핑하여 외부전원(VDD) 보다 낮은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑부(500, 550)와, 제1 및 제2 차지 펌핑부(500, 550)의 출력 제어신호에 따라 상대되는 출력전압을 번갈아 가며 내부전압으로 출력하기 위한 출력 드라이버(600)와, 내부전압(VBB)의 레벨을 감지하기 위한 레벨 감지부(100)와, 레벨 감지부(100)의 감지신호(BBE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(200)와, 주기신호(OSC)를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호(AA, BB)를 생성하기 위한 래치부(300)와, 제1 구동신호(AA)에 응답하여 제1 차지 펌핑부(500)의 구동을 제어하는 복수의 펌핑 제어신호(CNT_A1, CNT_A2, BT_A0)를 생성하기 위한 제1 펌핑 제어신호 생성부(400)와, 제2 구동신호(BB)에 응답하여 제2 차지 펌핑부(550)의 구동을 제어하기 위한 복수의 펌핑 제어신호(CNT_B1, CNT_B2, BT_B0)를 생성하기 위한 제2 펌핑 제어신호 생성부(450)를 구비한다.

전술한 본 발명에 따른 내부전원 생성장치는 래치부(300)를 통해 서로 반대되는 위상을 갖는 제1 및 제2 구동신호(AA, BB)를 생성하므로서, 제1 및 제2 차지 펌핑부(500, 550)의 구동시간이 중복되는 경우를 방지한다.

참고적으로, 전술한 반도체메모리소자 내 레벨 감지부(100)와, 오실레이터(200)와, 래치부(300)와, 제1 펌핑 제어신호 생성부(400)와, 제2 펌핑 제어신호 생성부(450)는 외부전원(VDD)의 레벨에 따라 제1 및 제2 차비 펌핑부(500, 550)를 구동시키기 위한 구동제어블록이다.

도 7은 도 6의 래치부(300)의 내부 회로도이다.

도 7을 참조하면, 래치부(300)는 주기신호(OSC)를 반전시키기 위한 인버터(I4)와, 인버터(I4)의 출력신호(OSCB)와 주기신호(OSC)를 입력으로 가져 크로스 커플드된 노어게이트 NR1 및 NR2와, 노어게이트 NR1의 출력신호를 반전시켜 제1 구동신호(AA)로 출력하기 위한 인버터(I5)와, 노어게이트 NR2의 출력신호를 버퍼링하여 제2 구동신호(BB)로 출력하기 위한 인버터(I6)를 구비한다.

래치부(300)의 동작을 살펴보면, 주기신호(OSC)가 논리레벨 'H'를 갖는 경우 제1 구동신호(AA)를 논리레벨 'H'로, 제2 구동신호(BB)를 논리레벨 'L'로 출력한다. 그리고 주기신호(OSC)가 논리레벨 'L'를 갖는 경우 제1 구동신호(AA)는 논리레벨 'L'로, 제2 구동신호(BB)는 논리레벨 'H'로 출력된다.

이때, 래치부(300)는 크로스 커플드된 노어게트 NR1 및 NR2를 통해 제1 및 제2 구동신호(AA, BB)를 생성하기 때문에, 제1 및 제2 구동신호(AA, BB)는 공정과 정에 따른 변동없이 일정하게 180°의 위상 차이를 갖는다.

도 8은 도 6의 제1 펌핑 제어신호 생성부(400)의 내부 회로도로서, 제1 및 제2 펌핑 제어신호 생성부(400, 450)는 각각 인가받는 구동신호(AA, BB)의 위상만 다를 뿐 구현소자 및 동작은 동일하므로, 제1 펌핑 제어신호 생성부(400)를 예로서 살펴보도록 한다.

도 8을 참조하면, 제1 펌핑 제어신호 생성부(400)는 제1 구동신호(AA)를 버퍼링하여 펌핑 제어신호 CNT_A2로 출력하기 위한 제1 버퍼(420)와, 제1 구동신호(AA)를 버퍼링하여 펌핑 제어신호 CNT_A1로 출력하기 위한 제2 버퍼(440)와, 제2 버퍼(440)의 출력신호(CNT_A1)를 반전시켜 펌핑 제어신호 BT_A0로 출력하기 위한 인버터(I7)를 구비한다.

제1 펌핑 제어신호 생성부(400)는 제1 구동신호(AA)가 논리레벨 'H'를 갖는 경우 펌핑 제어신호 CNT_A1 및 CNT_A2를 논리레벨 'H'로, 펌핑 제어신호 BT_A0를 논리레벨 'L'로 출력한다.

그리고 제1 구동신호(AA)가 논리레벨 'L'를 갖는 경우 펌핑 제어신호 CNT_A1 및 CNT_A2를 논리레벨 'L'로, 펌핑 제어신호 BT_A0를 논리레벨 'H'로 천이시킨다.

도 9는 도 6의 제1 차지 펌핑부(500)의 내부 회로도로서, 제1 차지 펌핑부(500)는 펌핑 제어신호 CNT_A1의 활성화에 응답하여 노드 BT_A1 및 BT_A2를 서로 다른 레벨로 차징하기 위한 제1 차징부(520)와, 펌핑 제어신호 CNT_A1의 비활성화 시 활성화되는 펌핑 제어신호 BT_A0에 응답하여 노드 BT_A1를 펌핑하기 위한 제1 펌핑부(C5)와, 펌핑 제어신호 CNT_A2의 활성화에 응답하여 노드 TR_A0 및 BT_A3를 서로 다른 레벨로 차징하기 위한 제2 차징부(540)와, 노드 BT_A2에 걸린 전압에 응답하여 노드 BT_A3을 펌핑하기 위한 제2 펌핑부(C6)를 구비하여, 노드 TR_A0에 걸린 전압을 출력 제어신호로, 노드 BT_A3에 걸린 전압을 출력전압으로 출력한다.

그리고 제1 차징부(520)는 펌핑 제어신호 CNT_A1을 게이트 입력으로 가지며 외부전원(VDD)과 노드 BT_A2 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM8)와,펌핑 제어신호 CNT_A1을 게이트 입력으로 가지며 노드 BT_A2과 노드 BT_A1 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM3)와, 노드 BT_A2에 걸린 전압을 게이트 입력으로 가지며 노드 BT_A1과 전원전압 VSS의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)를 구비한다.

제2 차징부(540)는 펌핑 제어신호 CNT_A2를 게이트 입력으로 가지며 전원전압 VDD의 공급단과 노드 TR_A0 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM7)와, 펌핑 제어신호 CNT_A2를 게이트 입력으로 가지며 노드 TR_A0와 노드 BT_A3 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM5)와, 노드 TR_A0에 걸린 전압을 게이트 입력으로 가지며 노드 BT_A3와 전원전압 VSS의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM6)를 구비한다.

제1 펌핑부(C5)는 펌핑 제어신호 BT_A0을 일측단으로 인가받으며 노드 BT_A1에 타측단이 접속된 커패시터를 포함하며, 제2 펌핑부(C6)는 노드 BT_A2와 노드 BT_A3 사이에 접속된 커패시터를 포함한다.

도 10은 도 6의 출력 드라이버(600)의 내부 회로도이다.

도 10을 참조하면, 출력 드라이버(600)는 제2 차지 펌핑부(550)의 출력 제어 신호(TR_B0)에 응답하여 제1 차지 펌핑부(500)의 출력전압(BT_A3)을 내부전압(VBB)으로 출력하기 위한 NMOS트랜지스터(NM7)와, 제1 차지 펌핑부(500)의 출력 제어신호(TR_A0)에 응답하여 제2 차지 펌핑부(550)의 출력전압(BT_B3)을 내부전압(VBB)으로 출력하기 위한 NMOS트랜지스터(NM8)를 구비한다.

도 11은 도 6의 동작 파형도로서, 다음에서는 도 7 내지 도 10을 참조하여, 본 발명에 따른 내부전원 생성장치의 동작을 살펴보도록 한다.

도면에 도시된 동작 파형도는 내부전압(VBB)의 레벨이 기준전압(VREF_high) 이상으로 상승하여 레벨 감지부(100)가 감지신호(BBE)를 활성화시키므로, 오실레이터(200)가 주기신호(OSC)를 지속적으로 생성하는 경우이다. 따라서, 도면에 표기된 'P'시점을 기준으로, 본 발명에 따른 내부전원 생성장치의 동작을 구체적으로 살펴보도록 한다.

먼저, 래치부(300)는 주기신호(OSC)의 논리레벨 'H'에 응답하여 제1 구동신호(AA)를 논리레벨 'H'로, 제2 구동신호(BB)를 논리레벨 'L'로 출력한다.

이때, 제1 펌핑 제어신호 생성부(400)가 제1 구동신호에 응답하여 펌핑 제어신호 CNT_A1 및 CNT_A2를 논리레벨 L로 출력한다.

따라서, 펌핑 제어신호 CNT_A1 및 CNT_A2를 각각 인가받는 차지 펌핑부(200) 내 PMOS트랜지스터 PM8 및 PM7에 의해 노드 BT_A2 및 TR_A0가 외부전원(VDD)의 레벨로 프리차지되고, 노드 BT_A1 및 BT_A3가 전원전압 VSS 레벨로 프리차지 된다.

이어, 펌핑 제어신호 CNT_A1 및 CNT_A2가 논리레벨 H로 천이되므로, 이를 각각 인가받는 PMOS트랜지스터 PM8 및 PM7는 턴오프되고 NMOS트랜지스터 NM3 및 NM5 가 턴온되어 노드 BT_A2 및 TR_A0가 외부전원(VDD)의 공급단으로 부터 오픈된다. 그리고 이들 노드에 걸린 전압을 게이트 입력으로 인가받는 NMOS트랜지스터 NM4 및 NM6가 턴오프되어 노드 BT_A1 및 BT_A3가 전원전압 VSS의 공급단으로 부터 오픈된다.

또한, 펌핑 제어신호 BT_A0가 논리레벨 'L'로 천이되므로, 노드 BT_A1은 - VDD의 레벨을 갖게되며, 턴온된 NMOS트랜지스터(NM3)를 통해 노드 BT_A2 역시 - VDD의 레벨을 갖게 된다. 따라서, 노드 BT_A2에 걸린 전압을 일측단으로 인가받는 커패시터(C6)에 의해 네거티브 펌핑되어 노드 BT_A3가 - 2VDD의 레벨로 하강하게 된다. 그리고 턴온된 NMOS트랜지스터(NM5)에 의해 노드 TR_A0 역시 동일한 - 2VDD의 레벨을 갖는다.

이때, 도면에는 도시되지 않았으나, 제2 구동신호에 응답하여 액티브된 제2 펌핑 제어신호 생성부(450)에 의해 생성된 펌핑 제어신호 CNT_B1, CNT_B2, 및 BT_B0는 펌핑 제어신호 CNT_A1, CNT_A2, 및 BT_A0와 반대되는 위상을 가지므로, 제2 차지 펌핑부에 의한 출력전압(BT_B3) 및 출력 제어신호(TR_B0)는 외부전원(VDD)의 레벨을 갖는다.

따라서, 제1 차지 펌핑부(500)의 출력 제어신호(TR_A0)에 의해 NMOS트랜지터(NM8)는 턴오프되고, 제2 차지 펌핑부(550)의 출력 제어신호(TR_B0)에 의해 NMOS트랜지스터(NM7)는 턴온된다. 턴온된 NMOS트랜지스터(NM7)에 의해 제1 차지 펌핑부(500)의 노드 BT_B3에 걸린 출력전압이 내부전압(VBB)으로 공급된다.

또한, 다음 오실레이터(200)의 1/2 주기에서 제1 차지 펌핑부(500)는 네거티 브 펌핑을 수행하지 않아 출력전압(BT_A3) 및 출력 제어신호(TR_A0)를 외부전원(VDD)의 레벨로 출력하며, 제2 차지 펌핑부(550)는 외부전압(VDD)을 네거티브 펌핑하여 -2VDD 레벨의 출력전압(BT_B3) 및 출력 제어신호(TR_B0)를 생성한다.

그리고 출력 드라이버(600)는 제1 차지 펌핑부(500)의 출력 제어신호(TR_A0)에 의해 턴온된 NMOS트랜지스터(NM8)를 통해 제2 차지 펌핑부(550)의 노드 BT_B3에 걸린 출력전압을 내부전압(VBB)으로 공급한다.

한편, 전술한 바와 같이 본 발명에 따른 내부전원 생성장치는 래치부를 통해 180°의 위상 차이를 갖는 제어신호를 생성하므로서, 제1 및 제2 차지 펌핑부의 구동이 중복되거나 출력이 공급되지 않는 상황을 예방하여 내부전압의 레벨을 안정적으로 유지한다.

또한, 종래에는 - VDD의 레벨을 갖는 내부전압을 생성할 수 없었던 반면, 본 발명에 따른 내부전원 생성장치는 - 2VDD의 레벨을 갖는 내부전압을 생성할 수 있어, 현재와 같이 외부전원의 레벨이 하강하는 추세에서도 원하는 내부전압을 얻을 수 있다.

또한, 본 발명에 따른 내부전원 생성장치는 차지 펌핑부를 통해 출력전압 뿐 아니라, 출력 제어신호 역시도 외부전원을 펌핑하여 생성하므로, 종래 계속되는 펌핑으로 출력 드라이버를 턴온시키기 위한 신호의 전압레벨이 상승하여 생성된 전압이 효율적으로 전달되지 못하던 문제점을 해결할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치 환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 출력을 제어하는 신호를 외부전원을 펌핑하여 생성하므로, 펌핑된 신호를 내부전압으로 공급할 때 효율을 향상시킬 수 있을 뿐 아니라, 제시한 차지 펌핑부를 통해 외부전원에 대해 -2배의 전압 레벨을 갖는 내부전압을 공급한다. 또한, 래치부를 통해 위상이 반대되는 구동신호를 생성하여, 두개의 차지 펌핑부가 번갈아 가며 내부전압을 안정적으로 공급하도록 한다.

Claims

외부전원을 네가티브 펌핑하여 상기 외부전원 보다 낮은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단;

상기 제1 및 제2 차지 펌핑수단의 출력 제어신호에 따라 상대되는 출력전압을 번갈아 가며 내부전압으로 출력하기 위한 출력 드라이버;

상기 내부전압의 레벨을 감지하기 위한 레벨 감지수단;

상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터;

상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단;

상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및

상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑수단의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단

을 구비하는 내부전원 생성장치.
제1항에 있어서,

상기 내부전압은 상기 외부전원의 - 2배되는 전압레벨을 갖는 것을 특징으로 하는 내부전원 생성장치.
제2항에 있어서,

상기 출력 드라이버는,

상기 제1 차지 펌핑수단의 출력 제어신호에 응답하여 상기 제2 차지 펌핑수단의 출력전압을 상기 내부전압으로 공급하기 위한 제1 NMOS트랜지스터와,

상기 제2 차지 펌핑수단의 출력 제어신호에 응답하여 상기 제1 차지 펌핑수단의 출력전압을 상기 내부전압으로 공급하기 위한 제2 NMOS트랜지스터

를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제3항에 있어서,

상기 제1 차지 펌핑수단은,

제1 펌핑 제어신호의 활성화에 응답하여 제1 및 제2 노드를 서로 다른 레벨로 차징하기 위한 제1 차징부와,

제2 펌핑 제어신호에 응답하여 상기 제1 노드를 펌핑하기 위한 제1 펌핑부와,

제3 펌핑 제어신호의 활성화에 응답하여 제3 및 제4 노드를 서로 다른 레벨로 차징하기 위한 제2 차징부와,

상기 제2 노드에 걸린 전압에 응답하여 상기 제4 노드를 펌핑하기 위한 제2 펌핑부를 구비하여,

상기 제3 노드에 걸린 전압을 출력 제어신호로, 상기 제4 노드에 걸린 전압을 출력전압으로 출력하는 것을 특징으로 하는 내부전원 생성장치.
제4항에 있어서,

상기 제1 차징부는,

상기 제1 펌핑 제어신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와, 상기 제1 펌핑 제어신호를 게이트 입력으로 가지며 상기 제2 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터와, 상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제1 노드와 전원전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터

를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제5항에 있어서,

상기 제2 차징부는,

상기 제2 펌핑 제어신호를 게이트 입력으로 가지며 상기 외부전원의 공급단 과 상기 제3 노드 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와, 상기 제2 펌핑 제어신호를 게이트 입력으로 가지며 상기 제3 노드와 상기 제4 노드 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터와, 상기 제3 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제4 노드와 전원전압의 공급단 사이에 드레인-소스 경로를 갖는 제4 NMOS트랜지스터

를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제6항에 있어서,

상기 제1 펌핑부는 상기 제2 펌핑 제어신호을 일측단으로 인가받으며 제1 노드에 타측단이 접속된 제1 커패시터를 포함하며,

상기 제2 펌핑부는 상기 제2 노드와 제4 노드 사이에 접속된 제2 커패시터를 포함하는 것을 특징으로 하는 내부전원 생성장치.
제7항에 있어서,

상기 제1 펌핑 제어신호 생성수단은,

상기 제1 구동신호를 버퍼링하여 상기 제3 펌핑 제어신호로 출력하기 위한 제1 버퍼와, 상기 제1 구동신호를 버퍼링하여 상기 제1 펌핑 제어신호로 출력하기 위한 제2 버퍼와, 상기 제2 버퍼의 출력신호를 반전시켜 상기 제2 펌핑 제어신호로 출력하기 위한 제1 인버터를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제8항에 있어서,

상기 래치수단은,

상기 주기신호를 반전시키기 위한 제2 인버터와, 상기 제2 인버터의 출력신호와 상기 주기신호를 입력으로 가져 크로스 커플드된 제1 및 제2 노어게이트와, 상기 제1 노어게이트의 출력신호를 반전시켜 상기 제1 구동신호로 출력하기 위한 제3 인버터와, 상기 제2 노어게이트의 출력신호를 버퍼링하여 상기 제2 구동신호로 출력하기 위한 제4 인버터를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제1 펌핑 제어신호의 활성화에 응답하여 제1 및 제2 노드를 서로 다른 레벨로 차징하기 위한 제1 차징부와, 상기 제1 펌핑 제어신호의 비활성화 시 활성화되는 제2 펌핑 제어신호에 응답하여 상기 제1 노드를 펌핑하기 위한 제1 펌핑부와, 제3 펌핑 제어신호의 활성화에 응답하여 제3 및 제4 노드를 서로 다른 레벨로 차징하기 위한 제2 차징부와, 상기 제2 노드에 걸린 전압에 응답하여 상기 제4 노드를 펌핑하기 위한 제2 펌핑부를 구비하여, 상기 제3 노드에 걸린 전압을 출력 제어신호로, 상기 제4 노드에 걸린 전압을 음전위 레벨의 내부전압으로 출력하는 차지 펌핑수단; 및

구동신호에 응답하여 동일한 활성화 구간을 갖는 상기 제1 및 제2 펌핑 제어신호와, 상기 제1 펌핑 제어신호와 반전된 위상을 갖는 제3 펌핑 제어신호를 생성하기 위한 구동 제어수단

을 구비하는 내부전원 생성장치.
제10항에 있어서,

상기 제1 차징부는,

상기 제1 펌핑 제어신호를 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와, 상기 제1 펌핑 제어신호를 게이트 입력으로 가지며 상기 제2 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터와, 상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제1 노드와 전원전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터

를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제11항에 있어서,

상기 제2 차징부는,

상기 제2 펌핑 제어신호를 게이트 입력으로 가지며 상기 외부전원의 공급단 과 상기 제3 노드 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와, 상기 제2 펌핑 제어신호를 게이트 입력으로 가지며 상기 제3 노드와 상기 제4 노드 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터와, 상기 제3 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제4 노드와 전원전압의 공급단 사이에 드레인-소스 경로를 갖는 제4 NMOS트랜지스터

를 구비하는 것을 특징으로 하는 내부전원 생성장치.
제10항 내지 제12항 중 어느 한 항에 있어서,

상기 제1 펌핑부는 상기 제2 펌핑 제어신호을 일측단으로 인가받으며 제1 노드에 타측단이 접속된 제1 커패시터를 포함하며,

상기 제2 펌핑부는 상기 제2 노드와 제4 노드 사이에 접속된 제2 커패시터를 포함하는 것을 특징으로 하는 내부전원 생성장치.