TWI326083B - On die thermal sensor of semiconductor memory device - Google Patents

On die thermal sensor of semiconductor memory device Download PDF

Info

Publication number
TWI326083B
TWI326083B TW096100326A TW96100326A TWI326083B TW I326083 B TWI326083 B TW I326083B TW 096100326 A TW096100326 A TW 096100326A TW 96100326 A TW96100326 A TW 96100326A TW I326083 B TWI326083 B TW I326083B
Authority
TW
Taiwan
Prior art keywords
voltage
comparison
level
voltage level
bias
Prior art date
Application number
TW096100326A
Other languages
English (en)
Other versions
TW200744093A (en
Inventor
Chun-Seok Jeong
Yong-Ki Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200744093A publication Critical patent/TW200744093A/zh
Application granted granted Critical
Publication of TWI326083B publication Critical patent/TWI326083B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1326083 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶裝置之晶粒上熱感測器 (ODTS)，且更明確地說，係關於一種用於防止在低電源電 壓環境下發生錯誤的ODTS » 【先前技術】 隨著半導體記憶裝置之操作速度增加，在半導體記憶裝
置之間形成介面之信號的擺動範圍變窄以使傳送該等信號 所需之延遲時間最小化。 一動態隨機存取記憶（DRAM)裝置之一單位記憶體單元 包括一電晶體及一電容器β該電晶體執行一切換操作且該 電容器儲存電荷（亦即，資料）。根據儲存於該電容器中之 電荷，資料具有一邏輯位準"高"或一邏輯位準"低"。 由於電容器之特性，隨著時間的過去，電荷逐漸減少 因此，需要-每隔預定週期再新記憶體單元中之所儲存， 料的再新操作以不斷地維持記憶體單元中之所儲存資料。 歸因於由DRAM控制器執行之再新操作’存在功率分 耗。因此’在低功率環境下的—電池供電系統中，減少窗 因於再新操作之功率消耗為重要的。 -減少歸因於再新操作之功率消耗的方法 而改變再新操作之週期。在DRAM_ w PPM 在DRAM裝置_，可維胃 複數個範著，皿度減小而增加。在將溫度劃分為 複數個範圍後，若在一低^ 杜低, 皿度範圍下再新操作之操作頻率 較低，則有可能減少功 須丰
^力早消耗。因此，需要偵測D 117569.doc 1326083 置之溫度以降低再新操作之操作頻率。 另外，隨著整合程度及操作速度增加，DRAM裝置產生 愈來愈多的熱。此熱使DRAM裝置之内部温度上升以致干 擾DRAM裝置之正常操作，藉此使DRAM裝置產生故障。 結果，需要偵測DRAM裝置之溫度以輸出所偵測之結果。 【發明内容】 因此，本發明之一目標為提供一種用於防止在低電源電 壓環境下發生錯誤的晶粒上熱感測器（ODTS)» 因此，本發明之另一目標為提供一種用於偵測半導體記 憶裝置之晶粒上溫度的方法，及一種用於精確地補償在處 理期間歸因於半導體記憶裝置之内部電路與外部裝置之間 的偏差電壓而發生的溫度錯誤的方法。 根據本發明之一態樣，提供一半導體記憶裝置之一晶粒 上熱感測器（ODTS)，其包括：一高電壓產生單元，其用於 產生一具有一高於半導體記憶裝置之電源電壓的電壓位準 鲁㈣壓位準之高電壓；及—熱資訊輸出單元，其用於感測 /皿度並將其作為-熱資訊碼輸出，其中該熱資訊輸出單 元使用該高電壓作為其驅動電壓。 根據本發明之另一態樣，提供一種半導體記憶裝置，其 包括·‘一晶粒上熱感測器（0DTS);及一高電壓產生單元， 其用於產生一具有一高於半導體記憶裝置之外部電源電壓 之電壓位準的電壓位準之南電壓，其中該〇〇丁§使用該高 電壓作為其驅動電壓。 【實施方式】 117569,doc 1326083 在下文中，將參看附圖來詳細描述根據本發明之晶粒上 熱感測器（ODTS)。 圖1為根據本發明之一第一實施例之半導體記憶裝置的 晶粒上熱感測器（ODTS)之方塊圖。 根據本發明之第一實施例的ODTS包括一熱感測器1 〇、 一調整器50、一追踪類比數位轉換器（ADC)90，及一暫存 器80。 基於提供於不受半導體記憶裝置之溫度及電源電壓變化 影響之帶隙電路中的雙極接面電晶體（BJT)之基極_發射極 電壓VBE變化，熱感測器10偵測半導體記憶裝置之溫度。 此處，BJT之基極-發射極電壓VBE變化為約-1.8 mV/°C。另 外，熱感測器10放大稍有變化之BJT之基極-發射極電壓 VBE變化，藉此以1:1之比率來輸出一對應於溫度之第一比 較電壓VTEMP。亦即，隨著半導體記憶裝置之溫度變高， BJT之基極-發射極電壓VBE變化變低。 追踪ADC 90將第一比較電壓VTEMP與一第二比較電壓 DACOUT進行比較，且回應於比較結果而輸出一熱資訊碼 THERMAL_CODE。 追踪ADC 90包括一數位類比轉換器（DAC) 2〇、一電壓比 較器30、一加/減計數器40、一解碼器6〇及一濾波器7〇。 DAC 20自調整器50回應於—自解瑪器6〇輸出之經調整 資訊碼SW<0:N>而接收一最大變化電壓VULIMIT^ 一最小 變化電壓VLLIMIT ’且輸出第二比較電壓daCOUT。此 處’經調整資訊碼SW<0:N>g 一數位值’且第二比較電壓 117569.doc •9. 1326083 DACOUT之電壓位準由最大變化電壓VULIMIT及最小變化 電壓VLLIMIT判定。 電壓比較器30將第一比較電壓VTEMP與第二比較電壓 DACOUT進行比較以輸出一碼控制信號UP一DN。當第一比 較電壓VTEMP之電壓位準小於第二比較電壓DACOUT之電 壓位準時，輸出碼控制信號UP_DN以減小一由加/減計數 器40預設之數位碼。當第一比較電壓VTEMP之電壓位準大 於第二比較電壓DACOUT之電壓位準時，輸出碼控制信號 UP_DN以增加由加/減計數器40預設之數位碼。 加/減計數器40回應於自電壓比較器30輸出之碼控制信 號UPJDN而增加或減小預設數位碼，且輸出具有溫度資訊 之熱資訊碼THERMAL_CODE。 調整器50自不受半導體記憶裝置之溫度及電源電壓變化 影響之帶隙電路接收一參考電壓VREF，且輸出最大變化 電壓VULIMIT及最小變化電壓VLLIMIT。因此，最大變化 電壓VULIMIT及最小變化電壓VLLIMIT亦不受半導體記憶 裝置之溫度及電源電壓變化影響。在此時，對於每一晶粒 而言，在處理半導體記憶裝置期間根據溫度的BJT之基極-發射極電壓VBE變化的範圍不同。因此，需要經由一外部 源來預設參考電壓VREF之電壓位準以精確地補償溫度。 最大變化電壓VULIMIT與最小變化電壓VLLIMIT之間的電 壓差異得以一貫地維持。 解碼器60藉由對自加/減計數器40輸出之熱資訊碼 THERMAL_CODE進行解碼來將經調整資訊碼SW<0:N：^ 117569.doc 1326083 出至DAC 20。此處，經調整資訊碼SW<0:N>用於移除歸 因於在DAC將第二比較電壓DACOUT輸出至電壓比較器30 時發生的傳輸時間差異的錯誤。 濾波器70防止將在電壓比較器30將第一比較電壓VTEMP 與第二比較電壓DACOUT進行比較時發生之錯誤傳送至加/ 減計數器40。當碼控制信號UP_DN之電壓位準連續三次具 有相同值時，濾波器70將碼控制信號UP_DN傳送至加/減 計數器40 » 在下文中，將詳細解釋ODTS之操作序列。 電壓比較器30與一時脈信號CLK同步地將第一比較電壓 VTEMP與第二比較電壓DACOUT進行比較。此處，時脈信 號CLK係自一外部控制電路輸入。 濾波器70與一藉由使時脈信號CLK延遲預定時間（例 如，用於將電壓比較三次的時間）而產生之第一延遲時脈 信號D_CLK_1同步地將碼控制信號UP_DN傳送至加/減計 數器40。 加/減計數器40與藉由使第一延遲時脈信號D_CLK_1延 遲預定時間（例如，濾波器70之操作時間）而產生之第二延 遲時脈信號D_CLK_2同步地接收碼控制信號UP_DN以增加 或減小預設數位碼。 暫存器80回應於自外部控制單元輸入之更新信號 UPDATE而儲存自加/減計數器40輸出至多用途暫存器 (MPR)之熱資訊碼 TOERMAL_CODE。 圖2A為展示bJT之基極_發射極電壓Vbe對溫度之波形， 117569.doc 1326083 且圖2B為展示BJT之基極-發射極電壓Vbe變化對溫度之波 形。此處，BJT係提供於圖1中所示之熱感測器1〇中。 參看圖2A，提供於熱感測器1〇中之BJT的基極發射極電 壓VBE根據溫度而線性地變化。參看2B，BJT之基極發射 極電壓VBE變化亦根據溫度而線性地變化。 ODTS及半導體s己憶裝置使用相同的電源電壓。因此， 隨著電源電壓之電壓位準變低，一關於熱資訊碼 THERMAL_CODE之錯誤經常發生。 舉例而言’若電源電壓之電壓位準在一單資料速率動態 隨機存取記憶體（SDR DRAM)中為約3.3 V;在一雙資料速 率（DDR) DRAM中為約2.5 V ;在一雙資料速率η (DDR2) DRAM中為約1 ·8 V ;及在一雙資科速率πΐ (DDR3) DRAM 中為約1.5 V，則ODTS使用與每一半導體記憶裝置之電源 電壓相同的電源電壓。 隨著半導體記憶裝置之電源電壓變低，ODTS之電源電 壓亦變低。因此，BJT之基極-發射極電壓VBE之放大率變 低，且因此，熱感測器1〇之溫度靈敏度亦變低。由於上述 原因，歸因於外部雜訊及電壓比較器之低增益，0DTS之 溫度感測能力下降。結果’熱資訊碼THERMAL-C0DE之 精確性下降，且熱資訊之錯誤經常發生。 圖3為展示在電壓比較器30之增益無窮大時’輸入至追 踪ADC 90之第一比較電壓VTEMP與第二比較電壓 DACOUT之間的關係的時序圖° 若電壓比較器30之增益無窮大’則在第一比較電壓 117569.doc • 12- 1326083 VTEMP與第二比較電壓DACOUT之間發生約0.5最低有效 位元（LSB)之量化錯誤。此係因為電壓比較器30在將第一 比較電壓VTEMP與第二比較電壓DACOUT進行比較期間， 藉由使第二比較電壓DACOUT之電壓位準增加或減小對應 於1 LSB之預定值來追踪第一比較電壓VTEMP之電壓位 準〇 圖4為展示在電壓比較器30之增益較小時，輸入至追踪 ADC 90之第一比較電壓VTEMP與第二比較電壓DACOUT 之間的關係的時序圖。 若電壓比較器30之增益較小的，則在第一比較電壓 VTEMP與第二比較電壓DACOUT之間發生約1.5 LSB之量 化錯誤。因為電壓比較器3 0之增益不足，所以電壓比較器 30不可在該量化錯誤内比較高達一值之電壓，但在可能之 限制内使由加/減計數器40預設之數位碼增加或減小高達 一值。在此種情況下，根據電壓比較器30之增益，量化錯 誤可為±3 LSB或更大。 如上所述，若電壓比較器30之增益變大，則量化錯誤減 小。然而，若ODTS之電源電壓變低，則電壓比較器30之 電源電壓亦變低。結果，電壓比較器30之增益減小，使得 與熱資訊碼THERMAL_CODE相關之錯誤增加。因此，需 要為ODTS提供低功率環境。 圖5為根據本發明之第二實施例之晶粒上熱感測器 (ODTS)的方塊圖。 根據本發明之第二實施例之ODTS包括一熱資訊輸出單 117569.doc -13- (,S ; 元100及一高電壓產生單元110。高電壓產生單元110產生 一具有一高於半導體記憶裝置之電源電壓VDD之電壓位準 的電壓位準之高電壓VPP。熱資訊輸出單元100感測一溫 度且將所感測之溫度作為一熱資訊碼THERMAL_CODE而 輸出。根據本發明之第二實施例，熱資訊輸出單元1〇〇使 用該高電壓VPP作為其驅動電壓以藉此增加熱資訊碼 THERMAL—CODE之精確性。 熱資訊輸出單元1〇〇包括一熱感測器120、一電壓位準追 踪單元13 0及一調整單元140。 熱感測器120根據雙極接面電晶體（BJT)之基極-發射極 電壓VBE變化來偵測半導體記憶裝置之溫度以藉此輸出一 第一比較電壓VTEMP。此處，BJT之基極-發射極電壓VBE 變化提供於不受半導體記憶裝置之溫度及電源電壓變化影 響之帶隙電路中，且為約-1.8 mV/°C。熱感測器120使用高 電壓VPP作為其驅動電壓以藉此增加第一比較電壓VTEMP 之可變電壓位準。 電壓位準追踪單元130將一第二比較電壓DACOUT之電 壓位準與第一比較電壓VTEMP之電壓位準進行比較，且回 應於比較結果而輸出熱資訊碼THERMAL_CODE »電壓位 準追踪單元130使用高電壓VPP作為其驅動電壓以藉此增 加熱資訊碼THERMAL_CODE之精確性。 調整單元140基於一參考電壓VREF來判定最大變化電壓 VULIMIT及最小變化電壓VLLIMIT以追踪第一比較電壓 VTEMP之電壓位準，且在最大變化電壓VULIMIT與最小
117569.doc -14· :·. S 1326083 變化電壓VLLIMIT之間調整第二比較電壓DACOUT之電壓 位準。此處，調整單元140使用高電壓VPP作為其驅動電 壓以藉此增加在最大變化電壓VULIMIT與最小變化電壓 VLLIMIT之間的間隙。 電壓位準追踪單元130包括一電壓比較器132、一碼輸出 單元134，及一數位類比轉換器（DAC) 136。 電壓比較器132與自一外部控制電路輸入之時脈信號 CLK同步地將第一比較電壓VTEMP之電壓位準與第二比較 電壓DACOUT之電壓位準進行比較。電壓比較器132使用 高電壓VPP作為其驅動電壓以藉此增加比較增益。 碼輸出單元134回應於比較結果而產生熱資訊碼 THERMAL_CODE ， 且藉由對該熱資訊碼 THERMAL_CODE進行解碼而輸出一經調整資訊碼 SW<0:N> ° DAC 136基於該經調整資訊碼81<0:：^>來判定第二比較 電壓DACOUT之電壓位準，以在最大變化電壓VULIMIT與 最小變化電壓VLLIMIT之間調整第二比較電壓DACOUT之 電壓位準。DAC 13 6使用高電壓VPP作為其驅動電壓以藉 此增加第二比較電壓DACOUT之可變電壓位準。 碼輸出單元134包括一加/減計數器1342、一解碼器 1344、一濾波器1346，及一暫存器1348。
濾波器1346防止將在電壓比較器132將第一比較電壓 VTEMP與第二比較電壓DACOUT進行比較時發生之錯誤傳 送至加/減計數器1342。濾波器1346與藉由使時脈信號CLK 117569.doc -15- • S ; 延遲一預定時間（例如，用於將電壓比較三次的時間）而產 生之第一延遲時脈信$D_CLK_1同步地操作。 加/減計數器1342回應於電壓比較器132之比較結果而增 加或減小一預設數位碼，且輸出具有溫度資訊之熱資訊碼 THERMAL_CODE。加/減計數器1342與藉由使第一延遲時 脈信號D_CLK_1延遲一預定時間（例如，濾波器1346之操 作時間）而產生之第二延遲時脈信號D_CLK_2同步地操 作。 解碼單元1344藉由對熱資訊碼THERMAL—CODE進行解 碼而將經調整資訊碼SW<0:N>輸出至DAC 136。 暫存器1348回應於一自外部控制電路輸入之更新信號 UPDATE而儲存自加/減計數器1346輸出之熱資訊碼 THERMAL_CODE。 圖6為圖5中所示之DAC 13 6之詳細電路圖。 DAC 136包括一第一偏壓判定單元1362、一第二偏壓判 定單元1364，及一第二比較電壓判定單元1366。 第一偏壓判定單元1362藉由將一第一輸出電壓011丁_1與 最小變化電壓VLLIMIT進行比較來判定第一偏電壓BIAS1 之電壓位準。第一輸出電壓0UT_1之電壓位準由第一偏電 壓BIAS1之電壓位準控制。 第二偏壓判定單元1364藉由將一第二輸出電壓0UT_2與 最大變化電壓VULIMIT進行比較來判定一第二偏電壓 BIAS2之電壓位準。第二輸出電壓0UT_2之電壓位準由第 二偏電壓BIAS2之電壓位準控制。 117569.doc .16- 1326083 第二比較電壓判定單元1366在經調整資訊碼SW<0:N>之 控制下得以致能，且基於自第一及第二偏壓判定單元1362 及1364輸出之第一及第二偏電壓BIAS 1及BIAS2來判定第 二比較電壓DACOUT的電壓位準。 第一偏壓判定單元1362包括一第一比較器1362A及一第 一電流鏡面電路1362B。第一電流鏡面電路1362B基於第 一偏電壓BIAS1來判定第一輸出電壓OUT_l之電壓位準。 第一比較器1362A藉由將第一輸出電壓OUT_l與最小變化 電壓VLLIMIT進行比較來輸出第一偏電壓BIAS1。 第二偏壓判定單元1364包括一第二比較器1364A及一第 二電流鏡面電路1364B。第二電流鏡面電路1364B基於第 二偏電壓BIAS2來判定第二輸出電壓OUT_2之電壓位準。 耸二比較器1364A藉由將第二輸出電壓OUT_2與最大變化 電壓VULIMIT進行比較來輸出第二偏電壓BIAS2。 第二比較電壓判定單元1366包括一第三電流鏡面電路， 該第三電流鏡面電路在經調整資訊碼SW<0:N> (亦即， SW<0>、8>^<1>至SW<N>)之控制下得以致能，且基於第 一及第二偏電壓BIAS1及BIAS2來判定第二比較電壓 DACOUT之電壓位準。該第三電流鏡面電路使用高電壓作 為其驅動電壓以藉此增加第二比較電壓DACOUT之可變電 壓位準。 若圖6之SW<0>、SW<1>至SW<N>全部為邏輯高位準， 則第二比較電壓DACOUT之電壓位準與最大變化電壓 VULIMIT之電壓位準大體上相同。若圖6之SW<〇>、 •17· 117569.doc 1326083 SW<1>至SW<N>全部為邏輯低位準，則第二比較電壓 DACOUT之電壓位準與最小變化電壓VLLIMIT之電壓位準 大體上相同。因此，在經調整資訊碼SW<0:N>之控制下， 第二比較電壓DACOUT之電壓位準具有一在最大變化電壓 VULIMIT與最小變化電壓VLLIMIT之間的值。 根據本發明之第二實施例的ODTS包括高電壓產生單元 110以使得ODTS使用高電壓VPP作為其驅動電壓，高電壓 VPP具有一高於電源電壓VDD之電壓位準的電壓位準。在 下文中，詳細解釋歸因於使用高電壓VPP來替代低電源電 壓VDD之優勢。 首先，熱感測器120使用高電壓VPP作為其驅動供電電 壓。因此，雖然半導體記憶裝置之電源電壓VDD較低，但 BJT之基極-發射極電壓VBE之放大率並不減小。結果，即 使半導體記憶裝置之電源電壓VDD變低，第一比較電壓 VTEMP之可變電壓位準亦不減小。 電壓比較器132使用高電壓VPP作為其驅動電壓。亦 即，雖然半導體記憶裝置之電源電壓VDD變低，但比較增 益並不減小》因此，可減少比較器之量化錯誤。 調整單元140及DAC 136亦使用高電壓VPP作為其驅動電 壓。因此，雖然半導體記憶裝置之電源電壓VDD變低，但 最大變化電壓VULIMIT與最小變化電壓VLLIMIT之間的可 變電壓位準可增加，藉此增加第二比較電壓DACOUT之可 變電壓位準。 如上所述，根據本發明之ODTS包括高電壓產生單元 -18 - 117569.doc 10〇 ’高電壓產生單元100用於產生具有一高於電源電壓 VDD之電壓位準的電壓位準之高電壓vpp。因此，即使半 導體記憶裝置之電源電壓VDD變低，亦可建構該熱資訊輸 出單元100以增加熱資訊碼THERMAL_CODE之精確性。 本申請案含有與2006年5月31曰在韓國專利局提出申請 的韓國專利申請案第2〇〇6_49117號（其全文以引用之方式倂 入本文中）相關的標的物。 雖然已相對於特定實施例描述了本發明，但熟習此項技 術者將易瞭解，在不脫離如在以下申請專利範圍中界定之 本發明之精神及範疇的情況下可做出各種改變及修改。 【圖式簡單說明】 圖1為根據本發明之第一實施例的半導體記憶裝置之晶 粒上溫度感測器（ODTS)之方塊圖； 圖2A為展示一雙極接面電晶體（BJT)之基極發射極電壓 對溫度的波形圖； 圖2B為展不bjt之基極_發射極電壓變化對溫度的波形 rgl · 園， 圖3為展不當圖！中所示之比較器之增益無窮大時輸入 至追踪ADC之一第一比較電壓與_第二比較電壓之間的 關係之時序圖； 不之比較器之增益較小時，輸入至 電壓與一第二比較電壓之間的關係 圖4為展示當圖1中所 追踪ADC之一第一比較 之時序圖； 圖 5為根據本發明之第 二實施例的ODTS之方塊圖；及 117569.doc -19. 1326083
圖6為圖5中所示之數位-類比轉換器（DAC)之詳細電路 圖。 【主要元件符號說明】 10 熱感測器 20 數位類比轉換器 30 電壓比較器 40 加/減計數器 50 調整器 60 解碼器 70 滤波器 80 暫存器 90 追踪類比數位轉換器 100 熱資訊輸出單元 110 高電壓產生單元 120 熱感測器 130 電壓位準追踪單元 132 電壓比較器 134 碼輸出單元 136 數位類比轉換器 140 調整單元 1342 加/減計數器 1344 解碼器 1346 遽波益 1348 暫存器 -20- 117569.doc
1326083
1362 1362A 1362B 1364 1364A 1364B 1366 BIAS1 BIAS2 CLK D_CLK_1 D_CLK_2 DACOUT THERMAL_CODE UP_DN UPDATE Vbe VLLIMIT VPP VREF VTEMP VULIMIT 第一偏壓判定單元 第一比較器 第一電流鏡面電路 第二偏壓判定單元 第二比較器 第二電流鏡面電路 第二比較電壓判定單元 第一偏電壓 第二偏電壓 時脈信號 第一延遲時脈信號 第二延遲時脈信號 第二比較電壓 熱資訊碼 碼控制信號 更新信號 BJT之基極·發射極電壓 最小變化電壓 尚電壓 參考電壓 第一比較電壓 最大變化電壓 117569.doc -21-

Claims (1)

1326083 第096100326號專利申請案 • 中文申請專利範圍替換本(99年3月） 申請專利範圍 K a種半導體記憶裝置之晶粒上熱感測器（ODTS)，其包 含. 同電壓產生單元’其用於產生一高電壓，該高電壓 ;有一電壓位準，該電壓位準高"部電源電塵之電 壓位準，•及 私 宅 =資訊輸出單元，其用於對使用該外部電源電遷之 古 之，皿度進仃感測，以及藉由使用該 同室而將該所感測之溫度作為—熱資訊碼而輸出， /其令該熱資訊輸出單元包括—熱感剛器其配置以偵 ㈣半導體記憶裝置之溫度變化以輸出一第一比較電 加該第一比較電壓之—可變電壓位準。 屋’其中該熱感测器使用該高電麼作為其驅動電磨以增 2.如請求項1之0DTS，其中該熱資訊輸出單元包括： 一電壓位準追踪單元，其詩將該第-比較電壓之_ 電壓位準與-第二比較電壓之電壓位準進行比較且回應 =該比較結果而輪出該熱資訊碼，其中該電壓位準追踪 早凡使用該高電壓作為其驅動電壓以增加該熱資訊碼: 精確性；及 —調整單元，其用於基於—預設參考電壓來判定 大變化電壓及-最小變化電壓以追踪該第—比較電 該電壓位準’其中該調整單元使用該高電壓作為其驅動 電屢以增加-在該最大變化電壓與該最小變 的間隙， 间 117569-990319.doc 1326083 其中該第二比較電壓之該電壓位準係在該最大變化電 壓與該最小變化電壓之間加以調整。 3.如清求項2之ODTS，其中該電壓位準追踪單元包括： -電壓比較器，其用於將該第一比較電壓之該電壓位 準與該第二比較電壓之電壓位準進行比較，其中該電壓 比較使用該高電壓作為其驅動電壓以增加一比較增 益； -碼輸出単兀’其用於回應於該比較結果而產生該埶 資訊碼’且藉由對該熱資訊碼進行解碼來輸出—經調整 資訊碼；及 一數位類比轉換器（DAC)，其用於基於該經調整資訊 碼來判定該第二比較電壓之々玄雷 全之。玄電壓位準且將其在該最大 變化電Μ與該最小變化電屡之間進行調整，其中該獻 使用該高電屢作為其驅動電麗以藉此增加該第二‘較電 壓之一可變電壓位準。 4.如請求項3之ODTS，其中該dAC包括： -第-偏壓判定單元，其用於藉由將一第一輸出電壓 與該最小變化電Μ進行比較來判定—[偏電壓之一電 壓位準，其中該第一輸出電壓 <電壓位準由該第一偏 電壓之該電壓位準加以控制； 一第一偏壓判定單元，1用於ί* ,^ '、用於錯由將一第二輸出電壓 與該最大變化電壓進行比較來 水巧疋一第二偏電壓之一電 壓位準，其中該第二輸出電屋 条^ 电&之—電壓位準由該第二偏 電壓之該電壓位準加以控制；及 M7569-990319.doc 1326083 · 制下得以致能’用於基於該第一及該第 第二比較電壓判定單元，其在該經調整資訊碼之控 偏電壓來判定 該第二比較電壓之該電壓位準。 5·如請求項4之ODTS，其中該第一偏壓判 J欠早7G包括： —電流鏡面電路’其用於基於該第— 瑪電壓來判定該 第一輸出電壓之該電壓位準；及 一比較器，其用於藉由將該第一輸出 』03罨壓與該最小變 化電壓進行比較來輸出該第一偏電壓。 6.如請求項4之ODTS，其中該第二偏壓判定單元包括： 一電流鏡面電路’其用於基於該第_ 土 0茨弟一偏電壓來判定該 弟二輸出電壓之該電壓位準；及 -比較器，其用於藉由將該第二輸出電壓與該最大變 化電壓進行比較來輸出該第二偏電壓。 7. 2請求項4之ODTS’其中該第二比較電壓判定單元包括 I電流鏡面電路，其在該經調整資訊碼之控制下得以致 :，用於基於該第一及該第二偏電壓來判定該第二比較 電壓之該電壓位準’該電流鏡面電路❹該高電壓作為 ,、驅動電壓以增加该第二比較電壓之該可變電壓位準。 8·如請求項3之ODTS，其中該碼輪出單元包括： 处一加/減計數器，其用於回應於該電壓比較器之該比較 結果而增加或減小-預設數位碼且輸出該熱資訊碼；及 解碼單it，其用於藉由對該熱資訊碼進行解碼來輸 出該經調整資訊碼。 9.如請求項8之ODTS，其中該媽輸出單元進一步包括： 117569-990319.doc 1326083 一濾、波器，其用於防止一在該電壓比較器將該第一比 較電壓與該第二比較電壓進行比較時發生之錯誤被傳送 至該加/減計數器；及 暫存器，其用於儲存自該加/減計數器輸出之該熱資 訊碼。 10_如請求項9之〇DTS，其中該電壓比較器與一自一外部控 制電路輸入之時脈信號同步地操作；該濾波器與一藉由 使該時脈信號延遲一預定時間而產生之第一延遲時脈信 號同步地操作；該加/減計數器與一藉由使該第一延遲時 脈信號延遲一預定時間而產生之第二延遲時脈信號同步 地操作，且該暫存器回應於一自該外部控制電路輸入之 更新信號而操作。 11. 一種半導體記憶裝置，其包含： 一晶粒上熱感測器（ODTS);及 一高電壓產生單元，其用於產生一高電壓，該高電壓 具有一電壓位準，該電壓位準高於該半導體記憶裝置之 一外部電源電壓之電壓位準， 其中該ODTS使用該高電壓作為其驅動電壓以感測該 半導體記憶裝置之一溫度，以及 s亥ODTS包含一溫度感測單元，其配置以偵測該半導 體記憶裝置之溫度變化以輸出一第一比較電壓，其中該 溫度感測單元使用該高電壓作為其驅動電壓以增加該第 一比較電壓之一可變電壓位準。 12. 如請求項11之半導體記憶裝置’其中該〇dts包括· 117569-990319.doc 1326083 一電壓位準追踪單元，1 "用於將5亥第一比較電壓之一 電厂堅位準與H較^之⑽位準進行比較 訊碼，其中該《位準料 ^元使用該高電料為其驅動電心增加該 之 精確性；及 -調整單元’其用於基於—預設參考電壓來判定 ;大變化電磨及一最小變化電屋以追踪該第-比較電塵之 6亥電麼位準，其中該調整單 平凡便用5亥问電壓作為其驅動 電壓以增加一在該最大變化 % i ^忒敢小變化電壓之問 的間隙， U 其中6玄第 比較電壓之女φ· |βϊ· 之4電壓位準係在該最大變化電 壓與該最小變化電壓之間加以調整。 13.如請求項12之半導體記憶裝 衣置其中該電壓位準追踪單 元包括： 一電壓比較！§，其用於將兮笛 用於將°亥第—比較電壓之該電壓位 準與該第二比較電壓之電壓位 坠位旱進订比較，其中該電壓 比較器使用該高電壓作為1 、，. 电&作為其驅動電壓以增加一比較增 "χηί ， -碼輸出單元，其用於回應於該比較結果而產生該熱 資訊碼且藉由對該熱資訊碼進行解碼來輸出—經調整資 訊碼；及 一數位類比轉換器（DAC) 碼來判定該第二比較電壓之 變化電壓與該最小變化電壓 ’其用於基於該經調整資訊 該電塵位準且將其在該最大 之間進行調整，其中該DAC 117569-990319.doc 1326083 使用該高電壓作為其驅動電壓以藉此增加該 壓之一可變電壓位準。 β② 14. 一第一偏壓判定單元，其用於藉由將一 μ 示 W出電壓 與該最小變化電壓進行比較來判定一第一偏電壓之一 + 壓位準，其中該第一輸出電壓之一電壓位準由該第一％ 電壓之該電壓位準加以控制； 偏 -第二偏壓判定單S，其用於藉由將_第二輸出電壓 與該最大變化電壓進行比較來判^ _第二偏電墨之—電 壓位準，其中該第二輸出電壓之—電壓位準由該第二偏 電壓之該電壓位準加以控制；及 -第二比較電壓料單力，其在該經調整資訊碼之控 制下得以致能’用於基於該第—及該第二偏電壓來判: 該第二比較電壓之該電壓位準。 15. 如請求項14之半導體記憶裝置，其中該第一偏壓判定單 元包括： 一電流鏡面電路，其用於基於該第一偏電壓來判定該 第一輸出電壓之該電壓位準；及 比較器，其用於藉由將該第一輸出電壓與該最小變 化電壓進行比較來輸出該第一偏電壓。 16. 如請求項14之半導體記憶裝置，其中該第二偏壓判定單 元包括： 一電流鏡面電路，其用於基於該第二偏電壓來判定該 第二輸出電壓之該電壓位準；及 117569-990319.doc -6 · 17 —比較器，其用於藉由將該第一於 第一輪出電壓與該最大變 匕電壓進行比較來輸出該第二偏電壓。 求項14之半導體記憶裝置，其中該第二比較電壓判 :早兀包括一電流鏡面電路，其在該經調整資訊碼之控 剩下得以致能，用於基於該第一及 該第-偏電壓來判定 <第一比較電壓之該電壓位準該 兮 电芏诅早及電机鏡面電路使用該 叫電壓作為其驅動電壓以祥知兮隹_ 湮以增加該第一比較電壓之該可變 18 電壓位準。 請求項13之半導體^ , 秸· Μ 5己隐裝置，其中該碼輪出單元包 处一加/減計數if，其用於回應於該電壓比較器之該比較 4而增^或減小一預設數位碼且輸出該熱資訊碼；及 -解碼早元’其用於藉由對該熱資訊碼進行解碼來輸 出該經調整資訊碼。 :凊求項a之半導體記憶裝置’其中該碼輸出單元進— 步包括I f A 一濾波器，复用认^工 ^ ;防止一在該電壓比較器將該第一比 季父電壓盘續笛_ 4 Μ第一比較電壓進行比較時發生之錯誤被傳送 至該加/減計數器；及 ^ '、用於儲存自該加/減計數器輪出之該轨資 2〇.如請求項19之主.曾 、 千七體記憶裝置’其中該電壓比較器與一 哭盥一:工制电路輪入之時脈信號同步地操作；該濾波 、藉由使該時脈信號延遲一預定時間而產生之第一 117569-990319.doc 1326083 延遲時脈信號同步地操作. ，该加/減計數器與一藉由使該 第一延遲時脈信號延遲一預金吐叫 ^ 預疋時間而產生之第二延遲時 脈信號同步地操作；且該暫存器回庳 — 電路輸入之更新信號而操作 .一 ·…. 應於自邊外部控制 117569-990319.doc
TW096100326A 2006-05-31 2007-01-04 On die thermal sensor of semiconductor memory device TWI326083B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049117A KR100846387B1 (ko) 2006-05-31 2006-05-31 반도체 메모리 소자의 온도 정보 출력 장치

Publications (2)

Publication Number Publication Date
TW200744093A TW200744093A (en) 2007-12-01
TWI326083B true TWI326083B (en) 2010-06-11

Family

ID=38790127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096100326A TWI326083B (en) 2006-05-31 2007-01-04 On die thermal sensor of semiconductor memory device

Country Status (5)

Country Link
US (2) US8042999B2 (zh)
JP (1) JP4982678B2 (zh)
KR (1) KR100846387B1 (zh)
CN (1) CN101083135B (zh)
TW (1) TWI326083B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100854463B1 (ko) 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR100985414B1 (ko) * 2007-12-11 2010-10-06 주식회사 하이닉스반도체 뱅뱅에러를 방지하기 위한 홀드회로 및 뱅뱅에러 방지방법,홀드회로를 포함하는 캘리브래이션 회로와아날로그-디지털 변환기
TWI358622B (en) * 2008-04-23 2012-02-21 Nanya Technology Corp Temperature detector and the method using the same
US8183910B2 (en) * 2008-11-17 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for a digital process monitor
US9587992B1 (en) * 2013-03-13 2017-03-07 Inphi Corporation Voltage and temperature sensor for a serializer/deserializer communication application
EP3087363B1 (en) * 2013-12-27 2018-08-15 Microchip Technology Incorporated Digital temperature sensor with integrated digital temperature filter
KR20150104297A (ko) 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
GB2530775A (en) * 2014-10-01 2016-04-06 Pragmatic Printing Ltd Comparator
US9760437B2 (en) * 2015-07-01 2017-09-12 International Business Machines Corporation Error correction based on thermal profile of flash memory device
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
JP2021150806A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体集積回路及び受信装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165642A (en) 1978-03-22 1979-08-28 Lipp Robert J Monolithic CMOS digital temperature measurement circuit
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPH05108307A (ja) * 1991-10-11 1993-04-30 Matsushita Electric Ind Co Ltd ソート用文字コード構成方法
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5638029A (en) * 1995-06-07 1997-06-10 American Microsystems Circuit for externally overdriving an internal clock
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JPH10334698A (ja) * 1997-05-29 1998-12-18 Mitsubishi Electric Corp 半導体記憶装置、試験装置、および試験方法
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
US6531911B1 (en) 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
EP1182449A1 (en) 2000-08-21 2002-02-27 Motorola, Inc. Apparatus and method for managing an integrated circuit
US20020118032A1 (en) * 2001-02-28 2002-08-29 Schlumberger Technologies, Inc. Heating apparatus containing an array of surface mount components for DUT performance testing
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP4021643B2 (ja) 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
KR100518565B1 (ko) * 2003-04-04 2005-10-04 삼성전자주식회사 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
NZ525956A (en) * 2003-05-16 2005-10-28 Deep Video Imaging Ltd Display control system for use with multi-layer displays
JP2005108307A (ja) * 2003-09-29 2005-04-21 Nec Electronics Corp 半導体記憶装置
JP2005122837A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体集積回路装置
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
DE102004005667B4 (de) * 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP2005234935A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 情報記憶装置
US7317605B2 (en) 2004-03-11 2008-01-08 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
WO2005096796A2 (en) * 2004-04-01 2005-10-20 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
DE102004020274A1 (de) * 2004-04-26 2005-11-17 Siemens Ag Verfahren und Vorrichtung zum Schutz eines elektronischen Bauelements
JP4550053B2 (ja) * 2004-06-22 2010-09-22 富士通セミコンダクター株式会社 半導体メモリ
US7345495B2 (en) * 2004-06-30 2008-03-18 Intel Corporation Temperature and voltage controlled integrated circuit processes
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7356426B2 (en) * 2004-09-30 2008-04-08 Intel Corporation Calibration of thermal sensors for semiconductor dies
KR100559731B1 (ko) 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
KR100699828B1 (ko) * 2004-10-11 2007-03-27 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
JP4864338B2 (ja) * 2005-03-31 2012-02-01 株式会社東芝 半導体集積回路
KR100696956B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
US7330388B1 (en) * 2005-09-23 2008-02-12 Cypress Semiconductor Corporation Sense amplifier circuit and method of operation
US7626448B2 (en) * 2005-09-28 2009-12-01 Hynix Semiconductor, Inc. Internal voltage generator
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
KR100857876B1 (ko) * 2006-06-01 2008-09-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100798797B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
KR100904739B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도코드 전송회로 및 이를 이용한 반도체 메모리 장치
KR20100003065A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
JP5320607B2 (ja) * 2008-10-15 2013-10-23 ルネサスエレクトロニクス株式会社 内部電圧発生回路
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR101582607B1 (ko) * 2009-04-30 2016-01-19 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20070115139A (ko) 2007-12-05
CN101083135B (zh) 2011-03-23
JP4982678B2 (ja) 2012-07-25
JP2007322413A (ja) 2007-12-13
US9028141B2 (en) 2015-05-12
US8042999B2 (en) 2011-10-25
KR100846387B1 (ko) 2008-07-15
CN101083135A (zh) 2007-12-05
TW200744093A (en) 2007-12-01
US20070280330A1 (en) 2007-12-06
US20120033507A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
TWI326083B (en) On die thermal sensor of semiconductor memory device
KR100832029B1 (ko) 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US7451053B2 (en) On die thermal sensor of semiconductor memory device and method thereof
JP5738141B2 (ja) 半導体装置及び温度センサシステム
JP5421142B2 (ja) デジタル遅延線の時間遅延のプロセス、電圧、および温度のばらつき補正を行う装置と方法
TWI336477B (en) Band gap reference circuit and temperature information output apparatus using the same
KR100807594B1 (ko) 온도 정보 출력장치 및 그를 구비하는 반도체소자
JP2005235362A (ja) 温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置
JP2016046617A (ja) 半導体装置
TWI309834B (en) On die thermal sensor of semiconductor memory device and method thereof
JP2008164615A (ja) 温度情報出力装置及び温度情報出力装置の温度情報出力方法、これを含むメモリ装置
KR100808054B1 (ko) 저전력 온도정보 출력장치
TWI309047B (en) Method and circuit for real-time calibrating data control signal and data signal
KR20070074991A (ko) 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법
JP2007327932A (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
KR20050082585A (ko) 반도체 장치의 온도감지회로
JP5885872B2 (ja) 半導体装置
KR20080114196A (ko) 아날로그-디지털 변환기, 이를 포함하는 온도정보 출력장치및 그 수행방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees