CN101083135A - 半导体存储器件的晶粒上热传感器 - Google Patents

半导体存储器件的晶粒上热传感器 Download PDF

Info

Publication number
CN101083135A
CN101083135A CNA2007101032673A CN200710103267A CN101083135A CN 101083135 A CN101083135 A CN 101083135A CN A2007101032673 A CNA2007101032673 A CN A2007101032673A CN 200710103267 A CN200710103267 A CN 200710103267A CN 101083135 A CN101083135 A CN 101083135A
Authority
CN
China
Prior art keywords
voltage
comparative
bias
sign indicating
indicating number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101032673A
Other languages
English (en)
Other versions
CN101083135B (zh
Inventor
郑椿锡
金容琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101083135A publication Critical patent/CN101083135A/zh
Application granted granted Critical
Publication of CN101083135B publication Critical patent/CN101083135B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体存储器件的晶粒上的热传感器(ODTS)，包括：高电压产生单元，其用于产生具有高于所述半导体存储器件的电源电压的电压电平的高电压；以及热信息输出单元，其用于感测温度且将其作为热信息码而输出，其中所述热信息输出单元使用所述高电压作为其驱动电压。

Description

半导体存储器件的晶粒上热传感器
技术领域
本发明涉及一种半导体存储器件的晶粒上热传感器(On Die ThermalSensor，ODTS)，具体地，涉及一种用于防止在低电源电压环境下发生错误的ODTS。
背景技术
随着半导体存储器件的操作速度增加，在半导体存储器件之间形成接口的信号的摆动范围变窄以使传送所述信号所需的延迟时间最小化。
动态随机存取存储(DRAM)器件的单位存储单元包括晶体管和电容器。所述晶体管执行切换操作且所述电容器存储电荷(即数据)。根据存储于所述电容器中的电荷，数据具有逻辑电平″高″或逻辑电平″低″。
由于电容器的特性，所以随着时间的过去，电荷逐渐减少。因此，需要每隔预定时间段刷新存储单元中的所存储数据的刷新操作以不断地维持存储单元中的所存储数据。
归因于由DRAM控制器执行的刷新操作，存在功率消耗。因此，在低功率环境下的电池供电系统中，减少归因于刷新操作的功率消耗是重要的。
减少归因于刷新操作的功率消耗的一个方法为响应于温度而改变刷新操作的时间段。在DRAM器件中，可维持存储单元的数据的时间段随着温度减小而增加。在将温度划分为多个范围后，若在低温度范围下刷新操作的操作频率较低，则有可能减少功率消耗。因此，需要检测DRAM器件的温度以降低刷新操作的操作频率。
另外，随着集成度和操作速度增加，DRAM器件产生越来越多的热量。所述热量使DRAM器件的内部温度上升以致干扰DRAM器件的正常操作，由此使DRAM器件产生故障。结果，需要检测DRAM器件的温度以输出所检测的结果。
发明内容
因此，本发明的一个目的是提供一种用于防止在低电源电压环境下发生错误的晶粒上热传感器(ODTS)。
因此，本发明的另一目的是提供一种用于检测半导体存储器件的晶粒上温度的方法，以及一种用于精确地补偿在处理期间归因于半导体存储器件的内部电路与外部装置之间的偏差电压而发生的温度误差的方法。
根据本发明的一个方面，提供一种半导体存储器件的晶粒上热传感器(ODTS)，包括：高电压产生单元，其用于产生具有高于半导体存储器件的电源电压的电压电平的电压电平的高电压；以及热信息输出单元，其用于感测温度并将其作为热信息码输出，其中所述热信息输出单元使用所述高电压作为其驱动电压。
根据本发明的另一方面，提供一种半导体存储器件，包括：晶粒上热传感器(ODTS)；以及高电压产生单元，其用于产生具有高于半导体存储器件的外部电源电压的电压电平的电压电平的高电压，其中所述ODTS使用所述高电压作为其驱动电压。
附图说明
图1为根据本发明的第一实施例的半导体存储器件的晶粒上温度传感器(ODTS)的方块图；
图2A为示出双极接面晶体管(BJT)的基极-发射极电压对温度的波形图；
图2B为示出BJT的基极-发射极电压变化对温度的波形图；
图3为示出当图1中所示的比较器的增益无穷大时，输入至追踪ADC的第一比较电压与第二比较电压之间的关系的时序图；
图4为示出当图1中所示的比较器的增益较小时，输入至追踪ADC的第一比较电压与第二比较电压之间的关系的时序图；
图5为根据本发明的第二实施例的ODTS的方块图；以及
图6为图5中所示的数字-模拟转换器(DAC)的详细电路图。
具体实施方式
在下文中，将参看附图来详细描述根据本发明的晶粒上热传感器(ODTS)。
图1为根据本发明的第一实施例的半导体存储器件的晶粒上热传感器(ODTS)的方块图。
根据本发明的第一实施例的ODTS包括热传感器10、调整器50、追踪模拟数字转换器(ADC)90、以及寄存器80。
基于提供于不受半导体存储器件的温度及电源电压变化影响的带隙电路中的双极接面晶体管(BJT)的基极-发射极电压VBE变化，热传感器10检测半导体存储器件的温度。此处，BJT的基极-发射极电压VBE变化为约-1.8mV/℃。另外，热传感器10放大稍有变化的BJT的基极-发射极电压VBE变化，由此以1∶1的比率来输出对应于温度的第一比较电压VTEMP。亦即，随着半导体存储器件的温度变高，BJT的基极-发射极电压VBE变化变低。
追踪ADC90将第一比较电压VTEMP与第二比较电压DACOUT进行比较，且响应于比较结果而输出热信息码THERMAL_CODE。
追踪ADC90包括数字模拟转换器(DAC)20、电压比较器30、加/减计数器40、译码器60和滤波器70。
DAC 20响应于从译码器60输出的经调整信息码SW<0:N>而从调整器50接收最大变化电压VULIMIT和最小变化电压VLLIMIT，且输出第二比较电压DACOUT。此处，经调整信息码SW<0:N>为数字值，且第二比较电压DACOUT的电压电平由最大变化电压VULIMIT和最小变化电压VLLIMIT来判定。
电压比较器30将第一比较电压VTEMP与第二比较电压DACOUT进行比较以输出码控制信号UP_DN。当第一比较电压VTEMP的电压电平小于第二比较电压DACOUT的电压电平时，输出码控制信号UP_DN以减小由加/减计数器40预设的数字码。当第一比较电压VTEMP的电压电平大于第二比较电压DACOUT的电压电平时，输出码控制信号UP_DN以增加由加/减计数器40预设的数字码。
加/减计数器40响应于从电压比较器30输出的码控制信号UP_DN而增加或减小预设数字码，且输出具有温度信息的热信息码THERMAL_CODE。
调整器50从不受半导体存储器件的温度和电源电压变化影响的带隙电路接收参考电压VREF，且输出最大变化电压VULIMIT和最小变化电压VLLIMIT。因此，最大变化电压VULIMIT和最小变化电压VLLIMIT亦不受半导体存储器件的温度和电源电压变化影响。在此时，对于每一晶粒而言，在处理半导体存储器件期间根据温度的BJT的基极-发射极电压VBE变化的范围不同。因此，需要经由外部源来预设参考电压VREF的电压电平以精确地补偿温度。最大变化电压VULIMIT与最小变化电压VLLIMIT之间的电压差得以一贯地维持。
译码器60通过对自加/减计数器40输出的热信息码THERMAL_CODE进行译码来将经调整信息码SW<0:N>输出至DAC20。此处，经调整信息码SW<0:N>用于移除归因于在DAC将第二比较电压DACOUT输出至电压比较器30时发生的传输时间差的误差。
滤波器70防止将在电压比较器30将第一比较电压VTEMP与第二比较电压DACOUT进行比较时发生的误差传送至加/减计数器40。当码控制信号UP_DN的电压电平连续三次具有相同值时，滤波器70将码控制信号UP_DN传送至加/减计数器40。
在下文中，将详细解释ODTS的操作序列。
电压比较器30与时钟信号CLK同步地将第一比较电压VTEMP与第二比较电压DACOUT进行比较。此处，时钟信号CLK是自外部控制电路输入的。
滤波器70与通过使时钟信号CLK延迟预定时间(例如，用于将电压比较三次的时间)而产生的第一延迟时钟信号D_CLK_1同步地将码控制信号UP_DN传送至加/减计数器40。
加/减计数器40与通过使第一延迟时钟信号D_CLK_1延迟预定时间(例如，滤波器70的操作时间)而产生的第二延迟时钟信号D_CLK_2同步地接收码控制信号UP_DN以增加或减小预设数字码。
寄存器80响应于自外部控制单元输入的更新信号UPDATE而存储自加/减计数器40输出至多用途寄存器(MPR)的热信息码THERMAL_CODE。
图2A为展示BJT的基极-发射极电压VBE对温度的波形，且图2B为展示BJT的基极-发射极电压VBE变化对温度的波形。此处，BJT提供于图1中所示的热传感器10中。
参看图2A，提供于热传感器10中的BJT的基极-发射极电压VBE根据温度而线性地变化。参看2B，BJT的基极-发射极电压VBE变化亦根据温度而线性地变化。
ODTS和半导体存储器件使用相同的电源电压。因此，随着电源电压的电压电平变低，关于热信息码THERMAL_CODE的错误经常发生。
举例而言，若电源电压的电压电平在单数据速率动态随机存取存储器(SDR DRAM)中为约3.3V；在双数据速率(DDR)DRAM中为约2.5V；在双数据速率II(DDR2)DRAM中为约1.8V；以及在双数据速率III(DDR3)DRAM中为约1.5V，则ODTS使用与每一半导体存储器件的电源电压相同的电源电压。
随着半导体存储器件的电源电压变低，ODTS的电源电压亦变低。因此，BJT的基极-发射极电压VBE的放大率变低，且因此，热传感器10的温度灵敏度亦变低。由于上述原因，归因于外部噪声和电压比较器的低增益，ODTS的温度感测能力下降。结果，热信息码THERMAL_CODE的精确性下降，且热信息的错误经常发生。
图3为展示在电压比较器30的增益无穷大时，输入至追踪ADC90的第一比较电压VTEMP与第二比较电压DACOUT之间的关系的时序图。
若电压比较器30的增益无穷大，则在第一比较电压VTEMP与第二比较电压DACOUT之间发生约0.5最低有效位(LSB)的量化误差。这是因为电压比较器30在将第一比较电压VTEMP与第二比较电压DACOUT进行比较期间，通过使第二比较电压DACOUT的电压电平增加或减小对应于1LSB的预定值来追踪第一比较电压VTEMP的电压电平。
图4为展示在电压比较器30的增益较小时，输入至追踪ADC90的第一比较电压VTEMP与第二比较电压DACOUT之间的关系的时序图。
若电压比较器30的增益较小的，则在第一比较电压VTEMP与第二比较电压DACOUT之间发生约1.5LSB的量化误差。因为电压比较器30的增益不足，所以电压比较器30不可在所述量化误差内比较高达一值的电压，但在可能的限制内使由加/减计数器40预设的数字码增加或减小高达一值。在此种情况下，根据电压比较器30的增益，量化误差可为±3LSB或更大。
如上所述，若电压比较器30的增益变大，则量化误差减小。然而，若ODTS的电源电压变低，则电压比较器30的电源电压亦变低。结果，电压比较器30的增益减小，使得与热信息码THERMAL_CODE相关的误差增加。因此，需要为ODTS提供低功率环境。
图5为根据本发明的第二实施例的晶粒上热传感器(ODTS)的方块图。
根据本发明的第二实施例的ODTS包括热信息输出单元100和高电压产生单元110。高电压产生单元110产生具有高于半导体存储器件的电源电压VDD的电压电平的电压电平的高电压VPP。热信息输出单元100感测一温度且将所感测的温度作为热信息码THERMAL_CODE而输出。根据本发明的第二实施例，热信息输出单元100使用所述高电压VPP作为其驱动电压以由此增加热信息码THERMAL_CODE的精确性。
热信息输出单元100包括热传感器120、电压电平追踪单元130和调整单元140。
热传感器120根据双极接面晶体管(BJT)的基极-发射极电压VBE变化来检测半导体存储器件的温度以由此输出第一比较电压VTEMP。此处，BJT的基极-发射极电压VBE变化提供于不受半导体存储器件的温度和电源电压变化影响的带隙电路中，且为约-1.8mV/℃。热传感器120使用高电压VPP作为其驱动电压以由此增加第一比较电压VTEMP的可变电压电平。
电压电平追踪单元130将第二比较电压DACOUT的电压电平与第一比较电压VTEMP的电压电平进行比较，且响应于比较结果而输出热信息码THERMAL_CODE。电压电平追踪单元130使用高电压VPP作为其驱动电压以由此增加热信息码THERMAL_CODE的精确性。
调整单元140基于参考电压VREF来确定最大变化电压VULIMIT和最小变化电压VLLIMIT以追踪第一比较电压VTEMP的电压电平，且在最大变化电压VULIMIT与最小变化电压VLLIMIT之间调整第二比较电压DACOUT的电压电平。此处，调整单元140使用高电压VPP作为其驱动电压以由此增加在最大变化电压VULIMIT与最小变化电压VLLIMIT之间的间隙。
电压电平追踪单元130包括电压比较器132、码输出单元134、和数字模拟转换器(DAC)136。
电压比较器132与自外部控制电路输入的时钟信号CLK同步地将第一比较电压VTEMP的电压电平与第二比较电压DACOUT的电压电平进行比较。电压比较器132使用高电压VPP作为其驱动电压以由此增加比较增益。
码输出单元134响应于比较结果而产生热信息码THERMAL_CODE，且通过对所述热信息码THERMAL_CODE进行译码而输出经调整信息码SW<0:N>。
DAC136基于所述经调整信息码SW<0:N>来确定第二比较电压DACOUT的电压电平，以在最大变化电压VULIMIT与最小变化电压VLLIMIT之间调整第二比较电压DACOUT的电压电平。DAC136使用高电压VPP作为其驱动电压以由此增加第二比较电压DACOUT的可变电压电平。
码输出单元134包括加/减计数器1342、译码器1344、滤波器1346，和寄存器1348。
滤波器1346防止将在电压比较器132将第一比较电压VTEMP与第二比较电压DACOUT进行比较时发生的误差传送至加/减计数器1342。滤波器1346与通过使时钟信号CLK延迟预定时间(例如，用于将电压比较三次的时间)而产生的第一延迟时钟信号D_CLK_1同步地操作。
加/减计数器1342响应于电压比较器132的比较结果而增加或减小预设数字码，且输出具有温度信息的热信息码THERMAL_CODE。加/减计数器1342与通过使第一延迟时钟信号D_CLK_1延迟预定时间(例如，滤波器1346的操作时间)而产生的第二延迟时钟信号D_CLK_2同步地操作。
译码单元1344通过对热信息码THERMAL_CODE进行译码而将经调整信息码SW<0:N>输出至DAC136。
寄存器1348响应于自外部控制电路输入的更新信号UPDATE而存储自加/减计数器1346输出的热信息码THERMAL_CODE。
图6为图5中所示的DAC136的详细电路图。
DAC136包括第一偏压判定单元1362、第二偏压判定单元1364、和第二比较电压判定单元1366。
第一偏压判定单元1362通过将第一输出电压OUT_1与最小变化电压VLLIMIT进行比较来判定第一偏电压BIAS1的电压电平。第一输出电压OUT_1的电压电平由第一偏电压BIAS1的电压电平控制。
第二偏压判定单元1364通过将第二输出电压OUT_2与最大变化电压VULIMIT进行比较来判定第二偏电压BIAS2的电压电平。第二输出电压OUT_2的电压电平由第二偏电压BIAS2的电压电平控制。
第二比较电压判定单元1366在经调整信息码SW<0:N>的控制下使能，且基于自第一偏压判定单元1362和第二偏压判定单元1364输出的第一偏电压BIAS1和第二偏电压BIAS2来判定第二比较电压DACOUT的电压电平。
第一偏压判定单元1362包括第一比较器1362A和第一电流镜面电路1362B。第一电流镜面电路1362B基于第一偏电压BIAS1来判定第一输出电压OUT_1的电压电平。第一比较器1362A通过将第一输出电压OUT_1与最小变化电压VLLIMIT进行比较来输出第一偏电压BIAS1。
第二偏压判定单元1364包括第二比较器1364A和第二电流镜面电路1364B。第二电流镜面电路1364B基于第二偏电压BIAS2来判定第二输出电压OUT_2的电压电平。第二比较器1364A通过将第二输出电压OUT_2与最大变化电压VULIMIT进行比较来输出第二偏电压BIAS2。
第二比较电压判定单元1366包括第三电流镜面电路，所述第三电流镜面电路在经调整信息码SW<0:N>(亦即，SW<0>、SW<1>至SW<N>)的控制下使能，且基于第一偏电压BIAS1和第二偏电压BIAS2来判定第二比较电压DACOUT的电压电平。所述第三电流镜面电路使用高电压作为其驱动电压以由此增加第二比较电压DACOUT的可变电压电平。
若图6的SW<0>、SW<1>至SW<N>全部为逻辑高电平，则第二比较电压DACOUT的电压电平与最大变化电压VULIMIT的电压电平大体上相同。若图6的SW<0>、SW<1>至SW<N>全部为逻辑低电平，则第二比较电压DACOUT的电压电平与最小变化电压VLLIMIT的电压电平大体上相同。因此，在经调整信息码SW<0:N>的控制下，第二比较电压DACOUT的电压电平具有在最大变化电压VULIMIT与最小变化电压VLLIMIT之间的值。
根据本发明的第二实施例的ODTS包括高电压产生单元110以使得ODTS使用高电压VPP作为其驱动电压，高电压VPP具有高于电源电压VDD的电压电平的电压电平。在下文中，详细解释归因于使用高电压VPP来替代低电源电压VDD的优势。
首先，热传感器120使用高电压VPP作为其驱动供电电压。因此，虽然半导体存储器件的电源电压VDD较低，但BJT的基极-发射极电压VBE的放大率并不减小。结果，即使半导体存储器件的电源电压VDD变低，第一比较电压VTEMP的可变电压电平亦不减小。
电压比较器132使用高电压VPP作为其驱动电压。亦即，虽然半导体存储器件的电源电压VDD变低，但比较增益并不减小。因此，可减少比较器的量化误差。
调整单元140和DAC136亦使用高电压VPP作为其驱动电压。因此，虽然半导体存储器件的电源电压VDD变低，但最大变化电压VULIMIT与最小变化电压VLLIMIT之间的可变电压电平可增加，由此增加第二比较电压DACOUT的可变电压电平。
如上所述，根据本发明的ODTS包括高电压产生单元100，高电压产生单元100用于产生具有高于电源电压VDD的电压电平的电压电平的高电压VPP。因此，即使半导体存储器件的电源电压VDD变低，亦可建构所述热信息输出单元100以增加热信息码THERMAL_CODE的精确性。
本申请含有与2006年5月31日在韩国专利局提出中请的韩国专利申请第2006-49117号(其全文以引用的方式并入本文中)相关的主题，其整体内容以引用方式在此包含。
虽然已相对于特定实施例描述了本发明，但本领域技术人员将易了解，在不脱离如在以下权利要求书中限定的本发明的精神和范围的情况下可做出各种改变和修改。

Claims (20)

1、一种半导体存储器件的晶粒上热传感器ODTS，包括：
高电压产生单元，其用于产生具有高于所述半导体存储器件的外部电源电压的电压电平的电压电平的高电压；以及
热信息输出单元，其用于感测温度且将所感测的温度作为热信息码而输出，
其中所述热信息输出单元使用所述高电压作为其驱动电压。
2、如权利要求1所述的ODTS，其中所述热信息输出单元包括：
热传感器，其用于检测所述半导体存储器件的温度变化以输出第一比较电压，其中所述热传感器使用所述高电压作为其驱动电压以增加所述第一比较电压的可变电压电平；
电压电平追踪单元，其用于将所述第一比较电压的电压电平与第二比较电压的电压电平进行比较且响应于所述比较结果而输出所述热信息码，其中所述电压电平追踪单元使用所述高电压作为其驱动电压以增加所述热信息码的精确性；以及
调整单元，其用于基于预设参考电压来判定最大变化电压和最小变化电压以追踪所述第一比较电压的所述电压电平，其中所述调整单元使用所述高电压作为其驱动电压以增加在所述最大变化电压与所述最小变化电压之间的间隙，
其中所述第二比较电压的所述电压电平在所述最大变化电压与所述最小变化电压之间加以调整。
3、如权利要求2所述的ODTS，其中所述电压电平追踪单元包括：
电压比较器，其用于将所述第一比较电压的所述电压电平与所述第二比较电压的电压电平进行比较，其中所述电压比较器使用所述高电压作为其驱动电压以增加比较增益；
码输出单元，其用于响应于所述比较结果而产生所述热信息码，且通过对所述热信息码进行译码来输出经调整信息码；以及
数字模拟转换器DAC，其用于基于所述经调整信息码来判定所述第二比较电压的所述电压电平且将其在所述最大变化电压与所述最小变化电压之间进行调整，其中所述DAC使用所述高电压作为其驱动电压以由此增加所述第二比较电压的可变电压电平。
4、如权利要求3所述的ODTS，其中所述DAC包括：
第一偏压判定单元，其用于通过将第一输出电压与所述最小变化电压进行比较来判定第一偏电压的电压电平，其中所述第一输出电压的电压电平由所述第一偏电压的所述电压电平加以控制；
第二偏压判定单元，其用于通过将第二输出电压与所述最大变化电压进行比较来判定第二偏电压的电压电平，其中所述第二输出电压的电压电平由所述第二偏电压的所述电压电平加以控制；以及
第二比较电压判定单元，其在所述经调整信息码的控制下使能，用于基于所述第一偏电压和所述第二偏电压来判定所述第二比较电压的所述电压电平。
5、如权利要求4所述的ODTS，其中所述第一偏压判定单元包括：
电流镜面电路，其用于基于所述第一偏电压来判定所述第一输出电压的所述电压电平；以及
比较器，其用于通过将所述第一输出电压与所述最小变化电压进行比较来输出所述第一偏电压。
6、如权利要求4所述的ODTS，其中所述第二偏压判定单元包括：
电流镜面电路，其用于基于所述第二偏电压来判定所述第二输出电压的所述电压电平；以及
比较器，其用于通过将所述第二输出电压与所述最大变化电压进行比较来输出所述第二偏电压。
7、如权利要求4所述的ODTS，其中所述第二比较电压判定单元包括电流镜面电路，其在所述经调整信息码的控制下使能，用于基于所述第一偏电压和所述第二偏电压来判定所述第二比较电压的所述电压电平，所述电流镜面电路使用所述高电压作为其驱动电压以增加所述第二比较电压的所述可变电压电平。
8、如权利要求3所述的ODTS，其中所述码输出单元包括：
加/减计数器，其用于响应于所述电压比较器的所述比较结果而增加或减小一预设数字码且输出所述热信息码；以及
译码单元，其用于通过对所述热信息码进行译码来输出所述经调整信息码。
9、如权利要求8所述的ODTS，其中所述码输出单元进一步包括：
滤波器，其用于防止在所述电压比较器将所述第一比较电压与所述第二比较电压进行比较时发生的误差传送至所述加/减计数器；以及
寄存器，其用于存储自所述加/减计数器输出的所述热信息码。
10、如权利要求9所述的ODTS，其中所述电压比较器与自外部控制电路输入的时钟信号同步地操作；所述滤波器与通过使所述时钟信号延迟预定时间而产生的第一延迟时钟信号同步地操作；所述加/减计数器与通过使所述第一延迟时钟信号延迟预定时间而产生的第二延迟时钟信号同步地操作；且所述寄存器响应于自所述外部控制电路输入的更新信号而操作。
11、一种半导体存储器件，其包含：
晶粒上热传感器ODTS；以及
高电压产生单元，其用于产生具有高于所述半导体存储器件的外部电源电压的电压电平的电压电平的高电压，
其中所述ODTS使用所述高电压作为其驱动电压。
12、如权利要求11所述的半导体存储器件，其中所述ODTS包括：
温度感测单元，其用于检测所述半导体存储器件的温度变化以输出第一比较电压，其中所述温度感测单元使用所述高电压作为其驱动电压以增加所述第一比较电压的可变电压电平；
电压电平追踪单元，其用于将所述第一比较电压的电压电平与第二比较电压的电压电平进行比较且响应于所述比较结果而输出一热信息码，其中所述电压电平追踪单元使用所述高电压作为其驱动电压以增加所述热信息码的精确性；以及
调整单元，其用于基于预设参考电压来判定最大变化电压和最小变化电压以追踪所述第一比较电压的所述电压电平，其中所述调整单元使用所述高电压作为其驱动电压以增加在所述最大变化电压与所述最小变化电压之间的间隙，
其中所述第二比较电压的所述电压电平在所述最大变化电压与所述最小变化电压之间加以调整。
13、如权利要求12所述的半导体存储器件，其中所述电压电平追踪单元包括：
电压比较器，其用于将所述第一比较电压的所述电压电平与所述第二比较电压的电压电平进行比较，其中所述电压比较器使用所述高电压作为其驱动电压以增加比较增益；
码输出单元，其用于响应于所述比较结果而产生所述热信息码且通过对所述热信息码进行译码来输出经调整信息码；以及
数字模拟转换器DAC，其用于基于所述经调整信息码来判定所述第二比较电压的所述电压电平且将其在所述最大变化电压与所述最小变化电压之间进行调整，其中所述DAC使用所述高电压作为其驱动电压以由此增加所述第二比较电压的可变电压电平。
14、如权利要求13所述的半导体存储器件，其中所述DAC包括：
第一偏压判定单元，其用于通过将第一输出电压与所述最小变化电压进行比较来判定第一偏电压的电压电平，其中所述第一输出电压的电压电平由所述第一偏电压的所述电压电平加以控制；
第二偏压判定单元，其用于通过将第二输出电压与所述最大变化电压进行比较来判定第二偏电压的电压电平，其中所述第二输出电压的电压电平由所述第二偏电压的所述电压电平加以控制；以及
第二比较电压判定单元，其在所述经调整信息码的控制下使能，用于基于所述第一偏电压和所述第二偏电压来判定所述第二比较电压的所述电压电平。
15、如权利要求14所述的半导体存储器件，其中所述第一偏压判定单元包括：
电流镜面电路，其用于基于所述第一偏电压来判定所述第一输出电压的所述电压电平；以及
比较器，其用于通过将所述第一输出电压与所述最小变化电压进行比较来输出所述第一偏电压。
16、如权利要求14所述的半导体存储器件，其中所述第二偏压判定单元包括：
电流镜面电路，其用于基于所述第二偏电压来判定所述第二输出电压的所述电压电平；以及
比较器，其用于通过将所述第二输出电压与所述最大变化电压进行比较来输出所述第二偏电压。
17、如权利要求14所述的半导体存储器件，其中所述第二比较电压判定单元包括电流镜面电路，其在所述经调整信息码的控制下使能，用于基于所述第一偏电压和所述第二偏电压来判定所述第二比较电压的所述电压电平，所述电流镜面电路使用所述高电压作为其驱动电压以增加所述第二比较电压的所述可变电压电平。
18、如权利要求13所述的半导体存储器件，其中所述码输出单元包括：
加/减计数器，其用于响应于所述电压比较器的所述比较结果而增加或减小一预设数字码且输出所述热信息码；以及
译码单元，其用于通过对所述热信息码进行译码来输出所述经调整信息码。
19、如权利要求18所述的半导体存储器件，其中所述码输出单元进一步包括：
滤波器，其用于防止在所述电压比较器将所述第一比较电压与所述第二比较电压进行比较时发生的误差传送至所述加/减计数器；以及
寄存器，其用于存储自所述加/减计数器输出的所述热信息码。
20、如权利要求19所述的半导体存储器件，其中所述电压比较器与自外部控制电路输入的时钟信号同步地操作；所述滤波器与通过使所述时钟信号延迟一预定时间而产生的第一延迟时钟信号同步地操作；所述加/减计数器与通过使所述第一延迟时钟信号延迟一预定时间而产生的第二延迟时钟信号同步地操作；且所述寄存器响应于自所述外部控制电路输入的更新信号而操作。
CN2007101032673A 2006-05-31 2007-05-10 半导体存储器件的晶粒上热传感器 Expired - Fee Related CN101083135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR49117/06 2006-05-31
KR1020060049117A KR100846387B1 (ko) 2006-05-31 2006-05-31 반도체 메모리 소자의 온도 정보 출력 장치

Publications (2)

Publication Number Publication Date
CN101083135A true CN101083135A (zh) 2007-12-05
CN101083135B CN101083135B (zh) 2011-03-23

Family

ID=38790127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101032673A Expired - Fee Related CN101083135B (zh) 2006-05-31 2007-05-10 半导体存储器件的晶粒上热传感器

Country Status (5)

Country Link
US (2) US8042999B2 (zh)
JP (1) JP4982678B2 (zh)
KR (1) KR100846387B1 (zh)
CN (1) CN101083135B (zh)
TW (1) TWI326083B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR100985414B1 (ko) * 2007-12-11 2010-10-06 주식회사 하이닉스반도체 뱅뱅에러를 방지하기 위한 홀드회로 및 뱅뱅에러 방지방법,홀드회로를 포함하는 캘리브래이션 회로와아날로그-디지털 변환기
TWI358622B (en) * 2008-04-23 2012-02-21 Nanya Technology Corp Temperature detector and the method using the same
US8183910B2 (en) * 2008-11-17 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for a digital process monitor
US9587992B1 (en) 2013-03-13 2017-03-07 Inphi Corporation Voltage and temperature sensor for a serializer/deserializer communication application
CN105814418B (zh) * 2013-12-27 2019-03-01 密克罗奇普技术公司 具有集成数字温度滤波器的数字温度传感器
KR20150104297A (ko) 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
GB2530775A (en) * 2014-10-01 2016-04-06 Pragmatic Printing Ltd Comparator
US9760437B2 (en) * 2015-07-01 2017-09-12 International Business Machines Corporation Error correction based on thermal profile of flash memory device
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
JP2021150806A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体集積回路及び受信装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165642A (en) 1978-03-22 1979-08-28 Lipp Robert J Monolithic CMOS digital temperature measurement circuit
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPH05108307A (ja) * 1991-10-11 1993-04-30 Matsushita Electric Ind Co Ltd ソート用文字コード構成方法
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5638029A (en) * 1995-06-07 1997-06-10 American Microsystems Circuit for externally overdriving an internal clock
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JPH10334698A (ja) * 1997-05-29 1998-12-18 Mitsubishi Electric Corp 半導体記憶装置、試験装置、および試験方法
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
US6531911B1 (en) 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
EP1182449A1 (en) 2000-08-21 2002-02-27 Motorola, Inc. Apparatus and method for managing an integrated circuit
US20020118032A1 (en) * 2001-02-28 2002-08-29 Schlumberger Technologies, Inc. Heating apparatus containing an array of surface mount components for DUT performance testing
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP4021643B2 (ja) 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
KR100518565B1 (ko) * 2003-04-04 2005-10-04 삼성전자주식회사 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
NZ525956A (en) * 2003-05-16 2005-10-28 Deep Video Imaging Ltd Display control system for use with multi-layer displays
JP2005108307A (ja) * 2003-09-29 2005-04-21 Nec Electronics Corp 半導体記憶装置
JP2005122837A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体集積回路装置
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
DE102004005667B4 (de) * 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP2005234935A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 情報記憶装置
US7317605B2 (en) 2004-03-11 2008-01-08 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
WO2005096796A2 (en) * 2004-04-01 2005-10-20 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
DE102004020274A1 (de) * 2004-04-26 2005-11-17 Siemens Ag Verfahren und Vorrichtung zum Schutz eines elektronischen Bauelements
JP4550053B2 (ja) * 2004-06-22 2010-09-22 富士通セミコンダクター株式会社 半導体メモリ
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
US7345495B2 (en) * 2004-06-30 2008-03-18 Intel Corporation Temperature and voltage controlled integrated circuit processes
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7356426B2 (en) * 2004-09-30 2008-04-08 Intel Corporation Calibration of thermal sensors for semiconductor dies
KR100559731B1 (ko) 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
KR100699828B1 (ko) * 2004-10-11 2007-03-27 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
JP4864338B2 (ja) * 2005-03-31 2012-02-01 株式会社東芝 半導体集積回路
KR100696956B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
US7330388B1 (en) * 2005-09-23 2008-02-12 Cypress Semiconductor Corporation Sense amplifier circuit and method of operation
US7626448B2 (en) * 2005-09-28 2009-12-01 Hynix Semiconductor, Inc. Internal voltage generator
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
KR100857876B1 (ko) * 2006-06-01 2008-09-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100798797B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
KR100904739B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도코드 전송회로 및 이를 이용한 반도체 메모리 장치
KR20100003065A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
JP5320607B2 (ja) * 2008-10-15 2013-10-23 ルネサスエレクトロニクス株式会社 内部電圧発生回路
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR101582607B1 (ko) * 2009-04-30 2016-01-19 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
US20120033507A1 (en) 2012-02-09
US20070280330A1 (en) 2007-12-06
US8042999B2 (en) 2011-10-25
KR100846387B1 (ko) 2008-07-15
CN101083135B (zh) 2011-03-23
US9028141B2 (en) 2015-05-12
TWI326083B (en) 2010-06-11
JP2007322413A (ja) 2007-12-13
JP4982678B2 (ja) 2012-07-25
KR20070115139A (ko) 2007-12-05
TW200744093A (en) 2007-12-01

Similar Documents

Publication Publication Date Title
CN101083135B (zh) 半导体存储器件的晶粒上热传感器
KR100807594B1 (ko) 온도 정보 출력장치 및 그를 구비하는 반도체소자
JP4982677B2 (ja) 温度情報出力装置
JP4981396B2 (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
KR100854463B1 (ko) 온도센서회로 및 이를 이용한 반도체 메모리 장치
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US7576596B2 (en) Internal voltage generator of semiconductor device
US8040176B2 (en) Internal voltage generating circuit
US20180314279A1 (en) Systems and apparatuses for a configurable temperature dependent reference voltage generator
KR100772560B1 (ko) 반도체 메모리 소자의 온도 정보 출력 장치 및 방법
KR100806608B1 (ko) 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
KR20110097473A (ko) 온도센서
US20060145904A1 (en) Digital-to-analog converters including charge pumps and related automatic laser power control devices and methods
US7969795B2 (en) Negative voltage generator for use in semiconductor memory device
JP2008117507A (ja) 半導体メモリ素子の温度情報出力装置
KR100808054B1 (ko) 저전력 온도정보 출력장치
KR100573830B1 (ko) 반도체 장치의 온도감지회로
JP2007327932A (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
WO2023286548A1 (ja) メモリ装置
KR100857856B1 (ko) 온도정보 출력장치 및 이를 포함하는 반도체 메모리장치
KR20070100055A (ko) 반도체 메모리 장치의 전원 공급 회로 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20160510

CF01 Termination of patent right due to non-payment of annual fee