KR100776739B1 - 반도체 메모리 장치의 전원 공급 회로 및 방법 - Google Patents

반도체 메모리 장치의 전원 공급 회로 및 방법 Download PDF

Info

Publication number
KR100776739B1
KR100776739B1 KR1020060031619A KR20060031619A KR100776739B1 KR 100776739 B1 KR100776739 B1 KR 100776739B1 KR 1020060031619 A KR1020060031619 A KR 1020060031619A KR 20060031619 A KR20060031619 A KR 20060031619A KR 100776739 B1 KR100776739 B1 KR 100776739B1
Authority
KR
South Korea
Prior art keywords
power supply
vdd
level
external
detection signal
Prior art date
Application number
KR1020060031619A
Other languages
English (en)
Other versions
KR20070100055A (ko
Inventor
손영철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060031619A priority Critical patent/KR100776739B1/ko
Publication of KR20070100055A publication Critical patent/KR20070100055A/ko
Application granted granted Critical
Publication of KR100776739B1 publication Critical patent/KR100776739B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/02—Burettes; Pipettes
    • B01L3/0282—Burettes; Pipettes mounted within a receptacle
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/02—Burettes; Pipettes
    • B01L3/0241—Drop counters; Drop formers
    • B01L3/0272—Dropper bottles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D51/00—Closures not otherwise provided for
    • B65D51/24—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes
    • B65D51/32—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes with brushes or rods for applying or stirring contents

Landscapes

  • Health & Medical Sciences (AREA)
  • Clinical Laboratory Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 메모리 장치의 전원 공급 회로는 초기 동작시 외부 공급전원(VDD)의 제 3 레벨 초과 여부를 감지하여 감지 신호를 생성하고, 상기 감지 신호의 인에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 낮은 제 1 레벨의 초과 여부를 감지하고, 상기 감지 신호의 디스에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 높은 제 2 레벨의 초과 여부를 감지하여 상기 감지 신호의 상태를 결정하는 전원 감지 수단 및 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 전원 공급 수단을 포함하는 것을 특징으로 한다.
반도체 메모리 장치, 외부 공급전원(VDD), 내부 전원

Description

반도체 메모리 장치의 전원 공급 회로 및 방법{Circuit and Method for Supplying Voltage Source in Semiconductor Memory Apparatus}
도 1은 본 발명에 따른 반도체 메모리 장치의 전원 공급 회로의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 전원 감지 수단의 상세 구성을 나타낸 회로도,
도 3은 도 1에 도시한 전원 공급 수단의 상세 구성을 나타낸 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 전원 감지 수단 20 : 전원 공급 수단
110 : 분배부 120 : 비교부
210 : 제어부 220 : 구동부
본 발명은 반도체 메모리 장치의 전원 공급 회로 및 방법에 관한 것으로, 보다 상세하게는 외부 공급전원(VDD)의 레벨 변동에도 안정적인 전원을 공급하는 반도체 메모리 장치의 전원 공급 회로 및 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 외부 공급전원(VDD) 및 그라운드 전 압(VSS) 등을 반도체 메모리 장치의 외부로부터 공급 받아 기준 전압(Vref), 코어 전압(Vcore), 주변 전압(Vperi), 고전위 전압(VPP) 및 벌크 전압(VBB) 등의 전압을 자체적으로 생성하여 사용한다. 이 때 상기 외부 공급전원(VDD)은 반도체 메모리 장치 내의 여러 영역의 동작 전압으로 사용되는 중요한 역할을 하는 전원이 된다.
반도체 메모리 장치는 그 기능에 따라 다양한 외부 환경에서 사용될 수 있으며, 각각의 반도체 메모리 장치에 인가되는 외부 공급전원(VDD)은 외부 환경에 따라 각각 다른 레벨의 전위를 갖는다. 그러나 상기 외부 공급전원(VDD)으로부터 생성되는 상기 주변 전압(Vperi), 상기 코어 전압(Vcore) 등은 소정 변동 범위 내의 전압 레벨을 유지하여야만 오동작이 발생하지 않는다. 따라서 종래에는 퓨즈 회로 등을 구비하여 상기 외부 공급전원(VDD)을 인위적으로 변환하여 사용하여 왔다. 그러나 이 때 처해지는 외부 환경마다 상기 외부 공급전원(VDD)의 레벨이 각각 다르므로 상기 외부 공급전원(VDD)의 레벨에 따라 변환해야 하는 전압의 양이 달라지게 된다. 이와 같은 방법으로 내부 전원을 생성하여 사용하게 되면, 반도체 메모리 장치의 테스트시 외부 환경에 따라 각각 변환되는 전압의 양을 조절해야만 하는 번거로움이 생긴다. 또한 이는 생산 시간 및 비용을 증가시키는 요인이 된다. 그리고 패키지 공정이 완료된 반도체 메모리 장치는 테스트 단계에서 설정된 외부 환경 이외의 환경에서는 사용이 불가능하게 된다. 즉 종래 기술에 따른 반도체 메모리 장치에서는 외부 환경에 따라 각각 다른 외부 공급전원(VDD)을 인위적으로 제어하여 내부 전원을 생성해야 하는 생산 효율 저하 요인이 존재하였고, 한 번 설정된 외부 환경에 대해 패키지 공정이 완료되면 내부 전원 레벨의 변경이 불가능하다는 문제 점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서 외부 환경에 따라 다양한 레벨의 전위를 갖는 외부 공급전원(VDD)을 소정 범위 내의 레벨을 갖는 내부 전원으로 변환함으로써 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치의 동작이 가능하도록 하는 반도체 메모리 장치의 전원 공급 회로 및 방법을 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치의 전원 공급 회로는, 초기 동작시 외부 공급전원(VDD)의 제 3 레벨 초과 여부를 감지하여 감지 신호를 생성하고, 상기 감지 신호의 인에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 낮은 제 1 레벨의 초과 여부를 감지하고, 상기 감지 신호의 디스에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 높은 제 2 레벨의 초과 여부를 감지하여 상기 감지 신호의 상태를 결정하는 전원 감지 수단; 및 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 전원 공급 수단;을 포함하는 것을 특징으로 한다.
또한 본 발명의 반도체 메모리 장치의 전원 공급 방법은, a) 초기 동작시 외부 공급전원(VDD)의 제 3 레벨 초과 여부를 감지하여 감지 신호를 생성하고, 상기 감지 신호의 인에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 낮은 제 1 레벨의 초과 여부를 감지하고, 상기 감지 신호의 디스에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 높은 제 2 레벨의 초과 여부를 감지하여 상기 감지 신호의 상태를 결정하는 단계; 및 b) 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 단계;를 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세 히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 전원 공급 회로의 구성을 나타낸 블록도이다.
이하에서 다루게 되는 내부 전원(Vint)은 상기 외부 공급전원(VDD)의 전위 레벨을 제어하여 생성한 전원으로서, 종래의 반도체 메모리 장치의 내부에서 사용되던 외부 공급전원(VDD)과 같은 기능을 하는 전원을 의미한다. 본 발명의 반도체 메모리 장치 내부에서는 상기 외부 공급전원(VDD)의 전위 레벨을 제어하여 사용하므로 상기 전원 공급 회로에 전달되는 전원과 상기 전원 공급 회로에서 출력되어 반도체 메모리 장치의 각 영역에서 사용되는 전원을 각각 외부 공급전원(VDD)과 내부 전원(Vint)으로 구분하여 부르기로 한다.
도시한 바와 같이, 상기 전원 공급 회로는 외부 공급전원(VDD)의 레벨을 감지하여, 제 1 레벨(예를 들어, 1.5V) 이상의 인에이블 구간과 제 2 레벨(예를 들어, 2.5V) 이하의 디스에이블 구간을 갖는 감지 신호(det)를 생성하는 전원 감지 수단(10) 및 상기 감지 신호(det)의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원(Vint)을 출력하는 전원 공급 수단(20)으로 구성된다.
여기에서 상기 감지 신호(det)는 상기 전원 감지 수단(10)의 초기 동작시 상기 제 1 레벨과 상기 제 2 레벨 사이의 제 3 레벨(예를 들어, 1.8V) 초과 여부에 따라 인에이블 여부가 결정된다. 이 때 상기 외부 공급전원(VDD)의 상기 제 3 레벨 초과 여부를 판단하기 위해 기준 전압(Vref, 예를 들어, VDD/2=Vref)이 사용된다.
상기 전원 공급 수단(20)은 상기 감지 신호(det)가 디스에이블 되면 상기 내부 전원(Vint)으로 상기 외부 공급전원(VDD)을 공급한다. 상기 감지 신호(det)가 디스에이블 된 것은 상기 외부 공급전원(VDD)이 상기 제 2 레벨 이하의 전위를 갖는다는 것을 의미하므로 이 때의 상기 외부 공급전원(VDD)이 상기 내부 전원(Vint)이 되는 것이다. 그러나 상기 감지 신호(det)가 인에이블 되면 상기 전원 공급 수단(20)은 상기 외부 공급전원(VDD)을 구동하여 상기 제 3 레벨로 변환한 후 상기 내부 전원(Vint)으로 출력한다. 상기 감지 신호(det)가 인에이블 된 것은 상기 외부 공급전원(VDD)이 상기 제 1 레벨 이상의 전위를 갖는다는 것을 의미하므로 이 때의 상기 외부 공급전원(VDD)의 레벨을 상기 제 3 레벨로 변환하여 상기 내부 전원(Vint)으로서 출력하는 것이다.
도 2는 도 1에 도시한 전원 감지 수단의 상세 구성을 나타낸 회로도이다.
상기 전원 감지 수단(10)은 상기 감지 신호(det)의 제어에 따라 상기 외부 공급전원(VDD)을 분배하여 제 1 분배 전압(Vdiv1)을 생성하는 분배부(110) 및 상기 제 1 분배 전압(Vdiv)과 상기 기준 전압(Vref)을 비교하여 상기 감지 신호(det)를 생성하는 비교부(120)로 구성된다.
여기에서 상기 분배부(110)는 상기 외부 공급전원(VDD) 공급단과 제 1 노드(N1) 사이에 직렬로 구비되는 제 1 및 제 2 저항(R1, R2), 게이트 단에 상기 감지 신호(det)가 입력되고 드레인 단과 소스 단이 상기 제 2 저항(R2)의 양단에 연결되는 제 1 트랜지스터(TR1), 상기 제 1 노드(N1)와 접지단 사이에 직렬로 구비되는 제 3 및 제 4 저항(R3, R4) 및 게이트 단에 상기 감지 신호(det)가 입력되고 드 레인 단과 소스 단이 상기 제 3 저항(R3)의 양단에 연결되는 제 2 트랜지스터(TR2)로 구성되며, 상기 제 1 노드(N1)에 상기 제 1 분배 전압(Vdiv)이 형성된다.
그리고 상기 비교부(120)는 비반전 입력단에 상기 제 1 분배 전압(Vdiv)이 입력되고 반전 입력단에 상기 기준 전압(Vref)이 입력되어 상기 감지 신호(det)를 출력하는 제 1 비교기(CMP1)로 구성된다.
상기 제 1 노드(N1)에는 상기 외부 공급전원(VDD)이 상기 제 1 ~ 제 4 저항(R1 ~ R4)의 비율에 따라 분배되어 상기 제 1 분배 전압(Vdiv)이 인가된다. 상기 제 1 비교기(CMP1)는 상기 제 1 분배 전압(Vdiv)의 전위가 상기 기준 전압(Vref)의 전위보다 높으면 상기 감지 신호(det)가 인에이블시켜 출력한다.
상기 감지 신호(det)가 인에이블 되면 상기 제 1 트랜지스터(TR1)는 턴 온(Turn On) 되고 상기 제 2 트랜지스터(TR2)는 턴 오프(Turn Off) 되므로 상기 제 2 저항(R2)에는 전압이 인가되지 않는다. 따라서 상기 제 1 분배 전압(Vdiv1)의 전위 레벨은 더 상승하게 된다. 그러므로 상기 외부 공급전원(VDD)의 전위가 변하여 상기 제 1 분배 전압(Vdiv1)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 낮아지지 않으면 상기 감지 신호(det)의 인에이블 상태는 유지된다.
그러나 상기 외부 공급전원(VDD)의 전위가 낮아짐에 따라 상기 제 1 분배 전압(Vdiv)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 하강하게 되면 상기 제 1 비교기(CMP1)에서 출력되는 상기 감지 신호(det)는 디스에이블 된다. 상기 감지 신호(det)가 디스에이블 되면 상기 제 1 트랜지스터(TR1)는 턴 오프 되고 상기 제 2 트랜지스터(TR2)는 턴 온 된다. 따라서 상기 제 3 저항(R3)에는 전압이 인 가되지 않게 되고, 상기 제 1 분배 전압(Vdiv)의 레벨은 더 하강하게 된다. 이 경우에도 마찬가지로 상기 외부 공급전원(VDD)의 전위가 변하여 상기 제 1 분배 전압(Vdiv1)의 전위 레벨이 상기 기준 전압(Vref)의 전위 레벨보다 높아지지 않으면 상기 감지 신호(det)의 디스에이블 상태는 유지된다.
즉, 상기 전원 감지 수단(10)의 동작 초기에 상기 외부 공급전원(VDD)의 전위가 상기 제 3 레벨을 초과하는 것이 감지되어 상기 감지 신호(det)가 인에이블 되면 이후 상기 외부 공급전원(VDD)의 전위가 최소 상기 제 1 레벨 이상인 동안 상기 감지 신호(det)의 인에이블 상태는 유지된다. 그러나 상기 외부 공급전원(VDD)의 전위가 상기 제 1 레벨보다 낮아지면 상기 감지 신호(det)는 디스에이블 되고, 이후 상기 외부 공급전원(VDD)의 전위가 최대 상기 제 2 레벨 이하인 동안 상기 감지 신호(det)의 디스에이블 상태는 유지된다. 그러나 상기 외부 공급전원(VDD)의 전위가 상기 제 2 레벨보다 높아지면 상기 감지 신호(det)는 인에이블 된다. 상술했던 것처럼, 상기 제 3 레벨은 상기 제 1 레벨보다 높은 전위 레벨이고, 상기 제 2 레벨은 상기 제 3 레벨보다 높은 전위 레벨이다. 이러한 동작에 의해 상기 감지 신호(det)가 상기 외부 공급전원(VDD)의 미세한 변화에 반응하지 않게 된다. 상기 제 1 ~ 제 3 레벨은 상기 분배부(110)의 저항비를 변경함으로써 제어 가능하다.
도 3은 도 1에 도시한 전원 공급 수단의 상세 구성을 나타낸 회로도이다.
상기 전원 공급 수단(20)은 상기 감지 신호(det)의 인에이블 여부에 따라 상기 외부 공급전원(VDD)의 구동을 제어하는 제어부(210) 및 상기 제어부(210)의 제어에 따라 상기 외부 공급전원(VDD)을 구동하여 소정 범위 내의 레벨을 갖는 내부 전원(Vint)으로 출력하는 구동부(220)로 구성된다.
여기에서 상기 제어부(210)는 게이트 단에 상기 감지 신호(det)가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 출력 노드(Nout)와 연결되는 제 3 트랜지스터(TR3), 상기 감지 신호(det)를 반전시키는 인버터(IV) 및 게이트 단에 상기 인버터(IV)의 출력 신호가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 구동부(220)와 연결되는 제 4 트랜지스터(TR4)로 구성되며, 상기 출력 노드(Nout)에 상기 내부 전원(Vint)이 형성된다.
그리고 상기 구동부(220)는 반전 입력단에 상기 기준 전압(Vref)이 입력되고 비반전 입력단에 제 2 분배 전압(Vdiv2)이 입력되는 제 2 비교기(CMP2), 게이트 단에 상기 제 2 비교기(CMP2)의 출력 신호가 입력되고 소스 단이 상기 제어부(210)의 상기 제 4 트랜지스터(TR4)의 드레인 단과 연결되며 드레인 단이 상기 출력 노드(Nout)에 연결되는 제 5 트랜지스터(TR5), 상기 출력 노드(Nout)와 제 2 노드(N2) 사이에 구비되는 제 5 저항(R5) 및 상기 제 2 노드(N2)와 접지단 사이에 구비되는 제 6 저항(R6)으로 구성되며, 상기 제 2 노드(N2)에 상기 제 2 분배 전압(Vdiv2)이 형성된다.
상기 감지 신호(det)가 디스에이블 되면 상기 제어부(210)의 상기 제 3 트랜지스터(TR3)는 턴 온 되고 상기 제 4 트랜지스터(TR4)는 턴 오프 된다. 따라서 상기 출력 노드(Nout)에는 상기 외부 공급전원(VDD)이 상기 내부 전원(Vint)으로서 인가되며, 상기 구동부(220)에는 상기 외부 공급전원(VDD)이 공급되지 않으므로 상기 구동부(220)는 상기 내부 전원(Vint)의 전위 레벨에 아무런 영향을 미치지 못한 다.
그러나 상기 감지 신호(det)가 인에이블 되면 상기 제어부(210)의 상기 제 3 트랜지스터(TR3)는 턴 오프 되고 상기 제 4 트랜지스터(TR4)는 턴 온 되므로 상기 구동부(220)에 상기 외부 공급전원(VDD)이 공급된다. 상기 제 5 저항(R5)과 상기 제 6 저항(R6)의 저항값이 같다고 하면 상기 제 2 분배 전압(Vdiv2)은 상기 내부 전원(Vint)의 2분의 1에 해당하는 크기의 전위 레벨을 갖는다. 이 때 상기 제 2 분배 전압(Vdiv2)의 전위가 상기 기준 전압(Vref)의 전위보다 낮으면 상기 제 5 트랜지스터(TR5)가 턴 온 되므로 상기 외부 공급전원(VDD)이 공급되는 상기 출력 노드(Nout)의 전위 레벨은 높아지게 된다. 그러나 상기 제 2 분배 전압(Vdiv2)의 전위가 상기 기준 전압(Vref)의 전위보다 높으면 상기 제 5 트랜지스터(TR5)가 턴 오프 되므로 상기 출력 노드(Nout)의 전위 레벨은 더 이상 높아지지 않게 된다. 즉 상기 구동부(220)에서 출력되는 상기 내부 전원(Vint)은 상기 기준 전압(Vref)의 전위 레벨과 상기 제 5 및 제 6 저항(R5, R6)의 저항비에 따라 결정된다.
즉, 상기 전원 공급 회로에서는 상기 외부 공급전원(VDD)의 미세한 변화로 인해 상기 감지 신호(det)가 짧은 주기로 인에이블과 디스에이블을 반복함에 따라 상기 전원 공급 수단(20)의 트랜지스터들이 오동작을 하게 되는 문제점이 해결되며, 상기 내부 전원(Vint) 레벨의 상한선이 상기 제 3 레벨 또는 상기 기준 전압(Vref) 레벨의 소정 배수에 해당하는 레벨로 정해지게 되어 소정 범위를 유지하게 된다.
이처럼 본 발명이 구현된 반도체 메모리 장치에서는 외부 환경에 따라 각각 다른 외부 공급전원(VDD)을 인위적으로 제어하지 않아도 소정 범위 내의 레벨을 갖는 내부 전원이 생성되므로 생산 효율이 향상된다. 또한 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치를 사용할 수 있게 되므로 반도체 메모리 장치의 활용 범위가 넓어지게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 메모리 장치의 전원 공급 회로 및 방법은 외부 환경에 따라 다양한 레벨의 전위를 갖는 외부 공급전원(VDD)을 소정 범위 내의 레벨을 갖는 내부 전원으로 변환함으로써 외부 공급전원(VDD)의 레벨에 관계 없이 반도체 메모리 장치의 동작이 가능하도록 하는 효과가 있다. 아울러, 본 발명의 반도체 메모리 장치의 전원 공급 회로 및 방법은 외부 공급전원(VDD)의 미세한 변화에 의한 내부 전원 생성시의 오동작 가능성을 감소시키는 효과가 있다.

Claims (17)

  1. 초기 동작시 외부 공급전원(VDD)의 제 3 레벨 초과 여부를 감지하여 감지 신호를 생성하고, 상기 감지 신호의 인에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 낮은 제 1 레벨의 초과 여부를 감지하고, 상기 감지 신호의 디스에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 높은 제 2 레벨의 초과 여부를 감지하여 상기 감지 신호의 상태를 결정하는 전원 감지 수단; 및
    상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 전원 공급 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전원 감지 수단은,
    상기 감지 신호의 제어에 따라 상기 외부 공급전원(VDD)을 분배하여 분배 전압을 생성하는 분배부; 및
    상기 분배 전압과 기준 전압(Vref)을 비교하여 상기 감지 신호를 생성하는 비교부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  5. 제 4 항에 있어서,
    상기 분배부는,
    상기 외부 공급전원(VDD) 공급단과 제 1 노드 사이에 복수 개의 저항의 직렬 연결로 구비되는 제 1 저항 어레이;
    게이트 단에 상기 감지 신호가 입력되고 드레인 단과 소스 단이 상기 제 1 저항 어레이의 적어도 하나 이상의 저항의 양단에 연결되는 제 1 트랜지스터;
    상기 제 1 노드와 접지단 사이에 복수 개의 저항의 직렬 연결로 구비되는 제 2 저항 어레이; 및
    게이트 단에 상기 감지 신호가 입력되고 드레인 단과 소스 단이 상기 제 2 저항 어레이의 적어도 하나 이상의 저항의 양단에 연결되는 제 2 트랜지스터;
    를 포함하며, 상기 제 1 노드에 상기 제 1 분배 전압이 형성되는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  6. 제 4 항에 있어서,
    상기 비교부는 비반전 입력단에 상기 분배 전압이 입력되고 반전 입력단에 상기 기준 전압(Vref)이 입력되어 상기 감지 신호를 출력하는 비교기를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  7. 제 1 항에 있어서,
    상기 전원 공급 수단은 상기 감지 신호가 디스에이블 되면 상기 외부 공급전원(VDD)을 상기 내부 전원으로서 출력하고, 상기 감지 신호가 인에이블 되면 상기 외부 공급전원(VDD)의 전위를 상기 제 3 레벨로 변환한 후 상기 내부 전원으로서 출력하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  8. 제 7 항에 있어서,
    상기 전원 공급 수단은,
    상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)의 구동을 제어하는 제어부; 및
    상기 제어부의 제어에 따라 상기 외부 공급전원(VDD)을 구동하여 기준 전압(Vref)과 소정 배수로 비례하는 레벨을 갖는 내부 전원으로 출력하는 구동부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  9. 제 8 항에 있어서,
    상기 제어부는,
    게이트 단에 상기 감지 신호가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 출력 노드와 연결되는 제 1 트랜지스터; 및
    게이트 단에 인버터에 의해 반전된 상기 감지 신호가 입력되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 구동부와 연결되는 제 2 트랜지스터;
    를 포함하며, 상기 출력 노드에 상기 내부 전원이 형성되는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  10. 제 9 항에 있어서,
    상기 구동부는,
    반전 입력단에 상기 기준 전압(Vref)이 입력되고 비반전 입력단에 분배 전압이 입력되는 비교기;
    게이트 단에 상기 비교기의 출력 신호가 입력되고 소스 단이 상기 제어부와 연결되며 드레인 단이 상기 출력 노드에 연결되는 제 3 트랜지스터;
    상기 출력 노드와 제 1 노드 사이에 구비되는 제 1 저항; 및
    상기 제 1 노드와 접지단 사이에 구비되는 제 2 저항;
    을 포함하며, 상기 제 1 노드에 상기 분배 전압이 형성되는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  11. 제 10 항에 있어서,
    상기 제 2 트랜지스터의 드레인 단이 상기 제 3 트랜지스터의 소스 단과 연결되는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 회로.
  12. a) 초기 동작시 외부 공급전원(VDD)의 제 3 레벨 초과 여부를 감지하여 감지 신호를 생성하고, 상기 감지 신호의 인에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 낮은 제 1 레벨의 초과 여부를 감지하고, 상기 감지 신호의 디스에이블시 상기 외부 공급전원(VDD)의 상기 제 3 레벨보다 높은 제 2 레벨의 초과 여부를 감지하여 상기 감지 신호의 상태를 결정하는 단계; 및
    b) 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 방법.
  13. 삭제
  14. 삭제
  15. 제 12 항에 있어서,
    상기 a) 단계는,
    a-1) 상기 감지 신호의 제어에 따라 상기 외부 공급전원(VDD)을 분배하여 분배 전압을 생성하는 단계; 및
    a-2) 상기 분배 전압과 기준 전압(Vref)을 비교하여 상기 감지 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 방법.
  16. 제 12 항에 있어서,
    상기 b) 단계는 상기 감지 신호가 디스에이블 되면 상기 외부 공급전원(VDD)을 상기 내부 전원으로서 출력하고, 상기 감지 신호가 인에이블 되면 상기 외부 공급전원(VDD)의 전위를 상기 제 3 레벨로 변환한 후 상기 내부 전원으로서 출력하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 방법.
  17. 제 16 항에 있어서,
    상기 b) 단계는,
    b-1) 상기 감지 신호의 인에이블 여부에 따라 상기 외부 공급전원(VDD)의 구동을 제어하는 단계; 및
    b-2) 상기 b-1) 단계의 제어에 따라 상기 외부 공급전원(VDD)을 구동하여 내부 전원을 출력하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 전원 공급 방법.
KR1020060031619A 2006-04-06 2006-04-06 반도체 메모리 장치의 전원 공급 회로 및 방법 KR100776739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031619A KR100776739B1 (ko) 2006-04-06 2006-04-06 반도체 메모리 장치의 전원 공급 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031619A KR100776739B1 (ko) 2006-04-06 2006-04-06 반도체 메모리 장치의 전원 공급 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20070100055A KR20070100055A (ko) 2007-10-10
KR100776739B1 true KR100776739B1 (ko) 2007-11-19

Family

ID=38805210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031619A KR100776739B1 (ko) 2006-04-06 2006-04-06 반도체 메모리 장치의 전원 공급 회로 및 방법

Country Status (1)

Country Link
KR (1) KR100776739B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024637A (ko) * 1997-09-04 1999-04-06 윤종용 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024637A (ko) * 1997-09-04 1999-04-06 윤종용 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20070100055A (ko) 2007-10-10

Similar Documents

Publication Publication Date Title
US7737768B2 (en) Internal voltage generator
KR20070115143A (ko) 반도체 소자
US20080157860A1 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
KR100904423B1 (ko) 반도체 메모리 소자
KR100295055B1 (ko) 전압조정이가능한내부전원회로를갖는반도체메모리장치
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
KR20080001127A (ko) 반도체 메모리 장치
JP3735698B2 (ja) 内部電圧発生回路
US20120153986A1 (en) Semiconductor device and method for operating the same
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
KR100776739B1 (ko) 반도체 메모리 장치의 전원 공급 회로 및 방법
KR20050011275A (ko) 내부전원 전압발생회로
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US20050174864A1 (en) Voltage regulating circuit and method of regulating voltage
US9361969B2 (en) Semiconductor device and method for driving the same
US8582385B2 (en) Semiconductor memory device
KR20030002508A (ko) 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로
KR100719147B1 (ko) 내부전원 공급장치
US20240019884A1 (en) Power voltage supply device with automatic temperature compensation
KR20100062210A (ko) 내부전압 생성회로를 포함하는 반도체장치
KR20080061955A (ko) 내부 전압 발생 회로
KR20090047700A (ko) 기준전압 발생회로
US7075833B2 (en) Circuit for detecting negative word line voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee