KR20050011275A - 내부전원 전압발생회로 - Google Patents

내부전원 전압발생회로 Download PDF

Info

Publication number
KR20050011275A
KR20050011275A KR1020030050284A KR20030050284A KR20050011275A KR 20050011275 A KR20050011275 A KR 20050011275A KR 1020030050284 A KR1020030050284 A KR 1020030050284A KR 20030050284 A KR20030050284 A KR 20030050284A KR 20050011275 A KR20050011275 A KR 20050011275A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
internal power
voltage
reference voltage
Prior art date
Application number
KR1020030050284A
Other languages
English (en)
Other versions
KR100549945B1 (ko
Inventor
모현선
황상기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030050284A priority Critical patent/KR100549945B1/ko
Priority to US10/881,937 priority patent/US7142045B2/en
Publication of KR20050011275A publication Critical patent/KR20050011275A/ko
Application granted granted Critical
Publication of KR100549945B1 publication Critical patent/KR100549945B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 반도체 장치에서 외부 전원전압의 변화에 관계없이 내부에 안정적으로 일정한 내부전원전압을 공급하는 내부전원전압발생회로를 개시한다. 본 발명은 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하고, 상기 제1 내부전원전압을 공급받아 상기 제1 기준전압보다 외부전원전압의 변동에 둔감한 제2기준전압을 생성하고, 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2기준전압에 추종되며 외부전원전압의 변동 시 상기 제1 내부전원전압의 변동 기울기보다 작은 기울기를 갖는 상기 제2 내부전원전압을 생성하여 안정적인 내부전원전압을 요하는 회로에 상기 제2 내부전원전압을 공급함으로써, 반도체 장치의 동작의 안정성과 내구성을 높일 수 있다.

Description

내부전원전압 발생회로{Circuit for generating internal voltage}
본 발명은 반도체 장치의 회로에 관한 것으로서, 특히 반도체 장치에 안정적인 전원전압 공급할 수 있는 내부전원전압 발생회로에 관한 것이다.
일반적으로 반도체 장치의 미세화가 급속도로 진전됨에 따라 단위소자에 가해지는 전계압력(electrical field stress)은 한계 허용치를 초과하게 되어 소자수명에 많은 영향을 준다. 즉, 표준 동작 전압조건이 미세화에 맞추어 하향되어야 하나 전체적인 시스템의 환경에 의존하여 과거와 동일한 수준의 동작 전압을 유지하게 되기 때문에 단위 소자의 신뢰도가 떨어지게 된다.
따라서, 반도체 메모리 장치는 외부에서 입력되는 외부 전원전압(External voltage)을 미세화된 제품의 특성에 적합한 내부전원전압(Internal Voltage)으로 강압하여 사용한다.
이하에서는 종래 기술에 따른 내부전원전압을 본 발명의 철저한 이해를 제공하고자 하는 의도 외에 다른 의도 없이, 도1 내지 도3을 참고하여 설명하고 그 문제점을 알아보고자 한다.
도1은 종래 기술의 내부 전원 전압 발생 회로를 개략적으로 나타낸 블록도 이다. 도1을 참조하면, 종래의 내부 전원 전압 발생 회로는 크게 기준전압 발생부(10)와 내부전원전압 발생부(20)로 구성된다. 여기서, 상기 기준전압 발생부(10)는 외부전원전압(Vcc)을 공급받아 기준전압(Vref)을 생성하고, 상기 내부전원전압 발생부(20)는 상기 기준전압(Vref)과 피드백(feedback) 되는 내부전원전압(IVC)을 비교하여 상기 기준전압(Vref)에 추종되는 내부전원전압(IVC)을 출력한다.
도2는 도1의 기준전압 발생부와 내부전원전압 발생부를 나타낸 회로도이다. 도2를 참조하면, 기준전압 발생부(10)에는 외부전원전압(Vcc)과 접지전압(Vss)사이에 저항들(R1,R2), 엔모스(N-type CMOS) 트랜지스터(NM1)가 직렬로 연결되어 있다. 상기 엔모스 트랜지스터(NM1)의 게이트는 저항(R1,R2)들 사이의 노드(N01)에 연결되어 있으며, 상기 노드(NO1)로부터 기준전압(Vref)을 발생한다. 상기 노드(No1)와 접지전압(Vss)사이에는 게이트(gate)가 상기 엔모스 트랜지스터(NM1)의 드레인(drain)노드(NO2)에 연결된 피모스(P-type CMOS)트랜지스터(PM1)가 연결되어 있다. 따라서, 상기 전원전압(Vcc)이 변동하면 상기 기준전압(Vref) 레벨도 따라서 변하게 되고, 상기 외부전원전압(Vcc)이 일정수준 이상 증가하더라도 소정 레벨을 갖는 기준전압(Vref)을 발생한다. 또한, 상기 내부전원전압 발생부(20)는 비교기(DA1), 구동 피모스 트랜지스터(DPM1)로 구성되어 있다. 상기 비교기(DA1))는 잘 알려진 차동 증폭기 (differential amplifier) 회로로 구성되었으며, 상기 기준전압 발생부(10)에서 생성된 기준전압(Vref)과 출력단으로부터 피드백 되는 내부전원전압(IVC)을 비교하여 비교신호를 출력한다. 이때, 기준전압(Vref)이 상기 내부전원전압(IVC)보다 높으면, 로우 레벨의 상기 비교신호를 출력하고, 이와 반대의 경우 하이 레벨의 상기 비교신호를 출력한다. 구동 피모스 트랜지스터(DPM1))는 상기 비교 신호에 응답하고 상기 외부전원전압(Vcc)을 제어하여 내부전원전압(IVC)을 출력한다. 따라서, 상기 내부전원전압 발생부(20)는 상기 기준전압(Vref)과 피드백 되는 내부전원전압(IVC)을 비교하여 내부 전원전압이 상기 기준전압(Vref)보다 높으면 출력전압을 낮추고, 내부전원전압(IVC)이 기준전압(Vref)보다 낮으면 출력 전압을 높여 상기 내부전원전압(IVC)이 상기 기준전압(Vref)에 추종(trace)하도록 한다.
하지만, 종래의 내부전원전압 발생회로는 상기 기준전압 발생부(10)로부터 제공되는 기준전압(Vref)의 레벨에 따라 내부전원전압(IVC)을 발생하기 때문에, 상기 외부전원전압(Vcc)의 변동이 발생하거나, 동작 전원전압의 범위가 넓을 때 상기 내부전원전압(IVC)의 레벨은 일정하게 유지되지 않는다.
도3은 종래 기술에 따른 내부 전원 전압 발생회로의 초기 동작 특성을 나타낸 그래프로서, 내부전원전압(IVC)은 초기의 임의의 특정 전압까지 외부전원전압(Vcc)을 따라 증가하는 특성을 갖고, 설정된 전압에서 외부전원전압(Vcc)의 증가와는 달리 독립적으로 일정하고 안정된 전압 레벨을 유지하려 한다. 이때, 가로축은 외부 전원 전압을 세로축은 내부전원전압을 나타낸다. 그러나, 종래 기술에 따른 내부전원전압 발생회로는 설정된 전압에서 평탄한 이상적 내부전원전압(CVC)에 비해 소정의 변동 기울기를 갖는 내부전원전압(IVC)을 발생한다. 또한, 상기 내부전원전압 구동부(20)가 트랜지스터 및 저항을 포함하여 이루지기 때문에 종래의 내부전원전압 발생회로로부터 발생된 내부전원전압(IVC)은 상기 외부전원전압(Vcc)에 거의 비례하는 소정의 변동 기울기를 갖는다.
상술한 바와 같이, 종래 기술에 따른 내부전원전압 발생회로는 다음과 같은 문제점이 있었다.
외부전원전압이 변동할 경우, 기준전압부에서 생성되는 기준전압이 상기 외부전원전압을 따라 변동하게 되고, 상기 기준전압에 추종되는 내부전원전압의 변동 기울기가 커지기 때문에 안정적인 전원전압을 필요로 하는 반도체 장치의 내부회로에 상기 내부전원전압이 노이즈로 작용하여 일부 회로의 동작 불능을 야기하거나, 회로의 수명을 단축시키는 단점이 있었다.
따라서, 본 발명이 이루고자 하는 목적은, 외부전원전압의 변동에 의한 변동 기울기가 작고 안정한 내부전원전압을 생성하여 반도체 장치의 동작에 신뢰성을 높일 수 있는 내부전원전압 회로를 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 내부전원전압 발생회로는, 반도체 장치에 적합한 내부전원전압 발생회로에 있어서, 인가되는 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 발생부와, 상기 제1 내부전원전압을 수신하여 상기 제1 기준전압보다 외부전원전압의 변동에 둔감한 제2 기준전압을 생성하고, 상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2 기준전압에 추종하는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 발생부를 구비한다.
또한, 본 발명의 다른 양상에 따른 내부전원전압 발생회로는, 반도체 장치에 적합한 내부전원전압 발생회로에 있어서, 외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와, 상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 구동부와, 상기 제1 내부전원전압을 수신하여 상기 제1 기준전압보다 외부전원전압의 변동에 둔감한 제2 기준전압을 생성하는 제2 기준전압 발생부와, 상기 제1 내부전원전압을 전원전압으로 인가 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2기준전압에 추종되는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 구동부를 구비한다.
본 발명의 또 다른 양상에 따른 내부전원전압 발생회로는, 반도체 장치에 적합한 내부전원전압 발생회로에 있어서, 인가되는 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 발생부와, 외부전원전압을 이용하여 제2 기준전압을 생성하고, 상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2 기준전압에 추종하는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 발생부를 구비한다.
본 발명의 또 다른 양상에 따른 내부전원전압 발생회로는, 반도체 장치에 적합한 내부전원전압 발생회로에 있어서, 외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와, 상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 구동부와, 상기 외부전원전압을 이용하여 제2 기준전압을 생성하는 제2 기준전압 발생부와, 상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2기준전압에 추종되는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 구동부를 구비한다.
본 발명의 또 다른 양상에 따른 내부전원전압 발생회로는, 반도체 장치에 적합한 내부전원전압 발생회로에 있어서, 외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와, 상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1내부전원전압 구동부와, 상기 제1 내부전원전압을 수신하여 제2 내부전원전압을 생성하는 제2 내부전원전압 구동부를 구비한다.
도1은 종래 기술의 내부 전원 전압 발생 회로를 개략적으로 나타낸 블록도.
도2는 도1의 기준전압 발생부와 내부전원전압 발생부를 나타낸 회로도.
도3은 종래 기술에 따른 내부 전원 전압 발생회로의 초기 동작 특성을 나타낸 그래프.
도4는 본 발명의 제1 실시예에 따른 내부 전원 전압 회로를 개괄적으로 나타낸 블록도.
도5는 도4의 내부전원전압 회로를 상세히 나타낸 도면.
도6은 본 발명의 제1 실시예에 따른 제1 및 제2 기준전압의 초기 동작특성을 각각 비교한 그래프.
도7은 본 발명의 제1 실시예에 따른 제1 및 제2 내부전원전압의 초기 동작특성을 각각 비교한 그래프.
도8은 본 발명의 제1 실시예에 따른 내부전원전압발생 회로의 출력전압을 나타낸 그래프.
도9는 본 발명의 제2 실시예에 따른 내부전원전압 회로를 개괄적으로 나타낸 블록도.
도10은 도9의 내부전원전압 회로를 상세히 나타낸 도면.
도11a 내지 도11b는 본 발명의 제2 실시예에 따른 제1 및 제2 기준전압의 초기 동작특성을 각각 비교한 그래프들.
도12a 내지 도12b는 본 발명의 제2 실시예에 따른 제1 및 제2 내부전원전압의 초기 동작특성을 각각 비교한 그래프들.
도13a 내지 도13b는 본 발명의 제2 실시예에 따른 내부전원전압 발생회로의 출력전압을 나타낸 그래프들.
도14는 본 발명의 제3 실시예에 따른 내부전원전압 및 펌핑전압 발생회로를 개략적으로 도시한 블록도.
＊도면의 주요부분에 대한 부호의 설명＊
100 : 제1 기준전압 발생부 110 : 제2 기준전압 발생부
200 : 제1 내부전원전압 구동부 210 : 제2 내부전원전압 발생부
이하에서는 상기한 내부전원전압 발생회로가, 후술되는 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 4 내지 도 7을 참조로 설명될 것이다.
도4는 본 발명의 제1 실시예에 따른 내부 전원 전압 회로를 개괄적으로 나타낸 블록도이다.
도4를 참조하면, 본 발명의 제1 실시예에 따른 내부전원전압 발생회로는, 외부전원전압(Vcc)을 사용하여 제1 기준전압(Vref1)을 생성하는 제1 기준전압 발생부(100)와, 상기 외부전원전압(Vcc)을 전원전압으로 공급받아 상기 제1 기준전압(Vref1)에 추종되는 제1 내부전원전압(IVC1)을 출력하는 제1 내부전원전압 구동부(200)와, 상기 제1 내부전원전압(IVC1)을 수신하여 제2 기준전압(Vref2)을 생성하는 제2 기준전압 발생부(110)와, 상기 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 제2 기준전압(Vref2)에 추종되는 제2 내부전원전압(IVC2)을 출력하는 제2 내부전원전압 구동부를 포함하여 구성된다. 여기서, 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)을 전원전압으로 사용하고, 상기 제2 기준전압에 추종되기 때문에 상기 외부전원전압(Vcc)의 노이즈로부터 둔감하도록 출력될 수 있다. 따라서, 상기 제1 내부전원전압(IVC1)및 제2 내부전원전압(IVC2)은 반도체 장치 내의 여러 가지 회로(메모리 셀(Memory cell), 센스 엠프(Sense amp.),클럭(cluck) 발생회로, 인풋(in-put) 회로 등)에 공급될 수 있으며 제 2내부전원전압(IVC2)은 상대적으로 안정된 내부전원전압을 요하는 회로에 공급되는 것이 바람직하다.
도5는 도4의 내부전원전압 회로를 상세히 나타낸 도면이다. 도5를 참조하면, 제1 기준전압 발생부(100)는 2 개의 저항들(R1,R2)과 앤모스 트랜지스터(NM1) 및 피모스 트랜지스터(PM1)로 이루어져 있다. 이때, 외부전원전압(Vcc)과 접지전압(Vss)사이에 저항들(R1,R2) 및 앤모스 트랜지스터(NM1)가 직렬로 연결되어 있고, 상기 엔모스 트랜지스터(NM1)의 게이트는 저항(R1)과 저항(R2)사이의 노드(NO1)에 연결되어 있다. 이때, 상기 노드(NO1)로부터 제1 기준전압(Vref1)이 발생된다. 상기 노드(NM1)와 접지전압(Vss)사이에는 상기 엔모스 트랜지스터 (NM1)의 드레인(drain)노드(NO2)에 게이트가 연결된 피모스 트랜지스터 (PM2)가 연결되어 있다. 따라서, 외부전원전압(Vcc)이 변동하면 제1 기준전압(Vref1)의 레벨도 따라서 변하게 된다. 즉, 외부전원전압(Vcc)의 전위가 엔모스 트랜지스터(NM1)을 턴온시킬 정도로 상승하게 되면, 엔모스 트랜지스터(NM1)의 채널을 통하여 접지전압(Vss)으로 전류가 흐름에 의해 드레인 노드(NO2)의 전위는 낮아진다. 이것에 의해, 피모스 트랜지스터(PM2)가 턴온되고, 상기 노드(NO1)의 제1 기준전압(Vref1)의 전위는 상기 피모스 트랜지스터(PM1)를 통한 전압 풀다운(pull-down)경로가 차단될 때까지 낮아진다. 반대로, 상기 전원전압(Vcc)의 전위가 낮은 경우에는 상기 앤모스 트랜지스터(NM1)의 턴온(turn-on)저항이 커짐에 의해 제1 기준전압(Vref1)은 상기 저항(R1)을 통하여 풀업(pull-up)되고 그것의 전위는 상승하게 된다. 즉, 제1기준전압(Vref1)은 외부전원전압(Vcc)이 높아진 경우에는 로우(low)레벨의 전위로 발생되고, 외부전원전압(Vcc)이 낮아진 경우에는 하이(high)레벨의 전위로 발생된다. 이때, 소정의 평균 레벨을 갖는 제1 기준전압(Vref1)을 노드(NO1)를 통하여 출력한다.
또한, 제1 내부전원전압 구동부(200)의 비교기(DA1)는 상기 제1 기준전압 발생부(100)에서 생성된 제1 기준전압(Vref1)과, 노드(NO4)로부터 피드백 되는 제1 내부전원전압(IVC1)을 비교하여 비교신호를 출력한다. 이때, 상기 제1 기준전압(Vref1)이 상기 제1 내부전원전압(IVC1) 보다 높을 경우, 로우 레벨의 상기 비교신호를 출력하고, 상기 제1 기준전압(Vref1)이 상기 제1 내부전원전압(IVC1)보다 낮을 경우, 하이 레벨의 상기 비교신호를 출력한다. 제1 구동 피모스 트랜지스터(DPM1)는 상기 비교신호에 응답하여 상기 외부전원전압(Vcc)을 공급하거나 차단하게 된다. 따라서, 상기 제1 내부전원전압 발생부(200)는 상기 제1 기준전압(Vref1)과 피드백 되는 상기 제1 내부전원전압(IVC1)을 비교하여 상기 제1 내부전원전압(IVC1)이 상기 제1 기준전압(Vref1)보다 높으면 출력전압을 낮추고, 상기 제1 내부전원전압(IVC1)이 기준전압보다 낮으면 출력 전압을 높여 상기 제1 기준전압(Vref1)에 추종(Trace)하는 상기 제1 내부전원전압(IVC1)을 출력한다. 이때, 제1 내부전원전압(IVC1)은 외부전원전압(Vcc)의 변동이 있을 경우, 상기 외부전원변압의 변동에 따라 작은 요동이 있기 때문에 노드(NO3)를 통하여 상기 제1 내부전원전압(IVC1)을 출력하고, 제2 기준전압 발생부(110) 및 제 2 내부전원전압 구동부(210)에 공급한다.
상기 제2 기준전압 발생부(110)는 노드(NO3)와 접지전압(Vss) 사이에서 직렬로 연결된 저항(R3, R4) 및 엔모스 트랜지스터(NM2)의 사이에 연결된 노드(NO4)로부터 제2 기준전압(Vref2,)이 발생된다. 상기 제2 기준전압 발생부(110)는 상기 제1 기준전압 발생부(100)와 같은 동작을 하기 때문에 이에 대한 설명은 생략한다. 이때, 상기 제2 기준전압(Vref2)은 상기 외부전원전압(Vcc)의 노이즈로부터 둔감해지기 때문에 상기 제1 기준전압(Vref1)의 변동 기울기 또는 변동폭 보다 그 기울기 또는 폭이 줄어들어 안정된 전압이 생성된다. 따라서, 상기 제2 기준전압(Vref2)은 노드(NO4)를 통하여 제2 내부전원전압 구동부(210)에 공급된다.
또한, 상기 제2 내부전원전압 구동부(210)의 제2 비교기(DA2)는 상기 제2 기준전압 발생부(110)로부터 제공되는 제2 기준전압(Vref2)을 공급받아 제2 내부전원전압(IVC2)과 비교하여 비교신호를 출력한다. 상기 제2 내부전원전압(IVC2)이 상기 제2 기준전압(Vref2)보다 높으면, 하이 레벨의 비교신호를 구동 피모스 트랜지스터(DPM2)에 출력하고, 상기 제2 내부전원전압(IVC2)이 상기 제2 기준전압(Vref2)보다 낮으면, 로우 레벨의 상기 비교신호를 구동 피모스 트랜지스터(DPM2)에 출력한다. 또한, 상기 구동 피모스 트랜지스터(DPM2)는 상기 비교신호에 응답하여 상기 제1 내부전원전압(IVC1)을 공급하거나 차단하게됨으로서, 상기 제2 기준전압(Vref2)과 피드백되는 제2 내부전원전압(IVC2)을 비교하여 상기 제2 기준전압(Vref2)에 추종되는 상기 제2 내부전원전압(IVC2)을 출력한다. 이때, 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)보다 작은 레벨인 경우가 일반적이다.
따라서, 상기 제2 내부전원전압 구동부(210)는 상기 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 상기 제1 내부전원전압(IVC1)의 변동 기울기나 변동폭 보다 작은 기울기나 폭을 갖도록 하고, 상기 외부전원전압(Vcc)의 변동으로부터 영향을 받는 상기 제1 내부전원전압(IVC1)에 비해 일정하고 안정한 레벨의 상기 제2 내부전원전압(IVC2)을 출력한다.
이때, 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)에 비례하는 특성을 가질 수 있지만, 상기 제1 내부전원전압(IVC1)에 비해 노이즈에 둔감하게 출력된다.
도6은 본 발명의 제1 실시예에 따른 제1 및 제2 기준전압의 초기 동작특성을 각각 비교한 그래프이다. 이때, 가로축은 외부 전원 전압(Vcc)을 세로축은 기준전압(Vref)을 나타낸다.
도6을 참조하면, Vcc
제1 기준전압(Vref1)이 제2 기준전압(Vref2)보다 높은 레벨일 경우, 외부전원전압(Vcc)이 낮으면 제1 및 제2 기준전압(Vref1, Vref2)이 상기 외부전원전압(Vcc)을 따라 증가하고, 상기 제2 기준전압(Vref2)이 설정된 전압에 먼저 수렴한 후, 상기 제1 기준전압(Vref1)이 소정 전압에서 수렴한다. 이때, 상기 제2 기준전압(Vref2) 그래프(G2)의 변동 기울기가 상기 제1 기준전압(Vref1) 그래프(G1)의 변동 기울기보다 작게 나타난다.
도7은 본 발명의 제1 실시예에 따른 제1 및 제2 내부전원전압의 초기 동작특성을 각각 비교한 그래프이다. 이때, 가로축은 외부전원전압을 세로축은 내부전원전압을 나타낸다.
도7을 참조하면, 제1 내부전원전압(IVC1)이 제2 내부전원전압(IVC2)보다 높은 레벨일 경우, 외부전원전압(Vcc)이 낮으면, 제1 및 제2 기준전압(Vref1, Vref2)이 상기 외부전원전압(Vcc)을 따라 증가하고, 상기 제2 내부전원전압(IVC2)이 설정된 전압에 먼저 수렴한 후, 상기 제1 내부전원전압(IVC1)이 소정 전압에서 수렴한다. 이때, 상기 제2 내부전원전압(IVC2) 그래프(G20)의 변동 기울기나 변동폭이 상기 제1 내부전원전압(IVC1) 그래프(G10)의 변동 기울기나 변동폭보다 작게 나타난다.
따라서, 상기 제2 내부전원전압(IVC2) 그래프(G20)은 상기 제1 내부전원전압(IVC1) 그래프(G10)에 비해 더 작은 변동 기울기를 갖는다.
도8은 본 발명의 제1 실시예에 따른 내부전원전압발생 회로의 출력전압을 나타낸 그래프이다. 가로축은 시간이고, 세로축은 전압이다.
도8을
참조하면, 제1 및 제2 내부전원전압(IVC1, IVC2)이 서로 상이한 레벨을 갖도록 출력되고, 외부전원전압(Vcc)이 요동할 경우, 제1 및 제2 내부전원전압(IVC1, IVC2)은 상기 외부전원전압(Vcc)에 비해 비교적 안정적인 파형을 갖는다. 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)에 비해 작은 요동을 갖기 때문에 상기 외부전원전압(Vcc)의 요동에 의한 노이즈에 둔감하고, 안정적으로 출력된다.
따라서, 상기 제2 내부전원전압(IVC1, IVC2)은 상기 제1내부전원전압(IVC1)에 비해 외부전원전압(Vcc)의 요동에 의한 노이즈에 둔감하고, 안정적이다.
결국, 본 발명의 제1 실시예에 따른 내부전원전압 발생회로는 제1 기준전압(Vref1)에 추종하는 제1 내부전원전압(IVC1)을 생성하고, 상기 제1 내부전원전압(IVC1)을 이용하여 제2 기준전압(Vref2)을 생성하고, 상기 제1 내부전원전압(IVC1)을 전원전압으로 사용하여 상기 제2 기준전압(Vref2)에 추종되는 제2 내부전원전압(IVC2)을 생성하여 안정적인 전원전압을 요구하는 회로에 공급함으로써, 반도체 장치의 정상적인 동작에 신뢰성을 부여할 수 있고, 또한 이에 따른 반도체 장치의 수명을 극대화 또는 증가시킬 수 있다.
도9는 본 발명의 제2 실시예에 따른 내부 전원 전압 회로를 개괄적으로 나타낸 블록도이다.
도9를 참조하면, 본 발명의 제2 실시예에 따른 내부전원전압 발생회로는, 외부전원전압(Vcc)을 사용하여 제1 기준전압(Vref1)을 생성하는 제1 기준전압 발생부(100)와, 상기 외부전원전압(Vcc)을 전원전압으로 공급받아 상기 제1 기준전압(Vref1)에 추종되는 제1 내부전원전압(IVC1)을 출력하는 제1 내부전원전압 구동부(200)와, 상기 외부전원전압(Vcc)을 이용하여 제2 기준전압(Vref2)을 생성하는 제2 기준전압 발생부(110)와, 상기 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 제2 기준전압(Vref2)에 추종되는 제2 내부전원전압(IVC2)을 출력하는 제2 내부전원전압 구동부(210)를 포함하여 구성된다.
여기서, 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)을 전원전압으로 사용하여 제2 기준전압(Vref2)에 추종되도록 출력되기 때문에 상기 외부전원전압(Vcc)의 노이즈로부터 둔감하도록 출력될 수 있다. 이때, 상기 제2 기준전압(Vref2)은 상기 제1 실시에서보다는 외부전원전압(Vcc)의 영향을 더 받을 수도 있다. 하지만, 상기 제1 내부전원전압(IVC1)과 동일한 레벨의 출력전압(IVC1,IVC2)이 요구되고 외부전원전압(Vcc)의 변동에 더 안정된 내부전원전압이 필요한 회로에 상기 제2 내부전원전압(IVC2)을 공급할 수 있다..
도10은 도9의 내부전원전압 회로를 상세히 나타낸 도면이다. 도10을 참조하면, 제1 기준전압 발생부(100)에는 외부전원전압(Vcc)과 접지전압(Vss)사이에 저항들(R1,R2), 엔모스 트랜지스터(NM1)가 직렬로 연결되어 있다. 상기 엔모스 트랜지스터(NM1)의 게이트는 저항(R1,R2)들 사이의 노드(N01)에 연결되어 있으며, 상기 노드(NO1)로부터 기준전압(Vref)을 발생한다. 상기 노드(No1)와 접지전압(Vss)사이에는 게이트(gate)가 상기 엔모스 트랜지스터(NM1)의 드레인(drain)노드(NO2)에 연결된 피모스 트랜지스터(PM1)가 연결되어 있다. 상기 외부전원전압(Vcc)이 엔모스 트랜지스터(NM1)를 턴온시킬 정도로 상승하게 되면, 엔모스 트랜지스터(NM1)의 채널을 통하여 접지전압(Vss)으로 전류가 흘러 드레인 노드(NO2)의 전위는 낮아진다. 또한, 피모스 트랜지스터(PM2)가 턴온되고, 상기 노드(NO1)의 제1 기준전압(Vref1)의 전위는 상기 피모스 트랜지스터(PM1)를 통한 전압 풀다운(pull-down)경로가 차단될 때까지 낮아진다. 반대로, 상기 전원전압(Vcc)의 전위가 낮은 경우에는 상기앤모스 트랜지스터(NM1)의 턴온(turn-on)저항이 커짐에 따라 제1 기준전압(Vref1)은 상기 저항(R1)을 통하여 풀업(pull-up)되고 상기 제1 기준전압(Vref1)은 상승된다. 즉, 제1 기준전압(Vref1)은 외부전원전압(Vcc)이 높아진 경우에는 로우(low)레벨의 전위로 발생되고, 외부전원전압(Vcc)이 낮아진 경우에는 하이(high)레벨의 제1 기준전압(Vref1)이 발생된다. 이때, 소정의 평균 레벨을 갖는 제1 기준전압(Vref1)을 노드(NO1)를 통하여 출력한다.
또한, 제1 내부전원전압 구동부(200)의 비교기(DA1)는 상기 제1 기준전압 발생부(100)에서 생성된 제1 기준전압(Vref1)과, 노드(NO3)로부터 피드백 되는 제1 내부전원전압(IVC1)을 비교하여 비교신호를 출력한다. 이때, 상기 제1 기준전압(Vref1)이 상기 제1 내부전원전압(IVC1) 보다 높을 경우, 로우 레벨의 상기 비교신호를 출력하고, 상기 제1 기준전압(Vref1)이 상기 제1 내부전원전압(IVC1)보다 낮을 경우, 하이 레벨의 상기 비교신호를 출력한다. 제1 구동 피모스 트랜지스터(DPM1)는 상기 비교신호에 응답하여 상기 외부전원전압(Vcc)을 공급하거나 차단하게 된다. 따라서, 상기 제1 내부전원전압 발생부(200)는 상기 제1 기준전압(Vref1)과 피드백 되는 상기 제1 내부전원전압(IVC1)을 비교하여 상기 제1 내부전원전압(IVC1)이 상기 제1 기준전압(Vref1)보다 높으면 출력전압을 낮추고, 상기 제1 내부전원전압(IVC1)이 기준전압보다 낮으면 출력 전압을 높여 상기 제1 기준전압(Vref1)에 추종(Trace)되는 상기 제1 내부전원전압(IVC1)을 출력한다. 이때, 제1 내부전원전압(IVC1)은 외부전원전압(Vcc)의 변동이 있을 경우, 상기 외부전원변압의 변동에 따라 작은 요동이 있기 때문에 노드(NO4)를 통하여 상기 제1 내부전원전압(IVC1)을 출력하고, 제 2 내부전원전압 구동부(210)에 공급한다.
또한, 상기 제2 기준전압 발생부(110)는 상기 외부전원전압(Vcc)을 인가 받아 직렬로 연결된 저항(R1, R2), 엔모스 트랜지스터(NM3) 사이의 노드(NO4)로부터 제2 기준전압(Vref2)을 생성한다. 이때, 상기 외부전원전압(Vcc)과 접지전압(Vss)사이에서 상기 엔모스 트랜지스터(NM2)의 게이트는 저항(R1, R2) 사이의 노드(N01)에 연결되어 있다. 또한, 상기 제2 기준전압 발생부(110)는 상기 제1 기준전압 발생부(100)와 같은 동작을 하기 때문에 이에 대한 설명은 생략하기로 한다. 다음, 상기 제2 기준전압(Vref2)은 노드(NO4)를 통하여 제2 내부전원전압 구동부(210)에 공급된다.
또한, 상기 제2 내부전원전압 구동부(210)의 제2 비교기(DA2)는 상기 제2 기준전압 발생부(110)로부터 제공되는 제2 기준전압(Vref2)을 공급받아 피드백 되는 제2 내부전원전압(IVC2)과 비교하여 비교신호를 출력한다. 상기 제2 내부전원전압(IVC2)이 상기 제2 기준전압(Vref2)보다 높으면, 하이 레벨의 비교신호를 구동 피모스 트랜지스터(DPM2)에 출력하고, 상기 제2 내부전원전압(IVC2)이 상기 제2 기준전압(Vref2)보다 낮으면, 로우 레벨의 상기 비교신호를 구동 피모스 트랜지스터(DPM2)에 출력한다. 또한, 상기 구동 피모스 트랜지스터(DPM2)는 상기 비교신호에 응답하여 상기 제1 내부전원전압(IVC1)을 공급하거나 차단한다. 따라서, 상기 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 상기 제2 기준전압(Vref2)과 피드백 되는 제2 내부전원전압(IVC2)을 비교하여 상기 제2 기준전압(Vref2)에 추종되는 상기 제2 내부전원전압(IVC2)을 출력한다.
따라서, 상기 제2 내부전원전압 구동부(210)는 상기 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 상기 제1 내부전원전압(IVC1)의 변동 기울기 보다 작은 기울기를 갖도록 하고, 상기 외부전원전압(Vcc)의 변동으로부터 영향을 받는 상기 제1 내부전원전압(IVC1)에 비해 일정하고 안정한 레벨의 상기 제2 내부전원전압(IVC2)을 출력한다. 즉, 제2 내부전원전압(IVC2)의 경우 외부전압(Vcc)의 변동에 의해 제2 기준전압(Vref2)이 다소 영향을 받더라도 제1 내부전원전압(IVC1)이 안정된 레벨이기 때문에 상기 제1 내부전원전압(IVC1)보다는 더 안정된 전압을 얻을 수 있게 된다. 이때, 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)에 비례하는 특성을 가질 수 있지만, 상기 제1 내부전원전압(IVC1)에 비해 노이즈에 둔감하게 출력된다.
상기 회로는 동일한 레벨의 제1 내부전원전압(IVC1) 및 제2 내부전원전압(IVC2)을 사용하면서 더 안정된 전압을 공급할 필요가 있는 회로에 내부전원전압을 인가할 때 유용하게 사용될 수 있다.
도11a 내지 도11b는 본 발명의 제2 실시예에 따른 제1 및 제2 기준전압의 초기 동작특성을 각각 비교한 그래프들이다. 이때, 가로축은 외부전원전압(Vcc)을 세로축은 기준전압(Vref)을 나타낸다.
도11a를 참조하면, 제1 및 제2 기준전압(Vref1, Vref2)이 동일한 레벨일 경우, 초기의 설정된 전압보다 외부전원전압(Vcc)이 낮으면 제1 및 제2기준전압(Vref1, Vref2)이 상기 외부전원전압(Vcc)을 따라 증가하고, 상기 외부전원전압(Vcc)이 설정된 전압보다 높으면 외부전원전압(Vcc)과 달리 소정 전압에서 수렴하는 특성을 보인다. 이때, 상기 제1 및 제2 기준전압(Vref1)의 그래프(G1, G1)는 외부전원전압(Vcc)으로부터 생성되기 때문에 서로 유사한 변동 기울기를 가진다.
도11b를 참조하면, 제1 기준전압(Vref1)이 제2 기준전압(Vref2)보다 높은 레벨일 경우, 외부전원전압(Vcc)이 낮으면, 제1 및 제2 기준전압(Vref1, Vref2)이 상기 외부전원전압(Vcc)을 따라 증가하고, 상기 제2 기준전압(Vref2)이 설정된 소정전압에 먼저 수렴한 후, 상기 제1 기준전압(Vref1)이 소정 전압에서 수렴한다. 이때, 상기 제1 기준전압(Vref1) 그래프(G1)의 변동 기울기는 상기 제2 기준전압(Vref2) 그래프(G2)의 변동 기울기와 거의 유사하다.
도12a 내지 도12b는 본 발명의 제2 실시예에 따른 제1 및 제2 내부전원전압의 초기 동작특성을 각각 비교한 그래프들이다. 이때, 가로축은 외부전원전압(Vcc)을 세로축은 내부전원전압(IVC)을 나타낸다.
도12a를 참조하면, 제1 및 제2 내부전원전압(IVC1, IVC2)이 동일 레벨일 경우, 외부전원전압(Vcc)이 설정된 전압보다 낮으면 제1 및 제2 내부전원전압(IVC1, IVC2)이 외부전원전압(Vcc)을 따라 움직이고, 상기 외부전원전압(Vcc)이 설정된 전압보다 높으면 상기 제1 및 제2 내부전원전압(IVC1,IVC2)이 동일한 레벨에 수렴하는 특성을 보인다. 또한, 상기 제1 내부전원전압(IVC1)은 앞서 설명한 바와 같이 일부 수렴하려 하지만, 상기 제1 내부전원전압(IVC1) 그래프(G10)의 변동 기울기가상기 제2 내부전원전압(IVC2) 그래프(G20)의 변동 기울기에 비해 크게 나타난다.이는 외부전원전압(Vcc)보다 제1 내부전원전압(IVC1)이 더 안정된 레벨을 가지므로 나타날 수 있는 현상이다.
도12b를 참조하면, 제1 내부전원전압(IVC1)이 제2 내부전원전압(IVC2)보다 높은 레벨일 경우, 외부전원전압(Vcc)이 낮으면, 제1 및 제2 내부전원전압(IVC1, IVC2)이 상기 외부전원전압(Vcc)을 따라 증가하고, 상기 제2 내부전원전압(IVC2)이 설정된 전압에 먼저 수렴한 후, 상기 제1 내부전원전압(IVC1)이 소정 전압에서 수렴한다. 이때, 마찬가지로 상기 제2 내부전원전압(IVC2) 그래프(G20)의 변동 기울기가 상기 제1 내부전원전압(IVC1) 그래프(G10)의 변동 기울기보다 작게 나타난다.
따라서, 제1 내부전원전압(IVC1)과 제2 내부전원전압(IVC2)이 동일한 레벨이거나, 상이한 레벨이더라도, 상기 제2 내부전원전압(IVC2) 그래프(G20)는 상기 제1 내부전원전압(IVC1) 그래프(G10)에 비해 더 작은 변동 기울기를 갖는다.
도13a 내지 도13b는 본 발명의 제2 실시예에 따른 내부전원전압 발생회로의 출력전압을 나타낸 그래프들로서, 본 발명의 제2 실시예에 따른 내부전원전압발생 회로는 외부전원전압(Vcc)에 요동이 발생할 경우, 상기 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)에 비해 작은 요동을 갖기 때문에 더 일정하고 안정적으로 출력된다. 이에 대한 설명은 상기 제1 실시예에서 이미 언급한바 있으므로 생략하기로 한다.
따라서, 본 발명의 제2 실시예에 따른 내부전원전압 발생회로는 제1 기준전압(Vref1)에 추종되는 제1 내부전원전압(IVC1)을 생성하고, 외부전원전압(Vcc)를이용하여 제2 기준전압(Vref2)을 생성하고, 상기 제1 내부전원전압(IVC1)을 전원전압으로 사용하여 상기 제2 기준전압(Vref2)에 추종되는 제2 내부전원전압(IVC2)을 생성하여 안정적인 전원전압을 요구하는 회로에 공급함으로써, 반도체 장치의 정상적인 동작에 신뢰성을 부여할 수 있고, 또한 이에 따른 반도체 장치의 수명을 극대화 또는 증가시킬 수 있다.
도14는 본 발명의 제3 실시예에 따른 내부전원전압 발생회로를 개략적으로 도시한 블록도이다.
도14를 참조하면, 외부전원전압(Vcc)을 사용하여 제1 기준전압(Vref1)을 생성하는 제1 기준전압 발생부(100)와, 상기 외부전원전압(Vcc)을 전원전압으로 공급받아 상기 제1 기준전압(Vref1)에 추종되는 제1 내부전원전압(IVC1)을 출력하는 제1 내부전원전압 구동부(200)와, 상기 제1 내부전원전압(IVC1)을 수신하여 제2 내부전원전압(IVC2)을 출력하는 제2 내부전원전압 구동부(210)를 포함하여 구성된다. 여기서, 제2 내부전원전압(IVC2)은 상기 제1 내부전원전압(IVC1)보다 전압레벨이 높은 펌핑전압(Vpp)이다.
따라서, 본 발명의 제3 실시예에 따른 내부전원전압 발생회로는 제1 내부전원전압(IVC1)을 전원전압으로 공급받아 상기 펌핑전압(Vpp)을 생성하기 때문에 외부전원전압을 공급받아 생성되는 일반적인 펌핑전압(Vpp)에 비해 상기 외부전원전압의 변화에 더욱 둔감하고 안정한 펌핑전압(Vpp)을 발생시킬 수 있다. 일반적으로 반도체장치에서 펌핑전압(Vpp)전압은 펌핑수단을 통해서 외부전압보다 높은 전압을 발생시키고 워드라인 구동부 등에 사용되고 있는 통상의 기술임으로 본 발명에서는상세한 설명은 생략한다.
이상 상술한 바와 같이, 본 발명에 따른 반도체 장치의 내부전원전압 발생회로에 있어서, 외부전원전압으로부터 발생되는 노이즈에 둔감한 내부전원전압을 발생하여 안정적인 전원전압을 요구하는 회로에 공급하기 때문에 반도체 장치의 정상적인 동작에 신뢰성을 부여할 수 있고, 반도체 장치의 수명을 극대화할 수 있다.

Claims (20)

  1. 반도체 장치에 적합한 내부전원전압 발생회로에 있어서:
    인가되는 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 발생부와,
    상기 제1 내부전원전압을 수신하여 상기 제1 기준전압보다 외부전원전압의 변동에 둔감한 제2 기준전압을 생성하고, 상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2 기준전압에 추종하는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 발생부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  2. 제1 항에 있어서,
    상기 제1 내부전원전압 및 제2 내부전원전압은 메모리 셀, 센스 엠프, 클럭 발생회로 및 인풋 회로 중 적어도 하나 이상에 서로 배타적으로 공급함을 특징으로 하는 내부전원전압 발생회로.
  3. 반도체 장치에 적합한 내부전원전압 발생회로에 있어서:
    외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와,
    상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 구동부와;
    상기 제1 내부전원전압을 수신하여 상기 제1 기준전압보다 외부전원전압의 변동에 둔감한 제2 기준전압을 생성하는 제2 기준전압 발생부와,
    상기 제1 내부전원전압을 전원전압으로 인가 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2기준전압에 추종되는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 구동부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  4. 제3 항에 있어서,
    상기 제1 내부전원전압 발생부는,
    상기 제1 기준전압과 제2 내부전원전압을 각각 비교하는 제1 비교기와,
    상기 제1 비교기의 비교신호를 받아 상기 외부전원전압을 제어하여 상기 제1 내부전원전압을 출력하는 제1 구동 트랜지스터를 구비함을 특징으로 하는 내부전원전압 발생회로.
  5. 제3 항에 있어서,
    상기 제2 내부전원전압 발생부는,
    상기 제2 기준전압과 제2 내부전원전압을 각각 비교하는 제2 비교기와,
    상기 제2 비교기의 비교신호를 받아 상기 제1 내부전원전압을 제어하여 상기 제2 내부전원전압을 출력하는 제2 구동 트랜지스터를 구비함을 특징으로 하는 내부전원전압 발생회로.
  6. 제3 항에 있어서,
    상기 제2 기준전압은 상기 제1 기준전압보다 작은 변동 기울기를 갖는 것을 특징으로 하는 내부전원전압 발생회로.
  7. 제3 항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압보다 작은 변동 기울기를 갖는 것을 특징으로 하는 내부전원전압 발생회로.
  8. 제 3항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압 보다 작은 레벨인 것을 특징으로 하는 내부전원전압 발생회로
  9. 제3 항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압보다 상기 외부전원전압의 요동에 따른 노이즈에 둔감하고 안정함을 특징으로 하는 내부전원전압 발생회로.
  10. 반도체 장치에 적합한 내부전원전압 발생회로에 있어서:
    인가되는 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 발생부와,
    외부전원전압을 이용하여 제2 기준전압을 생성하고, 상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2 기준전압에 추종하는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 발생부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  11. 제 10항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압과 동일하거나 작은 레벨인 것을 특징으로 하는 내부전원전압 발생회로.
  12. 제10 항에 있어서,
    상기 제1 내부전원전압 및 제2 내부전원전압은 메모리 셀, 센스 엠프, 클럭 발생회로 및 인풋 회로 중 적어도 하나 이상에 서로 배타적으로 공급함을 특징으로 하는 내부전원전압 발생회로.
  13. 반도체 장치에 적합한 내부전원전압 발생회로에 있어서:
    외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와,
    상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 구동부와,
    상기 외부전원전압을 이용하여 제2 기준전압을 생성하는 제2 기준전압 발생부와,
    상기 제1 내부전원전압을 전원전압으로 받아 상기 제2 기준전압과 피드백 되는 제2 내부전원전압을 비교하여 상기 제2기준전압에 추종되는 상기 제2 내부전원전압을 출력하는 제2 내부전원전압 구동부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  14. 제13 항에 있어서,
    상기 제1 기준전압과 상기 제2 기준전압이 동일한 레벨일 경우, 상기 제1 기준전압 및 상기 제2 기준전압이 동일한 변동 기울기를 갖고 서로 일치함을 특징으로 하는 내부전원전압 발생회로.
  15. 제13 항에 있어서,
    상기 제1 기준전압과 상기 제2 기준전압이 서로 상이한 레벨일 경우, 상기 제1 기준전압은 제2 기준전압과의 차이에 비례하여 증가하는 변동 기울기를 갖는 것을 특징으로 하는 내부전원전압 발생회로.
  16. 제13 항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압보다 작은 변동 기울기를 갖는 것을 특징으로 하는 내부전원전압 발생회로.
  17. 제13 항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압보다 상기 외부전원전압의 요동에 따른 노이즈에 둔감하고 안정함을 특징으로 하는 내부전원전압 발생회로.
  18. 반도체 장치에 적합한 내부전원전압 발생회로에 있어서:
    외부전원전압을 이용하여 제1 기준전압을 생성하는 제1 기준전압 발생부와,
    상기 제1 기준전압과 피드백 되는 제1 내부전원전압을 비교하여 제1 기준전압에 추종되는 상기 제1 내부전원전압을 생성하는 제1 내부전원전압 구동부와;
    상기 제1 내부전원전압을 수신하여 제2 내부전원전압을 생성하는 제2 내부전원전압 구동부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  19. 제18항에 있어서,
    상기 제2 내부전원전압은 상기 제1 내부전원전압보다 높은 레벨의 전압을 갖는 것을 특징으로 하는 내부전원전압 발생회로.
  20. 제18항에 있어서,
    상기 제2 내부전원전압 구동부는 펌핑회로인 것을 특징으로 하는 내부전원전압 발생회로.
KR1020030050284A 2003-07-22 2003-07-22 내부전원 전압발생회로 KR100549945B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030050284A KR100549945B1 (ko) 2003-07-22 2003-07-22 내부전원 전압발생회로
US10/881,937 US7142045B2 (en) 2003-07-22 2004-06-30 Circuit for generating internal voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050284A KR100549945B1 (ko) 2003-07-22 2003-07-22 내부전원 전압발생회로

Publications (2)

Publication Number Publication Date
KR20050011275A true KR20050011275A (ko) 2005-01-29
KR100549945B1 KR100549945B1 (ko) 2006-02-07

Family

ID=34074917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050284A KR100549945B1 (ko) 2003-07-22 2003-07-22 내부전원 전압발생회로

Country Status (2)

Country Link
US (1) US7142045B2 (ko)
KR (1) KR100549945B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050473A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置
KR101056737B1 (ko) * 2004-09-20 2011-08-16 삼성전자주식회사 내부 전원 전압을 발생하는 장치
KR100802073B1 (ko) * 2006-05-31 2008-02-12 주식회사 하이닉스반도체 반도체메모리소자의 내부전압 공급장치
JP5727121B2 (ja) * 2007-10-29 2015-06-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 内部電圧生成回路及びこれを備える半導体装置
US20110133710A1 (en) * 2009-12-08 2011-06-09 Deepak Pancholi Partial Feedback Mechanism in Voltage Regulators to Reduce Output Noise Coupling and DC Voltage Shift at Output
KR20130090632A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 내부 전압 발생 회로, 이를 포함하는 반도체 메모리 장치, 및 내부 전압 발생 방법
US20140159683A1 (en) * 2012-12-07 2014-06-12 Sandisk Technologies Inc. Settling Time and Effective Band Width for Op-Amps Using Miller Capacitance Compensation
KR102010091B1 (ko) * 2012-12-20 2019-08-12 에스케이하이닉스 주식회사 내부전압 생성회로
CN104167217B (zh) * 2013-05-16 2018-10-30 华邦电子股份有限公司 电源处理装置以及方法
KR102155048B1 (ko) * 2013-12-17 2020-09-11 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554953A (en) * 1992-10-07 1996-09-10 Matsushita Electric Industrial Co., Ltd. Internal reduced-voltage generator for semiconductor integrated circuit
JP2792416B2 (ja) * 1993-11-17 1998-09-03 日本電気株式会社 半導体集積回路
US5889415A (en) * 1996-12-26 1999-03-30 Philips Electronics North America Corporation Internal voltage referenced output driver
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
KR100576491B1 (ko) * 1999-12-23 2006-05-09 주식회사 하이닉스반도체 이중 내부전압 발생장치
JP3989358B2 (ja) * 2002-11-13 2007-10-10 株式会社日立製作所 半導体集積回路装置および電子システム

Also Published As

Publication number Publication date
US7142045B2 (en) 2006-11-28
US20050017704A1 (en) 2005-01-27
KR100549945B1 (ko) 2006-02-07

Similar Documents

Publication Publication Date Title
KR960011557B1 (ko) 전압공급회로 및 이 회로를 포함하는 반도체 장치
US6518828B2 (en) Pumping voltage regulation circuit
JP2596677B2 (ja) 電圧供給回路
KR100187804B1 (ko) 기준전위 발생회로와 전위 검출회로 및 그들을 포함한 반도체 직접회로 장치
JP3851791B2 (ja) 半導体集積回路
KR100818105B1 (ko) 내부 전압 발생 회로
KR20070030474A (ko) 반도체 집적회로의 내부전압 발생장치
JP2001216035A (ja) 内部電圧発生回路
JP4445780B2 (ja) 電圧レギュレータ
KR100549945B1 (ko) 내부전원 전압발생회로
US20050206466A1 (en) Refresh oscillator
KR20050041595A (ko) 파워업 신호 발생 장치
JP2014067240A (ja) 半導体装置
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
KR100762873B1 (ko) 내부 전압 발생기
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
KR20080107745A (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
KR20080060322A (ko) 반도체 소자의 내부전압 발생기
KR100596861B1 (ko) 내부전압 발생장치
KR100419871B1 (ko) 반도체 메모리 장치의 내부전압 발생 회로
US20050104571A1 (en) Power-up signal generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10