CN111583980B - 半导体存储器装置 - Google Patents

半导体存储器装置 Download PDF

Info

Publication number
CN111583980B
CN111583980B CN201911273018.8A CN201911273018A CN111583980B CN 111583980 B CN111583980 B CN 111583980B CN 201911273018 A CN201911273018 A CN 201911273018A CN 111583980 B CN111583980 B CN 111583980B
Authority
CN
China
Prior art keywords
voltage
control signal
during
temperature
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911273018.8A
Other languages
English (en)
Other versions
CN111583980A (zh
Inventor
黄美显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111583980A publication Critical patent/CN111583980A/zh
Application granted granted Critical
Publication of CN111583980B publication Critical patent/CN111583980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器装置包括：控制器，用于在伪低温温度中在放大时段期间顺序地激活第一控制信号和第二控制信号并且激活第三控制信号；第一驱动器，用于基于第一控制信号在放大时段的初始时段期间利用第一电压来驱动第一电源线；第二驱动器，用于基于第二控制信号在放大时段的后来时段期间利用第二电压来驱动第一电源线；第三驱动器，用于基于第三控制信号在放大时段期间利用第三电压来驱动第二电源线；以及感测放大器，用于在初始时段期间使用第一电压和第三电压来将数据线对之间的电压差首次放大，并且在后来时段期间使用第二电压和第三电压来将电压差再次放大。

Description

半导体存储器装置
相关申请的交叉引用
本申请要求于2019年2月15日提交的韩国专利申请号10-2019-0017843的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各种实施例涉及半导体设计技术，并且更具体地涉及半导体存储器装置。
背景技术
MOS晶体管根据阈值电压来操作。当温度降至室温以下时，这样的阈值电压可能升高。换言之，在室温以下，MOS晶体管的特性趋于变得更坏。在诸如DRAM的半导体存储器装置中，感测放大器用于感测和放大存储器单元中存储的数据。随着MOS晶体管的特性变得更坏，感测放大器的偏移可能增加，从而降低了感测放大器的感测裕度。
为了解决这种问题，可以使用低温晶体管。但是，由于低温晶体管不能在室温下使用，这种晶体管不太适合于一般用途。虽然将低温晶体管和室温晶体管都集成在单个芯片中是可能的，但是这样做会增加处理成本。
近来，已开发了在低温温度下操作的半导体存储器装置。例如，在低温温度下操作的DRAM包括与在室温下操作的DRAM相比具有更长数据保留时间的存储器单元。因此，在低温温度下操作的DRAM很少执行刷新操作或具有较长的刷新周期，从而降低了功耗。
发明内容
本发明的各个实施例针对可以在低温温度下确保感测裕度的半导体存储器装置。
此外，本发明的各个实施例针对可以在确保低温温度下的感测裕度的同时减少电流消耗的半导体存储器装置。
此外，本发明的各种实施例针对具有包括室温和低温温度下的使用的更一般可用性的半导体存储器装置。
根据一个实施例，一种半导体存储器装置包括：控制器，适于当在包括伪低温温度的温度范围中操作时，在放大时段期间顺序地激活第一控制信号和第二控制信号，并且在放大时段期间激活第三控制信号；第一驱动器，适于基于第一控制信号在放大时段的初始时段期间利用第一电压来驱动第一电源线；第二驱动器，适于基于第二控制信号在放大时段的后来时段期间利用高于第一电压的第二电压来驱动第一电源线；第三驱动器，适于基于第三控制信号在放大时段期间利用第三电压来驱动第二电源线；以及感测放大器，耦合在第一电源线和第二电源线之间，并且适于当在温度范围中操作时，在初始时段期间使用第一电压和第三电压来将数据线对之间的电压差首次放大，以及在后来时段期间使用第二电压和第三电压来将电压差再次放大。
该温度范围可以是77K±7K。
第一电压和第二电压可以分别是第一高电压和第二高电压，并且第三电压可以是低电压。
半导体存储器装置可以进一步包括耦合至数据线对的存储器单元，并且数据线对可以包括位线对。
半导体存储器装置可以进一步包括适于感测该温度范围中的温度的温度传感器。
根据一个实施例，一种半导体存储器装置包括：控制器，适于当在包括室温的第一温度范围中操作时，在放大时段期间激活第一控制信号，当在包括伪低温温度的第二温度范围中操作时，在放大时段期间顺序地激活第一控制信号和第二控制信号，并且当在第一温度范围和第二温度范围中操作时，在放大时段期间共同地激活第三控制信号；第一驱动器，适于基于第一控制信号利用第一电压来驱动第一电源线；第二驱动器，适于基于第二控制信号利用高于第一电压的第二电压来驱动第一电源线；第三驱动器，适于基于第三控制信号利用第三电压来驱动第二电源线；以及感测放大器，耦合在第一电源线和第二电源线之间，并且适于当在第一温度范围中操作时，在放大时段期间使用第一电压和第三电压将数据线对之间的电压差放大，并且当在第二温度范围中操作时，在放大时段的初始时段期间使用第一电压和第三电压来将该电压差首次放大，以及在放大时段的后来时段期间使用第二电压和第三电压来将该电压差再次放大。
第二温度范围可以是77K±7K。
第一电压和第二电压可以分别是第一高电压和第二高电压，并且第三电压可以是低电压。
半导体存储器装置可以进一步包括耦合至数据线对的存储器单元，并且数据线对可以包括位线对。
半导体存储器装置可以进一步包括温度传感器，温度传感器适于感测第一温度范围和第二温度范围并且生成与感测结果相对应的温度标志信号，并且控制器可以基于温度标志信号、活动信号和预充电信号来生成第一控制信号至第三控制信号。
根据一个实施例，一种半导体存储器装置包括：控制器，适于当在包括室温的第一温度范围中操作时，在放大时段期间激活第一控制信号，当在包括伪低温温度的第二温度范围中操作时，在放大时段期间激活第二控制信号，并且在第一温度范围和第二温度范围中操作时，在放大时段期间共同激活第三控制信号；第一驱动器，适于基于第一控制信号利用第一电压来驱动第一电源线；第二驱动器，适于基于第二控制信号利用高于第一电压的第二电压来驱动第一电源线；第三驱动器，适于基于第三控制信号利用第三电压来驱动第二电源线；以及感测放大器，耦合在第一电源线和第二电源线之间，并且适于当在第一温度范围中操作时，在放大时段期间使用第一电压和第三电压来将数据线对之间的电压差放大，并且当在第二温度范围中操作时，在放大时段期间使用第二电压和第三电压来将电压差放大。
第二温度范围可以是77K±7K。
第一电压和第二电压可以分别是第一高电压和第二高电压，并且第三电压可以是低电压。
半导体存储器装置可以进一步包括耦合至数据线对的存储器单元，并且数据线对可以包括位线对。
半导体存储器装置可以进一步包括温度传感器，温度传感器适于感测第一温度范围和第二温度范围并且生成与感测结果相对应的温度标志信号，并且控制器可以基于温度标志信号、活动信号和预充电信号来生成第一控制信号至第三控制信号。
根据一个实施例，一种半导体存储器装置包括：感测放大器，适于通过使用通过上拉电压线和下拉电压线提供的电压来将数据线对之间的电压差放大；第一驱动器，适于利用第一上拉电压来驱动上拉电压线；第二驱动器，适于当在伪低温温度范围中操作时，利用高于第一上拉电压的第二上拉电压来驱动上拉电压线；以及第三驱动器，适于在放大时段期间利用下拉电压来驱动上拉电压线。
当在高于伪低温温度范围的温度下操作时，第一驱动器可以在放大时段期间被启用，并且当在伪低温温度范围中操作时，第二驱动器可以在放大时段期间被启用。
当在伪低温温度范围中操作时，第一驱动器可以在放大时段的初始部分期间被启用，以及然后在放大时段的后来部分期间第一驱动器可以被禁用并且第二驱动器可以被启用。
附图说明
图1是图示根据本发明的实施例的半导体存储器装置的框图。
图2是用于描述诸如图1所示的半导体存储器装置在室温下的操作的示例的时序图。
图3是用于描述诸如图1所示的半导体存储器装置在伪低温温度下的操作的示例的时序图。
图4是用于描述诸如图1所示的半导体存储器装置在伪低温温度下的操作的另一示例的时序图。
具体实施方式
下面参考附图来更详细地描述本发明的各种实施例。提供这些实施例使得使本公开透彻和完整，并将本发明的范围充分传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部分。
此外，在整个说明书中，对“实施例”、“另一实施例”等的引用不一定意味着仅一个实施例，并且对任何这样的短语的不同引用不一定针对相同的(一个或多个)实施例。
将理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与具有相同或相似名称的另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，在一个实例中的第一元件在另一实例中也可以被称为第二元件。
将进一步理解，当在本说明书中使用时，诸如“包括”、“包括……的”、“包含”、“包含……的”的开放式术语指定存在所述元件并且不排除存在或添加一个或多个其他元件。如本文所使用，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
除非上下文另外明确指出，否则如本文所使用的单数形式可以包括复数形式，反之亦然。除非另外说明，或者从上下文可以清楚地理解为单数形式，否则在本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为“一个或多个”。
根据实施例的低温温度可以是在77K±7K的第一温度范围中的任何温度，第一温度范围是CMOS器件可以进行操作的范围。在下文中，这样的低温温度被称为“伪低温温度”。
根据实施例的室温可以是第二温度范围中的任何温度，第二温度范围高于伪低温温度的温度范围。
图1是图示根据本发明的实施例的半导体存储器装置100的框图。
参考图1，半导体存储器装置100可以包括存储器单元110、第一驱动器120、第二驱动器130、第三驱动器140、感测放大器150、温度传感器160和控制器170。
存储器单元110可以耦合到位线对BLT和BLB以及字线WL。例如，存储器单元110可以耦合到位线BLT和字线WL。存储器单元110可以根据通过字线WL施加的电压来被选择，并且当被选择时，写入或读取加载到位线对BLT和BLB上的数据。例如，存储器单元110可以包括作为选择开关的NMOS晶体管NN和作为1位存储部的电容器CC。
第一驱动器120可以基于第一控制信号SAPl、利用第一高电压(即，第一上拉电压)VCORE1来驱动第一电源线(即，上拉电压线)RTO。第一驱动器120可以在室温下在放大时段tSA期间被启用，并且利用第一高电压VCORE1来驱动第一电源线RTO。在伪低温温度下，第一驱动器120可以在放大时段tSA期间被禁用。备选地，在伪低温温度下，第一驱动器120可以在放大时段tSA的初始时段tA期间被启用以利用第一高电压VCORE1来驱动第一电源线RTO，以及然后在放大时段tSA的后来时段tB期间被禁用。例如，第一驱动器120可以包括PMOS晶体管P1。
第二驱动器130可以基于第二控制信号SAP2、利用第二高电压(即，第二上拉电压)VCORE2来驱动第一电源线RTO。第二高电压VCORE2可以高于第一高电压VCORE1并且低于可以被预先确定的设定电压。设定电压可以考虑存储器单元110中包括的NMOS晶体管NN的导通条件来被设置。在室温下，第二驱动器130可以在放大时段tSA期间被禁用。在伪低温温度下，第二驱动器130可以在放大时段tSA期间被启用以利用第二高电压VCORE2来驱动第一电源线RTO。备选地，在伪低温温度下，第二驱动器130可以在放大时段tSA的初始时段tA期间被禁用，以及在放大时段tSA的后来时段tB期间被启用并且利用第二高电压VCORE2来驱动第一电源线RTO。例如，第二驱动器130可以包括PMOS晶体管P2。
第三驱动器140可以基于第三控制信号SAN、利用低电压(即，下拉电压)VSS来驱动第二电源线(即，下拉电压线)SB。例如，低电压VSS可以是接地电压。在室温和伪低温温度下，第三驱动器140可以在放大时段tSA期间利用低电压VSS来驱动第二电源线SB。换言之，第三驱动器140可以在室温和伪低温温度下共同地被启用。例如，第三驱动器140可以包括NMOS晶体管N1。
感测放大器150可以耦合在第一电源线RTO和第二电源线SB之间以及位线对BLT和BLB之间。在室温下，感测放大器150可以在放大时段tSA期间使用第一高电压VCORE1和低电压VSS来将位线对BLT和BLB之间的电压差放大。在伪低温温度下，感测放大器150可以在放大时段tSA期间使用第二高电压VCORE2和低电压VSS来将位线对BLT和BLB之间的电压差放大。备选地，在伪低温温度下，感测放大器150可以在放大时段tSA的初始时段tA期间使用第一高电压VCORE1和低电压VSS来将位线对BLT和BLB之间的电压差进行首次放大，以及然后在放大时段tSA的后来时段tB期间使用第二高电压VCORE2和低电压VSS来将位线对BLT和BLB之间的电压差进行再次放大。例如，感测放大器150可以包括锁存型感测放大器。
温度传感器160具有相对较宽的感测范围，并且因此可以感测包括伪低温温度的第一温度范围内的任何温度以及包括室温的第二温度范围内的任何温度。温度传感器160可以生成与所感测的温度或所感测的温度落入的范围相对应的温度标志信号TC_FLAG。温度标志信号TC_FLAG可以包括单个位信号或多位信号。例如，温度标志信号TC_FLAG可以在室温下具有逻辑低电平(或逻辑高电平)，并且在低温温度下具有逻辑高电平(或逻辑低电平)。
控制器170可以基于温度标志信号TC_FLAG、活动信号ACT和预充电信号PCG来生成第一至第三控制信号SAP1、SAP2和SAN。在室温下，控制器170可以在放大时段tSA期间激活第一控制信号SAP1并且将第二控制信号SAP2去激活。在伪低温温度下，控制器170可以在放大时段tSA期间将第一控制信号SAP1去激活并且激活第二控制信号SAP2。备选地，在伪低温温度下，控制器170可以在放大时段tSA的初始时段tA期间激活第一控制信号SAP1并且将第二控制信号SAP2去激活，以及在放大时段tSA的后来时段tB期间将第一控制信号SAP1去激活并且激活第二控制信号SAP2。换言之，在伪低温温度下，控制器170可以在放大时段tSA期间仅激活第一控制信号SAP1和第二控制信号SAP2中的第二控制信号SAP2，或者在放大时段tSA期间顺序地激活第一控制信号SAP1和第二控制信号SAP2。在室温和伪低温温度下，控制器170可以在放大时段tSA期间共同激活第三控制信号SAN。
下面参考图2至图4描述根据实施例的具有前述结构的半导体存储器装置100的操作。
图2是用于描述半导体存储器装置100在室温下的操作的示例的时序图。
参考图2，温度传感器160可以生成与室温相对应的温度标志信号TC_FLAG。例如，温度传感器160可以在室温下生成具有逻辑低电平的温度标志信号TC_FLAG。
当活动信号ACT被激活时，根据通过字线WL施加的电压来选择存储器单元110。因此，在位线对BLT和BLB中的位线BLT与存储器单元110之间发生电荷共享时，在位线BLT与互补位线BLB之间发生电压差ΔV1。
控制器170可以基于温度标志信号TC_FLAG、活动信号ACT和预充电信号PCG来生成第一至第三控制信号SAP1、SAP2和SAN。例如，在室温下，控制器170可以在放大时段tSA期间激活第一控制信号SAP1和第三控制信号SAN并且将第二控制信号SAP2去激活。
第一驱动器120可以在放大时段tSA期间基于激活的第一控制信号SAP1、利用第一高点压VCORE1来驱动第一电源线RTO。第三驱动器140可以在放大时段tSA期间基于激活的第三控制信号SAN、利用低电压VSS来驱动第二电源线SB。此时，第二驱动器130可以在放大时段tSA期间基于去激活的第二控制信号SAP2来被禁用。
感测放大器150可以在放大时段tSA期间使用第一高电压VCORE1和低电压VSS来将位线对BLT和BLB之间的电压差ΔV1放大。
图3是用于描述半导体存储器装置100在低温温度下的操作的示例的时序图。
参考图3，温度传感器160可以生成与伪低温温度相对应的温度标志信号TC_FLAG。例如，温度传感器160可以在伪低温温度下生成具有逻辑高电平的温度标志信号TC_FLAG。
当活动信号ACT被激活时，根据通过字线WL施加的电压来选择存储器单元110。因此，在位线对BLT和BLB中的位线BLT与存储器单元110之间发生电荷共享时，在位线BLT与互补位线BLB之间发生电压差ΔV2。
控制器170可以基于温度标志信号TC_FLAG、活动信号ACT和预充电信号PCG来生成第一至第三控制信号SAP1、SAP2和SAN。例如，在伪低温温度下，控制器170可以在放大时段tSA期间激活第二控制信号SAP2和第三控制信号SAN并且将第一控制信号SAP1去激活。
第二驱动器130可以在放大时段tSA期间基于激活的第二控制信号SAP2、利用第二高电压VCORE2来驱动第一电源线RTO。第三驱动器140可以在放大时段tSA期间基于激活的第三控制信号SAN、利用低电压VSS来驱动第二电源线SB。第一驱动器120可以在放大时段tSA期间基于去激活的第一控制信号SAP1来被禁用。
感测放大器150可以在放大时段tSA期间使用第二高电压VCORE2和低电压VSS来将位线对BLT和BLB之间的电压差ΔV2放大。
图4是用于描述半导体存储器装置100在低温温度下的操作的另一示例的时序图。
参考图4，温度传感器160可以生成与伪低温温度相对应的温度标志信号TC_FLAG。例如，温度传感器160可以在伪低温温度下生成具有逻辑高电平的温度标志信号TC_FLAG。
当活动信号ACT被激活时，根据通过字线WL施加的电压来选择存储器单元110。因此，在位线BLT和BLB中的位线BLT与存储器单元110之间发生电荷共享时，在位线BLT和互补位线BLB之间发生电压差ΔV2。
控制器170可以基于温度标志信号TC_FLAG、活动信号ACT和预充电信号PCG来生成第一至第三控制信号SAP1、SAP2和SAN。例如，在伪低温温度下，控制器170可以在放大时段tSA的初始时段tA期间激活第一控制信号SAP1并且将第二控制信号SAP2去激活，以及在放大时段tSA的后来时段tB期间将第一控制信号SAP1去激活并且激活第二控制信号SAP2。控制器170可以在伪低温温度下在放大时段tSA期间激活第三控制信号SAN。
第一驱动器120可以在初始时段tA期间基于激活的第一控制信号SAP1、利用第一高电压VCORE1来驱动第一电源线RTO，并且在后来时段Tb期间基于去激活的第一控制信号SAP1来被禁用。第二驱动器130可以在初始时段tA期间基于去激活的第二控制信号SAP2来被禁用，并且在后来时段tB期间基于激活的第二控制信号SAP2、利用第二高电压VCORE2来驱动第二电源线SB。第三驱动器140可以在放大时段tSA期间基于激活的第三控制信号SAN、利用低电压VSS来驱动第二电源线SB。
感测放大器150可以在初始时段tA期间使用第一高电压VCORE1和低电压VSS将位线对BLT和BLB之间的电压差ΔV2首次放大，以及然后在后来时段tB期间使用第二高电压VCORE2和低电压VSS来将位线对BLT和BLB之间的电压差再次放大。
以上参考图2至图4描述的操作可以以特定模式执行。例如，特定模式可以包括读取、写入和刷新模式。特别地，在伪低温温度下执行的操作(图3和图4的操作)可以具有以下特征。当在写入模式下执行伪低温温度下的操作(图3和图4的操作)时，加载到位线BLT上的数据(即，利用第二高电压VCORE2放大的数据)可以被写入存储器单元110。当在后续模式(例如，读取模式、写入模式或刷新模式)中在存储器单元110与位线BLT之间发生电荷共享时，位线对BLT和BLB可以具有大于第一电压差ΔV1的第二电压差ΔV2。因此，由于即使在伪低温温度下感测放大器150的偏移增加，在位线对BLT和BLB之间也会发生大于第一电压差ΔV1的第二电压差ΔV2，因此可以改进感测放大器的感测裕度150。
从以上描述显而易见的是，在根据实施例的半导体存储器装置中，可以改进伪低温温度下的感测裕度，并且当感测裕度被改进时，具有低电平的第一高电压和具有高电平的第二高电压可以在室温和伪低温温度下有选择地被使用。
根据实施例，在感测裕度在低温温度下被改进时，可以提高半导体存储器装置的操作可靠性。
而且，根据实施例，当感测裕度被改进时，第一电流和第二电流被选择性地使用，从而可以减少电流消耗。
此外，根据实施例，半导体存储器装置具有可以在室温和低温温度下使用的通用性，并且因此具有优异的价格竞争力。
尽管已关于特定实施例图示和描述了本发明，但是所公开的实施例不旨在限制。此外，应注意，如本领域技术人员根据本公开将认识到，可以在不脱离本公开的精神和/或范围的情况下，通过替代、改变和修改以各种方式实现本发明。本发明旨在涵盖落入所附权利要求的范围内的所有这样的替代、改变和修改。

Claims (15)

1.一种半导体存储器装置，包括：
控制器，适于当在包括低于室温的伪低温温度的温度范围中操作时，在放大时段期间顺序地激活第一控制信号和第二控制信号，并且在所述放大时段期间激活第三控制信号；
第一驱动器，适于基于所述第一控制信号在所述放大时段的初始时段期间利用第一电压来驱动第一电源线；
第二驱动器，适于基于所述第二控制信号在所述放大时段的后来时段期间利用高于所述第一电压的第二电压来驱动所述第一电源线；
第三驱动器，适于基于所述第三控制信号在所述放大时段期间利用第三电压来驱动第二电源线；以及
感测放大器，耦合在所述第一电源线和所述第二电源线之间，并且适于当在所述温度范围中操作时，在所述初始时段期间使用所述第一电压和所述第三电压来将数据线对之间的电压差首次放大，以及在所述后来时段期间使用所述第二电压和所述第三电压来将所述电压差再次放大。
2.根据权利要求1所述的半导体存储器装置，其中所述温度范围是77K±7K。
3.根据权利要求1所述的半导体存储器装置，其中所述第一电压和所述第二电压分别是第一高电压和第二高电压，并且所述第三电压是低电压。
4.根据权利要求1所述的半导体存储器装置，进一步包括耦合到所述数据线对的存储器单元，
其中所述数据线对包括位线对。
5.根据权利要求1所述的半导体存储器装置，进一步包括适于感测所述温度范围中的温度的温度传感器。
6.一种半导体存储器装置，包括：
控制器，适于当在包括室温的第一温度范围中操作时，在放大时段期间激活第一控制信号，当在包括低于室温的伪低温温度的第二温度范围中操作时，在所述放大时段期间顺序地激活所述第一控制信号和第二控制信号，并且当在所述第一温度范围和所述第二温度范围中操作时，在所述放大时段期间共同地激活第三控制信号；
第一驱动器，适于基于所述第一控制信号利用第一电压来驱动第一电源线；
第二驱动器，适于基于所述第二控制信号利用高于所述第一电压的第二电压来驱动所述第一电源线；
第三驱动器，适于基于所述第三控制信号利用第三电压来驱动第二电源线；以及
感测放大器，耦合在所述第一电源线和所述第二电源线之间，并且适于当在所述第一温度范围中操作时，在所述放大时段期间使用所述第一电压和所述第三电压来将数据线对之间的电压差放大，并且当在所述第二温度范围中操作时，在所述放大时段的初始时段期间使用所述第一电压和所述第三电压来将所述电压差首次放大，以及在所述放大时段的后来时段期间使用所述第二电压和所述第三电压将所述电压差再次放大。
7.根据权利要求6所述的半导体存储器装置，其中所述第二温度范围是77K±7K。
8.根据权利要求6所述的半导体存储器装置，其中所述第一电压和所述第二电压分别是第一高电压和第二高电压，并且所述第三电压是低电压。
9.根据权利要求6所述的半导体存储器装置，进一步包括耦合到所述数据线对的存储器单元，
其中所述数据线对包括位线对。
10.根据权利要求6所述的半导体存储器装置，进一步包括温度传感器，所述温度传感器适于感测所述第一温度范围和第二温度范围，并且生成与感测结果相对应的温度标志信号，
其中所述控制器基于所述温度标志信号、活动信号和预充电信号来生成所述第一控制信号至所述第三控制信号。
11.一种半导体存储器装置，包括：
控制器，适于当在包括室温的第一温度范围中操作时，在放大时段期间激活第一控制信号，当在包括低于室温的伪低温温度的第二温度范围中操作时，在所述放大时段期间激活第二控制信号，并且当在所述第一温度范围和所述第二温度范围中操作时，在所述放大时段期间共同激活第三控制信号；
第一驱动器，适于基于所述第一控制信号利用第一电压来驱动第一电源线；
第二驱动器，适于基于所述第二控制信号利用高于所述第一电压的第二电压来驱动所述第一电源线；
第三驱动器，适于基于所述第三控制信号利用第三电压来驱动第二电源线；以及
感测放大器，耦合在所述第一电源线和所述第二电源线之间，并且适于当在所述第一温度范围中操作时，在所述放大时段期间使用所述第一电压和所述第三电压来将数据线对之间的电压差放大，并且当在所述第二温度范围中操作时，在所述放大时段期间使用所述第二电压和所述第三电压来将所述电压差放大。
12.根据权利要求11所述的半导体存储器装置，其中所述第二温度范围是77K±7K。
13.根据权利要求11所述的半导体存储器装置，其中所述第一电压和所述第二电压分别是第一高电压和第二高电压，并且所述第三电压是低电压。
14.根据权利要求11所述的半导体存储器装置，进一步包括耦合到所述数据线对的存储器单元，
其中所述数据线对包括位线对。
15.根据权利要求12所述的半导体存储器装置，进一步包括温度传感器，所述温度传感器适于感测所述第一温度范围和所述第二温度范围，并且生成与感测结果相对应的温度标志信号，
其中所述控制器基于所述温度标志信号、活动信号和预充电信号来生成所述第一控制信号至所述第三控制信号。
CN201911273018.8A 2019-02-15 2019-12-12 半导体存储器装置 Active CN111583980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0017843 2019-02-15
KR1020190017843A KR20200099794A (ko) 2019-02-15 2019-02-15 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN111583980A CN111583980A (zh) 2020-08-25
CN111583980B true CN111583980B (zh) 2023-09-08

Family

ID=71843733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911273018.8A Active CN111583980B (zh) 2019-02-15 2019-12-12 半导体存储器装置

Country Status (4)

Country Link
US (1) US11031067B2 (zh)
KR (1) KR20200099794A (zh)
CN (1) CN111583980B (zh)
DE (1) DE102019129900A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051523A (zh) * 2006-04-03 2007-10-10 海力士半导体有限公司 具有温度感测装置的半导体存储装置及其操作
CN105931674A (zh) * 2015-02-26 2016-09-07 瑞萨电子株式会社 半导体器件、测试程序和测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021527B3 (de) * 2006-05-09 2007-09-13 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
KR20120086067A (ko) * 2011-01-25 2012-08-02 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102468819B1 (ko) * 2016-08-25 2022-11-21 에스케이하이닉스 주식회사 전압 공급 회로, 반도체 메모리 장치 및 그의 동작 방법
US10762948B2 (en) 2016-12-09 2020-09-01 Rambus Inc. Floating body DRAM with reduced access energy
KR20200065703A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051523A (zh) * 2006-04-03 2007-10-10 海力士半导体有限公司 具有温度感测装置的半导体存储装置及其操作
CN105931674A (zh) * 2015-02-26 2016-09-07 瑞萨电子株式会社 半导体器件、测试程序和测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于半导体制冷器的微型黑体温控系统;吴红霞等;《宇航计测技术》;第37卷(第5期);64-67 *

Also Published As

Publication number Publication date
US11031067B2 (en) 2021-06-08
US20200265889A1 (en) 2020-08-20
KR20200099794A (ko) 2020-08-25
DE102019129900A1 (de) 2020-08-20
CN111583980A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US9449657B2 (en) Low voltage sensing scheme having reduced active power down standby current
US6147916A (en) Semiconductor memory device with precharge voltage correction circuit
US7505343B2 (en) Sense amplifier circuit in semiconductor memory device and driving method thereof
US8644101B2 (en) Local sense amplifier circuit and semiconductor memory device including the same
US7986578B2 (en) Low voltage sense amplifier and sensing method
US8964478B2 (en) Semiconductor device
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
US10529389B2 (en) Apparatuses and methods for calibrating sense amplifiers in a semiconductor memory
US10658014B2 (en) Memory device with memory cell blocks, bit line sense amplifier blocks, and control circuit connected to bit line sense amplifier blocks to control constant levels of currents supplied to sensing driving voltage lines
KR20160001948A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20100052885A (ko) 반도체 메모리 장치
US20170236573A1 (en) Semiconductor device including sense amplifier having power down
US6728151B2 (en) Driving a DRAM sense amplifier having low threshold voltage PMOS transistors
CN111583980B (zh) 半导体存储器装置
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US20070104003A1 (en) Memory device with auxiliary sensing
US7940589B2 (en) Bit line sense amplifier of semiconductor memory device and control method thereof
KR20200142959A (ko) 증폭기 회로 및 메모리
KR100772541B1 (ko) 반도체 메모리 소자 및 그 구동방법
KR100569561B1 (ko) 메모리 장치의 비트 라인 감지 증폭기
KR20030047023A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant