CN103460297A - 非易失性存储器编程 - Google Patents

非易失性存储器编程 Download PDF

Info

Publication number
CN103460297A
CN103460297A CN2012800151316A CN201280015131A CN103460297A CN 103460297 A CN103460297 A CN 103460297A CN 2012800151316 A CN2012800151316 A CN 2012800151316A CN 201280015131 A CN201280015131 A CN 201280015131A CN 103460297 A CN103460297 A CN 103460297A
Authority
CN
China
Prior art keywords
value
memory cell
signal
threshold voltage
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800151316A
Other languages
English (en)
Other versions
CN103460297B (zh
Inventor
维奥兰特·莫斯基亚诺
乔瓦尼·桑廷
米凯莱·因卡尔纳蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103460297A publication Critical patent/CN103460297A/zh
Application granted granted Critical
Publication of CN103460297B publication Critical patent/CN103460297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

一些实施例包含存储器装置及对所述存储器装置的存储器单元进行编程的方法。一种此类方法可包含将信号施加到与存储器单元相关联的线，所述信号是基于数字信息而产生。所述方法还可包含：在将所述信号施加到所述线的同时，当所述数字信息具有第一值时，确定所述存储器单元的状态是否接近目标状态；及当所述数字信息具有第二值时，确定所述存储器单元的所述状态是否已达到所述目标状态。描述包含额外存储器装置及方法的其它实施例。

Description

非易失性存储器编程
优先权申请
本专利申请案主张2011年3月25日申请的第13/072，478号美国专利申请案的优先权权益，所述申请案的全文以引用的方式并入本文中。
技术领域
背景技术
例如闪存存储器装置的非易失性存储器装置用于在许多计算机及电子装置中存储数据。闪存存储器装置通常具有存储数据的编程操作、检索所存储的数据的读取操作及清除来自所述存储器的数据的擦除操作。
常规的编程操作可涉及使存储器单元经编程以具有某些状态，且接着确定所述状态是否在其期望的目标编程状态内。可重复编程操作直到获得期望的目标编程状态为止。
在一些常规的编程操作中，确定被编程的存储器单元的状态可能是一种挑战。
发明内容
附图说明
图1展示根据本发明的实施例的存储器装置的框图。
图2展示根据本发明的实施例的存储器装置的部分示意图。
图3展示说明在根据本发明的实施例的图2的存储器装置的编程操作期间施加到与所选择的存储器单元相关联的存取线的各种信号的实例值的图式。
图4展示根据本发明的实施例的图2的存储器装置的对应的阈值电压的阈值电压值范围的实例。
图5展示说明根据本发明的实施例的图3及图4中所展示的阈值电压值与信号之间的关系的图表。
图6是展示根据本发明的实施例的图5中所展示的一些信息及信号的值之间的关系的图表。
图7展示根据本发明的实施例的在图2的存储器装置的一些所选择的存储器单元的实例编程期间基于图5及图6中所展示的信息值而通过所述存储器装置执行的一些活动。
图8展示根据本发明的实施例的图2的存储器装置的另一部分的部分示意图。
图9是展示根据本发明的实施例的图2的存储器装置的活动的图表，所述活动包含在图8的所选择的存储器单元的实例编程中确定所选择的时间间隔期间的一些条件。
图10是展示根据本发明的实施例的在参考图9描述的实例编程操作中与第一存储器单元相关联的一些信号的第一实例的图表。
图11是展示根据本发明的实施例在参考图9描述的实例编程操作中与第一存储器单元相关联的一些信号的第二实例的图表。
图12是展示根据本发明的实施例在参考图9描述的实例编程操作中与第一存储器单元相关联的一些信号的第三实例的图表。
图13是展示根据本发明的实施例在参考图9描述的实例编程操作中与第二存储器单元相关联的一些信号的实例的图表。
图14是展示根据本发明的实施例在参考图9描述的实例编程操作中与第三存储器单元相关联的一些信号的实例的图表。
图15是展示根据本发明的实施例的图2的存储器装置的活动的图表，所述活动包含在图8的所选择的存储器单元的另一实例编程中确定所选择的时间间隔期间的一些条件。
图16展示根据本发明的实施例的用于存储器装置中的编程操作的方法的流程图。
具体实施方式
图1展示根据本发明的实施例的存储器装置100的框图。存储器装置100包含具有可布置成行与列的存储器单元103的存储器阵列102以及存取线104及感测线105。存储器装置100可使用存取线104来存取存储器单元103及使用感测线105来给存储器单元103传送数据。行存取电路107及列存取电路108向应于地址寄存器112以基于终端110、111或其两者上的行地址及列地址信号存取存储器单元103。数据输入/输出电路114在存储器单元103与终端110之间传送数据。终端110及111可为存储器装置100的外部终端(例如，暴露于含有存储器装置100的芯片或半导体封装外部的终端)。
控制电路116基于终端110及111上存在的信号控制存储器装置100的操作。存储器装置100之外的装置(例如，处理器或存储器控制器)可使用终端110、111或其两者上的不同的信号组合给存储器装置100发送不同的命令(例如，编程命令及读取命令)。
存储器装置100响应于执行例如编程、读取及擦除操作的操作的命令。编程操作可将数据从终端110写入存储器单元103(例如，将数据从终端110传送到存储器单元103)。编程操作一股可被称为写入操作。读取操作将数据从存储器单元103读取到终端110(例如，将数据从存储器单元103传送到终端110)。擦除操作擦除来自全部存储器单元103或来自存储器单元103的一部分的数据(例如，清除数据)。
存储器装置100可包含对从存储器单元103读取的数据中的错误进行检查的错误校正单元118。错误校正单元118可包含错误校正电路以基于如所属领域的一股技术人员所熟知的错误校正码(ECC)校正错误。
存储器装置100可包含存储单元120，存储单元120可包含例如寄存器的存储器元件。存储单元120可包含存储器装置100的硬件部分、固件部分或其两者。存储单元120还可用于存储代码(例如，软件编程指令)。
存储器装置100可为闪存存储器装置，例如NAND闪存存储器装置或NOR闪存存储器装置或其它种类的存储器装置。
存储器装置100可为单阶单元存储器装置，以使存储器单元103存储单一数据位。举例来说，存储器单元103可存储单一数据位的二进制“0”值或二进制“1”值。
存储器装置100可为多级单元(MLC)存储器装置，以使存储器单元103的每一者中的每一者都可存储多个数据位或数据位的部分(例如，对应于2、3、4或一些其它数目的数据位的值)。举例来说，当存储器单元103的每一者中的每一者对应于每一单元2位时，存储器单元103的每一者中的每一者可存储两个二进制数据位的4种可能的组合的一者中的一者(即，对应于两个数据位的组合00、01、10及11)。在另一实例中，当存储器单元103的每一者中的每一者对应于每一单元3位时，存储器单元103的每一者中的每一者可存储3个二进制数据位的8种可能的组合的一者中的一者(即，000、001、010、011、100、101、110及111的一者中的一者)。在另一实例中，当存储器单元103的每一者中的每一者对应于每一单元4位时，存储器单元103的每一者中的每一者可存储4个二进制数据位的16种可能的组合的一者中的一者(即，0000、0001、0010、0011、1000等等直到1111的一者中的一者)。
单阶存储器装置及MLC存储器装置可组合在装置100内。所属领域的一股技术人员将易于识别出存储器装置100可包含图1省略的以有助于集中于本文所描述的各种实施例的其它部件。存储器装置100可包含下文参考图2到图9描述的实施例中的一者或一者以上。
图2展示根据本发明的实施例的存储器装置200的部分示意图。存储器装置200可与图1的存储器装置100相关联，例如形成存储器装置100的存储器阵列102的一部分。在图2中，存储器装置200包含布置成行240、241、242及243及列244、245、246及247的存储器单元210、211、212及213。如图2中所说明，相同列中的存储器单元在其相应列中可被连接成一系列(有时候被称为一串)存储器单元。图2展示4行及4列的实例，其中每一列中具有4个存储器单元。行、列及存储器单元的数目可变化。
如图2中所展示，相同行(例如，行241)中的存储器单元可耦合到存取线260、261、262及263中的一者。这些存取线可对应于存储器装置的字线的部分，且在至少一些实例中，这些存取线可形成用于存储器单元的控制门。存储器装置200使用存取线260、261、262及263来在感测(例如，读取)存储在存储器单元210、211、212及213中的数据的读取操作期间及将数据存储到(例如，编程或写入)存储器单元210、211、212及213中的编程操作期间存取存储器单元210、211、212及213。存储器装置200使用感测线270、271、272及273来在读取操作期间传送从存储器单元210、211、212及213读取的数据。
存储器装置200还可包含将列244、245、246及247中的存储器单元210、211、212及213分别耦合到感测线270、271、272及273的晶体管231及232(分别响应于信号SELa及SELb)。感测线270、271、272及273可对应于存储器装置的位线、数据线或这些线的组合的部分。线291可对应于存储器装置的源极(例如，电压)线的部分。
存储器装置200可包含分别与可载送信号VBL0、VBL1、VBL2及VBL3的其相应感测线270、271、272及273相关联的感测放大器(SENSE AMP)280、281、282及283。这些感测放大器可个别执行感测操作以分别感测信号VBL0、VBL1、VBL2及VBL3的值，且基于感测操作的结果提供指示感测结果信息的信号SEN_OUT1、SEN_OUT2、SEN_OUT2及SEN_OUT3。可在编程操作的部分期间执行感测操作。
存储器装置200在编程操作中可将数据存储在存储器单元210、211、212及213中。可通过存储器单元的状态(例如，特定存储器单元(例如，存储器单元210、211、212及213中的一者)的阈值电压值、通过所述特定存储器单元存储的电荷及/或所述特定存储器单元的电阻状态)指示所述特定存储器单元中所存储的数据。对于多级单元存储器装置来说，每一存储器单元可经编程以具有表示可存储在每一存储器单元中的多个位的每一种可能的组合的相应编程状态。举例来说，当存储器单元210、211、212及213中的每一者对应于每一单元3位时，存储器单元210、211、212及213中的每一者可经编程以具有8个不同的阈值电压范围中的一者内的表示对应于3个二进制数据位的8种可能的组合中的一者(即，000、001、010、011、100、101、110及111中的一者)的值的阈值电压值。
在本文的描述中，所选择的存储器单元指在特定编程操作中被选择用来存储数据的存储器单元。所选择的存取线指与所选择的存储器单元相关联的存取线。未选择的存储器单元指在所述特定编程操作中未被选择用来存储数据的存储器单元。未选择的存取线指与未选择的存储器单元相关联的存取线。终端(例如图1的终端110及111)上的信号的值(例如，对应于存储器地址的值)可用于确定选择哪些存储器单元用来在编程操作中编程。
图2展示其中在编程操作期间行241中的存储器单元210、211、212及213中的一者或一者以上可为所选择的存储器单元且存取线261可为用于这些存储器单元的所选择的存取线的实例。在此实例中，行240、242及243中的存储器单元210、211、212及213是未选择的存储器单元。存取线260、262及263是未选择的存取线。
在编程操作期间，存储器装置200可将信号Vpass施加到与未选择的存储器单元相关联的未选择的存取线(例如，260、262及263)。在编程操作期间，信号Vpass可具有值以使未选择的存储器单元可维持其状态并用作传递元件(例如，通过传导电流)。作为实例，信号Vpass可具有约10伏特的值。
在编程操作期间，存储器装置200可在不同的时间将不同的信号(例如，电压信号)VPRGM及VPAMP施加到相同的所选择的存取线(例如，261)。存储器装置200将信号(例如，电压信号)VPRGM施加到所选择的存取线(例如，261)以改变与所选择的存取线相关联的所选择的存储器单元的状态(例如，改变阈值电压值)。当将信号VPRGM施加到所选择的存取线时，存储器装置200还可分别将信号(例如，电压信号)VBL0、VBL1、VBL2及VBL3施加到与所选择的存储器单元相关联的感测线270、271、272及273。在编程操作期间，VBL0、VBL1、VBL2及VBL3的值可取决于所选择的存储器单元在各个时间的状态(例如，阈值电压值)而彼此不同。一些或全部信号VBL0、VBL1、VBL2及VBL3可具有零伏特的值(例如，接地)。在编程期间基于所选择的存储器单元的状态将不同值施加到信号VBL0、VBL1、VBL2及VBL3可允许存储器装置200调整对所选择的存储器单元进行编程的编程速率(例如，快或慢的程度)。
存储器装置200可包含验证操作，所述验证操作可为编程操作的一部分。在验证操作期间，存储器装置200将信号VRAMP施加到所选择的存取线以确定(例如，检查)所选择的存储器单元是否接近其相应的目标状态(例如，接近目标阈值电压值)或是否已达到其相应的目标状态。存储器单元的状态可包含存储器单元的阈值电压值。当将信号VRAMP施加到所选择的存取线时，感测放大器280、281、282及283可执行感测操作以感测与所选择的存储器单元相关联的对应的信号VBL0、VBL1、VBL2及VBL3的值。在感测之前(例如，开始验证操作时)，可对所选择的感测线270、271、272及273充电(例如，预充电)，以使信号VBL0、VBL1、VBL2及VBL3可具有特定预定信号电平值(例如，高)。在感测期间，信号电平值可基于相关联的所选择的存储器单元的状态而改变(例如，降低)或可停留在相同的信号电平值。
通过信号SEN_OUT0、SEN_OUT1、SEN_OUT2及SEN_OUT3提供的感测结果信息可指示所选择的存储器单元是否接近或已达到其相应的目标状态。基于感测结果信息，存储器装置200可执行适当的活动。所述活动可包含：如果任何特定选择的存储器单元接近其目标状态，则调整(例如，降低)编程速率且对所述存储器单元进行重复编程。所述活动可包含：如果存储器单元未接近目标状态且未达到目标状态，则增加存储器单元的编程速率。所述活动还可包含：如果任何特定选择的存储器单元已达到其目标状态，则完成(例如，约束)对所述存储器单元的编程。
图3展示说明根据本发明的实施例的在图2的存储器装置200的编程操作期间施加到与所选择的存储器单元相关联的存取线的信号VPGRM1到VPGRM6及信号VRAMP1到VRAMP6的实例值的图式。两个连续VPGRM之间的相同信号VRAMP可用于相同行中的多个所选择的存储器单元以确定所选择的存储器单元是否接近其相应的目标状态或是否已达到其相应的目标状态。
图3中的信号VPGRM1到VPGRM6中的每一者对应于图2的信号VPGRM。图3中的信号VRAMP1到VRAMP6中的每一者对应于图2的信号VRAMP。图3展示6个信号VPGRM1到VPGRM6及6个信号VRAMP1到VRAMP6作为实例。特定编程操作期间的这些信号的数目可变化(例如，少于或多于6个)。
如图3中所展示，信号VPGRM1到VPGRM6中的每一者可仅包含单一编程脉冲。一个脉冲可具有与下一个脉冲的振幅值不同的振幅值。举例来说，信号VPGRM1到VPGRM6的振幅值可具有从约15伏特到约20伏特的范围。在编程操作期间，信号VPGRM1到VPGRM6中的一者或一者以上可被施加到所选择的存取线以对相关联的所选择的存储器单元进行编程直到所选择的存储器单元达到其目标阈值电压值为止。举例来说，如果施加信号VPGRM1之后且所选择的存储器单元未达到其目标阈值电压值，则可重复对信号VPGRM2的编程操作。如果施加信号VPGRM2后且所选择的存储器单元未达到其目标阈值电压值，则可重复对信号VPGRM3到VPGRM6中的一者或一者以上的编程操作直到达到目标阈值电压值为止。
每当编程操作重复对存储器单元进行编程时，与所选择的存储器相关联的所选择的存取线上的信号值(振幅值)可增加。举例来说，图3展示从信号VPGRM1到信号VPGRM2、从信号VPGRM2到信号VPGRM3等等的振幅值的增加。替代地，振幅值可保持相同。
在图3中，在施加信号VPGRM1到VPGRM6中的每一者之后可执行验证操作。在验证操作中，可将信号VRAMP1到VRAMP6中的一者施加到被施加了信号VPGRM1到VPGRM6中的一者的相同的所选择的存取线。举例来说，在将信号VPGRM1施加到所选择的存取线216(图2)之后，可将信号VRAMP1施加到所选择的存取线216。在将信号VPGRM2施加到所选择的存取线216之后可将信号VRAMP2施加到所选择的存取线216。在所选择的存储器单元的编程期间，信号VRAMP1到VRAMP6的数目可等于信号VPGRM1到VPGRM6的数目。
如图3中所展示，信号VRAMP1到VRAMP6可具有相同轮廓。举例来说，信号VRAMP1到VRAMP6可具有在相同方向上相对于时间而增加的振幅值(例如，正斜率)。如图3中所展示，信号VRAMP1到VRAMP6可具有单一斜坡形状，其中值从0(或负值)增加到正电压(例如，约6伏特(或更高))。
当在验证操作期间将信号VRAMP1到VRAMP6中的一者施加到所选择的存取线时，存储器装置200可针对被编程的每一存储器单元执行两个活动。一个活动可包含确定存储器单元的阈值电压值是否达到小于(但接近)其目标阈值电压的值。另一活动可包含确定存储器单元的阈值电压值是否已达到其目标阈值电压。基于来自所述两个活动的确定结果，存储器装置200可进一步执行额外活动，例如重复或完成所选择的存储器单元的一些或全部的编程。
图4展示根据本发明的实施例的图2的存储器装置200的对应阈值电压VT0到VT7的阈值电压值范围400到407的实例。如上所述，存储器装置200可为多级单元存储器装置。举例来说，存储器装置200可为每一存储器单元具有3位的存储器装置。存在3个位的8种可能的组合。图4展示对应于3个位的8种不同组合的8个电平(有时候被称为状态)，电平0(L0)到电平7(L7)。针对用于大量存储器单元的对应阈值电压来说，每一电平具有电压阈值范围。举例来说，电平L0到L7针对阈值电压值具有相应范围，标记为阈值电压VT0到VT7。如图4中所展示，阈值电压VT0到VT7的阈值电压值从最低阈值电压值(对应电平0)到最高阈值电压值(对应电平L7)。因此，在阈值电压VT0到VT7的阈值电压值中阈值电压VT7的阈值是最大的。
阈值电压VT0到VT7中的每一者可为目标阈值电压。在编程操作期间，所选择的存储器单元可经编程以具有在阈值电压VT0到VT7中的一者的值范围内的目标阈值电压值。
如图4中所展示，阈值电压VT1可具有范围为从下限值Vt1A到上限值Vt1B的阈值电压值范围401。阈值电压VT2可具有范围为从下限值Vt2A到上限值Vt2B的阈值电压值范围402。区域412是电压值范围401的上限值Vt1B与阈值电压值范围402的下限值Vt2A之间的差。作为实例，区域412可为约800毫伏(mV)。其它阈值电压VT0及VT3到VT7还可具有对应的电压值范围400及403到407。为清楚起见，图4省略对与范围400及403到407相关联的下限值及上限值的标记。
图4还展示预编程验证电压PPVi及编程验证电压PVi，其中索引“i”对应于电平数目。阈值电压VT0到VT7中的每一者与一对验证电压PPVi及PVi相关联。举例来说，阈值电压VT2与验证电压PPV2及PV2相关联。阈值电压VT5与验证电压PPV5及PV5相关联。
与特定阈值电压VTi相关联的PPVi与PVi之间的差值(或PVi-PPVi)可小于阈值电压VTi的下限值与同阈值电压VTi相关联的恰好低于特定阈值电压VTi的上限值之间的差的四分之一。举例来说，在图4中，如果区域412为约800mV，则PV2到PPV2可小于200mV。替代地，PVi到PPVi之间的差值可为从所述电平的下限值与恰好低于所述电平的电平的上限值之间的差的至少四分之一到一半。举例来说，在图4中，如果区域412为约800mV，则PV2到PPV2为从200mV到400mV。
在验证操作期间，如果在所选择的存储器单元的编程期间阈值电压值(Vt)等于或大于其相关联的PPVi(例如，Vt≥PPVi)，则可将所述存储器单元视为已达到小于但接近其目标阈值电压值的值(例如，PPVi)。如果在所选择的存储器单元的编程期间所述存储器单元的阈值电压值等于或大于其相关联的PVi(例如，Vt≥PVi)，则可将所述存储器单元视为已达到其目标Vt。
在本文的描述中，条件Vt≥PPVi指在特定选择的存储器单元的编程期间所述存储器单元的阈值电压值(Vt)是否达到小于其目标阈值电压值的值(例如，PPVi)的条件。条件Vt≥PVi指在特定选择的存储器单元的编程期间所述存储器单元的阈值电压值是否已达到其目标阈值电压值的条件。
图5展示说明根据本发明的实施例的阈值电压VT0到VT7的值与信号VRAMP之间的关系的图表。信号VRAMP可对应于图2的信号VRAMP及图4中的信号VRAMP1到VRAMP6中的任一者。因此，图4中的信号VRAMP1到VRAMP6中的每一者可具有图5中所展示的分布，例如具有正斜率的单一斜坡形状。
如图5中所展示，信号VRAMP可包含分别等于电压PV1到PV7的值V1、V2、V3、V4、V5、V6及V7。VRAMP的最大值可大于与阈值电压VT7相关联的阈值电压值范围的上限。VRAMP可基于输入信息(IN)的值而产生。
信息IN可为数字信息。信息IN可通过存储器装置200的组件(例如图1的控制电路116)而产生。数/模转换器(DAC)可用于在其输入处接收信息IN并基于信息IN在其输出处产生信号VRAMP的值V1到V7。
如图5中所展示，信息IN可包含按顺序次序产生的值(例如，数字)。举例来说，信息IN可包含按0、1、2、3、4、5、6、7、...、X-3、X-2、X-1、X、X+1、…、Y-3、Y-2、Y-1、Y、Y+1、...、Z-3、Z-2、Z-1、Z及Z+1的顺序次序(以十进制数呈现)产生的数字。为清楚起，图5中仅展示信息IN的值中的一些。值Z大于值Y，且值Y大于值X。
对于信息IN的每一值(例如，数字值)来说，可产生信号VRAMP的对应值(例如，模拟电压值)。举例来说，可基于信息IN的值6(例如，00000110(以8位二进制数表示))产生信号VRAMP的值V1(电压值)。在另一实例中，可基于信息IN的值X(例如，如果X=16，则以二进制表示X=00000110)产生信号VRAMP的值V2。
如图5中所展示，对应于值X-2的信号VRAMP的值可小于电压值PVV2。对应于值Y-2的信号VRAMP的值可小于电压值PVV5。对应于值Z-2的信号VRAMP的值可小于电压值PVV7。
对应于值X的信号VRAMP的值可等于电压值PV2。对应于值Y的信号VRAMP的值可等于电压值PV5。对应于值Z的信号VRAMP的值可等于电压值PV7。
电压PPVi中的每一者可具有介于通过信息IN的两个连续值产生的信号VRAMP的两个连续值之间的值。举例来说，信息IN的连续值X-2及X-1用于产生信号VRAMP的两个对应的连续值(如两个点所展示)。如图5中所展示，电压PPV2介于信号VRAMP的所述两个值之间。此意指电压PPV2大于通过信息IN的值X-2产生的信号VRAMP的电压值且小于通过信息IN的值X-1产生的信号VRAMP的电压值。在另一实例中，信息IN的连续值Y-2及Y-1用于产生信号VRAMP的两个对应的连续值(如两个点所展示)。如图5中所展示，电压PPV5介于信号VRAMP的所述两个值之间。此意指电压PPV2大于通过信息IN的值Y-2产生的信号VRAMP的电压值且小于通过信息IN的值Y-1产生的信号VRAMP的电压值。替代地，电压PPVi中的每一者可具有等于通过信息IN的对应值产生的信号VRAMP的值的值。举例来说，电压PPV2可具有等于通过信息IN的值X-2产生的信号VRAMP的值的值。
图6是展示根据本发明的实施例的图5的信息IN、信号VRAM卜电压PVi、以及目标阈值电压VT0到VT7的值之间的关系的图表600。在图表600中，信息IN以两种不同的形式(十进制形式及对应的二进制形式)呈现。举例来说，如果信息IN包含8位二进制数，则其零值(十进制形式)对应于00000000、值1对应于00000001、值16对应于00010000等等。
对于信息IN的每一值来说，图表600还展示电压PVi(对应于目标VTi)的对应值的实例。举例来说，如部分601、602、605及607中所展示，信息IN的值00000110、00010000、00101110及00111000可分别对应于电压PV1(目标VT1)、PV2(目标VT2)、PV5(目标VT5)及PV7(目标VT7)的值。
如上文参考图5所描述，电压PPVi中的每一者可具有介于通过信息IN的两个连续值产生的信号VRAMP的连续值之间的值。图6的图表600展示其中电压PPV1具有0.48伏特(V)的值的实例，所述值介于通过信息IN的连续值00000100及00000101产生的信号VRAMP的0.4V与0.5V伏特之间。在另一实例中，图表600还展示具有4.48V的值的电压PPV5，所述值介于通过信息IN的连续值00101100及00101101产生的信号VRAMP的4.4V与4.5V伏特之间。值0.48V、1.48V、4.48V及5.48V仅是实例。可针对PPVi使用其它值。举例来说，在图表600中，电压PPV1可具有大于0.4V且小于0.5V的任何值。类似地，电压PPV2可具有大于1.4V且小于1.5V的任何值。电压PPV5可具有大于4.4V且小于4.5V的任何值。电压PPV7可具有大于5.4V且小于5.5V的任何值。
对于图表600的实例来说，在验证操作期间，如果所选择的存储器单元经编程以具有目标阈值电压值PV2，则在所选择的存储器单元的编程期间阈值电压值Vt等于或大于1.48V的情况下所述存储器单元被视为已达到值PPV2(例如，1.48V)。如果在所选择的存储器单元的编程期间所述存储器单元的阈值电压值等于或大于1.6V，则所述存储器单元被视为已达到其目标Vt(例如，1.6V)。
信号VRAMP的值(以伏特为单位)V1到V7及其它值(例如，正电压值Va到Vp)中的每一者可基于信息IN的对应值而产生。举例来说，信号VRAMP的值V1、V2、V5及V7可基于信息IN的对应值(例如值00000110(或6(十进制形式))、00010000(或X(十进制形式))、00101110(或Y(十进制形式))及00111000(或Z(十进制形式)))而产生。
如图6中所展示，信息IN可具有按渐增顺序次序的值，例如从0到Z+1。信号VRAMP的值还可具有对应于信息IN的所述值的相同次序的渐增顺序次序(例如从零伏特到5.7V)。从信号VRAMP的一个值到下一值的增量可相同，例如100毫伏(或0.1伏特)或其它值。
图7展示根据本发明的实施例的在存储器装置的所选择的存储器单元1、2及3的实例编程期间通过图2的存储器装置200基于图5及图6的信息IN的值而执行的一些活动。存储器单元1、2及3可在相同行中，例如图2的行241中的存储器单元210、212及213。
在图7中，可在验证操作期间以不同的时间间隔按顺序次序一个接一个地产生信息IN的值。举例来说，可分别在时间间隔701、702及703期间产生值X-2、X-1及X。可分别在时间间隔711、712及713期间产生值Y-2、Y-1及Y。可分别在时间间隔721、722及723期间产生值Z-2、Z-1及Z。值X、Y及Z可对应于三个不同的目标阈值电压值。
如图7中所展示，偏移值731、732及733分别是值X与X-2之间、值Y与Y-2之间及值Z与Z-2之间的差。偏移值731、732及733可相同。图7展示其中相对于信息IN的顺序单位偏移值731、732及733为两个单位(计数单位)的实例。举例来说，如果X=16，则图7中所展示的序列将为14、15、16及17(以十进制数表示)或00001110、00001111、00010000及00010001(以8位二进制数表示)。因此，偏移731是两个单位(两个计数单位)。类似地，如图7中所展示，偏移值732及733中的每一者也是两个单位。可使用其它偏移值单位。举例来说，偏移值731、732及733可为一个单位或两个以上单位。
在图7的实例中，存储器单元1、2及3经编程以分别具有对应于值X、Y及Z的阈值电压值Vt1、Vt2及Vt3。在此实例中的编程操作期间，当在对应的时间间隔701、711及721处信息IN的值分别为X-2、Y-2及Z-2时存储器装置200针对存储器单元1、2及3确定是否Vt≥PPVi。当在对应的时间间隔703、713及723处信息IN的值分别为X、Y及Z时存储器装置200还针对存储器单元210、212及213确定是否Vt≥PVi。基于来自这些活动的确定结果，存储器装置200可进一步执行额外活动，例如调整编程速率及在时间间隔723之后重复编程或在时间间隔723之后完成所选择的存储器单元1、2及3的编程。
图8展示根据本发明的实施例的图2的存储器装置200的另一部分的部分示意图。为简单起见，图8省略存储器装置200的一些元件及一些参考标记。
如图8中所展示，存储器装置200可包含电压产生器821、822以分别产生信号VPGRM及VRAMP。图8中的信号VPGRM可包含图3中的信号VPGRM1到VPGRM6中的一者或一者以上。图8中的信号VRAMP可包含图3中的信号VRAMP1到VRAMP6中的一者或一者以上。
电压产生器821可包含电荷泵以提供信号VPGRM，信号VPGRM可具有大于存储器装置200的电源电压(例如，Vcc)的值。电压产生器822可包含数/模转换器(DAC)823以产生信号VRAMP。DAC823可在其输入处以位的组合的形式接收信息IN，且在其输出处产生具有对应于所述位的组合的值(例如，模拟值)的信号VRAMP。图5及图6中展示信息IN及信号VRAMP的一些实例值。
图8中的存储器装置200还可包含产生器841以接收信息IN，且基于信息IN产生信息IN1及信息IN2。产生器841可包含逻辑门元件、计数器或其它组件的任何组合。信息IN1及IN2中的每一者可为数字信息。参考图9详细描述信息IN、IN1及IN2之间的关系。
存储器装置200还可包含目标Vt数据单元861以存储对应于待在特定编程操作期间编程于所选择的存储器单元中的目标阈值电压值的信息VTTGT。
在验证操作期间存储器装置200的比较器851可比较信息VTTGT与信息IN1及IN2中的每一者，且提供比较结果。信号MATCH的值可用于指示比较结果的值。举例来说，信号MATCH在IN1=VTTGT或IN2=VTTGT时可具有一个值(例如，高、逻辑1或其它值)，信号MATCH在IN1≠VTTGT且IN2≠VTTGT时可具有另一值(例如，低、逻辑0或其它值)。
编程控制器805接收信号MATCH及信号SEN_OUT1、SEN_OUT2及SEN_OUT3的组合。基于此组合，编程控制器805可确定当信息IN具有特定值时是否满足条件Vt≥PPVi及Vt≥PVi。这些特定值可包含信息IN的值X-2、X、Y-2、Y、Z-2及Z。
编程控制器805可包含存储组件(例如，锁存器)以存储通过信号MATCH及信号SEN_OUT1、SEN_OUT2及SEN_OUT3提供的信息。基于所存储的信息(其包含与条件Vt≥PPVi及Vt≥PVi相关联的信息)，存储器装置200可执行其它编程活动。举例来说，存储器装置200可在任何特定选择的存储器单元满足Vt≥PPVi的情况下调整(例如，降低)所述存储器单元的编程速率且重复编程，或在任何特定选择的存储器单元满足条件Vt≥PVi的情况下完成(例如，约束)所述存储器单元的编程。
图9是展示根据本发明的实施例的存储器装置200的活动的图表，所述活动包含在图8的存储器单元210、212及213的实例编程中在一些时间间隔期间确定条件Vt≥PPVi及Vt≥PVi。如图9中所展示，存储器单元210、212及213可经编程以具有对应于信息IN的值X、Y及Z的目标阈值电压值。在与图9相关联的实例编程操作期间，Vt210、Vt212及Vt213分别指示存储器单元210、212及213的阈值电压值。在此实例中，对应于存储在目标VT数据单元861(图8)中的目标阈值电压值的信息VTTGT可包含对应于信息IN的值X、Y及Z的值。
如图9中所展示，可基于信息IN加偏移值(例如偏移值731、732或733)的对应值(例如，数字)产生信息IN1的每一值(例如，数字)。举例来说，如果IN=X-2、X-1、X，则IN1=X、X+1、X+2。在此实例中(偏移值等于2)，如果X=16，则当IN1=X-2=14(例如，00001110)时，IN=(X-2)+2=X=16(例如，00010000)。类似地，如图9中所展示，如果IN=Y-2、Y-1、Y，则IN1=Y、Y+1、Y+2。如果IN=Z-2、Z-1、Z，则IN1=Z、Z+1、Z+2。
信息IN2的值可等于信息IN的值。举例来说，如果IN=X-2、X-1、X，则IN2=X-2、X-1、X。在此实例中，如果X=16，贝当IN=X-2=14(例如，00001110)时，IN2=X-2=14(例如，00001110)。类似地，如图9中所展示，如果IN=Y-2、Y-1、Y，则IN2=Y-2、Y-1、Y。如果IN=Z-2、Z-1、Z，则IN2=Z-2、Z-1、Z。
因为信息IN1的值可等于信息IN加偏移值的值(例如，IN1=IN+偏移值)且信息IN2的值可等于信息IN的值(例如，IN2=IN)，所以信息IN1的值还可等于信息IN2的值加偏移值(例如，IN1=IN2+偏移值)。举例来说，如图9中所展示，如果IN2=X-2、X-1、X，贝IN1=X、X+1、X+2。如果IN2=Y-2、Y-1、Y，贝IN1=Y、Y+1、Y+2。如果IN2=Z-2、Z-1、Z，贝IN1=Z、Z+1、Z+2。
信号MATCH可具有信号电平值以提供包含三种不同类型的指示的信息。举例来说，信号MATCH的信号电平值(例如，低)可用于指示不匹配指示930。信号MATCH的另一信号电平值(例如，高)可用于指示接近目标匹配指示931、934或936及目标匹配指示932、935或937。
在时间间隔901、911及921期间，存储器装置200可在每次出现接近目标匹配指示931、934及936期间针对相应存储器单元210、212及213确定是否Vt≥PPVi。在时间间隔903、923及933期间，存储器装置200可在每次出现目标匹配指示932、935及937期间针对相应存储器单元210、212及213确定是否Vt_PVi。举例来说，如图9中所展示，当出现接近目标匹配指示931及目标匹配指示932时，存储器装置200可分别在时间间隔901及903期间针对存储器单元210确定是否Vt210≥PPVi及Vt210≥PVi。当出现接近目标匹配指示934及目标匹配指示935时，存储器装置200可分别在时间间隔911及913期间针对存储器单元212确定是否Vt212≥PPVi及Vt212≥PVi。当出现接近目标匹配指示936及目标匹配指示937时，存储器装置200可分别在时间间隔921及923期间针对存储器单元213确定是否Vt213≥PPVi及Vt213≥PVi。
当在时间间隔902、912及922期间出现不匹配指示930时，存储器装置200可忽略相应存储器单元210、212及213的感测结果信息。在时间间隔901、902、903、911、912、913、921、922及923中的每一者中，存储器装置200可启用(例如，激活)与所选择的存储器单元相关联的感测放大器，例如与所选择的存储器单元210、212及213相关联的感测放大器280、282及283(图8)。感测放大器280、282及283在启用时执行时间间隔901、902、903、911、912、913、921、922及923中的每一者中的感测操作。然而，由于时间间隔902、912及922期间出现不匹配指示930，所以存储器装置200可忽略(例如，不一定存储)时间间隔902、912及922期间获得的感测结果信息。
可基于信息IN1的值提供接近目标匹配指示931、934及936。例如，如图9中所展示，当信息IN1的值为X、Y及Z时，信号MATCH分别提供接近目标匹配指示931、934及936。
可基于信息IN2的值提供目标匹配指示932、935及937。例如，如图9中所展示，当信息IN2的值为X、Y及Z时，信号MATCH分别提供目标匹配指示932、935及937。
因此，当信息IN1的值或信息IN2的值等于目标阈值电压值X、Y及Z时，出现接近目标匹配指示931、934及936以及目标匹配指示932、935及937。在每次出现接近目标匹配指示931、934及936以及每次出现目标匹配指示932、935及937时，存储器装置200可获得分别通过信号SEN_OUT0、SEN_OUT2及SEN_OUT3提供的感测结果信息941、942、944、945、946及947。在编程操作期间，编程控制器805(图8)可存储指示931、932、934、935、936及937以及感测结果信息941、942、944、945、946及947。
基于与存储器单元210、212及213中的每一者相关联的感测结果信息以及通过信号MATCH提供的信息，存储器装置200可确定是否满足条件Vt≥PPVi及Vt≥PVi。举例来说，在时间间隔901期间，如果通过信号SEN_OUT0提供的感测结果信息具有一个值(例如，高、逻辑1或其它值)，则满足与存储器单元210相关联的条件Vt≥PPVi。在此实例中，如果通过信号SEN_OUT0提供的感测结果信息具有另一值(例如，低、逻辑0或其它值)，则不满足条件Vt≥PPVi。在另一实例中，在时间间隔903期间，如果通过信号SEN_OUT0提供的感测结果信息具有一个值(例如，高、逻辑1或其它值)，则满足与存储器单元210相关联的条件Vt210≥PVi。在此实例中，如果通过信号SEN_OUT0提供的感测结果信息具有另一值(例如，低、逻辑0或其它值)，则不满足条件Vt210≥PVi。
以类似方式，在间隔911期间，如果通过信号SEN_OUT2提供的感测结果信息具有一个值(例如，高、逻辑1或其它值)，则满足与存储器单元212相关联的条件Vt212≥PPVi，且如果通过信号SEN_OUT2提供的感测结果信息具有另一值(例如，低、逻辑0或其它值)，则不满足条件Vt212≥PPVi。在时间间隔913期间，如果通过信号SEN_OUT2提供的感测结果信息具有一个值，则满足与存储器单元212相关联的条件Vt212≥PVi，且如果通过信号SEN_OUT2提供的感测结果信息具有另一值，则不满足条件Vt212≥PVi。
在间隔921期间，如果通过信号SEN_OUT3提供的感测结果信息具有一个值(例如，高、逻辑1或其它值)，则满足与存储器单元213相关联的条件Vt213≥PPVi，且如果通过信号SEN_OUT3提供的感测结果信息具有另一值(例如，低、逻辑0或其它值)，则不满足条件Vt213≥PPVi。在时间间隔923期间，如果通过信号SEN_OUT3提供的感测结果信息具有一个值，则满足与存储器单元213相关联的条件Vt213≥PVi，且如果通过信号SEN_OUT3提供的感测结果信息具有另一值，则不满足条件Vt213≥PVi。
图10是展示根据本发明的实施例的在参考图9描述的实例编程操作中与存储器单元210相关联的信号SEN_OUT0及信号VBL0的第一实例的图表。如图10中所展示，分别在时间间隔901及903期间的感测结果信息941及942(也在图9中展示)可具有不同值。举例来说，感测结果信息941具有对应于信号SEN_OUT0的一个信号电平值1001(例如，高)的值。感测结果信息942具有对应于另一信号电平值1000(例如，低)的值。
图10展示其中在时间间隔901期间信号SEN_OUT0具有信号电平值1001(指示满足条件Vt210≥PPVi)的实例。图10还展示其中在时间间隔903期间信号SEN_OUT0具有信号电平值1000(指示不满足条件Vt210≥PVi)的实例。
信号SEN_OUT0的信号电平值基于信号VBL0的信号电平值。感测放大器280(图8)可进行操作以使信号SEN_OUT0的信号电平值跟随信号VBL0的信号电平值。举例来说，在图10的时间间隔901期间，当信号VBL0的信号电平值为高(例如，值1011)时信号SEN_OUT0的信号电平值为高。在时间间隔903期间，当信号VBL0的信号电平值为低(例如，值1010)时信号SEN_OUT0的信号电平值为低。
图10中所展示的信号VBL0的信号电平值可取决于感测线270(图8)上的电荷量(例如，电压)。以下描述指图8及图10。在时间间隔901、902及903之前(例如图10中的时间间隔900期间)开始验证操作时，可使感测线270充电(例如，预充电)到电压(例如，Vcc)以使信号VBL0具有信号电平值1011。时间间隔900可大于时间间隔901、902及903中的每一者。为简单起见，图10及图11到图14中的时间间隔(例如，900、901、902及903)并未按比例绘制。时间间隔900可足以容许感测线270在时间间隔901处的感测操作之前达到充电电压(例如，Vcc)。取决于时间间隔901、902及903期间存储器单元210的阈值电压值Vt210及存取线216(图8)上的信号VRAMP的值，感测线270可维持所述电荷(例如，维持在Vcc)或可在时间间隔901、902及903中的任一者期间对线291放电。
如果Vt210大于信号VRAMP的值(Vt210>VRAMP)，则感测线270可维持所述电荷。举例来说，如果Vt210>VRAMP，则存储器单元210中的晶体管并未开启(例如，保持在关闭状态中)。因此，并未通过存储器单元210形成从感测线270到线291的信号路径(例如，电流路径)。因为未形成信号，所以感测线270可将其电荷维持在大体上相同的值(例如，Vcc)。
如果在时间间隔901、902及903的任一者期间Vt210等于或小于信号VRAMP的值(Vt210≤VRAMP)，则感测线270可对线291放电。举例来说，如果Vt210≤VRAMP901，则存储器单元210中的晶体管开启。因此，通过存储器单元210形成从感测线270到线291的信号路径。因为形成了信号路径，所以感测线270可经由所述信号路径对线291放电。所述放电可将感测线270上的电荷减小为零或接近零。
图10展示其中在时间间隔901期间Vt210>VRAMP及在时间间隔902及903期间Vt210≤VRAMP的实例。举例来说，如果在时间间隔901期间Vt210=1.48V且VRAMP=1.4V(Vt210>VRAMP)，则存储器单元210中的晶体管不开启。因此，在时间间隔901期间，未通过存储器单元210形成从感测线270到线291的信号路径。因此，感测线270上的电荷保持在大体上相同的值(例如，Vcc)。如图10中所展示，从时间间隔900到时间间隔901，信号VBL0停留在相同信号电平值1011(例如，高)，指示当Vt210>VRAMP时感测线270上的电荷保持在大体上相同的值。因为信号VBL0具有信号电平值1011(例如，高)，所以信号SEN_OUT0还具有对应的信号电平值1001(例如，高)，指示满足条件Vt210≥PPVi。
在上文的实例中，信号VRAMP的值可从时间间隔901期间的1.4V增加到(例如)时间间隔902期间的1.5V，且接着增加到(例如)时间间隔903期间的1.6V。此处描述的实例值1.4V、1.5V及1.6V还可对应于图6的图表600中所展示的VRAMP的实例值。在图10中的时间间隔902期间，因为Vt210≤VRAMP(例如，Vt210=1.4V≤VRAMP=1.5V)，所以存储器单元210中的晶体管开启。感测线270可对线291放电。如图10中所展示，在时间间隔902期间，信号VBL0从信号电平值1011(例如，高)变化为信号电平值1010(例如，低)。此指示当Vt210≤VRAMP时感测线270在时间间隔902期间开始对线291放电。因为在时间间隔902期间信号VBL0从信号电平值1011(例如，高)变化为信号电平值1010(例如，低)，所以SEN_OUT0还在时间间隔902期间从信号电平值1001(例如，高)变化为信号电平值1000(例如，低)。
在时间间隔903期间，因为如上述实例中所指示的Vt210≤VRAMP(例如，Vt210=1.4V≤VRAMP=1.6V)，所以存储器单元210中的晶体管可保持开启。感测线270可继续对线291放电或可接近结束所述放电。如图10中所展示，在时间间隔903期间，信号VBL0具有信号电平值1010(例如，低)。此指示当Vt210≤VRAMP时感测线270在时间间隔903期间已对线291放电。因为信号VBL0在时间间隔903期间具有信号电平值1010(例如，低)，所以SEN_OUT0还具有对应的信号电平值1000(例如，低)，指示不满足条件Vt210≥1Vi。
在图10的实例中，因为不满足条件Vt210≥PVi，所以存储器装置200重复存储器单元210的编程。在此实例中，因为满足条件Vt210≥PPVi(指示存储器单元210的阈值电压值接近目标阈值电压值(例如，PV2))，所以存储器装置200可在对存储器单元210的重复编程期间调整对存储器单元210进行编程的编程速率以使所述阈值电压值朝着目标阈值电压值移动。调整此编程速率可避免对存储器单元210的过度编程。举例来说，存储器装置200可通过(例如)调整在对存储器单元210进行重复编程期间施加到与存储器单元210相关联的感测线270的电压值来调整编程速率。
调整此电压值可包含增加施加到感测线270的电压值。增加施加到感测线270的电压值可包含从零增加到正电压值(例如，500mV)。举例来说，在用先前编程脉冲(例如，图3中的VPGRM2)对存储器单元210进行编程期间，当不满足条件Vt210≥PVi时可将零伏特施加到感测线270。在此实例中，在用随后的编程脉冲(例如，图3中的VPGRM3)对存储器单元210进行编程期间，当满足条件Vt210≥PVi时可将正电压值施加到感测线270。增加施加到感测线270的电压值可替代地包含将电压值从较低的正值(例如，当使用图3中的VPGRM2时)增加到较高的正值(例如，当在重复编程期间使用图3中的VPGRM3时)。
在替代性编程操作中，调整施加到感测线270的电压值可包含在对存储器单元210进行重复编程期间降低施加到感测线270的电压值。举例来说，降低施加到感测线270的电压值可包含将电压值从正电压值降低为零。举例来说，在用先前的编程脉冲(例如，图3中的VPGRM2)对存储器单元210进行编程期间，当不满足条件Vt210≥PVi时可将正电压值施加到感测线270。在此实例中，在用随后的编程脉冲(例如，图3中的VPGRM3)对存储器单元210进行编程期间，当不满足条件Vt210≥PVi时可将零伏特施加到感测线270。降低施加到感测线270的电压值可替代地包含将电压值从较高的正值(例如，当使用图3中的VPGRM2时)降低到较低的正值(例如，当在重复编程期间使用图3中的VPGRM3时)。在一些情况中，当仅有存储器单元210未达到其目标阈值电压值而相同行(例如，图2中的行241)中的其它存储器单元已达到其相应目标阈值电压值时可执行降低施加到感测线270的电压值。
图11是展示根据本发明的实施例的在参考图9描述的实例编程操作中与存储器单元210相关联的信号SEN_OUT0及信号VBL0的第二实例的图表。如图11中所展示，信号SEN_OUT0在时间间隔901期间具有信号电平值1000，指示不满足条件Vt210≥PPVi。图11还展示信号SEN_OUT0在时间间隔903期间具有信号电平值1000，指示不满足条件Vt210≥PVi。
在此实例中，在时间间隔901、902及903期间，Vt210≤VRAMP。感测线270(图8)对线291放电。因此，如图11中所展示，信号VBL0在时间间隔901、902及903期间具有信号电平值1010(例如，低)。因此，信号SEN_OUT0在时间间隔901、902及903期间还具有对应的信号电平值1000(例如，低)。此指示在时间间隔901期间不满足条件Vt210≥PPVi，且在时间间隔903期间不满足条件Vt210≥PVi。
在图11的实例中，因为不满足条件Vt210≥PVi，所以存储器装置200重复存储器单元210的编程。在此实例中，因为也不满足条件Vt210≥PPVi(指示存储器单元210的阈值电压值并不接近目标阈值电压值(例如，PV2))，所以存储器装置200可能不调整编程速率，例如通过在对存储器单元210重复编程时使施加到与存储器单元210相关联的感测线270的电压值保持不变。举例来说，在与随后的编程脉冲(例如，图3中的VPGRM3)相关联的重复编程期间，存储器装置200可使施加到感测线270的电压值保持在与先前的编程脉冲(例如，图3中的VPGRM2)相关联的编程期间所使用的值相同的值(例如，保持在零或保持在正值)处。
图12是展示根据本发明的实施例的在参考图9描述的实例编程操作中与存储器单元210相关联的信号SEN_OUT0及信号VBL0的第三实例的图表。如图12中所展示，信号SEN_OUT0在时间间隔901期间具有信号电平值1001，指示满足条件Vt210≥PPVi。图12还展示信号SEN_OUT0在时间间隔903期间具有信号电平值1001，指示也满足条件Vt210≥PVi。
在此实例中，在时间间隔901、902及903期间，Vt210>VRAMP。感测线270(图8)在时间间隔901、902及903期间维持其电荷。因此，如图11中所展示，信号VBL0在时间间隔901、902及903期间具有信号电平值1001(例如，高)。因此，信号SEN_OUT0在时间间隔901、902及903期间还具有对应的信号电平值1001(例如，高)。此指示在时间间隔901期间满足条件Vt210≥PPVi，且在时间间隔903期间满足条件Vt210≥PVi。
在图12的实例中，因为满足条件Vt210≥PVi，所以存储器装置200可完成存储器单元210的编程。在此实例中，存储器装置200可通过(例如)将约束电压值施加到与存储器单元210相关联的感测线270来完成存储器单元210的编程。此约束电压可具有即使存储器单元210的相同行中的其它所选择的存储器单元(212及213)未达到其相应目标阈值电压值而仍足以防止储器单元210的进一步编程的值。举例来说，约束电压值可具有等于存储器装置200的电源电压(例如，Vcc)的值的值。如果例如存储器单元212及213的其它存储器单元未达到其相应的目标阈值电压值，则存储器装置200可继续(例如，重复)对其它存储器单元进行编程。
图13是展示根据本发明的实施例在参考图9描述的实例编程操作中与存储器单元212相关联的信号SEN_OUT2及信号VBL2的实例的图表。与图13相关联的实例类似于图10的实例。如图13中所展示，信号SEN_OUT2在时间间隔911期间具有信号电平值1301，指示满足条件Vt212≥PPVi。图13还展示信号SEN_OUT2在时间间隔913期间具有信号电平值1300，指示不满足条件Vt212≥PVi。
信号SEN_OUT2的信号电平值基于信号VBL2的信号电平值。感测放大器282(图8)可进行操作以使信号SEN_OUT2的信号电平值跟随信号VBL2的信号电平值。举例来说，在时间间隔911期间，当信号VBL2的信号电平值为高(例如，值1311)时信号SEN_OUT2的信号电平值为高。在时间间隔913期间，当信号VBL2的信号电平值为低(例如，值1310)时信号SEN_OUT2的信号电平值为低。
图13展示其中在时间间隔911期间Vt212>VRAMP且在时间间隔912及913期间Vt212≤VRAMP的实例。在此实例中，在时间间隔900期间，可将感测线272(图8)充电(例如，预充电)到电压(例如，Vcc)以使信号VBL2具有信号电平值1311。因为在时间间隔911期间Vt212>VRAMP且在时间间隔912及913期间Vt212≤VRAMP，所以感测线272在时间间隔911期间维持其电荷且在时间间隔912及913期间放电。因此，如图13中所展示，信号VBL2在时间间隔911期间具有信号电平值1311(例如，高)且在时间间隔912及913期间具有信号电平值1310(例如，低)。因此，信号SEN_OUT2在时间间隔911期间还具有对应的信号电平值1301(例如，高)且在时间间隔912及913期间具有对应的信号电平值1300(例如，低)。此指示在时间间隔911期间满足条件Vt212≥PPVi，且在时间间隔913期间不满足条件Vt212≥PVi。
在图13的实例中，因为不满足条件Vt212≥PVi，所以存储器装置200重复存储器单元212的编程。在此实例中，因为满足条件Vt212≥PPVi(指示存储器单元212的阈值电压值接近目标阈值电压值(例如，PV5))，所以存储器装置200可在重复存储器单元212的编程期间调整施加到与存储器单元212相关联的感测线272的电压值。调整此电压值可避免存储器单元212的过度编程。存储器装置200可以与上文参考图10针对存储器单元210所描述的方式类似或相同的方式来调整(例如，增加或降低)施加到感测线272的电压值。
图14是展示根据本发明的实施例的在参考图9描述的实例编程操作中与存储器单元213相关联的信号SEN_OUT3及信号VBL3的实例的图表。与图14相关联的实例类似于图10及图13的实例。如图14中所展示，信号SEN_OUT3在时间间隔921期间具有信号电平值1401，指示满足条件Vt213≥PPVi。图14还展示信号SEN_OUT3在时间间隔923期间具有信号电平值1400，指示不满足条件Vt213≥PVi。
信号SEN_OUT3的信号电平值基于信号VBL3的信号电平值。感测放大器283(图8)可进行操作以使信号SEN_OUT3的信号电平值跟随信号VBL3的信号电平值。举例来说，在时间间隔921期间，当信号VBL3的信号电平值为高(例如，值1411)时信号SEN_OUT3的信号电平值为高。在时间间隔923期间，当信号VBL3的信号电平值为低(例如，值1410)时信号SEN_OUT3的信号电平值为低。
图14展示其中在时间间隔921期间Vt213>VRAMP且在时间间隔922及923期间Vt213≤VRAMP的实例。在此实例中，在时间间隔900期间，可将感测线273(图8)充电(例如，预充电)到电压(例如，Vcc)以使信号VBL3具有信号电平值1411。因为在时间间隔921期间Vt213>VRAMP且在时间间隔922及923期间Vt213≤VRAMP，所以感测线273在时间间隔921期间维持其电荷且在时间间隔922及923期间放电。因此，如图14中所展示，信号VBL3在时间间隔921期间具有信号电平值1411(例如，高)且在时间间隔922及923期间具有信号电平值1410(例如，低)。因此，信号SEN_OUT3在时间间隔921期间还具有对应的信号电平值1401(例如，高)且在时间间隔922及923期间具有对应的信号电平值1400(例如，低)。此指示在时间间隔921期间满足条件Vt213≥PPVi且在时间间隔923期间不满足条件Vt213≥PVi。
在图14的实例中，因为不满足条件Vt213≥PVi，所以存储器装置200重复存储器单元213的编程。在此实例中，因为满足条件Vt213≥PPVi(指示存储器单元213的阈值电压值接近目标阈值电压值(例如，PV7))，所以存储器装置200可在重复存储器单元213的编程期间调整施加到与存储器单元213相关联的感测线273的电压值。调整此电压值可避免存储器单元213的过度编程。存储器装置200可以与上文参考图10针对存储器单元210所描述的方式类似或相同的方式来调整(例如，增加或降低)施加到感测线273的电压值。
图15是展示根据本发明的实施例的存储器装置200的活动的图表，所述活动包含在图7的存储器单元210、212及213的另一实例编程中在一些时间间隔期间确定条件Vt≥PPVi及Vt≥PVi。图15与图9的不同之处在于：在图15中，存储器单元210及212两者都经编程以具有对应于值X的相同目标阈值电压值。因此，如图15中所展示，当在时间间隔1501期间出现匹配指示931(IN1=X)时，存储器装置200分别针对存储器单元210及212确定是否Vt210≥PPVi及Vt212≥PPVi。而且如图15中所展示，当在时间间隔1503期间出现匹配指示932(IN1=X)时，存储器装置200分别针对存储器单元210及212确定是否Vt210≥PVi及Vt212≥PVi，对于信息IN2的值X也如此。
当出现匹配指示936及937时，存储器装置200分别在时间间隔1521及1523期间针对存储器单元213确定是否Vt213≥PPVi及Vt213≥PVi。当在时间间隔1502及1522处出现不匹配指示930时，存储器装置200可忽略感测信息结果。
如上文参考图2到图14所详细描述，可存储感测结果信息1541、1542、1544、1545、1546及1547用于通过存储器装置200执行的进一步的活动(例如完成编程或调整编程速率及重复所选择的存储器单元的一些或全部的编程)。
图16展示根据本发明的实施例的存储器装置中的编程操作的方法1600的流程图。方法1600可用于对上文参考图1到图15描述的存储器装置(例如，存储器装置100或200)的存储器单元进行编程。因此，方法1600可包含上文参考图2到图15描述的活动及编程操作。
如图16中所展示，活动1610可包含对存储器单元进行编程。活动1620可包含确定存储器单元的阈值电压值。确定阈值电压值可包含针对存储器单元确定是否Vt≥PPVi及Vt≥PVi。方法1600可基于用于产生在确定条件Vt≥PPVi及Vt≥PVi期间施加到存储器单元的存取线的信号(例如，VRAMP)的数字信息(例如，信息IN)的不同值来确定是否Vt≥PPVi及Vt≥PVi。
方法1600可包含确定是否Vt≥PPVi的活动1630及确定是否Vt≥PVi的活动1640。如果满足所述条件的两者，则方法1600可在活动1650处完成对存储器单元的编程。如果在活动1630中满足条件Vt≥PPVi且在活动1640中不满足条件Vt≥PVi(例如，PPVi≤Vt≤PVi)，则方法1600可执行活动1660以调整编程速率。举例来说，当方法1600在活动1670处重复对存储器单元进行编程时，方法1600可调整施加到与存储器单元相关联的感测线的电压。在活动1630中，如果不满足条件Vt≥PPVi，则方法1600还可执行活动1670以在活动1670处重复存储器单元的编程，而不执行活动1660。方法1600可重复活动1620、1630、1640、1650、1660及1670中的一者或一者以上直到满足条件Vt≥PVi为止。
如此处参考图16所描述，可以类似或相同方式对方法1600中使用的存储器装置的其它存储器单元进行编程。方法1600可包含上文参考图2到图15描述的额外活动及编程操作。
对设备(例如，存储器装置100及200)的说明旨在提供对各种实施例的结构的大体上的了解，且无意提供对可利用本文描述的结构的设备及系统的全部元件及特征的完整描述。
任何上文描述的组件可以包含经由软件的模拟的若干方式来实施。因此，上文描述的设备(例如，存储器装置100的一部分或整个存储器装置100以及存储器装置200的一部分或整个存储器装置200)在本文中的特征在于“模块”。根据设备(例如，存储器装置100及200)的架构的需要且酌情考虑各种实施例的特定实施方案，此类模块可包含硬件电路、单处理器电路及/或多处理器电路、存储器电路、软件编程模块及对象及/或固件及其组合。举例来说，此类模块可包含在系统操作模拟封装(例如软件电信号模拟封装、功率使用及范围模拟封装、电容电感模拟封装、功率/热耗散模拟封装、信号传输接收模拟封装及/或用于操作或模拟各种潜在实施例的操作的软件与硬件的组合)中。
各种实施例的设备及系统可包含高速计算机中使用的电子电路、通信及信号处理电路、单处理器或多处理器模块、单一嵌入式或多个嵌入式处理器、多核处理器、数据开关及包含多层的专用模块、多芯片模块或可包含于高速计算机中使用的电子电路、通信及信号处理电路、单处理器或多处理器模块、单一嵌入式或多个嵌入式处理器、多核处理器、数据开关及包含多层的专用模块、多芯片模块中。可进一步包含此类设备及系统作为多种电子系统(例如电视、蜂窝式电话、个人计算机(例如，膝上型计算机、台式计算机、掌上型计算机、平板式计算机等)、工作站、收音机、视频播放器、音频播放器(例如，动态图片专家群压缩标准音频层3(MP3)播放器)、运载工具、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒及其它者)内的子组件。
上文参考图1到图16描述的实施例包含存储器装置及对存储器装置的存储器单元进行编程的方法。一种此类方法可包含将信号施加到与存储器单元相关联的线，所述信号是基于数字信息而产生。所述方法还可包含基于所述数字信息的值且在将所述信号施加到所述线时确定存储器单元的阈值电压值是否达到第一电压值及第二电压值。描述包含额外的存储器装置及方法的其它实施例。
上文描述及图式说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入结构变化、逻辑变化、电变化、过程变化及其它变化。实例仅仅代表可能的变动。一些实施例的部分及特征可包含在其它实施例的部分及特征中或可用其它实施例的部分及特征替代。所属领域的技术人员在阅读并理解上文描述之后将明白许多其它实施例。

Claims (39)

1.一种方法，其包括：
将信号施加到与存储器单元相关联的线，所述信号是基于数字信息而产生；
当所述数字信息具有第一值时且当将所述信号施加到所述线时确定所述存储器单元是否接近目标状态；及
当所述数字信息具有第二值时且当将所述信号施加到所述线时确定所述存储器单元是否已达到所述目标状态。
2.根据权利要求1所述的方法，其中确定所述存储器单元是否接近目标状态包括确定所述存储器单元的阈值电压值是否已达到第一电压值，且其中确定所述存储器单元是否已达到所述目标状态包括确定所述存储器单元的所述阈值电压值是否已达到第二电压值，其中所述第二电压值大于所述第一电压值。
3.根据权利要求1所述的方法，其进一步包括如果所述存储器单元接近所述目标状态，则调整所述存储器单元的编程速率。
4.根据权利要求1所述的方法，其进一步包括如果所述存储器单元已达到所述目标状态，则完成所述存储器单元的编程。
5.根据权利要求1所述的方法，其进一步包括如果所述存储器单元不接近所述目标状态且尚未达到所述目标状态，则增加所述存储器单元的编程速率。
6.根据权利要求1所述的方法，其中所述数字信息的所述第二值对应于所述存储器单元的目标阈值电压值。
7.根据权利要求1所述的方法，其中所述信号包含基于所述数字信息的所述第一值而产生的值，且所述信号的所述值小于所述第一电压值。
8.根据权利要求7所述的方法，其中所述信号包含基于所述数字信息的所述第二值而产生的额外值，其中所述额外值小于所述第二电压值。
9.根据权利要求2所述的方法，其进一步包括：
在将所述信号施加到所述线之前改变所述存储器单元的阈值电压值。
10.根据权利要求1所述的方法，其中所述数字信息包含按顺序次序产生的多个值，所述数字信息的所述第一值对应于所述多个值中的第一值，所述数字信息的所述第二值对应于所述多个值中的第二值，且其中所述第二值与所述第一值之间的差为2。
11.一种方法，其包括：
将信号施加到与第一存储器单元及第二存储器单元相关联的线，所述信号是基于输入信息而产生；
当所述输入信息具有第一值时且当将所述信号施加到所述线时确定第一存储器单元的阈值电压值是否达到接近第一目标阈值电压值的值；
当所述输入信息具有第二值时且当将所述信号施加到所述线时确定所述第一存储器单元的所述阈值电压值是否达到所述第一目标阈值电压值；
当所述输入信息具有第三值时且当将所述信号施加到所述线时确定所述第二存储器单元的阈值电压值是否达到接近第二目标阈值电压值的值；及
当所述输入信息具有第四值时且当将所述信号施加到所述线时确定所述第二存储器单元的所述阈值电压值是否达到所述第二目标阈值电压值。
12.根据权利要求11所述的方法，其中所述第一目标阈值电压值与所述第二目标阈值电压值不同。
13.根据权利要求11所述的方法，其中所述输入信息的所述第一值小于所述输入信息的所述第二值。
14.根据权利要求11所述的方法，其中所述输入信息的所述第二值小于所述输入信息的所述第三值。
15.根据权利要求11所述的方法，其中所述输入信息的所述第三值小于所述输入信息的所述第四值。
16.一种方法，其包括：
产生第一信息；
产生第二信息；
当所述第一信息的值对应于所述目标阈值电压值时确定存储器单元是否接近目标状态；及
当所述第二信息的值对应于所述目标阈值电压值时确定所述存储器单元是否已达到所述目标状态。
17.根据权利要求16所述的方法，其中确定存储器单元是否接近目标状态包括确定所述存储器单元的阈值电压值是否已达到接近所述存储器单元的所述目标阈值电压值的值，且其中确定所述存储器单元是否已达到所述目标状态包括确定所述存储器单元的所述阈值电压值是否已达到所述目标阈值电压值。
18.根据权利要求16所述的方法，其中所述第一信息在第一时间间隔期间具有第一值且在第二时间间隔期间具有第二值，所述第二信息在所述第一时间间隔期间具有第一值且在所述第二时间间隔期间具有第二值，且所述第一信息的所述第一值等于所述第二信息的所述第二值。
19.根据权利要求17所述的方法，其中所述第一信息及所述第二信息是基于同一输入信息而产生。
20.根据权利要求19所述的方法，其中当将基于所述输入信息产生的信号施加到与所述存储器单元相关联的存取线时，执行确定所述存储器单元的所述阈值电压值是否已达到接近所述目标阈值电压值的所述值及确定所述存储器单元的所述阈值电压值是否已达到所述目标阈值电压值。
21.一种方法，其包括：
在第一时间间隔及第二时间间隔期间将信号施加到与存储器单元相关联的第一线，所述信号在所述第一时间间隔期间具有对应于数字信息的第一值的第一值，且所述信号在所述第二时间间隔期间具有对应于所述数字信息的第二值的第二值；
在所述第一时间间隔期间感测与所述存储器单元相关联的第二线上的信号以提供指示所述存储器单元的状态与第一值之间的关系的第一感测结果信息；及
在所述第二时间间隔期间感测所述第二线上的所述信号以提供指示所述存储器单元的所述状态与第二值之间的关系的第二感测结果信息。
22.根据权利要求21所述的方法，其中所述存储器单元的所述状态包括所述存储器单元的阈值电压值。
23.根据权利要求21所述的方法，其进一步包括：
如果所述第二感测结果指示所述存储器单元的所述状态小于所述第二值，则改变所述存储器单元的所述状态。
24.根据权利要求22所述的方法，其进一步包括：
在编程操作期间将额外信号施加到所述第一线以改变所述存储器单元的所述阈值电压值；及
如果所述第一感测结果信息指示在将所述额外信号施加到所述第一线之前所述存储器单元的所述阈值电压值大于所述第一值，则在所述存储器单元的编程期间将大于零伏特的电压施加到所述第二线。
25.根据权利要求21所述的方法，其进一步包括：
存储所述第一感测结果信息；及
存储所述第二感测结果信息。
26.根据权利要求21所述的方法，其中所述第二值大于所述第一值，且所述第二值包含所述存储器单元的目标阈值电压值。
27.一种设备，其包括：
存储器单元；及
模块，其用以：
将信号施加到与所述存储器单元相关联的存取线，所述信号是基于数字信息而产生;
当所述数字信息具有第一值时确定所述存储器单元是否接近目标状态；及
当所述数字信息具有第二值时确定所述存储器单元是否已达到所述目标状态。
28.根据权利要求27所述的设备，其中所述模块进一步经配置以在所述存储器单元接近目标状态的情况下调整所述存储器单元的编程速率。
29.根据权利要求27所述的设备，其中所述模块进一步经配置以在所述存储器单元已达到所述目标状态的情况下完成所述存储器单元的编程。
30.根据权利要求27所述的设备，其中所述模块进一步经配置以在所述存储器单元未接近所述目标状态且未达到所述目标状态的情况下增加所述存储器单元的所述编程速率。
31.根据权利要求27所述的设备，其中所述模块经配置以在所述存储器单元接近所述目标状态的情况下，在所述存储器单元的编程期间将正电压施加到与所述存储器单元相关联的感测线。
32.根据权利要求27所述的设备，其中所述模块经配置以在确定所述存储器单元是否接近所述目标状态之前及在确定所述存储器单元是否已达到所述目标阈值状态之前对耦合到所述存储器单元的线充电。
33.根据权利要求32所述的设备，其中所述模块经配置以：
在对所述线充电后感测第一时间间隔期间所述线上的信号电平值以确定所述存储器单元是否接近所述目标状态；及
在对所述线充电后感测第二时间间隔期间所述线上的所述信号电平值以确定所述存储器单元是否已达到所述目标状态。
34.一种设备，其包括：
存储器单元；及
模块，其用以：
产生第一序列的值及第二序列的值；
当所述第一序列的值当中的所选择的值匹配对应于所述存储器单元中的所选择的存储器单元的目标阈值电压值的值时确定所述所选择的存储器单元的阈值电压值是否已达到第一值；及
当所述第二序列的值当中的所选择的值匹配对应于所述所选择的存储器单元的所述目标阈值电压值的所述值时确定所述所选择的存储器单元的所述阈值电压值是否已达到第二值。
35.根据权利要求34所述的设备，其中所述模块经配置以在所述所选择的存储器单元的所述阈值电压值小于所述第一值的情况下，在所述所选择的存储器单元的编程期间将第一电压施加到与所述所选择的存储器单元相关联的感测线，且所述模块经配置以在所述所选择的存储器单元的所述阈值电压值大于所述第一值且小于所述第二值的情况下，在所述所选择的存储器单元的所述编程期间将第二电压施加到所述感测线。
36.根据权利要求35所述的设备，其中所述模块经配置以在所述所选择的存储器单元的所述阈值电压值已达到所述第二值时将第三电压施加到所述感测线。
37.根据权利要求34所述的设备，其中所述第二值包含所述目标阈值电压值。
38.根据权利要求34所述的设备，其中所述模块进一步经配置以：
在所述第一序列的值当中的所述所选择的值匹配对应于所述存储器单元的额外选择的存储器单元的目标阈值电压值的值时确定所述额外选择的存储器单元的阈值电压值是否已达到第三值；及
在所述第二序列的值中的所述所选择的值匹配对应于所述额外选择的存储器单元的所述目标阈值电压值的所述值时确定所述额外选择的存储器单元的所述阈值电压值是否已达到第四值。
39.根据权利要求38所述的设备，其中所述第三值等于所述第一值且所述第四值等于所述第二值。
CN201280015131.6A 2011-03-25 2012-03-23 非易失性存储器编程 Active CN103460297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/072,478 2011-03-25
US13/072,478 US8917553B2 (en) 2011-03-25 2011-03-25 Non-volatile memory programming
PCT/US2012/030430 WO2012135060A2 (en) 2011-03-25 2012-03-23 Non-volatile memory programming

Publications (2)

Publication Number Publication Date
CN103460297A true CN103460297A (zh) 2013-12-18
CN103460297B CN103460297B (zh) 2017-07-25

Family

ID=46877238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280015131.6A Active CN103460297B (zh) 2011-03-25 2012-03-23 非易失性存储器编程

Country Status (7)

Country Link
US (2) US8917553B2 (zh)
EP (1) EP2689424B1 (zh)
JP (1) JP6101679B2 (zh)
KR (1) KR101976883B1 (zh)
CN (1) CN103460297B (zh)
TW (1) TWI508080B (zh)
WO (1) WO2012135060A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917553B2 (en) 2011-03-25 2014-12-23 Micron Technology, Inc. Non-volatile memory programming
CN110097911A (zh) * 2018-01-30 2019-08-06 华邦电子股份有限公司 半导体存储装置以及电压产生电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396791B2 (en) 2014-07-18 2016-07-19 Micron Technology, Inc. Programming memories with multi-level pass signal
KR102148512B1 (ko) 2017-09-01 2020-08-27 주식회사 엘지화학 양극 활물질의 제조방법 및 이를 이용한 양극 활물질 및 리튬 이차전지
US11488677B2 (en) 2020-12-10 2022-11-01 Micron Technology, Inc. Distributed compaction of logical states to reduce program time

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183215A1 (en) * 2006-02-08 2007-08-09 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of writing data into the same
US20100039863A1 (en) * 2008-08-14 2010-02-18 Vishal Sarin Mitigation of runaway programming of a memory device
US20100128523A1 (en) * 2008-11-21 2010-05-27 Micron Technology, Inc. Multi-pass programming in a memory device
US20110007571A1 (en) * 2009-07-13 2011-01-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices and program methods thereof in which a target verify operation and a pre-pass verify operation are performed simultaneously using a common verify voltage

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177795A (ja) * 1996-12-13 1998-06-30 Sony Corp 不揮発性半導体記憶装置
IT1303204B1 (it) 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
JP3987715B2 (ja) * 2001-12-06 2007-10-10 富士通株式会社 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US6869812B1 (en) 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
JP4130784B2 (ja) * 2003-05-29 2008-08-06 日本電信電話株式会社 多値メモリ回路
KR100635203B1 (ko) 2004-05-14 2006-10-16 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 장치 및 그 구동 방법
JP4167640B2 (ja) * 2004-10-14 2008-10-15 シャープ株式会社 不揮発性メモリのプログラム電圧決定方法
ITRM20050310A1 (it) 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
KR100624300B1 (ko) 2005-06-29 2006-09-19 주식회사 하이닉스반도체 프로그램 시간을 감소시키는 플래시 메모리 장치의프로그램 동작 제어 방법
ITRM20070167A1 (it) 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7599224B2 (en) 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US8565019B2 (en) * 2007-11-20 2013-10-22 Kabushiki Kaisha Toshiba Method for controlling threshold value in nonvolatile semiconductor memory device
JP4640658B2 (ja) * 2008-02-15 2011-03-02 マイクロン テクノロジー， インク． マルチレベル抑制スキーム
JP2009301679A (ja) * 2008-06-17 2009-12-24 Vantel Corp 不揮発性半導体記憶装置とその書き込み方法
US8127091B2 (en) * 2008-10-30 2012-02-28 Micron Technology, Inc. Programming memory cells with additional data for increased threshold voltage resolution
US8289779B2 (en) * 2010-03-31 2012-10-16 Micron Technology, Inc. Memory cell sensing device equipped with a ramp voltage generator using a digital-to-analog converter (DAC) and counters, and sensing methods thereof
KR20120005828A (ko) 2010-07-09 2012-01-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8917553B2 (en) 2011-03-25 2014-12-23 Micron Technology, Inc. Non-volatile memory programming
KR101772578B1 (ko) * 2011-04-19 2017-08-30 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183215A1 (en) * 2006-02-08 2007-08-09 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of writing data into the same
US20100039863A1 (en) * 2008-08-14 2010-02-18 Vishal Sarin Mitigation of runaway programming of a memory device
US20100128523A1 (en) * 2008-11-21 2010-05-27 Micron Technology, Inc. Multi-pass programming in a memory device
US20110007571A1 (en) * 2009-07-13 2011-01-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices and program methods thereof in which a target verify operation and a pre-pass verify operation are performed simultaneously using a common verify voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917553B2 (en) 2011-03-25 2014-12-23 Micron Technology, Inc. Non-volatile memory programming
US9202586B2 (en) 2011-03-25 2015-12-01 Micron Technology, Inc. Non-volatile memory programming
CN110097911A (zh) * 2018-01-30 2019-08-06 华邦电子股份有限公司 半导体存储装置以及电压产生电路
CN110097911B (zh) * 2018-01-30 2021-05-18 华邦电子股份有限公司 半导体存储装置以及电压产生电路

Also Published As

Publication number Publication date
EP2689424A2 (en) 2014-01-29
JP6101679B2 (ja) 2017-03-22
JP2014512064A (ja) 2014-05-19
EP2689424B1 (en) 2021-09-08
US9202586B2 (en) 2015-12-01
EP2689424A4 (en) 2015-10-14
US20120243318A1 (en) 2012-09-27
WO2012135060A2 (en) 2012-10-04
KR101976883B1 (ko) 2019-05-09
TWI508080B (zh) 2015-11-11
US8917553B2 (en) 2014-12-23
KR20140017616A (ko) 2014-02-11
WO2012135060A3 (en) 2012-12-06
TW201303875A (zh) 2013-01-16
US20150085581A1 (en) 2015-03-26
CN103460297B (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
CN102292775B (zh) 存储器的适应性擦除和软编程
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101213614B (zh) 擦除非易失性存储器的方法和装置
US8773917B2 (en) Word line kicking when sensing non-volatile storage
CN102543154A (zh) 包含影响存储器的操作条件的参数的存储器指令
TWI733706B (zh) 於規劃記憶體裝置時減少驗證檢查之技術
US6212101B1 (en) High-density nor-type flash memory device and a program method thereof
US20150200019A1 (en) Erase speed adjustment for endurance of non-volatile storage
CN111312320B (zh) 半导体存储装置及其操作方法
CN101218651A (zh) 利用个别验证来软编程非易失性存储器和额外软编程存储器单元的子组
CN103460297A (zh) 非易失性存储器编程
CN103959390A (zh) 反向偏置字线开关晶体管
CN103370746B (zh) 存储器及编程存储器的方法
US8681561B2 (en) Apparatuses and methods including memory write operation
US8228742B2 (en) Memory read methods, apparatus, and systems
CN113053427A (zh) 电压切换电路和切换电路
US11670374B2 (en) Memory device including initial charging phase for double sense operation
US10290360B2 (en) Methods, systems, and media for programming a storage device
US11894066B2 (en) Semiconductor memory device and method of operating the semiconductor memory device
US11594291B2 (en) Semiconductor memory device and method of operating the same
US20220036950A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
KR102611860B1 (ko) 디코딩 회로 및 이를 포함하는 반도체 메모리 장치
US20080158999A1 (en) Methods, apparatus, and systems for flash memory bit line charging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant