JP2014512064A - 不揮発性メモリのプログラミング - Google Patents

Abstract

いくつかの実施形態は、メモリデバイス、およびメモリデバイスのメモリセルをプログラムする方法を含む。１つのそのような方法は、信号をメモリセルと関連付けられるラインに印加することを含むことができ、該信号は、デジタル情報に基づいて生成される。本方法はまた、信号がラインに印加されている間、デジタル情報が第１の値を有するときに、メモリセルの状態が目標状態に近いかどうかを判定することと、デジタル情報が第２の値を有するときに、メモリセルの状態が目標状態に到達したかどうかを判定することも含むことができる。さらなるメモリデバイスおよび方法を含む、他の実施形態が説明される。
【選択図】図８

Description

［優先権主張]
この特許出願は、２０１１年３月２５日に出願された米国特許出願第１３／０７２，４７８号（参照によりその全体が本明細書に組み込まれる）からの優先権の利益を主張するものである。

［背景技術］
フラッシュメモリデバイス等の不揮発性メモリデバイスは、数多くのコンピュータおよび電子デバイスで、データを記憶するために使用されている。フラッシュメモリデバイスは、通常、データを記憶するためのプログラミング操作と、記憶したデータを取り出すための読み出し操作と、メモリからデータをクリアするための消去操作を有する。

従来のプログラミング操作は、メモリセルが特定の状態を有するようにプログラムすることと、次いで、そのような状態がそれらの期待される目標プログラム状態の範囲内にあるかどうかを判定することとを含み得る。プログラミング操作は、期待される目標プログラム状態が得られるまで繰り返され得る。

いくつかの従来のプログラミング操作では、プログラムされているメモリセルの状態を判定することが課題になり得る。

本発明の実施形態による、メモリデバイスのブロック図である。 本発明の実施形態による、メモリデバイスの部分概略図である。 本発明の実施形態による、図２のメモリデバイスのプログラミング操作中に、選択メモリセルと関連付けられるアクセスラインに印加される例示的な種々の信号の値を例示する図である。 本発明の実施形態による、図２のメモリデバイスの対応する閾値電圧の閾値電圧値範囲の実施例を示す図である。 本発明の実施形態による、図３および図４で示される閾値電圧の値と信号との関係を例示するグラフである。 本発明の実施形態による、図５で示されるいくつかの情報および信号の値の間の関係を示すチャートである。 本発明の実施形態による、メモリデバイスのいくつかの選択メモリセルの例示的なプログラミング中に、図５および図６で示される情報の値に基づいて、図２のメモリデバイスによって行われるいくつかの活動を示す図である。 本発明の実施形態による、図２のメモリデバイスの別の部分の部分概略図である。 本発明の実施形態による、図８の選択メモリセルの例示的なプログラミングの際に、選択された時間間隔中にいくつかの条件を判定することを含む、図２のメモリデバイスの活動を示すグラフである。 本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、第１のメモリセルと関連付けられるいくつかの信号の第１の実施例を示すグラフである。 本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、第１のメモリセルと関連付けられるいくつかの信号の第２の実施例を示すグラフである。 本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、第１のメモリセルと関連付けられるいくつかの信号の第３の実施例を示すグラフである。 本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、第２のメモリセルと関連付けられるいくつかの信号の実施例を示すグラフである。 本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、第３のメモリセルと関連付けられるいくつかの信号の実施例を示すグラフである。 本発明の実施形態による、図８の選択メモリセルの別の例示的なプログラミングにおいて、選択時間間隔中に、いくつかの条件を判定することを含む、図２のメモリデバイスの活動を示すグラフである。 本発明の実施形態による、メモリデバイスにおけるプログラミング操作の方法のフロー図である。

図１は、本発明の実施形態による、メモリデバイス１００のブロック図を示す。メモリデバイス１００は、アクセスライン１０４および感知ライン１０５とともに行および列に配列され得るメモリセル１０３を伴う、メモリアレイ１０２を含む。メモリデバイス１００は、メモリセル１０３および感知ライン１０５にアクセスして、メモリセル１０３にデータを転送するために、アクセスライン１０４を使用することができる。行アクセス回路１０７および列アクセス回路１０８は、アドレスレジスタ１１２に応答して、端子１１０、１１１、またはこれらの双方上の行アドレス信号および列アドレス信号に基づいて、メモリセル１０３にアクセスする。データ入力／出力回路１１４は、メモリセル１０３と端子１１０との間でデータを転送する。端子１１０および１１１は、メモリデバイス１００の外部端子（例えば、メモリデバイス１００を収容するチップまたは半導体パッケージの外側に露出する端子）であり得る。

制御回路１１６は、端子１１０および１１１上に存在する信号に基づいて、メモリデバイス１００の操作を制御する。メモリデバイス１００の外部にあるデバイス（例えば、プロセッサまたはメモリコントローラ）は、端子１１０、１１１、またはこれらの双方上で異なる信号の組み合わせを使用して、異なるコマンド（例えば、プログラミングコマンドおよび読み出しコマンド）をメモリデバイス１００に送り得る。

メモリデバイス１００は、プログラミング操作、読み出し操作、および消去操作等の操作を行うためのコマンドに応答する。プログラミング操作は、端子１１０からメモリセル１０３にデータを書き込み得る（例えば、端子１１０からメモリセル１０３にデータを転送し得る）。プログラミング操作は、一般に、書き込み操作と呼ぶことができる。読み出し操作は、メモリセル１０３から端子１１０にデータを読み出す（例えば、メモリセル１０３から端子１１０にデータを転送する）。消去操作は、全てのメモリセル１０３から、または一部のメモリセル１０３からデータを消去する（例えば、データをクリアする）。

メモリデバイス１００は、メモリセル１０３から読み出したデータのエラーを確認するために、エラー訂正ユニット１１８を含み得る。エラー訂正ユニット１１８は、当業者にはよく知られているように、エラー訂正コード（ＥＣＣ）に基づいてエラーを訂正するために、エラー訂正回路を含み得る。

メモリデバイス１００は、記憶ユニット１２０を含み得、これは、レジスタ等のメモリ素子を含み得る。記憶ユニット１２０は、メモリデバイス１００のハードウェア部分、ファームウェア部分、またはこれらの双方を含み得る。記憶ユニット１２０はまた、コード（例えば、ソフトウェアプログラミング命令）を記憶するためにも使用され得る。

メモリデバイス１００は、ＮＡＮＤ型フラッシュメモリデバイスもしくはＮＯＲ型フラッシュメモリデバイス等のフラッシュメモリデバイス、または他の種類のメモリデバイスとすることができる。

メモリデバイス１００は、メモリセル１０３が単一ビットのデータを記憶するような、シングルレベルセルのメモリデバイスとすることができる。例えば、メモリセル１０３は、データの単一ビットの２進の「０」値または２進の「１」値のいずれかを記憶し得る。

メモリデバイス１００は、メモリセル１０３のそれぞれが、データの複数のビットまたはビットの複数部分（例えば、データの２ビット、３ビット、４ビット、または他のいくつかの数のビットに対応する値）を記憶することができるような、マルチレベルセル（ＭＬＣ）のメモリデバイスとすることができる。例えば、メモリセル１０３のそれぞれが、セル１つあたり２ビットに対応するときに、メモリセル１０３のそれぞれは、データの２つの２進ビットの４つの可能な組み合わせ（すなわち、データの２つのビットに対応する組み合わせ００、０１、１０、および１１）のうちの１つを記憶し得る。別の例において、メモリセル１０３のそれぞれが、セル１つあたり３ビットに対応するときに、メモリセル１０３のそれぞれは、データの３つの２進ビットの８つの可能な組み合わせのうちの１つ（すなわち、０００、００１、０１０、０１１、１００、１０１、１１０、および１１１のうちの１つ）を記憶し得る。別の例において、メモリセル１０３のそれぞれが、セル１つあたり４ビットに対応するときに、メモリセル１０３のそれぞれは、データの４つの２進ビットの１６の可能な組み合わせのうちの１つ（すなわち、００００、０００１、００１０、００１１、１０００等から、１１１１までのうちの１つ）を記憶し得る。

シングルレベルおよびＭＬＣのメモリデバイスは、デバイス１００内で組み合わせられ得る。当業者は、メモリデバイス１００が他の部品を含むことができ、該部品が、本明細書で説明される種々の実施形態に重点を置くことを補助するために、図１から省略されていることを容易に認識するであろう。メモリデバイス１００は、図２から図９を参照して下で説明される実施形態の１つ以上を含み得る。

図２は、本発明の実施形態による、メモリデバイス２００の部分概略図を示す。メモリデバイス２００は、図１のメモリデバイス１００と関連付けることができ、メモリデバイス１００のメモリアレイ１０２の一部分等を形成する。図２において、メモリデバイス２００は、行２４０、２４１、２４２、および２４３、ならびに列２４４、２４５、２４６、および２４７で配列される、メモリセル２１０、２１１、２１２、および２１３を含む。図２で例示されるように、同じ列にあるメモリセルは、それらのそれぞれの列において一連の（ストリングとも呼ばれる）メモリセルに接続され得る。図２は、４つの行および４つの列があり、各列に４つのメモリセルを有する実施列を示す。行、列、およびメモリセルの数は、変動し得る。

図２で示されるように、同じ行（例えば、行２４１）のメモリセルは、アクセスライン２６０、２６１、２６２、および２６３のうちの１つに連結することができる。これらのアクセスラインは、メモリデバイスのワードラインの複数部分に対応することができ、少なくともいくつかの事例では、メモリセルの制御ゲートを形成することができる。メモリデバイス２００は、メモリセル２１０、２１１、２１２、および２１３に記憶されたデータを感知する（例えば、読み出す）ための読み出し操作中に、およびメモリセル２１０、２１１、２１２、および２１３にデータを記憶する（例えば、プログラムする、または書き込む）ためのプログラミング操作中に、メモリセル２１０、２１１、２１２、および２１３にアクセスするために、アクセスライン２６０、２６１、２６２、および２６３を使用する。メモリデバイス２００は、読み出し操作中にメモリセル２１０、２１１、２１２、および２１３から読み出したデータを転送するために、感知ライン２７０、２７１、２７２、および２７３を使用する。

メモリデバイス２００はまた、列２４４、２４５、２４６、および２４７の中のメモリセル２１０、２１１、２１２、および２１３を、それぞれ、感知ライン２７０、２７１、２７２、および２７３に連結するために、トランジスタ２３１および２３２（それぞれ、信号ＳＥＬａおよびＳＥＬｂに対応する）を含むこともできる。感知ライン２７０、２７１、２７２、および２７３は、メモリデバイスのビットライン、データライン、またはこれらのラインの組み合わせの複数部分に対応し得る。ライン２９１は、メモリデバイスのソース（例えば、電圧）ラインに対応し得る。

メモリデバイス２００は、それらのそれぞれの感知ライン２７０、２７１、２７２、および２７３と関連付けられる感知増幅器（ＳＥＮＳＥ ＡＭＰ）２８０、２８１、２８２、および２８３を含むことができ、これらはそれぞれ、信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３を搬送することができる。これらの感知増幅器は、信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３の信号値をそれぞれが感知するために個々に感知操作を行い、感知操作の結果に基づく感知結果情報を示す信号ＳＥＮ＿ＯＵＴ_１、ＳＥＮ＿ＯＵＴ_２、ＳＥＮ＿ＯＵＴ_２、およびＳＥＮ＿ＯＵＴ_３を提供することができる。感知操作は、プログラミング操作の一部分の間に行うことができる。

メモリデバイス２００は、プログラミング操作の際に、データをメモリセル２１０、２１１、２１２、および２１３に記憶することができる。特定のメモリセル（例えば、メモリセル２１０、２１１、２１２、および２１３のうちの１つ）に記憶されたデータは、メモリセルの状態、例えば、その特定のメモリセルの閾値電圧値、その特定のセルによって貯蔵された電荷、および／またはその特定のセルの抵抗状態によって示すことができる。マルチレベルセルのメモリデバイスについて、各メモリセルは、各メモリセルに記憶することができる複数のビットの各可能な組み合わせを表すために、それぞれのプログラムされた状態を有するようにプログラムすることができる。例えば、メモリセル２１０、２１１、２１２、および２１３のそれぞれが、セル１つあたり３ビットに対応しているときに、メモリセル２１０、２１１、２１２、および２１３のそれぞれは、データの３つの２進ビットの８つの可能な組み合わせのうちの１つ（すなわち、０００、００１、０１０、０１１、１００、１０１、１１０、および１１１のうちの１つ）に対応する値を表すために、８つの異なる閾値電圧範囲のうちの１つの範囲内の閾値電圧値を有するようにプログラムすることができる。

本明細書の説明において、選択メモリセルとは、特定のプログラミング操作においてデータを記憶するように選択される、メモリセルを指す。選択アクセスラインとは、選択メモリセルと関連付けられるアクセスラインを指す。非選択メモリセルとは、その特定のプログラミング操作においてデータを記憶するように選択されていない、メモリセルを指す。非選択アクセスラインは、非選択メモリセルと関連付けられるアクセスラインを指す。図１の端子１１０および１１１等の端子上の信号の値（例えば、メモリアドレスに対応する値）は、プログラミング操作においてどのメモリセルが選択されたのかを判定するために使用することができる。

図２は、行２４１の中のメモリセル２１０、２１１、２１２、および２１３のうちの１つ以上を、プログラミング操作中に、選択メモリセルとすることができ、アクセスライン２６１を、これらのメモリセルに対する選択アクセスラインとすることができる、実施例を示す。この実施例において、行２４０、２４２、および２４３のメモリセル２１０、２１１、２１２、および２１３は、非選択メモリセルである。アクセスライン２６０、２６２および２６３は、非選択アクセスラインである。

プログラミング操作中に、メモリデバイス２００は、信号Ｖｐａｓｓを、非選択メモリセルと関連付けられる非選択アクセスライン（例えば、２６０、２６２、および２６３）に印加し得る。信号Ｖｐａｓｓは、プログラミング操作中に非選択メモリセルがそれらの状態を維持することができ、かつ（例えば、伝導電流によって）パス要素として動作する値を有することができる。一例として、信号Ｖｐａｓｓは、約１０ボルトの値を有することができる。

プログラミング操作中に、メモリデバイス２００は、異なる時間に、異なる信号（例えば、電圧信号）Ｖ_ＰＲＧＭおよびＶ_ＲＡＭＰを同じ選択アクセスライン（例えば、２６１）に印加し得る。メモリデバイス２００は、選択アクセスラインと関連付けられる選択メモリセルの状態を変化させる（例えば、閾値電圧値を変化させる）ために、信号（例えば、電圧信号）Ｖ_ＰＲＧＭを選択アクセスライン（例えば、２６１）に印加する。信号Ｖ_ＰＲＧＭが選択アクセスラインに印加されている間、メモリデバイス２００はまた、信号（例えば、電圧信号）Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３を、それぞれ、選択メモリセルと関連付けられる感知ライン２７０、２７１、２７２、および２７３に印加し得る。Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３の値は、プログラミング操作中に、様々な時点で、選択メモリセルの状態（例えば、閾値電圧値）に応じてそれぞれの間で異なり得る。いくつかまたは全ての信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３は、ゼロボルトの値（例えば、接地）を有することができる。プログラミング中の選択メモリセルの状態に基づく異なる値を有する、信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３を印加することは、メモリデバイス２００が、選択メモリセルをプログラムするプログラミングレートを調整すること（例えば、どれくらい速くするか、または遅くするか）を可能にし得る。

メモリデバイス２００は、プログラミング操作の一部になり得る、検証操作を含むことができる。検証操作中に、メモリデバイス２００は、選択メモリセルが、それらのそれぞれの目標状態に近い（例えば、目標閾値電圧値に近い）か、またはそれらのそれぞれの目標状態に到達したかどうかを判定する（例えば、確認する）ために、信号Ｖ_ＲＡＭＰを選択アクセスラインに印加する。メモリセルの状態は、メモリセルの閾値電圧値を含むことができる。信号Ｖ_ＲＡＭＰが選択アクセスラインに印加されている間、感知増幅器２８０、２８１、２８２、および２８３は、選択メモリセルと関連付けられる対応する信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３の値を感知するために、感知操作を行うことができる。感知前に（例えば、検証操作の開始時に）、信号Ｖ_ＢＬ０、Ｖ_ＢＬ１、Ｖ_ＢＬ２、およびＶ_ＢＬ３が特定の所定の信号レベル値（例えば、高）を有することができるように、選択感知ライン２７０、２７１、２７２、および２７３に荷電することができる。感知中に、信号レベル値は、関連する選択メモリセルの状態に基づいて、変化（例えば、減少）し得、または同じ信号レベル値に留まり得る。

信号ＳＥＮ＿ＯＵＴ_０、ＳＥＮ＿ＯＵＴ_１、ＳＥＮ＿ＯＵＴ_２、およびＳＥＮ＿ＯＵＴ_３によって提供される、感知結果情報は、選択メモリセルがそれらのそれぞれの目標状態に近いか、または到達したかどうかを示すことができる。感知結果情報に基づいて、メモリデバイス２００は、適切な活動を行い得る。この活動は、プログラミングレートを調整する（例えば、減少させる）ことを含むことができ、任意の特定の選択メモリセルがその目標状態に近い場合、そのメモリセルのプログラミングを繰り返すことができる。この活動は、メモリセルが目標状態に近くなく、かつ目標状態に到達していない場合、メモリセルのプログラミングレートを増加させることを含むことができる。この活動はまた、任意の特定の選択メモリセルがその目標状態に到達した場合、そのメモリセルのプログラミングを完了すること（例えば、阻止すること）を含むこともできる。

図３は、本発明の実施形態による、図２のメモリデバイス２００のプログラミング操作中に、選択メモリセルと関連付けられるアクセスラインに印加される信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}および信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}の例示的な値を例示する図を示す。選択メモリセルがそれらのそれぞれの目標状態に近いか、またはそれらのそれぞれの目標状態に到達したかどうかを判定するために、２つの連続するＶ_ＰＧＲＭの間の同じ信号Ｖ_ＲＡＭＰを、同じ行の中の複数の選択メモリセルに使用することができる。

図３の信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のそれぞれは、図２の信号Ｖ_ＰＧＲＭに対応する。図３の信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のそれぞれは、図２の信号Ｖ_ＲＡＭＰに対応する。図３は、一実施例として、６つの信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}、および６つの信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}を示す。特定のプログラミング操作中のこれらの信号の数は、変動させることができる（例えば、６より少ないか、６を超える）。

図３で示されるように、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のそれぞれは、単一のプログラミングパルスだけを含むことができる。１つのパルスは、次のパルスの振幅値と異なる振幅値を有することができる。例えば、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}の振幅値は、約１５ボルトから約２０ボルトの範囲を有することができる。プログラミング操作中に、選択メモリセルがその目標閾値電圧値に到達するまで、関連する選択メモリセルをプログラムするために、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のうちの１つ以上を選択アクセスラインに印加することができる。例えば、信号Ｖ_{ＰＧＲＭ１}が印加された後に、選択メモリセルがその目標閾値電圧値に到達しなかった場合、信号Ｖ_{ＰＧＲＭ２}でプログラミング操作を繰り返すことができる。信号Ｖ_{ＰＧＲＭ２}が印加された後に、選択メモリセルがその目標閾値電圧値に到達しなかった場合、目標閾値電圧値に到達するまで、信号Ｖ_{ＰＧＲＭ３}からＶ_{ＰＧＲＭ６}のうちの１つ以上でプログラミング操作を繰り返すことができる。

プログラミング操作がメモリセルのプログラミングを繰り返す毎に、選択メモリと関連付けられる選択アクセスライン上の信号の値（振幅値）を増加させることができる。例えば、図３は、信号Ｖ_{ＰＧＲＭ１}から信号Ｖ_{ＰＧＲＭ２}まで、信号Ｖ_{ＰＧＲＭ２}から信号Ｖ_{ＰＧＲＭ３}まで等の、振幅値の増加を示す。あるいは、振幅値は、同じままにすることができる。

図３において、検証操作は、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のそれぞれの印加後に行うことができる。検証操作において、信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のうちの１つを、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のうちの１つを印加した同じ選択アクセスラインに印加することができる。例えば、信号Ｖ_{ＰＧＲＭ１}を選択アクセスライン２１６（図２）に印加した後に、信号Ｖ_{ＲＡＭＰ１}を選択アクセスライン２１６に印加することができる。信号Ｖ_{ＰＧＲＭ２}を選択アクセスライン２１６に印加した後に、信号Ｖ_{ＲＡＭＰ２}を選択アクセスライン２１６に印加することができる。選択メモリセルのプログラミング中に、信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}の数を、信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}の数に等しくすることができる。

図３で示されるように、信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}は、同じプロファイルを有することができる。例えば、信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}は、時間に対して同じ方向に増加する（例えば、正の勾配である）振幅値を有することができる。図３で示されるように、信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}は、ゼロ（または負の値）から正の電圧、例えば約６ボルト（またはそれ以上）まで増加する値を伴う、単一の傾斜形状を有することができる。

検証操作中に信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のうちの１つが選択アクセスラインに印加されたときに、メモリデバイス２００は、プログラムされている各メモリセルについて２つの活動を行い得る。１つの活動は、メモリセルの閾値電圧値がその目標閾値電圧未満の（しかし、それに近い）値に到達しているどうかを判定することを含むことができる。もう１つの活動は、メモリセルの閾値電圧値がその目標閾値電圧に到達したかどうかを判定することを含むことができる。これらの２つの活動による判定結果に基づいて、メモリデバイス２００はさらに、選択メモリセルの一部または全てのプログラミングを繰り返す、または終了する等の、さらなる活動を行うことができる。

図４は、本発明の実施形態による、図２のメモリデバイス２００の閾値電圧ＶＴ_０からＶＴ_７に対応する閾値電圧値範囲４００から４０７の実施例を示す。上で説明したように、メモリデバイス２００は、マルチレベルセルのメモリデバイスとすることができる。例えば、メモリデバイス２００は、セルメモリデバイス１つあたり３ビットとすることができる。３ビットの８つの可能な組み合わせがある。図４は、３ビットの８つの異なる組み合わせに対応する８つのレベル（状態とも呼ばれる）、レベル０（Ｌ０）からレベル７（Ｌ７）を示す。各レベルは、多数のメモリセルに対応する閾値電圧の電圧閾値範囲を有する。例えば、レベルＬ０からＬ７は、閾値電圧ＶＴ_０からＶＴ_７と表記された、閾値電圧値のそれぞれの範囲を有する。図４で示されるように、閾値電圧ＶＴ_０からＶＴ_７の閾値電圧値は、最低閾値電圧値（レベル０に対応する）から最高閾値電圧値（レベルＬ７に対応する）まで進む。したがって、閾値電圧ＶＴ_７の閾値は、閾値電圧ＶＴ_０からＶＴ_７の閾値電圧値の中で最も大きい。

閾値電圧ＶＴ_０からＶＴ_７のそれぞれは、目標閾値電圧とすることができる。プログラミング操作中に、選択メモリセルは、閾値電圧ＶＴ_０からＶＴ_７のうちの１つの値範囲の範囲内の目標閾値電圧値を有するようにプログラムすることができる。

図４で示されるように、閾値電圧ＶＴ_１は、下限値Ｖｔ_１Ａから上限値Ｖｔ_１Ｂにわたる、閾値電圧値範囲４０１を有することができる。閾値電圧ＶＴ_２は、下限値Ｖｔ_２Ａから上限値Ｖｔ_２Ｂにわたる、閾値電圧値範囲４０２を有することができる。区間４１２は、電圧値範囲４０１の上限値Ｖｔ_１Ｂと閾値電圧値範囲４０２の下限値Ｖｔ_２Ａとの間の値の差である。一例として、区間４１２は、約８００ミリボルト（ｍＶ）であり得る。他の閾値電圧ＶＴ_０およびＶＴ_３からＶＴ_７も、対応する電圧値範囲４００および４０３から４０７を有することができる。明確にするため、図４は、範囲４００および４０３から４０７と関連付けられる下限値および上限値のラベルを省略している。

図４はまた、プレプログラム検証電圧ＰＰＶ_ｉおよびプログラム検証電圧ＰＶ_ｉも示し、添字「ｉ」は、レベル番号に対応する。閾値電圧ＶＴ_０からＶＴ_７のそれぞれは、１対の検証電圧ＰＰＶ_ｉおよびＰＶ_ｉと関連付けられる。例えば、閾値電圧ＶＴ_２は、検証電圧ＰＰＶ_２およびＰＶ_２と関連付けられる。閾値電圧ＶＴ_５は、検証電圧ＰＰＶ_５およびＰＶ_５と関連付けられる。

特定の閾値電圧ＶＴ_ｉと関連するＰＰＶ_ｉとＰＶ_ｉとの間の値の差（すなわち、ＰＶ_ｉ−ＰＰＶ_ｉ）は、その閾値電圧ＶＴ_ｉの下限値と、その特定の閾値電圧ＶＴ_ｉの直下である閾値電圧ＶＴ_ｉと関連付けられる上限値との間の差の４分の１未満になり得る。例えば、図４において、区間４１２が約８００ｍＶである場合、ＰＶ_２−ＰＰＶ_２は、２００ｍＶ未満になり得る。あるいは、ＰＶ_ｉ−ＰＰＶ_ｉ間の値の差は、そのレベルの下限値と、そのレベルの直下のレベルの上限値との間の差の少なくとも４分の１から２分の１になり得る。例えば、図４において、区間４１２が約８００ｍＶである場合、ＰＶ_２−ＰＰＶ_２は、２００ｍＶから４００ｍＶになる。

検証操作中に、選択メモリセルは、そのメモリセルのプログラミング中の閾値電圧値（Ｖｔ）がその関連するＰＰＶ_ｉ以上（例えば、Ｖｔ≧ＰＰＶ_ｉ）である場合、その目標閾値電圧値未満であるがそれに近い値（例えば、ＰＰＶ_ｉ）に到達したとみなすことができる。選択メモリセルは、そのメモリセルのプログラミング中のそのメモリセルの閾値電圧値がその関連するＰＶ_ｉ以上（例えば、Ｖｔ≧ＰＶ_ｉ）である場合、その目標Ｖｔに到達したとみなされる。

本明細書の説明において、条件Ｖｔ≧ＰＰＶ_ｉは、特定の選択のメモリセルのプログラミング中に、そのメモリセルの閾値電圧値（Ｖｔ）が、その目標閾値電圧値未満の値（例えば、ＰＰＶ_ｉ）に到達しているかどうかという条件を指す。条件Ｖｔ≧ＰＶ_ｉは、特定の選択のメモリセルのプログラミング中に、そのメモリセルの閾値電圧値が、その目標閾値電圧値に到達したかどうかという条件を指す。

図５は、本発明の実施形態による、閾値電圧ＶＴ_０からＶＴ_７の値と信号Ｖ_ＲＡＭＰの値との関係を例示するグラフを示す。信号Ｖ_ＲＡＭＰは、図２の信号Ｖ_ＲＡＭＰ、および図４の信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のうちのいずれか１つに対応することができる。したがって、図４の信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のそれぞれは、正の勾配を伴う単一傾斜形状等の、図５で示されるプロファイルを有することができる。

図５で示されるように、信号Ｖ_ＲＡＭＰは、それぞれ、電圧ＰＶ_１からＰＶ_７に等しい、値Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、およびＶ７を含むことができる。Ｖ_ＲＡＭＰの最大値は、閾値電圧ＶＴ_７と関連付けられる閾値電圧値範囲の上限よりも大きくなり得る。Ｖ_ＲＡＭＰは、入力情報（ＩＮ）の値に基づいて生成することができる。

情報ＩＮは、デジタル情報とすることができる。情報ＩＮは、図１の制御回路１１６等の、メモリデバイス２００の構成要素によって生成することができる。その入力において情報ＩＮを受信し、該情報ＩＮに基づいてその出力において信号Ｖ_ＲＡＭＰの値Ｖ１からＶ７を生成するために、デジタル−アナログ変換器（ＤＡＣ）を使用することができる。

図５で示されるように、情報ＩＮは、順番に生成される値（例えば、数）を含むことができる。例えば、情報ＩＮは、０、１、２、３、４、５、６、７、…、Ｘ−３、Ｘ−２、Ｘ−１、Ｘ、Ｘ＋１、…、Ｙ−３、Ｙ−２、Ｙ−１、Ｙ、Ｙ＋１、…、Ｚ−３、Ｚ−２、Ｚ−１、Ｚ、およびＺ＋１といった順番（１０進数表現）で生成される数を含むことができる。明確にするため、情報ＩＮの値のいくつかだけが図５で示される。値Ｚは、値Ｙよりも大きく、値Ｙは、値Ｘよりも大きい。

情報ＩＮの各値（例えば、デジタル値）について、信号Ｖ_ＲＡＭＰの対応する値（例えば、アナログの電圧値）を生成することができる。例えば、信号Ｖ_ＲＡＭＰの値Ｖ１（電圧値）は、情報ＩＮの値６（例えば、８ビットの２進数表現で０００００１１０）に基づいて生成することができる。別の実施例において、信号Ｖ_ＲＡＭＰの値Ｖ２は、情報ＩＮの値Ｘ（例えば、Ｘ＝１６の場合、２進表現でＸ＝０００００１１０）に基づいて生成することができる。

図５で示されるように、値Ｘ−２に対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶＶ_２未満であり得る。値Ｙ−２に対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶＶ_５未満であり得る。値Ｚ−２に対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶＶ_７未満であり得る。

値Ｘに対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶ_２に等しくなり得る。値Ｙに対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶ_５に等しくなり得る。値Ｚに対応する信号Ｖ_ＲＡＭＰの値は、電圧値ＰＶ_７に等しくなり得る。

電圧ＰＰＶ_ｉのそれぞれは、情報ＩＮの２つの連続する値によって生成される信号Ｖ_ＲＡＭＰの連続する値の間の値を有することができる。例えば、情報ＩＮの連続する値Ｘ−２およびＸ−１が、信号Ｖ_ＲＡＭＰの２つの対応する連続する値（２つの点で示される）を生成するために使用される。図５で示されるように、電圧ＰＰＶ_２は、信号Ｖ_ＲＡＭＰのこれらの２つの値の間である。これは、電圧ＰＰＶ_２が、情報ＩＮの値Ｘ−２によって生成される信号Ｖ_ＲＡＭＰの電圧値よりも大きく、かつ情報ＩＮの値Ｘ−１によって生成される信号Ｖ_ＲＡＭＰの電圧値未満であることを意味する。別の実施例では、情報ＩＮの連続する値Ｙ−２およびＹ−１が、信号Ｖ_ＲＡＭＰの２つの対応する連続する値（２つの点で示される）を生成するために使用され得る。図５で示されるように、電圧ＰＰＶ_５は、信号Ｖ_ＲＡＭＰのこれらの２つの値の間である。これは、電圧ＰＰＶ_２が、情報ＩＮの値Ｙ−２によって生成される信号Ｖ_ＲＡＭＰの電圧値よりも大きく、かつ情報ＩＮの値Ｙ−１によって生成される信号Ｖ_ＲＡＭＰの電圧値未満であることを意味する。あるいは、電圧ＰＰＶ_ｉのそれぞれが、情報ＩＮの対応する値によって生成される、信号Ｖ_ＲＡＭＰの値に等しい値を有することができる。例えば、電圧ＰＰＶ_２は、情報ＩＮの値Ｘ−２によって生成される信号Ｖ_ＲＡＭＰの値に等しい値を有することができる。

図６は、本発明の実施形態による、図５の情報ＩＮ、信号Ｖ_ＲＡＭＰ、電圧ＰＶ_ｉ、および目標閾値電圧Ｖ_Ｔ０からＶＴ_７の間の関係を示すチャート６００である。チャート６００において、情報ＩＮは、２つの異なる形式、すなわち、１０進形式および対応する２進形式で示される。例えば、情報ＩＮが８ビットの２進数を含む場合、そのゼロの値（１０進形式）は、００００００００に対応し、値１は、０００００００１に対応し、値１６は、０００１００００に対応する、等である。

情報ＩＮの各値について、チャート６００はまた、（目標ＶＴ_ｉに対応する）電圧ＰＶ_ｉの対応する値の例も示す。例えば、部分６０１、６０２、６０５、および６０７で示されるように、情報ＩＮの値０００００１１０、０００１００００、００１０１１１０、および００１１１０００は、それぞれ、電圧ＰＶ_１（目標ＶＴ_１）、ＰＶ_２（目標ＶＴ_２）、ＰＶ_５（目標ＶＴ_５）、およびＰＶ_７（目標ＶＴ_７）の値に対応することができる。

図５を参照して上で説明したように、電圧ＰＰＶ_ｉのそれぞれは、情報ＩＮの２つの連続する値によって生成される信号Ｖ_ＲＡＭＰの連続する値の間の値を有することができる。図６のチャート６００は、電圧ＰＰＶ_１が、０．４８ボルト（Ｖ）の値を有する実施例を示し、この値は、情報ＩＮの連続する値０００００１００および０００００１０１によって生成される信号Ｖ_ＲＡＭＰの０．４Ｖと０．５Ｖとの間にある。別の実施例において、チャート６００はまた、４．４８Ｖの値を有する電圧ＰＰＶ_５も示し、この値は、情報ＩＮの連続する値００１０１１００および００１０１１０１によって生成される信号Ｖ_ＲＡＭＰの４．４Ｖと４．５Ｖとの間にある。値０．４８Ｖ、１．４８Ｖ、４．４８Ｖ、および５．４８Ｖは、一例に過ぎない。ＰＰＶ_ｉには、他の値を使用することができる。例えば、チャート６００において、電圧ＰＰＶ_１は、０．４Ｖよりも大きく、かつ０．５Ｖ未満である任意の値を有し得る。同様に、電圧ＰＰＶ_２は、１．４Ｖより大きく、かつ１．５Ｖ未満の任意の値を有し得る。電圧ＰＰＶ_５は、４．４Ｖよりも大きく、かつ４．５Ｖ未満の任意の値を有し得る。電圧ＰＰＶ_７は、５．４Ｖよりも大きく、かつ５．５Ｖ未満の任意の値を有し得る。

チャート６００の実施例について、検証操作中に、選択メモリセルがＰＶ_２の目標閾値電圧値を有するようにプログラムされた場合、選択メモリセルは、そのメモリセルのプログラミング中に閾値電圧値Ｖｔが１．４８Ｖ以上であれば、ＰＰＶ_２の値（例えば、１．４８Ｖ）に到達したとみなされる。選択メモリセルのプログラミング中にそのメモリセルの閾値電圧値が１．６Ｖ以上であった場合、そのメモリセルは、その目標Ｖｔ（例えば、１．６Ｖ）に到達したとみなされる。

信号Ｖ_ＲＡＭＰの値（ボルト単位）Ｖ１からＶ７、および他の値（例えば、ＶａからＶｐの正の電圧値）は、対応する情報ＩＮの値に基づいて生成することができる。例えば、信号Ｖ_ＲＡＭＰの値Ｖ１、Ｖ２、Ｖ５、およびＶ７は、値０００００１１０（または１０進形式で６）、０００１００００（または１０進形式でＸ）、００１０１１１０（または１０進形式でＹ）、および００１１１０００（または１０進形式でＺ）等の、対応する情報ＩＮの値に基づいて生成することができる。

図６で示されるように、情報ＩＮは、０からＺ＋１まで等の、昇順の値を有することができる。信号Ｖ_ＲＡＭＰの値も、情報ＩＮの順序と同じ順序に対応する、ゼロボルトから５．７Ｖまで等の、昇順とすることができる。信号Ｖ_ＲＡＭＰのある値から次の値まで増分は、１００ミリボルト（または０．１ボルト）または他の値等、同じにすることができる。

図７は、本発明の実施形態による、メモリデバイスの選択メモリセル１、２、および３の例示的なプログラミング中に、図５および図６の情報ＩＮの値に基づいて、図２のメモリデバイス２００によって行われるいくつかの活動を示す。メモリセル１、２、および３は、図２の行２４１のメモリセル２１０、２１２、および２１３等の、同じ行の中にあり得る。

図７において、情報ＩＮの値は、検証操作中に、異なる時間間隔で順番に次々に生成することができる。例えば、値Ｘ−２、Ｘ−１、およびＸは、それぞれ、時間間隔７０１、７０２、および７０３中に生成することができる。値Ｙ−２、Ｙ−１、およびＹは、それぞれ、時間間隔７１１、７１２、および７１３中に生成することができる。値Ｚ−２、Ｚ−１、およびＺは、それぞれ、時間間隔７２１、７２２、および７２３中に生成することができる。値Ｘ、ＹおよびＺは、３つの異なる目標閾値電圧値に対応することができる。

図７で示されるように、オフセット値７３１、７３２、および７３３は、それぞれ、値ＸとＸ−２との間、値ＹとＹ−２との間、および値ＺとＺ−２との間の差である。オフセット値７３１、７３２、および７３３は、同じであり得る。図７は、オフセット値７３１、７３２、および７３３が、情報ＩＮの順次単位に関して２単位（計数単位）である実施例を示す。例えば、Ｘ＝１６である場合、図７で示される順次は、（１０進数表現で）１４、１５、１６、および１７、または（８ビットの２進数表現で）００００１１１０、００００１１１１、０００１００００、および０００１０００１となる。したがって、オフセット７３１は、２単位（２計数単位）である。同様に、図７で示されるように、オフセット値７３２および７３３のそれぞれも、２単位である。他のオフセット値単位を使用することができる。例えば、オフセット値７３１、７３２、および７３３は、１単位または２単位以上であり得る。

図７の実施例において、メモリセル１、２、および３は、それぞれ、閾値電圧値Ｖｔ_１、Ｖｔ_２、およびＶｔ_３を有するようにプログラムされ、値Ｘ、Ｙ、およびＺに対応する。この実施例におけるプログラミング中に、メモリデバイス２００は、情報ＩＮの値が、対応する時間間隔７０１、７１１、および７２１において、それぞれ、Ｘ−２、Ｙ−２、およびＺ−２であるときに、メモリセル１、２、３についてＶｔ≧ＰＰＶ_ｉであるかどうかを判定する。メモリデバイス２００はまた、情報ＩＮの値が、対応する時間間隔７０３、７１３、および７２３において、それぞれ、Ｘ、Ｙ、およびＺであるときに、メモリセル２１０、２１２、および２１３についてＶｔ≧ＰＶ_ｉであるかどうかも判定する。これらの活動による判定結果に基づいて、メモリデバイス２００はさらに、時間間隔７２３の後にプログラミングレートを調整し、プログラミングを繰り返すこと、または時間間隔７２３の後に選択メモリセル１、２、および３のプログラミングを完了すること等の、さらなる活動を行うことができる。

図８は、本発明の実施形態による、図２のメモリデバイス２００の別の部分の部分概略図を示す。簡潔にするため、図８は、メモリデバイス２００のいくつかの要素およびいくつかの参照ラベルを省略している。

図８で示されるように、メモリデバイス２００は、信号Ｖ_ＰＧＲＭおよびＶ_ＲＡＭＰを生成するために、それぞれ、電圧発生器８２１および８２２を含むことができる。図８の信号Ｖ_ＰＧＲＭは、図３の信号Ｖ_{ＰＧＲＭ１}からＶ_{ＰＧＲＭ６}のうちの１つ以上を含むことができる。図８の信号Ｖ_ＲＡＭＰは、図３の信号Ｖ_{ＲＡＭＰ１}からＶ_{ＲＡＭＰ６}のうちの１つ以上を含むことができる。

電圧発生器８２１は、信号Ｖ_ＰＧＲＭを提供するために電荷ポンプを含み得、メモリデバイス２００の供給電圧（例えば、Ｖｃｃ）よりも大きい値を有することができる。電圧発生器８２２は、信号Ｖ_ＲＡＭＰを生成するために、デジタル−アナログ変換器（ＤＡＣ）８２３を含み得る。ＤＡＣ８２３は、その入力においてビットの組み合わせの形態で情報ＩＮを受信し、その出力において該ビットの組み合わせに対応する値（例えば、アナログ値）を伴う信号Ｖ_ＲＡＭＰを生成し得る。情報ＩＮおよび信号Ｖ_ＲＡＭＰのいくつかの例示的な値は、図５および図６で示される。

図８のメモリデバイス２００はまた、情報ＩＮを受信し、情報ＩＮに基づいて情報ＩＮ１および情報ＩＮ２を生成するために、発生器８４１を含むこともできる。発生器８４１は、論理ゲート要素、カウンタ、または他の構成要素の任意の組み合わせを含むことができる。情報ＩＮ１およびＩＮ２のそれぞれは、デジタル情報であり得る。情報ＩＮ、ＩＮ１、およびＩＮ２の間の関係は、図９を参照して詳細に説明される。

メモリデバイス２００はまた、特定のプログラミング操作中に選択メモリセルにプログラムされる目標閾値電圧値に対応する情報ＶＴ_ＴＧＴを記憶するために、目標Ｖｔデータ単位８６１を含むこともできる。

メモリデバイス２００の比較器８５１は、検証操作中に情報ＶＴ_ＴＧＴを情報ＩＮ１およびＩＮ２のそれぞれと比較し、比較結果を提供することができる。信号ＭＡＴＣＨの値は、比較結果の値を示すために使用することができる。例えば、信号ＭＡＴＣＨは、ＩＮ１＝ＶＴ_ＴＧＴまたはＩＮ２＝ＶＴ_ＴＧＴのどちらかであるときに、１つの値（例えば、高、論理１、または他の値）を有することができ、信号ＭＡＴＣＨは、ＩＮ１＝ＶＴ_ＴＧＴまたはＩＮ２＝ＶＴ_ＴＧＴのどちらでもないときに、別の値（例えば、低、論理ゼロ、または他の値）を有することができる。

プログラミングコントローラ８０５は、信号ＭＡＴＣＨ、ならびに信号ＳＥＮ＿ＯＵ_Ｔ１、ＳＥＮ＿ＯＵ_Ｔ２、およびＳＥＮ＿ＯＵ_Ｔ３の組み合わせを受信する。この組み合わせに基づいて、プログラミングコントローラ８０５は、情報ＩＮが特定の値を有するときに、条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉを満たしているかどうかを判定することができる。これらの特定の値は、情報ＩＮの値Ｘ−２、Ｘ、Ｙ−２、Ｙ、Ｚ−２、およびＺを含むことができる。

プログラミングコントローラ８０５は、信号ＭＡＴＣＨ、ならびに信号ＳＥＮ＿ＯＵ_Ｔ１、ＳＥＮ＿ＯＵ_Ｔ２、およびＳＥＮ＿ＯＵ_Ｔ３によって提供される情報を記憶するために、記憶構成要素、例えばラッチを含み得る。条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉと関連付けられる情報を含む、記憶された情報に基づいて、メモリデバイス２００は、さらなるプログラミング活動を行い得る。例えば、メモリデバイス２００は、任意の特定の選択メモリセルについてＶｔ≧ＰＰＶ_ｉが満たされる場合、プログラミングレートを調整し（例えば、減少させ）、そのメモリセルのプログラミングを繰り返し得るか、または任意の特定の選択メモリセルについてＶｔ≧ＰＶ_ｉが満たされる場合、そのメモリセルのプログラミングを完了し（例えば、阻止し）得る。

図９は、本発明の実施形態による、図８のメモリセル２１０、２１２、および２１３の例示的なプログラミングの際に、いくつかの時間間隔中に条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉを判定することを含む、メモリデバイス２００の活動を示すグラフである。図９で示されるように、メモリセル２１０、２１２、および２１３は、情報ＩＮの値Ｘ、Ｙ、およびＺに対応する目標閾値電圧値を有するようにプログラムすることができる。図９と関連付けられる例示的なプログラミング操作中に、メモリセル２１０、２１２、および２１３の閾値電圧値は、それぞれ、Ｖｔ_２１０、Ｖｔ_２１２、およびＶｔ_２１３として示される。この実施例において、目標ＶＴデータ単位８６１（図８）に記憶される目標閾値電圧値に対応する情報ＶＴ_ＴＧＴは、情報ＩＮの値Ｘ、Ｙ、およびＺに対応する値を含むことができる。

図９で示されるように、情報ＩＮ１の各値（例えば、数）は、情報ＩＮに、オフセット値７３１、７３２、または７３３等の、オフセット値を加えた対応する値（例えば、数）に基づいて生成することができる。例えば、ＩＮ＝Ｘ−２、Ｘ−１、Ｘである場合、ＩＮ１＝Ｘ、Ｘ＋１、Ｘ＋２である。この実施例（オフセット値＝２）において、Ｘ＝１６である場合、ＩＮ１＝Ｘ−２＝１４（例えば、００００１１１０）であるときに、ＩＮ＝（Ｘ−２）＋２＝Ｘ＝１６（例えば、０００１００００）である。同様に、図９で示されるように、ＩＮ＝Ｙ−２、Ｙ−１、Ｙである場合、ＩＮ１＝Ｙ、Ｙ＋１、Ｙ＋２である。ＩＮ＝Ｚ−２、Ｚ−１、Ｚである場合、ＩＮ１＝Ｚ、Ｚ＋１、Ｚ＋２である。

情報ＩＮ２の値は、情報ＩＮの値に等しくなり得る。例えば、ＩＮ＝Ｘ−２、Ｘ−１、Ｘである場合、ＩＮ２＝Ｘ−２、Ｘ−１、Ｘである。この実施例において、Ｘ＝１６である場合、ＩＮ＝Ｘ−２＝１４（例えば、００００１１１０）であるときに、ＩＮ２＝Ｘ−２＝１４（例えば、０００１１１０）である。同様に、図９で示されるように、ＩＮ＝Ｙ−２、Ｙ−１、Ｙである場合、ＩＮ２＝Ｙ−２、Ｙ−１、Ｙである。ＩＮ＝Ｚ−２、Ｚ−１、Ｚである場合、ＩＮ２＝Ｚ−２、Ｚ−１、Ｚである。

情報ＩＮ１の値は、情報ＩＮにオフセット値を加えた値に等しくなり得（例えば、ＩＮ１＝ＩＮ＋オフセット値）、情報ＩＮ２の値は、情報ＩＮに等しくなり得る（例えば、ＩＮ２＝ＩＮ）ので、情報ＩＮ１の値も、情報ＩＮ２にオフセット値を加えた値に等しくなり得る（例えば、ＩＮ１＝ＩＮ２＋オフセット値）。例えば、図９で示されるように、ＩＮ２＝Ｘ−２、Ｘ−１、Ｘである場合、ＩＮ１＝Ｘ、Ｘ＋１、Ｘ＋２である。ＩＮ２＝Ｙ−２、Ｙ−１、Ｙである場合、ＩＮ１＝Ｙ、Ｙ＋１、Ｙ＋２である。ＩＮ２＝Ｚ−２、Ｚ−１、Ｚである場合、ＩＮ１＝Ｚ、Ｚ＋１、Ｚ＋２である。

信号ＭＡＴＣＨは、３つの異なる種類の指示を含む情報を提供するために、信号レベル値を有することができる。例えば、信号ＭＡＴＣＨの１つの信号レベル値（例えば、低）を、不一致指示９３０を示すために使用することができる。信号ＭＡＴＣＨのもう１つの信号レベル値（例えば、高）を、近目標一致指示９３１、９３４、または９３６、および目標一致指示９３２、９３５、９３７を示すために使用することができる。

メモリデバイス２００は、時間間隔９０１、９１１、および９２１中の近目標一致指示９３１、９３４、および９３６の各発生中に、それぞれのメモリセル２１０、２１２、および２１３についてＶｔ≧ＰＰＶ_ｉであるかどうかを判定し得る。メモリデバイス２００は、時間間隔９０３、９２３、および９３３中の目標一致指示９３２、９３５、および９３７の各発生中に、それぞれのメモリセル２１０、２１２、および２１３についてＶｔ≧ＰＶ_ｉであるかどうかを判定し得る。例えば、図９で示されるように、メモリデバイス２００は、近目標一致指示９３１および目標一致指示９３２が発生したときに、時間間隔９０１および９０３中に、それぞれ、メモリセル２１０についてＶｔ_２１０≧ＰＰＶ_ｉおよびＶｔ_２１０≧ＰＶ_ｉであるかどうかを判定し得る。メモリデバイス２００は、近目標一致指示９３４および目標一致指示９３５が発生したときに、時間間隔９１１および９１３中に、それぞれ、メモリセル２１２についてＶｔ_２１２≧ＰＰＶ_ｉおよびＶｔ_２１２≧ＰＶ_ｉであるかどうかを判定し得る。メモリデバイス２００は、近目標一致指示９３６および目標一致指示９３７が発生したときに、時間間隔９２１および９２３中に、それぞれ、メモリセル２１３についてＶｔ_２１３≧ＰＰＶ_ｉおよびＶｔ_２１３≧ＰＶ_ｉであるかどうかを判定し得る。

メモリデバイス２００は、時間間隔９０２、９１２、および９２２中に不一致指示９３０が発生したときに、それぞれのメモリセル２１０、２１２、および２１３の感知結果情報を無視し得る。時間間隔９０１、９０２、９０３、９１１、９１２、９１３、９２１、９２２、および９２３のそれぞれにおいて、メモリデバイス２００は、選択メモリセル２１０、２１２および２１３と関連付けられる感知増幅器２８０、２８２、および２８３（図８）等の、選択メモリセルと関連付けられる感知増幅器を有効に（起動）し得る。感知増幅器２８０、２８２、および２８３は、有効になると、時間間隔９０１、９０２、９０３、９１１、９１２、９１３、９２１、９２２、および９２３のそれぞれにおいて感知操作を行う。しかしながら、時間間隔９０２、９１２、および９２２中の不一致指示９３０の発生のため、メモリデバイス２００は、時間間隔９０２、９１２、および９２２中に取得した感知結果情報を無視し得る（例えば、記憶しない場合がある）。

近目標一致指示９３１、９３４、および９３６は、情報ＩＮ１の値に基づいて提供することができる。例えば、図９で示されるように、信号ＭＡＴＣＨは、情報ＩＮ１の値がＸ、Ｙ、およびＺであるときに、それぞれ、近目標一致指示９３１、９３４、および９３６を提供する。

目標一致指示９３２、９３５、および９３７は、情報ＩＮ２の値に基づいて提供することができる。例えば、図９で示されるように、信号ＭＡＴＣＨは、情報ＩＮ２の値がＸ、Ｙ、およびＺであるときに、それぞれ、目標一致指示９３２、９３５、および９３７を提供する。

したがって、情報ＩＮ１の値または情報ＩＮ２の値のいずれかが目標閾値電圧値Ｘ、Ｙ、およびＺに等しいときに、近目標一致指示９３１、９３４、および９３６、ならびに目標一致指示９３２、９３５、および９３７が発生する。近目標一致指示９３１、９３４、および９３６の各発生時、ならびに目標一致指示９３２、９３５、および９３７の各発生時に、メモリデバイス２００は、それぞれ、信号ＳＥＮ＿ＯＵＴ_０、ＳＥＮ＿ＯＵＴ_２、およびＳＥＮ＿ＯＵＴ_３によって提供される感知結果情報９４１、９４２、９４４、９４５、９４６、および９４７を取得し得る。プログラミング操作中に、プログラミングコントローラ８０５（図８）は、指示９３１、９３２、９３４、９３５、９３６、および９３７を記憶し、結果情報９４１、９４２、９４４、９４５、９４６、および９４７を感知し得る。

メモリセル２１０、２１２、および２１３のそれぞれと関連付けられる感知結果情報、ならびに信号ＭＡＴＣＨによって提供される情報に基づいて、メモリデバイス２００は、条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉが満たされるかどうかを判定し得る。例えば、時間間隔９０１中に、信号ＳＥＮ＿ＯＵＴ_０によって提供される感知結果情報が１つの値（例えば、高、論理１、または他の値）を有する場合、メモリセル２１０と関連付けられる条件Ｖｔ≧ＰＰＶ_ｉが満たされる。この実施例では、信号ＳＥＮ＿ＯＵＴ_０によって提供される感知結果情報がもう１つの値（例えば、低、論理ゼロ、または他の値）を有する場合、条件Ｖｔ≧ＰＰＶ_ｉは満たされない。別の実施例では、時間間隔９０３中に、信号ＳＥＮ＿ＯＵＴ_０によって提供される感知結果情報が１つの値（例えば、高、論理１、または他の値）を有する場合、メモリセル２１０と関連付けられる条件Ｖｔ_２１０≧ＰＶ_ｉが満たされる。この実施例では、信号ＳＥＮ＿ＯＵＴ_０によって提供される感知結果情報がもう１つの値（例えば、低、論理ゼロ、または他の値）を有する場合、条件Ｖｔ_２１０≧ＰＶ_ｉは満たされない。

同様の様式で、間隔９１１中に、信号ＳＥＮ＿ＯＵＴ_２によって提供される感知結果情報が１つの値（例えば、高、論理１、または他の値）を有する場合、メモリセル２１２と関連付けられる条件Ｖｔ_２１２≧ＰＰＶ_ｉが満たされ、信号ＳＥＮ＿ＯＵＴ_２によって提供される感知結果情報がもう１つの値（例えば、低、論理ゼロ、または他の値）を有する場合、該条件は満たされない。時間間隔９１３中に、信号ＳＥＮ＿ＯＵＴ_２によって提供される感知結果情報が１つの値を有する場合、メモリセル２１２と関連付けられる条件Ｖｔ_２１２≧ＰＶ_ｉが満たされ、信号ＳＥＮ＿ＯＵＴ_２によって提供される感知結果情報がもう１つの値を有する場合、該条件は満たされない。

間隔９２１中に、信号ＳＥＮ＿ＯＵＴ_３によって提供される感知結果情報が１つの値（例えば、高、論理１、または他の値）を有する場合、メモリセル２１３と関連付けられる条件Ｖｔ_２１３≧ＰＰＶ_ｉが満たされ、信号ＳＥＮ＿ＯＵＴ_３によって提供される感知結果情報がもう１つの値（例えば、低、論理ゼロ、または他の値）を有する場合、該条件は満たされない。時間間隔９２３中に、信号ＳＥＮ＿ＯＵＴ_３によって提供される感知結果情報が１つの値を有する場合、メモリセル２１３と関連付けられる条件Ｖｔ_２１３≧ＰＶ_ｉが満たされ、信号ＳＥＮ＿ＯＵＴ_３によって提供される感知結果情報がもう１つの値を有する場合、該条件は満たされない。

図１０は、本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、メモリセル２１０と関連付けられる信号ＳＥＮ＿ＯＵＴ_０および信号Ｖ_ＢＬ０の第１の実施例を示すグラフである。図１０で示されるように、時間間隔９０１および９０３中に、感知結果情報９４１および９４２（図９にも示される）は、それぞれ、異なる値を有することができる。例えば、感知結果情報９４１は、信号ＳＥＮ＿ＯＵＴ_０の１つの信号レベル値１００１（例えば、高）に対応する値を有する。感知結果情報９４２は、もう１つの信号レベル値１０００（例えば、低）に対応する値を有する。

図１０は、信号ＳＥＮ＿ＯＵＴ_０が時間間隔９０１中に信号レベル値１００１を有し、条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされることを示す実施例を示す。図１０はまた、信号ＳＥＮ＿ＯＵＴ_０が時間間隔９０３中に信号レベル値１０００を有し、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないことを示す実施例も示す。

信号ＳＥＮ＿ＯＵＴ_０の信号レベル値は、信号Ｖ_ＢＬ０の信号レベル値に基づく。感知増幅器２８０（図８）は、信号ＳＥＮ＿ＯＵＴ_０の信号レベル値が信号Ｖ_ＢＬ０の信号レベル値に従うように動作することができる。例えば、図１０の時間間隔９０１中、信号Ｖ_ＢＬ０の信号レベル値が高い（例えば、値１０１１）ときに、信号ＳＥＮ＿ＯＵＴ_０の信号レベル値は高い。時間間隔９０３中に、信号Ｖ_ＢＬ０の信号レベル値が低い（例えば、値１０１０）ときに、信号ＳＥＮ＿ＯＵＴ_０の信号レベル値は低い。

図１０で示される信号Ｖ_ＢＬ０の信号レベル値は、感知ライン２７０（図８）上の電荷量（例えば、電圧）に依存することができる。以下の説明は、図８および図１０を参照する。図１０の時間間隔９００中等の、時間間隔９０１、９０２、および９０３より前の検証操作の開始時に、感知ライン２７０は、信号Ｖ_ＢＬ０が信号レベル値１０１１を有する電圧（例えば、Ｖｃｃ）まで荷電（予荷電）することができる。時間間隔９００は、時間間隔９０１、９０２、および９０３のそれぞれより大きくなり得る。簡潔にするため、図１０、および図１１から図１４の時間間隔（例えば、９００、９０１、９０２、および９０３）は、スケーリングされない。時間間隔９００は、感知ライン２７０が、時間間隔９０１において感知操作の前に荷電される電圧（例えば、Ｖｃｃ）に到達するのに十分であり得る。時間間隔９０１、９０２、および９０３中のメモリセル２１０の閾値電圧値Ｖｔ_２１０およびアクセスライン２１６（図８）上の信号Ｖ_ＲＡＭＰの値に応じて、感知ライン２７０は、電荷（例えば、Ｖｃｃ）を維持し得、または時間間隔９０１、９０２、および９０３のいずれかの間にライン２９１に放電し得る。

感知ライン２７０は、Ｖｔ_２１０が信号Ｖ_ＲＡＭＰの値よりも大きい値である（Ｖｔ_２１０＞Ｖ_ＲＡＭＰ）場合、電荷を維持し得る。例えば、Ｖｔ_２１０＞Ｖ_ＲＡＭＰである場合、メモリセル２１０のトランジスタは、オンにならない（例えば、オフ状態のままである）。したがって、感知ライン２７０からメモリセル２１０を通してライン２９１への、いかなる信号経路（例えば、電流路）も形成されない。いかなる信号も形成されないので、感知ライン２７０は、その電荷を実質的に同じ値（例えば、Ｖｃｃ）に維持し得る。

感知ライン２７０は、Ｖｔ_２１０が時間間隔９０１、９０２、および９０３のいずれかの間に信号Ｖ_ＲＡＭＰの値以下（Ｖｔ_２１０≦Ｖ_ＲＡＭＰ）である場合、ライン２９１に放電し得る。例えば、Ｖｔ_２１０≦Ｖ_ＲＡＭＰ９０１である場合、メモリセル２１０のトランジスタがオンになる。したがって、感知ライン２７０からメモリセル２１０を通してライン２９１への信号経路が形成される。信号経路が形成されると、感知ライン２７０は、信号経路を介してライン２９１に放電し得る。放電は、感知ライン２７０上の電荷をゼロまたは実質的にゼロに低減し得る。

図１０は、時間間隔９０１中にＶｔ_２１０＞Ｖ_ＲＡＭＰであり、時間間隔９０２および９０３中にＶｔ_２１０≦Ｖ_ＲＡＭＰである実施例を示す。例えば、時間間隔９０１中にＶｔ_２１０＝１．４８ＶおよびＶ_ＲＡＭＰ＝１．４Ｖ（Ｖｔ_２１０＞Ｖ_ＲＡＭＰ）であった場合、メモリセル２１０のトランジスタはオンにならない。したがって、時間間隔９０１中に、感知ライン２７０からメモリセル２１０を通してライン２９１へのいかなる信号経路も形成されない。したがって、感知ライン２７０上の電荷は、実質的に同じ値（例えば、Ｖｃｃ）のままである。図１０で示されるように、信号Ｖ_ＢＬ０は、時間間隔９００から時間間隔９０１まで同じ信号レベル値１０１１（例えば、高）に留まり、Ｖｔ_２１０＞Ｖ_ＲＡＭＰであるときに、感知ライン２７０上の電荷が実質的に同じ値のままであることを示す。信号Ｖ_ＢＬ０が信号レベル値１０１１（例えば、高）を有すると、信号ＳＥＮ＿ＯＵＴ_０も対応する信号レベル値１００１（例えば、高）を有し、条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされることを示す。

上の実施例において、信号Ｖ_ＲＡＭＰの値は、時間間隔９０１中に１．４Ｖから増加し得、時間間隔９０２中に（例えば）１．５Ｖに増加し得、そして、時間間隔９０３中に（例えば）１．６Ｖに増加し得る。ここで説明される１．４Ｖ、１．５Ｖ、および１．６Ｖといった例示的な値はまた、図６のチャート６００で示されるＶ_ＲＡＭＰの例示的な値にも対応することができる。図１０の時間間隔９０２中、Ｖｔ_２１０≦Ｖ_ＲＡＭＰ（例えば、Ｖｔ_２１０＝１．４Ｖ≦Ｖ_ＲＡＭＰ＝１．５Ｖ）であると、メモリセル２１０のトランジスタがオンになる。感知ライン２７０は、ライン２９１に放電し得る。図１０で示されるように、時間間隔９０２中に、信号Ｖ_ＢＬ０は、信号レベル値１０１１（例えば、高）から信号レベル値１０１０（例えば、低）に変化する。これは、Ｖｔ_２１０≦Ｖ_ＲＡＭＰであるときに、時間間隔９０２中に感知ライン２７０がライン２９１に放電し始めることを示す。信号Ｖ_ＢＬ０が、時間間隔９０２中に、信号レベル値１０１１（例えば、高）から信号レベル値１０１０（例えば、低）に変化すると、信号ＳＥＮ＿ＯＵＴ_０も、時間間隔９０２中に、信号レベル値１００１（例えば、高）から信号レベル値１０００（例えば、低）に変化する。

上の例で示されるように、時間間隔９０３中に、Ｖｔ_２１０≦Ｖ_ＲＡＭＰ（例えば、Ｖｔ_２１０＝１．４Ｖ≦Ｖ_ＲＡＭＰ＝１．６Ｖ）であると、メモリセル２１０のトランジスタは、オンのままであり得る。感知ライン２７０は、ライン２９１に放電し続け得るか、または放電の終了に近づき得る。図１０で示されるように、時間間隔９０３中に、信号Ｖ_ＢＬ０は、信号レベル値１０１０（例えば、低）を有する。これは、Ｖｔ_２１０≦Ｖ_ＲＡＭＰであるときに、時間間隔９０３中に感知ライン２７０がライン２９１に放電したことを示す。信号Ｖ_ＢＬ０が時間間隔９０３中に信号レベル値１０１０（例えば、低）を有すると、信号ＳＥＮ＿ＯＵＴ_０も、対応する信号レベル値１０００（例えば、低）を有し、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないことを示す。

図１０の実施例では、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないので、メモリデバイス２００は、メモリセル２１０のプログラミングを繰り返す。この実施例では、条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされ、メモリセル２１０の閾値電圧値が目標閾値電圧値（例えば、ＰＶ_２）に近いことを示すと、メモリデバイス２００は、閾値電圧値を目標閾値電圧値に向かって移動させるために、メモリセル２１０のプログラミングの繰り返し中に、メモリセル２１０がプログラミングされるプログラミングレートを調整し得る。そのようなプログラミングレートを調整することは、メモリセル２１０のオーバープログラミングを回避し得る。例えば、メモリデバイス２００は、例えばメモリセル２１０のプログラミングの繰り返し中にメモリセル２１０と関連付けられる感知ライン２７０に印加される電圧値を調整することによって、プログラミングレートを調整し得る。

そのような電圧値を調整することは、感知ライン２７０に印加される電圧値を増加させることを含むことができる。感知ライン２７０に印加される電圧値を増加させることは、ゼロから正の電圧値（例えば、５００ｍＶ）まで増加させることを含むことができる。例えば、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないときに、以前のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ２}）でのメモリセル２１０のプログラミング中に、ゼロボルトを感知ライン２７０に印加することができる。この実施例では、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされるときに、以降のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ３}）でのメモリセル２１０のプログラミング中に、正の電圧値を感知ライン２７０に印加することができる。感知ライン２７０に印加される電圧値を増加させることは、代替として、電圧値を、より低い正の値（例えば、図３のＶ_{ＰＧＲＭ２}が使用されるとき）から、より高い正の値（例えば、プログラミングの繰り返し中に図３のＶ_{ＰＧＲＭ３}が使用されるとき）まで増加させることを含むことができる。

代替のプログラミング操作において、感知ライン２７０に印加される電圧値を調整することは、メモリセル２１０のプログラミングの繰り返し中に感知ライン２７０に印加される電圧値を減少させることを含むことができる。例えば、感知ライン２７０に印加される電圧値を減少させることは、正の電圧値からゼロまで電圧値を減少させることを含むことができる。例えば、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないときに、以前のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ２}）でのメモリセル２１０のプログラミング中に、正の電圧値を感知ライン２７０に印加することができる。この実施例では、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないときに、以降のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ３}）でのメモリセル２１０のプログラミング中に、ゼロボルトを感知ライン２７０に印加することができる。感知ライン２７０に印加される電圧値を減少させることは、代替として、電圧値を、より高い正の値（例えば、図３のＶ_{ＰＧＲＭ２}が使用されるとき）から、より低い正の値（例えば、プログラミングの繰り返し中に図３のＶ_{ＰＧＲＭ３}が使用されるとき）まで減少させることを含むことができる。一部の場合において、感知ライン２７０に印加される電圧値を減少させることは、メモリセル２１０だけがその目標閾値電圧値に到達しておらず、かつ同じ行（例えば、図２の行２４１）の中の他のメモリセルがそれらのそれぞれの目標閾値電圧値に到達したときに、行うことができる。

図１１は、本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、メモリセル２１０と関連付けられる信号ＳＥＮ＿ＯＵＴ_０および信号Ｖ_ＢＬ０の第２の実施例を示すグラフである。図１１で示されるように、信号ＳＥＮ＿ＯＵＴ_０は、時間間隔９０１中に、信号レベル値１０００を有し、条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされないことを示す。図１１はまた、信号ＳＥＮ＿ＯＵＴ_０が、時間間隔９０３中に信号レベル値１０００を有し、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないことも示す。

この実施例では、時間間隔９０１、９０２、および９０３中に、Ｖｔ_２１０≦Ｖ_ＲＡＭＰである。感知ライン２７０（図８）は、ライン２９１に放電する。したがって、図１１で示されるように、信号Ｖ_ＢＬ０は、時間間隔９０１、９０２、および９０３中に、信号レベル値１０１０（例えば、低）を有する。その結果、信号ＳＥＮ＿ＯＵＴ_０も、時間間隔９０１、９０２、および９０３中に、対応する信号レベル値１０００（例えば、低）を有する。これは、時間間隔９０１中に条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされず、かつ、時間間隔９０３中に条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないことを示す。

図１１の実施例では、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされないので、メモリデバイス２００は、メモリセル２１０のプログラミングを繰り返す。この実施例では、同じく条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされず、メモリセル２１０の閾値電圧値が目標閾値電圧値（例えば、ＰＶ_２）に近くないことを示すと、メモリデバイス２００は、メモリセル２１０のプログラミングが繰り返されるときに、メモリセル２１０と関連付けられる感知ライン２７０のラインに印加される電圧値が変化しないように保つこと等によって、プログラミングレートを調整し得ない。例えば、以降のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ３}）と関連付けられるプログラミングの繰り返し中に、メモリデバイス２００は、感知ライン２７０に印加される電圧値を、以前のプログラミングパルス（例えば、図３のＶ_{ＰＧＲＭ２}）と関連付けられるプログラミング中に使用された値と同じ値に（例えば、ゼロまたは正の値に）保ち得る。

図１２は、本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、メモリセル２１０と関連付けられる信号ＳＥＮ＿ＯＵＴ_０および信号Ｖ_ＢＬ０の第３の実施例を示すグラフである。図１２で示されるように、信号ＳＥＮ＿ＯＵＴ_０は、時間間隔９０１中に、信号レベル値１００１を有し、条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされることを示す。図１２はまた、信号ＳＥＮ＿ＯＵＴ_０が、時間間隔９０３中に信号レベル値１００１を有し、条件Ｖｔ_２１０≧ＰＶ_ｉも満たされることも示す。

この実施例では、時間間隔９０１、９０２、および９０３中に、Ｖｔ_２１０＞Ｖ_ＲＡＭＰである。感知ライン２７０（図８）は、時間間隔９０１、９０２、および９０３中に、その電荷を維持する。したがって、図１１で示されるように、信号Ｖ_ＢＬ０は、時間間隔９０１、９０２、および９０３中に、信号レベル値１００１（例えば、高）を有する。その結果、信号ＳＥＮ＿ＯＵＴ_０も、時間間隔９０１、９０２、および９０３中に、対応する信号レベル値１００１（例えば、高）を有する。これは、時間間隔９０１中に条件Ｖｔ_２１０≧ＰＰＶ_ｉが満たされ、かつ、時間間隔９０３中に条件Ｖｔ_２１０≧ＰＶ_ｉが満たされることを示す。

図１２の実施例では、条件Ｖｔ_２１０≧ＰＶ_ｉが満たされるので、メモリデバイス２００は、メモリセル２１０のプログラミングを完了し得る。この実施例において、メモリデバイス２００は、例えば抑止電圧値をメモリセル２１０と関連付けられる感知ライン２７０のラインに印加することによって、メモリセル２１０のプログラミングを完了し得る。抑止電圧は、メモリセル２１０の同じ行の中の他の選択メモリセル（２１２および２１３）がそれらのそれぞれの目標閾値電圧値に到達しなかった場合であっても、メモリセル２１０のさらなるプログラミングを防止するのに十分な値を有し得る。例えば、抑止電圧値は、メモリデバイス２００の供給電圧（例えば、Ｖｃｃ）の値に等しい値を有することができる。メモリデバイス２００は、メモリセルがそれらのそれぞれの目標閾値電圧値に到達しなかった場合、メモリセル２１２および２１３等の他のメモリセルのプログラミングを続け（例えば、繰り返し）得る。

図１３は、本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、メモリセル２１２と関連付けられる信号ＳＥＮ＿ＯＵＴ_２および信号Ｖ_ＢＬ２の実施例を示すグラフである。図１３と関連付けられる実施例は、図１０の実施例と類似している。図１３で示されるように、信号ＳＥＮ＿ＯＵＴ_２は、時間間隔９１１中に、信号レベル値１３０１を有し、条件Ｖｔ_２１２≧ＰＰＶ_ｉが満たされることを示す。図１３はまた、信号ＳＥＮ＿ＯＵＴ_２が、時間間隔９１３中に信号レベル値１３００を有し、条件Ｖｔ_２１２≧ＰＶ_ｉが満たされないことも示す。

信号ＳＥＮ＿ＯＵＴ_２の信号レベル値は、信号Ｖ_ＢＬ２の信号レベル値に基づく。感知増幅器２８２（図８）は、信号ＳＥＮ＿ＯＵＴ_２の信号レベル値が信号Ｖ_ＢＬ２の信号レベル値に従うように動作することができる。例えば、時間間隔９１１中に、信号Ｖ_ＢＬ２の信号レベル値が高い（例えば、値１３１１）ときに、信号ＳＥＮ＿ＯＵＴ_２の信号レベル値は高い。時間間隔９１３中に、信号Ｖ_ＢＬ２の信号レベル値が低い（例えば、値１３１０）ときに、信号ＳＥＮ＿ＯＵＴ_２の信号レベル値は低い。

図１３は、時間間隔９１１中にＶｔ_２１２＞Ｖ_ＲＡＭＰであり、時間間隔９１２および９１３中にＶｔ_２１２≦Ｖ_ＲＡＭＰである実施例を示す。この実施例では、時間間隔９００中に、感知ライン２７２（図８）は、信号Ｖ_ＢＬ２が信号レベル値１３１１を有する電圧（例えば、Ｖｃｃ）まで荷電（例えば、予荷電）することができる。時間間隔９１１中にＶｔ_２１２＞Ｖ_ＲＡＭＰであり、時間間隔９１２および９１３中にＶｔ_２１２≦Ｖ_ＲＡＭＰであるので、感知ライン２７２は、時間間隔９１１中にその電荷を維持し、時間間隔９１２および９１３中に放電する。したがって、図１３で示されるように、信号Ｖ_ＢＬ２は、時間間隔９１１中に信号レベル値１３１１（例えば、高）を有し、時間間隔９１２および９１３中に信号レベル値１３１０（例えば、低）を有する。その結果、信号ＳＥＮ＿ＯＵＴ_２も、時間間隔９１１中に対応する信号レベル値１３０１（例えば、高）を有し、時間間隔９１２および９１３中に対応する信号レベル値１３００（例えば、低）を有する。これは、時間間隔９１１中に条件Ｖｔ_２１２≧ＰＰＶ_ｉが満たされ、時間間隔９１３中に条件Ｖｔ_２１２≧ＰＶ_ｉが満たされないことを示す。

図１３の実施例において、メモリデバイス２００は、条件Ｖｔ_２１２≧ＰＶ_ｉが満たされないので、メモリセル２１２のプログラミングを繰り返す。この実施例では、条件Ｖｔ_２１２≧ＰＰＶ_ｉが満たされ、メモリセル２１２の閾値電圧値が目標閾値電圧値（例えば、ＰＶ_５）に近いことを示すので、メモリデバイス２００は、メモリセル２１２のプログラミングの繰り返中に、メモリセル２１２と関連付けられる感知ライン２７２に印加される電圧値を調整し得る。そのような電圧値を調整することは、メモリセル２１２のオーバープログラミングを回避し得る。メモリデバイス２００は、図１０を参照してメモリセル２１０について上で説明したものと類似するまたは同一の方法で、感知ライン２７２に印加される電圧値を調整し得る（例えば、増加または減少させ得る）。

図１４は、本発明の実施形態による、図９を参照して説明される例示的なプログラミング操作において、メモリセル２１３と関連付けられる信号ＳＥＮ＿ＯＵＴ_３および信号Ｖ_ＢＬ３の実施例を示すグラフである。図１４と関連付けられる実施例は、図１０および図１３の実施例に類似する。図１４で示されるように、信号ＳＥＮ＿ＯＵＴ_３は、時間間隔９２１中に、信号レベル値１４０１を有し、条件Ｖｔ_２１３≧ＰＰＶ_ｉが満たされることを示す。図１４はまた、信号ＳＥＮ＿ＯＵＴ_３が、時間間隔９２３中に信号レベル値１４００を有し、条件Ｖｔ_２１３≧ＰＶ_ｉが満たされないことも示す。

信号ＳＥＮ＿ＯＵＴ_３の信号レベル値は、信号Ｖ_ＢＬ３の信号レベル値に基づく。感知増幅器２８３（図８）は、信号ＳＥＮ＿ＯＵＴ_３の信号レベル値が信号Ｖ_ＢＬ３の信号レベル値に従うように動作することができる。例えば、時間間隔９２１中、信号Ｖ_ＢＬ３の信号レベル値が高い（例えば、値１４１１）ときに、信号ＳＥＮ＿ＯＵＴ_３の信号レベル値は高い。時間間隔９２３中に、信号Ｖ_ＢＬ３の信号レベル値が低い（例えば、値１４１０）ときに、信号ＳＥＮ＿ＯＵＴ_３の信号レベル値は低い。

図１４は、時間間隔９２１中にＶｔ_２１３＞Ｖ_ＲＡＭＰであり、時間間隔９２２および９２３中にＶｔ_２１３≦Ｖ_ＲＡＭＰである実施例を示す。この実施例では、時間間隔９００中に、感知ライン２７３（図８）は、信号Ｖ_ＢＬ３が信号レベル値１４１１を有する電圧（例えば、Ｖｃｃ）まで荷電（例えば、予荷電）することができる。時間間隔９２１中にＶｔ_２１３＞Ｖ_ＲＡＭＰであり、時間間隔９２２および９２３中にＶｔ_２１３≦Ｖ_ＲＡＭＰであると、感知ライン２７３は、時間間隔９２１中にその電荷を維持し、時間間隔９２２および９２３中に放電する。したがって、図１４で示されるように、信号Ｖ_ＢＬ３は、時間間隔９２１中に信号レベル値１４１１（例えば、高）を有し、時間間隔９２２および９２３中に信号レベル値１４１０（例えば、低）を有する。その結果、信号ＳＥＮ＿ＯＵＴ_３も、時間間隔９２１中に対応する信号レベル値１４０１（例えば、高）を有し、時間間隔９２２および９２３中に対応する信号レベル値１４００（例えば、低）を有する。これは、時間間隔９２１中に条件Ｖｔ_２１３≧ＰＰＶ_ｉが満たされ、時間間隔９２３中に条件Ｖｔ_２１３≧ＰＶ_ｉが満たされないことを示す。

図１４の実施例において、メモリデバイス２００は、条件Ｖｔ_２１３≧ＰＶ_ｉが満たされないので、メモリセル２１３のプログラミングを繰り返す。この実施例では、条件Ｖｔ_２１３≧ＰＰＶ_ｉが満たされ、メモリセル２１３の閾値電圧値が目標閾値電圧値（例えば、ＰＶ_７）に近いことを示すので、メモリデバイス２００は、メモリセル２１３のプログラミングの繰り返し中に、メモリセル２１３と関連付けられる感知ライン２７３に印加される電圧値を調整し得る。そのような電圧値を調整することは、メモリセル２１３のオーバープログラミングを回避し得る。メモリデバイス２００は、図１０を参照してメモリセル２１０について上で説明したものと類似するまたは同一の方法で、感知ライン２７３に印加される電圧値を調整し得る（例えば、増加または減少させ得る）。

図１５は、本発明の実施形態による、図７のメモリセル２１０、２１２、および２１３の別の例示的なプログラミングにおいて、いくつかの時間間隔中に、条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉを判定することを含む、メモリデバイス２００の活動を示すグラフである。図１５は、図１５において、メモリセル２１０および２１２の双方が値Ｘに対応する同じ目標閾値電圧値を有するようにプログラムされるという点で、図９と異なる。したがって、図１５で示されるように、時間間隔１５０１（ＩＮ１＝Ｘ）中に一致指示９３１が起こったときに、メモリデバイス２００は、メモリセル２１０および２１２について、それぞれ、Ｖｔ_２１０≧ＰＰＶ_ｉおよびＶｔ_２１２≧ＰＰＶ_ｉであるかどうかを判定する。同じく図１５で示されるように、時間間隔１５０３（ＩＮ１＝Ｘ）中に一致指示９３２が起こったときに、メモリデバイス２００は、メモリセル２１０および２１２、同じ情報ＩＮ２の値Ｘについて、それぞれ、Ｖｔ_２１０≧ＰＶ_ｉおよびＶｔ_２１２≧ＰＶ_ｉであるかどうかを判定する。

メモリデバイス２００は、一致指示９３６および９３７が発生したときに、時間間隔１５２１および１５２３中に、メモリセル２１３について、それぞれ、Ｖｔ_２１３≧ＰＰＶ_ｉおよびＶｔ_２１３≧ＰＶ_ｉであるかどうかを判定する。時間間隔１５０２および１５２２で不一致指示９３０が発生したときに、メモリデバイス２００は、感知情報結果を無視し得る。

図２から図１４を参照して上で詳細に説明したように、プログラミングを完了すること、またはプログラミングレートおよび選択メモリセルのいくつかまたは全てのプログラミング繰り返し等を調整すること、の、メモリデバイス２００によって行われるさらなる活動のために、感知結果情報１５４１、１５４２、１５４４、１５４５、１５４６、および１５４７を記憶することができる。

図１６は、本発明の実施形態による、メモリデバイスのプログラミング操作の方法１６００のフロー図を示す。方法１６００は、図１から図１５を参照して上で説明したメモリデバイス（例えば、メモリデバイス１００または２００）のメモリセルをプログラムするために使用することができる。したがって、方法１６００は、図２から図１５を参照して上で説明した活動およびプログラミング操作を含み得る。

図１６で示されるように、活動１６１０は、メモリセルをプログラムすることを含むことができる。活動１６２０は、メモリセルの閾値電圧値を判定することを含むことができる。閾値電圧値を判定することは、メモリセルについてＶｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉであるかどうかを判定することを含むことができる。方法１６００は、条件Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉの判定中にメモリセルのアクセスラインに印加される信号（例えば、Ｖ_ＲＡＭＰ）を生成するために使用されるデジタル情報の異なる値（例えば、情報ＩＮ）に基づいて、Ｖｔ≧ＰＰＶ_ｉおよびＶｔ≧ＰＶ_ｉであるかどうかを判定し得る。

方法１６００は、Ｖｔ≧ＰＰＶ_ｉであるかどうかを判定するための活動１６３０、およびＶｔ≧ＰＶ_ｉであるかどうか判定するための活動１６４０を含み得る。これらの条件がどちらも満たされた場合、方法１６００は、活動１６５０で、メモリセルのプログラミングを完了し得る。活動１６３０で条件Ｖｔ≧ＰＰＶ_ｉが満たされ、活動１６４０で条件Ｖｔ≧ＰＶ_ｉが満たされなかった場合（例えば、ＰＰＶ_ｉ≦Ｖｔ≦ＰＶ_ｉ）、方法１６００は、プログラミングレートを調整するための活動１６６０を行い得る。例えば、方法１６００が活動１６７０でメモリセルのプログラミングを繰り返すときに、方法１６００は、メモリセルと関連付けられる感知ラインに印加される電圧を調整し得る。活動１６３０において、条件Ｖｔ≧ＰＰＶ_ｉが満たされなかった場合、方法１６００はまた、活動１６６０を行わずに、活動１６７０でメモリセルのプログラミングを繰り返すための活動１６７０も行い得る。方法１６００は、条件Ｖｔ≧ＰＶ_ｉが満たされるまで、活動１６２０、１６３０、１６４０、１６５０、１６６０、および１６７０のうちの１つ以上を繰り返し得る。

方法１６００で使用されるメモリデバイスの他のメモリセルは、図１６を参照して本明細書で説明される方法と類似するまたは同一の方法でプログラムすることができる。方法１６００は、図２から図１５を参照して上で説明した、さらなる活動およびプログラミング操作を含むことができる。

装置（例えば、メモリデバイス１００および２００）の実例は、種々の実施形態の構造の一般的な理解を提供することを意図したものであり、本明細書で説明される構造を使用し得る装置およびシステムの全ての要素および特徴の完全な説明を提供することを意図しない。

上で説明される構成要素のいずれかは、ソフトウェアを介したシミュレーションを含む、いくつかの方法で実装することができる。したがって、上で説明した装置（例えば、メモリデバイス１００の一部分またはメモリデバイス１００全体、およびメモリデバイス２００の一部分またはメモリデバイス２００全体）は全て、本明細書で「モジュール（複数）」（または「モジュール（単数）」）として特徴付けられ得る。そのようなモジュールは、装置（例えば、メモリデバイス１００および２００）の設計者の所望に応じて、および種々の実施形態の特定の実装の必要に応じて、ハードウェア回路構成、シングルおよび／もしくはマルチプロセッサ回路、メモリ回路、ソフトウェアプログラムモジュールおよびオブジェクトおよび／もしくはファームウェア、ならびにそれらの組み合わせを含み得る。例えば、そのようなモジュールは、ソフトウェア電気信号シミュレーションパッケージ、電力使用および範囲シミュレーションパッケージ、キャパシタンス−インダクタンスシミュレーションパッケージ、電力損／放熱シミュレーションパッケージ、信号送信−受信シミュレーションパッケージ、および／または種々の可能な実施形態を動作させる、もしくはその動作をシミュレートするために使用されるソフトウェアおよびハードウェアの組み合わせ等の、システム動作シミュレーションパッケージに含まれ得る。

種々の実施形態の装置およびシステムは、高速コンピュータで使用される電子回路、通信および信号処理回路、シングルもしくはマルチプロセッサモジュール、単一もしくは複数の埋め込み型プロセッサ、マルチコアプロセッサ、データスイッチ、および多層マルチチップモジュールを含む特定用途向けモジュールを含み得るか、またはそれらに含まれ得る。そのような装置およびシステムはさらに、テレビ、携帯電話、パーソナルコンピュータ（例えば、ラップトップコンピュータ、デスクトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ等）、ワークステーション、ラジオ、ビデオプレーヤー、オーディオプレーヤー（例えば、ＭＰ３（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ、Ａｕｄｉｏ Ｌａｙｅｒ ３）プレーヤ）、車両、医療デバイス（例えば、心臓モニタ、血圧計等）、セットトップボックス等の、種々の電子システム内に副構成要素として含まれ得る。

図１から図１６を参照して上で説明した実施形態は、メモリデバイス、およびメモリデバイスのメモリセルをプログラムする方法を含む。１つのそのような方法は、信号をメモリセルと関連付けられるラインに印加することを含むことができ、該信号は、デジタル情報に基づいて生成される。本方法はまた、デジタル情報の値に基づいて、かつ信号がラインに印加されている間、メモリセルの閾値電圧値が第１の電圧値および第２の電圧値に到達したかどうかを判定することもできる。さらなるメモリデバイスおよび方法を含む、他の実施形態が説明される。

上の説明および図面は、当業者が本発明の実施形態を実践することを可能にするために、本発明のいくつかの実施形態を例示する。他の実施形態は、構造的、論理的、電気的、プロセス的、および他の変化を組み込み得る。実施例は、可能な変形形態を代表するに過ぎない。いくつかの実施形態の部分および特徴は、他の実施形態に含まれ得るか、またはそれらと置換され得る。当業者には、上の説明を読み、理解すれば、他に多くの実施形態が明らかになるであろう。

Claims (39)

1. 信号をメモリセルと関連付けられるラインに印加することであって、前記信号は、デジタル情報に基づいて生成されて、印加することと、
   前記デジタル情報が第１の値を有するとき、かつ前記信号が前記ラインに印加されている間、前記メモリセルが目標状態に近いかどうかを判定することと、
   前記デジタル情報が第２の値を有するとき、かつ前記信号が前記ラインに印加されている間、前記メモリセルが前記目標状態に到達したかどうかを判定することと、
   を含む、方法。
2. 前記メモリセルが目標状態に近いかどうかを判定することは、前記メモリセルの閾値電圧値が第１の電圧値に到達したかどうかを判定することを含み、前記メモリセルが前記目標状態に到達したかどうかを判定することは、前記メモリセルの前記閾値電圧値が第２の電圧値に到達したかどうかを判定することを含み、前記第２の電圧値は、前記第１の電圧値よりも大きい、請求項１に記載の方法。
3. 前記メモリセルが前記目標状態に近い場合、前記メモリセルのプログラミングレートを調整することをさらに含む、請求項１に記載の方法。
4. 前記メモリセルが前記目標状態に到達した場合、前記メモリセルのプログラミングを完了することをさらに含む、請求項１に記載の方法。
5. 前記メモリセルが前記目標状態に近くなく、かつ前記目標状態に到達していない場合、前記メモリセルの前記プログラミングレートを増加させることをさらに含む、請求項１に記載の方法。
6. 前記デジタル情報の前記第２の値は、前記メモリセルの目標閾値電圧値に対応する、請求項１に記載の方法。
7. 前記信号は、前記デジタル情報の前記第１の値に基づいて生成される値を含み、前記信号の前記値は、前記第１の電圧値未満である、請求項１に記載の方法。
8. 前記信号は、前記デジタル情報の前記第２の値に基づいて生成されるさらなる値を含み、前記さらなる値は、前記第２の電圧値未満である、請求項７に記載の方法。
9. 前記信号を前記ラインに印加する前に、前記メモリセルの閾値電圧値を変化させることをさらに含む、請求項２に記載の方法。
10. 前記デジタル情報は、順番に生成される複数の値を含み、前記デジタル情報の前記第１の値は、前記複数の値の中の第１の値に対応し、前記デジタル情報の前記第２の値は、前記複数の値の中の第２の値に対応し、前記第２の値と前記第１の値との間の差は、２である、請求項１に記載の方法。
11. 信号を第１のメモリセルおよび第２のメモリセルと関連付けられるラインに印加することであって、前記信号は、入力情報に基づいて生成されて、印加することと、
    前記入力情報が第１の値を有するとき、かつ前記信号が前記ラインに印加されている間、第１のメモリセルの閾値電圧値が第１の目標閾値電圧値に近い値に到達したかどうかを判定することと、
    前記入力情報が第２の値を有するとき、かつ前記信号が前記ラインに印加されている間、前記第１のメモリセルの前記閾値電圧値が前記第１の目標閾値電圧値に到達したかどうかを判定することと、
    前記入力情報が第３の値を有するとき、かつ前記信号が前記ラインに印加されている間、前記第２のメモリセルの閾値電圧値が第２の目標閾値電圧値に近い値に到達したかどうかを判定することと、
    前記入力情報が第４の値を有するとき、かつ前記信号が前記ラインに印加されている間、前記第２のメモリセルの前記閾値電圧値が前記第２の目標閾値電圧値に到達したかどうかを判定することと、
    を含む、方法。
12. 前記第１の目標閾値電圧値は、前記第２の目標閾値電圧値と異なる、請求項１１に記載の方法。
13. 前記入力情報の前記第１の値は、前記入力情報の前記第２の値未満である、請求項１１に記載の方法。
14. 前記入力情報の前記第２の値は、前記入力情報の前記第３の値未満である、請求項１１に記載の方法。
15. 前記入力情報の前記第３の値は、前記入力情報の前記第４の値未満である、請求項１１に記載の方法。
16. 第１の情報を生成することと、
    第２の情報を生成することと、
    前記第１の情報の値が前記目標閾値電圧値に対応するときに、メモリセルが目標状態に近いかどうかを判定することと、
    前記第２の情報の値が前記目標閾値電圧値に対応するときに、前記メモリセルが前記目標状態に到達したかどうかを判定することと、
    を含む方法。
17. メモリセルが目標状態に近いかどうかを判定することは、前記メモリセルの閾値電圧値が、前記メモリセルの前記目標閾値電圧値に近い値に到達したかどうかを判定することを含み、前記メモリセルが前記目標状態に到達したかどうかを判定することは、前記メモリセルの前記閾値電圧値が、前記目標閾値電圧値に到達したかどうかを判定することを含む、請求項１６に記載の方法。
18. 前記第１の情報は、第１の時間間隔中に第１の値を有し、第２の時間間隔中に第２の値を有し、前記第２の情報は、前記第１の時間間隔中に第１の値を有し、前記第２の時間間隔中に第２の値を有し、前記第１の情報の前記第１の値は、前記第２の情報の前記第２の値に等しい、請求項１６に記載の方法。
19. 前記第１の情報および前記第２の情報は、同じ入力情報に基づいて生成される、請求項１７に記載の方法。
20. 前記メモリセルの前記閾値電圧値が前記目標閾値電圧値に近い前記値に到達したかどうかを判定すること、および前記メモリセルの前記閾値電圧値が前記目標閾値電圧値に到達したかどうかを判定することは、前記入力情報に基づいて生成された信号が、前記メモリセルと関連付けられるアクセスラインに印加されている間に行われる、請求項１９に記載の方法。
21. 第１の時間間隔および第２の時間間隔中に、信号をメモリセルと関連付けられる第１のラインに印加することであって、前記信号は、前記第１の時間間隔中のデジタル情報の第１の値に対応する、第１の値を有し、前記信号は、前記第２の時間間隔中の前記デジタル情報の第２の値に対応する、第２の値を有して、印加することと、
    前記第１の時間間隔中に、前記メモリセルと関連付けられる第２のライン上で信号を感知して、前記メモリセルの状態と第１の値との関係を示す、第１の感知結果情報を提供することと、
    前記第２の時間間隔中に、前記第２のライン上で前記信号を感知して、前記メモリセルの前記状態と第２の値との関係を示す、第２の感知結果情報を提供することと、
    を含む、方法。
22. 前記メモリセルの前記状態は、前記メモリセルの閾値電圧値を含む、請求項２１に記載の方法。
23. 前記第２の感知結果が、前記メモリセルの前記状態が前記第２の値未満であることを示した場合、前記メモリセルの前記状態を変化させることをさらに含む、請求項２１に記載の方法。
24. プログラミング操作中に、さらなる信号を前記第１のラインに印加して、前記メモリセルの前記閾値電圧値を変化させることと、
    前記第１の感知結果情報が、前記さらなる信号を前記第１のラインに印加する前に、前記メモリセルの前記閾値電圧値が前記第１の値よりも大きいことを示した場合、前記メモリセルのプログラミング中に、ゼロボルトよりも大きい電圧を前記第２のラインに印加することと、をさらに含む、請求項２２に記載の方法。
25. 前記第１の感知結果情報を記憶することと、
    前記第２の感知結果情報を記憶することと、をさらに含む、請求項２１に記載の方法。
26. 前記第２の値は、前記第１の値よりも大きく、前記第２の値は、前記メモリセルの前記目標閾値電圧値を含む、請求項２１に記載の方法。
27. メモリセルと、
    モジュールであって、
    信号を前記メモリセルと関連付けられるアクセスラインに印加し、前記信号は、デジタル情報に基づいて生成され、
    前記デジタル情報が第１の値を有するときに、前記メモリセルが目標状態に近いかどうかを判定し、
    前記デジタル情報が第２の値を有するときに、前記メモリセルが前記目標状態に到達したかどうかを判定するためのモジュールと、
    を備える、装置。
28. 前記モジュールはさらに、前記メモリセルが目標状態に近い場合、前記メモリセルのプログラミングレートを調整するように構成される、請求項２７に記載の装置。
29. 前記モジュールはさらに、前記メモリセルが前記目標状態に到達した場合、前記メモリセルのプログラミングを完了するように構成される、請求項２７に記載の装置。
30. 前記モジュールはさらに、前記メモリセルが前記目標状態に近くなく、かつ前記目標状態に到達していない場合、前記メモリセルの前記プログラミングレートを増加させるように構成される、請求項２７に記載の装置。
31. 前記モジュールは、前記メモリセルが前記目標状態に近い場合、前記メモリセルのプログラミング中に、正の電圧を前記メモリセルと関連付けられる感知ラインに印加するように構成される、請求項２７に記載の装置。
32. 前記モジュールは、前記メモリセルが前記目標状態に近いかどうかを判定する前に、かつ前記メモリセルが前記目標状態に到達したかどうかを判定する前に、前記メモリセルに連結されたラインに荷電するように構成される、請求項２７に記載の装置。
33. 前記モジュールは、
    前記メモリセルが前記目標状態に近いかどうかを判定するために、前記ラインが荷電された後に、第１の時間間隔中に、前記ライン上の信号レベル値を感知し、
    前記メモリセルが前記目標状態に到達したかどうかを判定するために、前記ラインが荷電された後に、第２の時間間隔中に、前記ライン上の前記信号レベル値を感知するように構成される、請求項３２に記載の装置。
34. メモリセルと、
    モジュールであって、
    第１の一連の値および第２の一連の値を生成し、
    前記第１の一連の前記値の中の選択値が、選択メモリセルの目標閾値電圧値に対応する値に一致したときに、前記メモリセルの中の前記選択メモリセルの閾値電圧値が、第１の値に到達したかどうかを判定し、
    前記第２の一連の前記値の中の選択値が、前記目標閾値電圧値に対応する前記値に一致したときに、前記選択メモリセルの前記選択メモリセルの前記閾値電圧値が、第２の値に到達したかどうかを判定するためのモジュールと、
    を備える、装置。
35. 前記モジュールは、前記選択メモリセルの前記閾値電圧値が前記第１の値未満である場合、前記選択メモリセルのプログラミング中に、第１の電圧を前記選択メモリセルと関連付けられる感知ラインに印加するように構成され、前記モジュールは、前記選択メモリセルの前記閾値電圧値が前記第１の値よりも大きく、かつ前記第２の値未満である場合、前記選択メモリセルの前記プログラミング中に、第２の電圧を前記感知ラインに印加するように構成される、請求項３４に記載の装置。
36. 前記モジュールは、前記選択メモリセルの前記閾値電圧値が前記第２の値に到達した場合、第３の電圧を前記感知ラインに印加するように構成される、請求項３５に記載の装置。
37. 前記第２の値は、前記目標閾値電圧値を含む、請求項３４に記載の装置。
38. 前記モジュールはさらに、
    前記第１の一連の前記値の中の前記選択値が、前記さらなる選択メモリセルの目標閾値電圧値に対応する値に一致したときに、前記さらなる選択メモリセルの閾値電圧値が、第３の値に到達したかどうかを判定し、
    前記第２の一連の前記値の中の前記選択値が、前記さらなる選択メモリセルの前記目標閾値電圧値に対応する前記値に一致したときに、前記さらなる選択メモリセルの前記閾値電圧値が、第４の値に到達したかどうかを判定するように構成される、請求項３４に記載の装置。
39. 前記第３の値は、前記第１の値に等しく、前記第４の値は、前記第２の値に等しい、請求項３８に記載の装置。

Images