JP2003173688A - 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性半導体メモリのプログラム精度を向
上するとともに、プログラム時間を短縮する。 【解決手段】 不揮発性のメモリセルにデータをプログ
ラムするときに、プログラム電圧を徐々に増加させなが
らこのプログラム電圧がメモリセルに複数回印加され
る。この際、プログラムする全てのメモリセルの閾値電
圧が初期値に達するまで、プログラム電圧の増分は第１
電圧に設定される。その後、閾値電圧が目標値に達する
まで、プログラム電圧の増分は第２電圧に設定される。
プログラム電圧をその増分を変えることなく上昇させる
ことで、少ないプログラム回数で、メモリセルの閾値電
圧を目標値に近づけることができる。また、閾値電圧が
初期値を超えた後、プログラム電圧の増分を第２電圧に
設定することで、閾値電圧の目標値に対する誤差を最小
限にできる。この結果、メモリセルのプログラム時間を
削減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体メ
モリに関し、特に、プログラム電圧を徐々に増加させて
メモリセルをプログラムする技術に関する。

【０００２】

【従来の技術】プログラム電圧を徐々に増加させてメモ
リセルをプログラムする不揮発性半導体メモリとして、
特開平１１−３１３９１号公報に開示される技術が知ら
れている。この公報では、メモリセルの閾値電圧を高い
精度で目標値に設定するために、メモリセルに印加する
プログラム電圧を、その増分が徐々に小さくしている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術では、プログラム電圧の増分が徐々に小さくなる
ため、閾値電圧の変化量は、目標値に近づくにつれて小
さくなってしまう。すなわち、閾値電圧の変化量は、プ
ログラム回数の増加とともに小さくなっていく。このた
め、閾値電圧の設定精度を高くするほど、閾値電圧が目
標値に到達するまでのプログラム回数が増加するという
問題があった。換言すれば、閾値電圧の設定精度の向上
とプログラム時間の短縮とを両立することが困難であっ
た。

【０００４】また、プログラム電圧の増分が、プログラ
ム毎に異なるため、プログラム電圧を生成する回路が複
雑になり、レイアウト設計が複雑になるという問題があ
った。一方、近時、１つのメモリセルに複数ビットのデ
ータを記憶する多値メモリセルを有する不揮発性半導体
メモリが開発されている。この種の多値メモリセルで
は、メモリセルの閾値電圧を複数通りに設定すること
で、１つのメモリセルに複数ビットのデータを記憶す
る。例えば、４値メモリセルでは、データに応じてメモ
リセルに３通りの閾値電圧をプログラムする必要があ
る。したがって、多値メモリセルでは、２値メモリセル
よりも高い精度で設定する必要がある。同時に、多値メ
モリセルのプログラム時間を、極力短縮する必要があ
る。

【０００５】本発明の目的は、不揮発性半導体メモリの
プログラム時間を短縮することにある。本発明の別の目
的は、多値メモリセルを有する不揮発性半導体メモリに
おいて、メモリセルの閾値電圧を高い精度で制御すると
ともに、プログラム時間を短縮することにある。

【０００６】

【課題を解決するための手段】請求項１の不揮発性半導
体メモリおよび請求項９の不揮発性半導体メモリのプロ
グラム電圧制御方法では、電気的にデータを書き換え可
能な複数の不揮発性のメモリセルにデータをプログラム
するときに、プログラム電圧を徐々に増加させながらこ
のプログラム電圧がメモリセルに複数回印加される。こ
の際、プログラムする全てのメモリセルの閾値電圧が初
期値に達するまで、プログラム電圧の増分は第１電圧に
設定される。その後、閾値電圧が目標値に達するまで、
プログラム電圧の増分は第２電圧に設定される。第１電
圧および第２電圧の設定およびプログラム電圧の生成
は、例えば、プログラム電圧生成回路により行われる。

【０００７】このように、プログラムする全てのメモリ
セルの閾値電圧が初期値に達するまで、プログラム電圧
をその増分を変えることなく上昇させることで、少ない
プログラム回数で、メモリセルの閾値電圧を目標値に近
づけることができる。また、閾値電圧が初期値を超えた
後、プログラム電圧の増分を第２電圧に設定すること
で、閾値電圧の目標値に対する誤差を最小限にできる。
この結果、少ないプログラム回数で、メモリセルの閾値
電圧を高い精度でプログラムできる。プログラム回数が
少なくなるため、メモリセルのプログラム時間を削減で
きる。

【０００８】また、プログラム電圧の増分の種類は、第
１電圧および第２電圧の２種類と少ないため、プログラ
ム電圧生成回路を簡易に構成できる。特に、プログラム
電圧生成回路に形成される素子の種類を少なくできるた
め、レイアウト設計が容易になる。請求項２の不揮発性
半導体メモリでは、第１電圧は、第２電圧より大きいた
め、メモリセルの閾値電圧が目標値に近づくまでのプロ
グラム回数を少なくできる。閾値電圧が目標値に近づい
てからは、プログラム電圧の増分が小さくなるため、プ
ログラムされるメモリセルの閾値電圧のばらつきを小さ
くできる。

【０００９】請求項３の不揮発性半導体メモリでは、ソ
ース線およびビット線が、メモリセルのソースおよびド
レインにそれぞれ接続されている。閾値電圧の検出時
に、電圧設定回路は、メモリセルの制御ゲートおよびソ
ース線に所定のゲート電圧およびソース電圧を与える。
このとき、メモリセルのソース・ドレイン間にメモリセ
ル電流が流れることで、ビット線に電流が発生する。閾
値電圧検出回路は、ビット線を流れるメモリセル電流に
よって閾値電圧を検出する。閾値電圧検出回路は、ビッ
ト線にそれぞれ接続されている。このため、プログラム
する全てのメモリセルの閾値電圧を、同時に検出でき
る。したがって、プログラム電圧の印加および閾値電圧
の検出を複数回行う場合にも、プログラム時間が増加す
ることを防止できる。

【００１０】請求項４の不揮発性半導体メモリでは、電
圧設定回路は、閾値電圧が初期値および目標値に達した
ことを検出するときに、ゲート電圧を一定にし、ソース
電圧を相違させる。閾値電圧の検出時にゲート電圧を一
定とすることで、メモリセルトランジスタの利得を一定
にできる。このため、閾値電圧を高い精度で検出でき
る。

【００１１】また、初期値は目標値より低いため、メモ
リセル電流は、初期値のほうが目標値より大きくなる。
このため、例えば、初期値を検出するときのソース電圧
を、目標値を検出するときのソース電圧より高くした場
合、メモリセル電流が相対的に減るため、ソース線の過
渡的な電圧上昇を小さくできる。請求項５の不揮発性半
導体メモリでは、閾値電圧検出回路は、ラッチ回路とラ
ッチ制御回路とを有している。ラッチ回路は、プログラ
ムするプログラムデータを保持する。ラッチ回路は、メ
モリセルのプログラム時に保持しているデータをビット
線に出力する。ラッチ制御回路は、閾値電圧が初期値お
よび目標値にそれぞれ達したことをビット線の電圧変化
によって検出したときに、ラッチ回路のデータを反転す
る。このため、ラッチ回路に保持されているデータを読
むだけで、メモリセルの閾値電圧が初期値（または目標
値）に達したことが分かる。すなわち、次のプログラム
で印加すべきプログラム電圧を容易に求めることができ
る。また、データが反転されたラッチ回路は、その後の
プログラム時にビット線に出力するレベルを反転する。
このため、閾値電圧が初期値（または目標値）に達した
メモリセルについては、その後プログラム電圧が印加さ
れることを防止できる。この結果、閾値電圧がばらつく
ことを防止できる。

【００１２】請求項６の不揮発性半導体メモリでは、デ
ータ保持回路が、ラッチ回路に対応してそれぞれ形成さ
れている。データ保持回路は、メモリセルにプログラム
されるプログラムデータを保持する。そして、メモリセ
ルの閾値電圧が初期値に達し、ラッチ回路が反転された
後、保持しているプログラムデータをラッチ回路に転送
する。すなわち、ラッチ回路に保持されているプログラ
ムデータが、初期値の検出により反転された後に、ラッ
チ回路に再び正しいプログラムデータが転送される。こ
のため、その後プログラム電圧が、増分を第２電圧にし
てメモリセルに印加されるときに、プログラムが必要な
メモリセルのみにプログラム電圧を印加できる。

【００１３】請求項７の不揮発性半導体メモリでは、複
数ビットのデータを記憶する多値メモリセルにデータが
プログラムされる。データ保持回路は、多値メモリセル
が保持するデータのビット数と同数形成されている。各
ビットに対応してデータ保持回路を形成することで、ラ
ッチ回路のデータが反転した後に、多値データに対応す
るプログラムデータをラッチ回路に転送できる。すなわ
ち、多値データに応じて複数種の閾値電圧をメモリセル
に設定できる。

【００１４】なお、本発明では、目標値に対するメモリ
セルの閾値電圧のばらつきを小さくできるため、多値メ
モリセルにおいても、複数種の閾値電圧を高精度に設定
できる。閾値電圧のばらつきが小さくなるため、多値デ
ータを確実にプログラムできる。また、プログラム回数
が少なくなるため、多値メモリセルにおいても、プログ
ラム時間を短縮できる。

【００１５】請求項８の不揮発性半導体メモリでは、目
標値と初期値との差は、プログラムする全てのメモリセ
ルの閾値電圧が、初期値に達したときに、これ等閾値電
圧のばらつきより大きくなるように設定されている。こ
のため、プログラム電圧の増分が第１電圧のときに、閾
値電圧が目標値を超えることが防止される。換言すれ
ば、閾値電圧が目標値を超えた一部のメモリセルについ
て、増分を第１電圧としてさらにプログラムされること
を防止できる。この結果、閾値電圧が目標値から大幅に
ずれることを防止できる。

【００１６】

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は、本発明の不揮発性半導体メモ
リおよび不揮発性半導体メモリのプログラム制御方法の
一実施形態を示している。この実施形態の不揮発性半導
体メモリは、シリコン基板上に、CMOSプロセスを使用し
て、６４メガビットのNAND型フラッシュメモリとして形
成されている。フラッシュメモリは、高電圧発生回路１
０、ソース電圧発生回路１１、状態制御回路１２、コマ
ンドレジスタ１４、アドレスレジスタ１６、メモリコア
１８、およびデータ入出力バッファ２０を有している。
メモリコア１８は、メモリセルアレイ２２、メモリセル
アレイ２２の両側（図の左右）に形成されたロウデコー
ダ２４、メモリセルアレイ２２の両側（図の上下）に形
成されたページバッファ２６、ロウデコーダ２４の一端
（図の上側）に形成されたストリングデコーダ２８、お
よびロウデコーダ２４の他端（図の下側）に形成された
ブロックデコーダ３０を有している。

【００１７】高電圧発生回路１０は、状態制御回路１２
からの制御信号を受け、プログラム電圧等の高電圧を発
生し、この電圧をロウデコーダ２４、ページバッファ２
６、およびストリングデコーダ２８に供給している。ソ
ース電圧発生回路１１は、状態制御回路１２からの制御
信号を受け、ソース電圧ARVSSを発生し、この電圧をメ
モリセルアレイ２２に供給している。ソース電圧発生回
路１１は、後述するメモリセルMCのソース線にソース電
圧ARVSSを与える電圧設定回路として動作する。状態制
御回路１２は、外部から供給される制御信号CNT（チッ
プイネーブル信号、書き込みイネーブル信号など）、お
よびコマンドレジスタ１４からの制御信号を受け、これ
等制御信号に応じて読み出し動作、書き込み動作（プロ
グラム動作）、および消去動作を実行するためのタイミ
ング信号を生成する。

【００１８】コマンドレジスタ１４は、入出力端子I/O
に供給されるコマンド信号を、データ入出力バッファ２
０を介して受け、受けた信号を状態制御回路１２に出力
している。アドレスレジスタ１６は、入出力端子I/Oに
供給されるアドレス信号を、データ入出力バッファ２０
を介して受け、受けた信号をロウデコーダ２６およびコ
ラムデコーダ（図示せず）に出力している。データ入出
力バッファ２０は、入出力端子I/Oを介してコマンド信
号、アドレス信号、およびデータ信号を受ける。データ
信号は、ページバッファ２６に入出力される。

【００１９】メモリセルアレイ２２は、マトリックス状
に配置された電気的に書き換え可能な不揮発性のメモリ
セルMC、ロウデコーダ２４に接続されたワード線WL、お
よびページバッファ２６に接続されたビット線BLを有し
ている。ワード線WLは、図の左右のロウデコーダ２４に
交互に接続されている。１本のワード線WLには、例えば
１Ｋバイト（２ページ分）のメモリセルMCが接続されて
いる。ビット線BLは、図の上下のページバッファ２６に
交互に接続されている。ページバッファ２６は、５１２
バイト（１ページ）のデータを入出力する。メモリセル
MCのプログラムは、２ページ単位で行われる。また、１
６個のメモリセルMCが、ビット線BLとソース線ARVSSと
の間に直列に接続されている。そして、１６本のワード
線WLに接続されたメモリセルMCにより、ブロックが構成
されている。ブロックについては、後述する図２で説明
する。

【００２０】ブロックデコーダ３０は、アドレス信号に
応じて、ブロックを選択するためのデコード信号を生成
する。ロウデコーダ２４は、ブロックデコーダ３０から
出力されるデコード信号に応じてブロックを選択する。
ストリングデコーダ２８は、アドレス信号に応じて、選
択されたブロック内の１６本のワード線WLのいずれかを
選択する。

【００２１】図２は、メモリセルアレイ２２およびロウ
デコーダ２４の要部を示している。なお、図２では説明
を簡単にするため、図１に示した２つのロウデコーダ２
４を１つにまとめて表している。メモリセルアレイ２２
は、複数のブロックBLK（BLK0、BLK1、...）で構成され
ている。各ブロックBLKは、ビット線BLに対応してNAND
型のメモリセル列２２ａを有している。各メモリセル列
２２ａには、制御ゲートおよびフローティングゲートを
有するメモリセルが直列に１６個配置されている。メモ
リセルMCの制御ゲートは、ワード線WL（WL0-15）にそれ
ぞれ接続されている。メモリセル列２２ａの両端は、選
択トランジスタを介して、ビット線BLまたはソース線AR
VSSに接続されている。選択トランジスタのゲートは、
選択線SG（SG01、SG02）にそれぞれ接続されている。

【００２２】ワード線WL0-15は、ロウデコーダ２４のト
ランスファスイッチ２４ａ（nMOSトランジスタ）を介し
てストリング線XT0-15にそれぞれ接続されている。スト
リング線XT0-15は、ストリングデコーダ２８の出力に接
続されており、複数のブロックBLKに共通の信号線であ
る。トランスファスイッチ２４ａのゲートは、ロウデコ
ーダ２４のデコード信号XDEC（XDEC0、XDEC1、...）を
受けている。デコード信号XDECは、ブロックデコーダ３
０から出力されるデコード信号Z0、Z1、Z2により活性化
される。ロウデコーダ２４は、メモリセルMCの制御ゲー
トにゲート電圧を与える電圧設定回路としても動作す
る。

【００２３】以下、メモリセルMCの動作について簡単に
説明する。メモリセルMCのプログラム動作は、プログラ
ムするデータを入力後、プログラムを開始するコマンド
を入力することで開始される。プログラムするメモリセ
ルMCに対応するワード線WLには、高電圧（例えば１８
Ｖ）が供給される。ビット線BLには、０Ｖが供給され
る。そして、ＦＮトンネル現象によりメモリセルMCのフ
ローティングゲートに電子を注入することで、メモリセ
ルMCがプログラムされる（論理０の書き込み。閾値電圧
は高くなる）。

【００２４】メモリセルMCの読み出し動作は、データを
読み出すためのコマンドを入力することで開始される。
データを読み出すメモリセルMCに対応するワード線WLに
は、低電圧（例えば０Ｖ）が供給される。それ以外のワ
ード線WLおよび選択線SGには、高レベル（例えば４Ｖ）
が供給される。ソース線ARVSSには、低電圧（例えば０
Ｖ）が供給される。フローティングゲートに電子が蓄積
されているときには（プログラム状態）、メモリセルMC
にチャネルが形成されず、ソース線ARVSSとビット線BL
とは導通しない。フローティングゲートに電子が蓄積さ
れていないときには（消去状態）、メモリセルMCにチャ
ネルが形成され、ソース線ARVSSとビット線BLとが導通
する。そして、ワード線WLに接続された１ｋバイトのメ
モリセルMCからデータが読み出される。実際には、ビッ
ト線BLを流れるメモリセル電流が、ページバッファ２６
により検出され、メモリセルMCに記憶されているデータ
の論理レベルが判定される。

【００２５】メモリセルMCの消去動作は、データを消去
するコマンドを入力することで開始される。データを消
去するメモリセルMCの制御ゲートには、低電圧（例えば
０Ｖ）が供給される。メモリセルMCのウエル領域には、
高電圧（例えば２０Ｖ）が供給される。そして、フロー
ティングゲートに蓄積されている電子が放出されて、メ
モリセルMCのデータが消去される（論理０から論理１に
変化。閾値電圧は低くなる。）。このとき、データを消
去するメモリセルMCに接続されたワード線WLを除くワー
ド線WL（メモリセルMCの制御ゲート）は、例えば、フロ
ーティング状態にされる。

【００２６】図３は、図１に示したページバッファ２６
内に形成される閾値電圧検出回路３２を示している。閾
値電圧検出回路３２は、メモリセルMCにプログラムする
ためのデータを保持するデータラッチとしての機能も有
している。閾値電圧検出回路３２は、ラッチ回路３２
ａ、データ保持回路３２ｂ、およびスイッチとして動作
するnMOSトランジスタ３２ｃ、３２ｄ、３２ｅ、３２
ｆ、３２ｇ、３２ｈ、pMOSトランジスタ３２ｉを有して
いる。以下、nMOSトランジスタ、pMOSトランジスタを単
にnMOS、pMOSと称する。ラッチ回路３２ａおよびデータ
保持回路３２ｂは、２つのインバータの入力と出力とを
互いに接続して構成されている。

【００２７】ラッチ回路３２ａの出力（ノードND01）
は、nMOS３２ｃ、３２ｄを介してデータバスBUSに接続
されている。nMOS３２ｃのゲートは、ロード信号LD1に
より制御されている。nMOS３２ｄのゲートは、ロード信
号LD2により制御されている。ラッチ回路３２ａのノー
ドND01は、nMOS３２ｅを介してノードND02に接続されて
いる。nMOS３２ｅのゲートは、プログラム制御信号PGM
により制御されている。ラッチ回路３２ａのノード/ND0
1は、nMOS３２ｆ、３２ｇを介して接地線VSSに接続され
ている。nMOS３２ｆのゲートは、ノードND02に接続され
ている。nMOS３２ｇのゲートは、セット信号SETにより
制御されている。nMOS３２ｆ、３２ｇは、ビット線BLの
電圧に応じてラッチ回路３２ａのデータを反転させるラ
ッチ制御回路として動作する。

【００２８】ノードND02は、nMOS３２ｈを介してビット
線BLに接続されている。nMOS３２ｈのゲートは、ビット
線制御信号BLCNTにより制御されている。また、ノードN
D02は、pMOS３２ｉを介して電源線VCCに接続されてい
る。pMOS３２ｉのゲートは、バイアス信号PBIASにより
制御されている。データ保持回路３２ｂは、nMOS３２ｃ
を介してデータバスBUSに接続されている。

【００２９】図４は、図１に示した高電圧発生回路１０
内に形成されるプログラム電圧生成回路３４を示してい
る。プログラム電圧生成回路３４は、一端がノードVDIV
に接続された容量CA、CBと、nMOSを介してノードVDIVに
接続された複数の容量CC（CC10、CC11、CC12、...)、CD
（CD20、CD21、CD22、...）と、ノードVDIVを接地線VSS
に接続するためのnMOS３４ａと、差動増幅回路３４ｂ
と、VPP調整回路３４ｃとを有している。

【００３０】容量CAは、pMOSで構成され、容量CB、CC、
CDは、nMOSで構成されている。容量CCは、制御信号REG
（REG10、11、12、...）で制御されるnMOSを介してノー
ドVDIVに接続されている。容量CDは、制御信号REG（REG
20、21、22、...）で制御されるnMOSを介してノードVDI
Vに接続されている。nMOS３４ａは、セット信号SETBで
制御されている。容量CA、CBの他端は、それぞれブース
ト電圧VPP、接地電圧VSSに接続されている。

【００３１】差動増幅回路３４ｂは、参照電圧VREF
（１.３Ｖ)およびノードVDIVの電圧（以下、分圧電圧VD
IV）を受け、制御電圧VOUTを出力する。制御電圧VOUT
は、分圧電圧VDIVが参照電圧VREFより高いときに高くな
り、分圧電圧VDIVが参照電圧VREFより低いときに低くな
る。VPP調整回路３４ｃは、ブースト電圧線VPPと接地線
VSSの間に直列に接続されたpMOSおよびnMOSを有してい
る。pMOSのゲートには、フラッシュメモリのプログラム
時に低レベルに変化するイネーブル信号ENBが供給され
ている。nMOSのゲートには、制御電圧VOUTが供給されて
いる。

【００３２】このプログラム電圧生成回路３４では、制
御信号REGを高レベルに変化させ、ノードVDIVに新たな
容量CCまたは容量CDを接続することで、付加された容量
値に応じて分圧電圧VDIVは下降する。差動増幅回路３４
ｂおよびVPP調整回路３４ｃは、分圧電圧VDIVが常に参
照電圧VREFに等しくなるように帰還制御する。この結
果、容量CCが一つ接続される毎に、ブースト電圧VPP
（プログラム電圧PVPP）は、ΔV1（第１電圧）だけ上昇
する。また、容量CDが一つ接続される毎に、ブースト電
圧VPP（プログラム電圧PVPP）は、ΔV2（第２電圧）だ
け上昇する。本実施形態では、プログラム電圧の増分の
種類を２種類にしたので、プログラム電圧生成回路３４
に形成される容量の種類を少なくでき、レイアウト設計
が容易になる。

【００３３】次に、上述したフラッシュメモリのプログ
ラム動作の説明をする。図５は、メモリセルMCの制御ゲ
ートに印加されるプログラム電圧PVPPを示している。プ
ログラム電圧PVPPは、図４に示したノードVDIVの電圧で
ある。この実施形態では、メモリセルMCのプログラム時
に、プログラム電圧PVPPを徐々に増加させながら、プロ
グラム電圧PVPPがメモリセルMCに複数回印加される。プ
ログラム電圧PVPPの増分は、プログラムする全てのメモ
リセルMCの閾値電圧が初期値VTiに達するまでΔV1（第
１電圧）に設定され、これ等メモリセルMCの閾値電圧が
その後目標値VTに達するまでΔV2（第２電圧）に設定さ
れる。

【００３４】まず、プログラム開始時に、プログラム電
圧PVPPは、電圧V0に設定される。電圧V0は、図４に示し
たプログラム電圧生成回路３４の容量CA、CBの容量分割
により得られる電圧である。そして、１回目のプログラ
ムは、電圧V0をプログラムするメモリセルMCの制御ゲー
トに印加することで行われる。以下、プログラムするメ
モリセルMCを、プログラムセルPMCとも称する。電圧V0
は、プログラムが不要なメモリセルMCにも印加される。
このため、これ等メモリセルMCについては、ビット線BL
を高レベルにし、メモリセルMCのゲート・チャネル間電
圧を下げることで、プログラム電圧が印加されることを
防止する。このとき、図３に示した閾値電圧検出回路３
２のラッチ回路３２ａに論理１をラッチさせることで、
ビット線BLに高レベルが与えられる。実際には、ビット
線BLの高レベルは、図２に示したメモリセル列２２ａの
選択トランジスタの寄生容量のカップリングによりさら
に上昇し、メモリセルMCのドレインに与えられる。

【００３５】電圧V0でのプログラム後、プログラムセル
PMCの閾値電圧が検出される。閾値電圧の検出は、図３
に示した閾値電圧検出回路３２により行われる。プログ
ラムセルPMCに対応するラッチ回路３２ａおよびデータ
保持回路３２ｂには、データバスを介して論理０（低レ
ベル）が取り込まれている。プログラムしないメモリセ
ルMCに対応するラッチ回路３２ａおよびデータ保持回路
３２ｂには、データバスを介して論理１（高レベル）が
取り込まれている。

【００３６】まず、nMOS３２ｈをオフした状態で、pMOS
３２ｉが所定の期間オンし、ノードND02が高レベルにプ
リチャージされる。このとき、nMOS３２ｇはオフしてい
るため、ラッチ回路３２ａのデータが破壊されることは
ない。次に、図６に示すように、プログラムセルPMCに
接続されたワード線WLに１.０Ｖが与えられ、その他の
ワード線に３.６Ｖが与えられ、ソース線ARVSSに０.２
Ｖが与えられる。この後、図３に示したビット線制御信
号BLCNTおよびセット信号SETが高レベルに変化され、nM
OS３２ｈ、３２ｇはオンする。メモリセルMCの閾値電圧
が初期値VTi（この例では、０.８Ｖ）に達している場
合、プログラムセルPMCのソース・ドレインは導通しな
い。すなわち、ビット線BLとソース線ARVSSとは導通し
ないため、ノードND02は高レベルに保持される。ノード
ND02の高レベルにより、nMOS３２ｆがオンする。したが
って、プログラムするメモリセルMCに対応するラッチ回
路３２ａのノード/ND01は、低レベルに変化し、ノードN
D01は、高レベルに変化する。すなわち、閾値電圧が初
期値VTiに達したメモリセルMCに対応するラッチ回路３
２ａのデータは反転する。この結果、増分がΔV1にされ
るその後のプログラム時に、ビット線BLは高レベルにな
る。したがって、閾値電圧が初期値VTiに達したメモリ
セルMCについては、プログラム電圧PVPPによりプログラ
ムが実行されることが防止される。

【００３７】一方、メモリセルMCの閾値電圧が初期値VT
iに達していない場合、プログラムセルPMCのソース・ド
レインは導通する。すなわち、ビット線BLとソース線AR
VSSとは導通するため、ノードND02は低レベルに変化す
る。nMOS３２ｆはオンしないため、ラッチ回路３２ａの
データは変化しない。この例では、１回目のプログラム
電圧の印加では、プログラムセルPMCの閾値電圧は、初
期値VTiに達していないと判定される。

【００３８】なお、閾値電圧検出回路３２は、ビット線
BLに対応してそれぞれ形成されているため、ワード線WL
に接続された全てのメモリセルMCの閾値電圧を同時に検
出できる。すなわち、プログラム時間の増加が防止され
る。次に、高電圧発生回路１０は、図４に示した制御信
号REG10を高レベルに変化させ、容量CC10をノードVDIV
に接続する。この接続により、分圧電圧VDIVは、所定値
だけ下がり参照電圧VREFより低くなる。差動増幅回路３
４ｂは、分圧電圧VDIVの変化に応じて制御電圧VOUTを下
げる。制御電圧VOUTの低下により、VPP調整回路３４ｃ
のnMOSのオン抵抗が上昇し、ブースト電圧線VPPから接
地線VSSへのリーク量は減少する。この結果、ブースト
電圧VPPは上昇する。

【００３９】ブースト電圧VPPの上昇により、分圧電圧V
DIVが上昇する。このようにして、分圧電圧VDIVは、差
動増幅回路３４ｂおよびVPP調整回路３４ｃの帰還制御
により、参照電圧VREFに等しくなるまで上昇する。この
結果、ブースト電圧VPP（プログラム電圧PVPP）は、ΔV
1（第１電圧）だけ上昇する。そして、上述と同様に、
２回目のプログラムが実行され、プログラムセルPMCの
閾値電圧の検出が行われる。この例では、２回目のプロ
グラム後、プログラムセルPMCの閾値電圧が、初期値VTi
に達していないことが検出される。

【００４０】次に、高電圧発生回路１０は、制御信号RE
G10に加え、制御信号REG11を高レベルに変化させ、容量
CC10、CC11をノードVDIVに接続する。この接続により、
分圧電圧VDIVは、所定値だけ下がり参照電圧VREFより低
くなる。そして、上述と同様に、差動増幅回路３４ｂお
よびVPP調整回路３４ｃの帰還制御により、ブースト電
圧VPP（プログラム電圧PVPP）は、さらにΔV1（第１電
圧）だけ上昇する。そして、３回目のプログラム電圧PV
PPがプログラムセルPMCに印加される。

【００４１】３回目のプログラムにより、全プログラム
セルPMCの閾値電圧が、初期値VTiを超えたことが検出さ
れる。このように、プログラムセルPMCの閾値電圧が初
期値VTiに達するまで、プログラム電圧の増分を変える
ことなく、プログラム電圧PVPPを上昇させることで、少
ないプログラム回数で、プログラムセルPMCの閾値電圧
を目標値VTに近づけることができる。

【００４２】全プログラムセルPMCの閾値電圧が、初期
値VTiを超えたことが検出されたため、全てのラッチ回
路３２ａ（図３）のデータは、反転している。このた
め、nMOS３２ｄをオンさせて、データ保持回路３２ｂの
データ（正しいプログラムデータ）がラッチ回路３２ａ
に転送される。ラッチ回路３２ａに正しいプログラムデ
ータをラッチさせるため、データ保持回路３２ａの駆動
能力は、ラッチ回路３２ａの駆動能力に比べ高くする必
要がある。

【００４３】次に、高電圧発生回路１０は、制御信号RE
G10、11に加え、制御信号REG22を高レベルに変化させ、
容量CC10、CC11と容量CD22をノードVDIVに接続する。こ
の接続により、ブースト電圧VPP（プログラム電圧PVP
P）は、さらにΔV2（第２電圧）だけ上昇する。このプ
ログラム電圧PVPPがプログラムセルPMCに印加され、４
回目のプログラムが行われた後、図７に示すように、プ
ログラムセルPMCに接続されたワード線WLに１.０Ｖが与
えられ、その他のワード線に３.６Ｖが与えられ、ソー
ス線ARVSSに０Ｖが与えられる。そして、プログラムセ
ルPMCのソース・ドレインを流れるメモリセル電流IREF
に応じて、ビット線BLの電圧が変化することで、プログ
ラムセルPMCの閾値電圧が、目標値に達しているかどう
かが検出される。

【００４４】ここで、閾値電圧を検出するときに、ゲー
ト電圧は一定（１.０Ｖ）にし、ソース電圧を変化させ
ている（０.２Ｖと０Ｖ）。ゲート電圧を一定にするこ
とで、メモリセルトランジスタの利得は一定になる。こ
のため、閾値電圧を高い精度で検出できる。また、初期
値VTiを検出するときのソース電圧を、目標値VTを検出
するときのソース電圧より高くすることで、メモリセル
電流IREFは相対的に減り、ソース線の過渡的な電圧上昇
が小さくなる。

【００４５】この後、プログラムセルPMCの閾値電圧が
目標値VTを超えるまで、プログラム電圧PVPPがΔV2ずつ
増加され、５回目、６回目のプログラムが行われる。な
お、閾値電圧が目標値VTを超えたプログラムセルPMCに
ついては、対応するラッチ回路３２ａのデータは、反転
する。データの反転された後、ビット線BLには高レベル
が供給されるため、閾値電圧が目標値VTを超えたプログ
ラムセルPMCのプログラムは行われない。

【００４６】そして、ラッチ回路３２ａに保持されてい
るデータにより、プログラムする全てのメモリセルMCの
閾値電圧が目標値VTに達したことが検出されたとき（６
回目のプログラム後）、メモリセルMCのプログラムが完
了する。図８は、図５に示したメモリセルMCのプログラ
ム動作時における、プログラムセルPMCの閾値電圧の分
布の変化例を示している。分布(1)-(6)は、それぞれ図
５の１回目から６回目のプログラム後の閾値電圧の分布
を示している。初期のプログラム電圧V0は、０.３Ｖに
設定されている。プログラム電圧の増分ΔV1、ΔV2は、
それぞれ０.３Ｖ、０.１Ｖに設定されている。また、初
期値VTiおよび目標値VTは、それぞれ０.８Ｖおよび１.
０Ｖに設定されている。

【００４７】この例では、３回目のプログラム後に、全
プログラムセルPMCの閾値電圧は、初期値VTi（０.８
Ｖ）を超える。このとき、分布の端（高電圧側）が目標
値VT（１.０Ｖ）を超えないように、初期値VTiおよび目
標値VTが設定されている。換言すれば、全プログラムセ
ルPMCの閾値電圧が初期値VTiに達したとき、目標値VTと
初期値VTiとの差が、閾値電圧のばらつきより大きくな
るように、目標値VTと初期値VTiとが設定されている。
このため、プログラム電圧PVPPの増分がΔV1のときのプ
ログラムで、閾値電圧が目標値VTを超えることはない。
したがって、閾値電圧が目標値VTから大幅にずれること
が防止される。

【００４８】この結果、この例では、最終的なプログラ
ムセルPMCの閾値電圧のばらつきを約０.１Ｖに抑えるこ
とができる。すなわち、プログラムセルPMCの閾値電圧
を高い精度で制御できる。これに対して、目標値VTと初
期値VTiとの差が、上記閾値電圧のばらつきより小さい
場合、増分をΔV1としたプログラムにおいて、一部のプ
ログラムセルPMCの閾値電圧が目標値VTを超えてしま
う。このとき、別の一部のプログラムセルPMCの閾値電
圧は、初期値VTiに達していない。このため、閾値電圧
が目標値VTを超えたプログラムセルPMCについて、プロ
グラム電圧PVPPの増分をΔV1としてさらにプログラムさ
れてしまう。この結果、閾値電圧のばらつきは、約０.
３Ｖと大きくなる。

【００４９】なお、初期値VTiおよび目標値VTの設定
は、製造されたフラッシュメモリの特性に応じて微調整
することで、より確実に閾値電圧を設定できる。この場
合、初期値VTiおよび目標値VTを複数通り設定可能な閾
値電圧調整回路およびこの閾値電圧調整回路内の回路の
接続を設定するヒューズ回路を形成すればよい。あるい
は、ヒューズ回路の代わりに不揮発性のメモリを利用し
てもよい。そして、例えば、製造ロット毎にフラッシュ
メモリの特性を測定し、ヒューズの溶断仕様を決めるこ
とで、最適な初期値VTiおよび目標値VTを設定できる。

【００５０】４回目以降のプログラムでは、全プログラ
ムセルPMCの閾値電圧が、初期値VTiを超えているため、
プログラム電圧の増分は、ΔV2（０.１Ｖ）に設定され
る。４回目のプログラムにより、プログラムするメモリ
セルMCのうち約半数の閾値電圧が、目標値VTに達する。
閾値電圧が目標値VTに達したプログラムセルPMCは、以
後プログラムされない。５回目のプログラムにより、全
プログラムセルの閾値電圧が、目標値VTに達し、プログ
ラムが完了する。

【００５１】以上、本実施形態の不揮発性半導体メモリ
および不揮発性半導体メモリのプログラム制御方法で
は、プログラムセルPMCの閾値電圧が初期値VTiに達する
まで、プログラム電圧PVPPの増分をΔV1に固定した。こ
のため、少ないプログラム回数で、プログラムセルPMC
の閾値電圧を目標値VTに近づけることができる。また、
全プログラムセルPMCの閾値電圧が初期値VTiを超えた
後、プログラム電圧PVPPの増分をΔV1より小さいΔV2に
変更したので、閾値電圧が目標値に近づいてからは、プ
ログラム電圧の増分を小さくできる。したがって、閾値
電圧の目標値VTに対する誤差を最小限にできる。この結
果、少ないプログラム回数で、メモリセルの閾値電圧を
高い精度でプログラムできる。一例として、閾値電圧の
ばらつきを約０.１Ｖにできる。プログラム回数が少な
くなるため、メモリセルのプログラム時間を削減でき
る。

【００５２】プログラム電圧PVPPの増分の種類を２種類
にした。このため、プログラム電圧生成回路３４を簡易
に構成できる。特に、プログラム電圧生成回路３４に形
成される容量の種類を少なくできるため、レイアウト設
計が容易になる。閾値電圧検出回路３２を、ビット線BL
毎に形成した。このため、プログラムセルPMCの閾値電
圧を、同時に検出できる。したがって、プログラム時間
が増加することを防止できる。

【００５３】閾値電圧を検出するときに、ゲート電圧を
一定にし、ソース電圧のみを相違させた。このため、メ
モリセルトランジスタの利得を一定にでき、閾値電圧を
高い精度で検出できる。また、初期値VTiを検出すると
きのソース電圧を、目標値VTを検出するときのソース電
圧より高くすることで、メモリセル電流IREFが相対的に
減るため、ソース線の過渡的な電圧上昇を小さくでき
る。

【００５４】閾値電圧が初期値VTiおよび目標値VTにそ
れぞれ達したときに、ラッチ回路３２ａのデータを反転
した。このため、ラッチ回路３２ａに保持されているデ
ータを読むだけで、プログラムセルPMCの閾値電圧が初
期値VTi（または目標値VT）に達したことを確認でき
る。また、データが反転されたラッチ回路３２ａによ
り、閾値電圧が初期値VTi（または目標値VT）に達した
プログラムセルPMCについては、その後プログラム電圧P
VPPが印加されることを防止できる。この結果、閾値電
圧がばらつくことを防止できる。

【００５５】ラッチ回路３２ａに対応してプログラムデ
ータを保持するデータ保持回路３２ｂを形成した。この
ため、ラッチ回路３２ａのデータが反転した後に、ラッ
チ回路３２ａに再び正しいプログラムデータを転送でき
る。この結果、その後のプログラムを正常に行うことが
できる。目標値と初期値との差を、プログラムセルPMC
の閾値電圧が、初期値に達したときに、これ等閾値電圧
のばらつきより大きくなるように設定した。このため、
閾値電圧が目標値VTを超えた一部のプログラムセルPMC
について、増分をΔV1としてさらにプログラムされるこ
とを防止できる。この結果、閾値電圧が目標値VTから大
幅にずれることを防止できる。

【００５６】なお、上述した実施形態では、本発明を２
値を記憶する不揮発性メモリセルを有するフラッシュメ
モリに適用した例について述べた。本発明はこれに限定
されるものではない。例えば、４値以上を記憶する不揮
発性メモリセルを有するフラッシュメモリに適用しても
よい。この場合、データ保持回路は、多値メモリセルが
保持するデータのビット数と同数形成される。各ビット
に対応してデータ保持回路を形成することで、ラッチ回
路のデータが反転した後に、多値データに対応するプロ
グラムデータをラッチ回路に転送できる。すなわち、多
値データに応じて複数種の閾値電圧をメモリセルに設定
できる。

【００５７】なお、本発明では、目標値に対するメモリ
セルの閾値電圧のばらつきを小さくできるため、多値メ
モリセルにおいても、複数種の閾値電圧を高精度に設定
できる。閾値電圧のばらつきが小さくなるため、多値デ
ータを確実にプログラムできる。また、プログラム回数
が少なくなるため、多値メモリセルにおいても、プログ
ラム時間を短縮できる。

【００５８】上述した実施形態では、本発明をフラッシ
ュメモリに適用した例について述べた。本発明はこれに
限定されるものではない。例えば、システムLSIに搭載
されるフラッシュメモリコアに適用してもよい。上述し
た実施形態では、本発明をNAND型のフラッシュメモリに
適用した例について述べた。本発明はこれに限定される
ものではない。例えば、NOR型のフラッシュメモリに適
用してもよい。さらに、フラッシュメモリ以外の不揮発
性半導体メモリに適用してもよい。

【００５９】以上、本発明について詳細に説明してきた
が、上記の実施形態およびその変形例は発明の一例に過
ぎず、本発明はこれに限定されるものではない。本発明
を逸脱しない範囲で変形可能であることは明らかであ
る。

【００６０】

【発明の効果】請求項１の不揮発性半導体メモリ、およ
び請求項９の不揮発性半導体メモリのプログラム電圧制
御方法では、少ないプログラム回数で、メモリセルの閾
値電圧を目標値に近づけることができる。閾値電圧の目
標値に対する誤差を最小限にできる。プログラム回数が
少なくなるため、メモリセルのプログラム時間を削減で
きる。請求項２の不揮発性半導体メモリでは、プログラ
ムされるメモリセルの閾値電圧のばらつきを小さくでき
る。

【００６１】請求項３の不揮発性半導体メモリでは、プ
ログラムする全てのメモリセルの閾値電圧を、同時に検
出できる。したがって、プログラム電圧の印加および閾
値電圧の検出を複数回行う場合にも、プログラム時間が
増加することを防止できる。請求項４の不揮発性半導体
メモリでは、閾値電圧を高い精度で検出できる。閾値電
圧を検出するときに、ソース線の過渡的な電圧上昇を小
さくできる。

【００６２】請求項５の不揮発性半導体メモリでは、次
のプログラムで印加すべきプログラム電圧を容易に求め
ることができる。閾値電圧が初期値（または目標値）に
達したメモリセルについては、その後プログラム電圧が
印加されることを防止できる。この結果、閾値電圧がば
らつくことを防止できる。請求項６の不揮発性半導体メ
モリでは、メモリセルの閾値電圧が初期値に達し、ラッ
チ回路が反転された後、プログラム電圧を、増分を第２
電圧にしてメモリセルに印加するときに、プログラムが
必要なメモリセルのみにプログラム電圧を印加できる。

【００６３】請求項７の不揮発性半導体メモリでは、複
数ビットのデータを記憶する多値メモリセルにデータが
プログラムされる。データ保持回路は、前記多値メモリ
セルが保持するデータのビット数と同数形成されてい
る。各ビットに対応してデータ保持回路を形成すること
で、ラッチ回路のデータが反転した後に、多値データに
対応するプログラムデータをラッチ回路に転送できる。
すなわち、多値データに応じて複数種の閾値電圧をメモ
リセルに設定できる。

【００６４】多値メモリセルにおいても、複数種の閾値
電圧を高精度に設定できる。閾値電圧のばらつきが小さ
くなるため、多値データを確実にプログラムできる。ま
た、プログラム回数が少なくなるため、多値メモリセル
においても、プログラム時間を短縮できる。請求項８の
不揮発性半導体メモリでは、プログラム電圧の増分が第
１電圧のときに、閾値電圧が目標値を超えることを防止
できる。この結果、閾値電圧が目標値から大幅にずれる
ことを防止できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すブロック図である。

【図２】図１のメモリセルアレイおよびロウデコーダの
要部を示す回路図である。

【図３】閾値電圧検出回路を示す回路図である。

【図４】プログラム電圧生成回路を示す回路図である。

【図５】メモリセルに印加されるプログラム電圧を示す
説明図である。

【図６】メモリセルの閾値電圧が初期値に達したことを
確認するための主要なノードの電圧を示す説明図であ
る。

【図７】メモリセルの閾値電圧が目標値に達したことを
確認するための主要なノードの電圧を示す説明図であ
る。

【図８】メモリセルのプログラム時におけるメモリセル
の閾値電圧の分布の変化を示す説明図である。

【符号の説明】

１０ 高電圧発生回路 １１ ソース電圧発生回路 １２ 状態制御回路 １４ コマンドレジスタ １６ アドレスレジスタ １８ メモリコア ２０ データ入出力バッファ ２２ メモリセルアレイ ２２ａ メモリセル列 ２４ ロウデコーダ ２６ ページバッファ ２８ ストリングデコーダ ３０ ブロックデコーダ ３２ａ ラッチ回路 ３２ｂ データ保持回路 ３４ プログラム電圧生成回路 ARVSS ソース電圧、ソース線 BL ビット線 BLK ブロック CNT 制御信号 I/O 入出力端子 MC メモリセル WL ワード線

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電気的にデータを書き換え可能な複数の
   不揮発性のメモリセルと、 前記メモリセルに複数回印加されるプログラム電圧を生
   成する際に、前記プログラム電圧の増分を、プログラム
   する全ての前記メモリセルの閾値電圧が初期値に達する
   まで第１電圧に設定し、これ等メモリセルの閾値電圧が
   その後目標値に達するまで第２電圧に設定するプログラ
   ム電圧生成回路とを備えていることを特徴とする不揮発
   性半導体メモリ。
2. 【請求項２】 請求項１記載の不揮発性半導体メモリに
   おいて、 前記第１電圧は、前記第２電圧より大きいことを特徴と
   する不揮発性半導体メモリ。
3. 【請求項３】 請求項１記載の不揮発性半導体メモリに
   おいて、 前記メモリセルのソースおよびドレインにそれぞれ接続
   されたソース線およびビット線と、 前記閾値電圧の検出時に、前記メモリセルの制御ゲート
   および前記ソース線に所定のゲート電圧およびソース電
   圧を与える電圧設定回路と、 前記ビット線にそれぞれ接続され、前記ビット線を流れ
   るメモリセル電流によって前記閾値電圧を検出する閾値
   電圧検出回路とを備えていることを特徴とする不揮発性
   半導体メモリ。
4. 【請求項４】 請求項３記載の不揮発性半導体メモリに
   おいて、 前記電圧設定回路は、前記閾値電圧が、前記初期値およ
   び前記目標値に達したことを検出するときに、前記ゲー
   ト電圧を一定にし、前記ソース電圧を相違させることを
   特徴とする不揮発性半導体メモリ。
5. 【請求項５】 請求項３記載の不揮発性半導体メモリに
   おいて、 前記各閾値電圧検出回路は、 プログラムするプログラムデータを保持し、前記メモリ
   セルのプログラム時に出力が前記ビット線に接続される
   ラッチ回路と、 前記閾値電圧が前記初期値および前記目標値にそれぞれ
   達したことを、前記ビット線の電圧によって検出し、前
   記ラッチ回路を反転するラッチ制御回路とを備えている
   ことを特徴とする不揮発性半導体メモリ。
6. 【請求項６】 請求項５記載の不揮発性半導体メモリに
   おいて、 前記ラッチ回路が反転された後、前記ラッチ回路に転送
   するための前記プログラムデータを保持するデータ保持
   回路を前記ラッチ回路に対応してそれぞれ備えているこ
   とを特徴とする不揮発性半導体メモリ。
7. 【請求項７】 請求項６記載の不揮発性半導体メモリに
   おいて、 前記メモリセルは、複数ビットのデータを記憶する多値
   メモリセルであり、 前記データ保持回路は、前記多値メモリセルが保持する
   データのビット数と同数形成されていることを特徴とす
   る不揮発性半導体メモリ。
8. 【請求項８】 請求項１記載の不揮発性半導体メモリに
   おいて、 前記目標値と前記初期値との差は、プログラムする全て
   の前記メモリセルの閾値電圧が、前記初期値に達したと
   きに、これ等メモリセルの閾値電圧のばらつきより大き
   くなるように設定されていることを特徴とする不揮発性
   半導体メモリ。
9. 【請求項９】 電気的にデータを書き換え可能な複数の
   不揮発性のメモリセルを有する不揮発性半導体メモリの
   プログラム電圧制御方法であって、 プログラムする全ての前記メモリセルの閾値電圧が初期
   値に達するまで、プログラム電圧の増分を第１電圧に設
   定し、前記プログラム電圧を増加させながら前記メモリ
   セルに印加し、 前記閾値電圧がその後目標値に達するまで、前記プログ
   ラム電圧の増分を第２電圧に設定し、前記プログラム電
   圧を増加させながら前記メモリセルに印加し、前記メモ
   リセルにデータをプログラムすることを特徴とする不揮
   発性半導体メモリのプログラム電圧制御方法。