DE102006000618A1

DE102006000618A1 - Speichervorrichtung

Info

Publication number: DE102006000618A1
Application number: DE102006000618A
Authority: DE
Inventors: Yukio Fuji
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2005-01-19
Filing date: 2006-01-02
Publication date: 2006-08-17
Also published as: US20090273970A1; CN1811985A; US7751227B2; US20090010048A1; US7580277B2; CN100530423C; JP4282612B2; US20060158948A1; JP2006202383A

Abstract

Es ist ein Phasenübergangsspeicher mit verbesserter Haltecharakteristik einer Phasenübergangsvorrichtung und ein Verfahren zum Auffrischen des Phasenübergangsspeichers offenbart. Es wird die Tatsache ausgenutzt, dass der Speicher ein DRAM-Schnittstellen-kompatibler Speicher ist. Es sind Blindzellen 109, 110 vorgesehen, die in Übereinstimmung mit der Anzahl von Lese- und Schreiboperationen belastet werden. Änderungen im Widerstandswert der Blindzellen werden jeweils durch Komparatorschaltungen 111, 112 detektiert. Wenn der Widerstandswert sich über einen vorbestimmten Referenzwert (das heißt auf einen niedrigen Widerstand) hinausgehend geändert hat, stellt eine Auffrischanforderungsschaltung 107 eine Anforderung an eine nicht gezeigte interne Schaltung, um das Auffrischen zu bewirken. Die Speicherzellen und die Blindzellen werden vorübergehend aufgefrischt und es werden Änderungen des programmierten Widerstandswertes der Phasenübergangsvorrichtungen korrigiert, um sowohl die Spanne sicherzustellen als auch die Haltecharakteristika zu verbessern.

Description

ERFINDUNGSGEBIET
Die vorliegende Erfindung betrifft einen Speicher mit einem programmierbaren Widerstandselement (Phasenübergangsspeicher).
HINTERGRUND DER ERFINDUNG
Ein Phasenübergangsspeicher wie typischerweise ein Speicher mit einem programmierbaren Widerstandselement, ist ein Festspeicher, der den Vorteil der Eigenschaften von beispielsweise Chalkogenidmaterial in Anspruch nimmt, wie beispielsweise Ge, Sb oder Te, das, wenn das Chalkogenidmaterial erhitzt wird, einen amorphen Zustand (hoher Widerstand)/kristallinen Zustand (niedriger Widerstand) einnimmt. Im Allgemeinen führt das Material einen Übergang zwischen einem Hochwiderstands-(Rücksetz)-Zustand und einem Niedrigwiderstands-(Setz)-Zustand durch Joul'sche Wärme aus, die durch den elektrischen Strom erzeugt wird, und zwar in Abhängigkeit von der Zeitdauer der Strombeaufschlagung.
In einem Phasenübergangsspeicher wird davon ausgegangen, dass die Schreibzeit in der Größenordnung von mehreren zehn bis ungefähr einhundert Nanosekunden notwendig ist. Die Anzahl der Male der wiederholten Schreiboperationen liegt in der Größenordnung von 10¹², was die gleiche Größenordnung wie diejenige des Flash-Speichers (elektrisch programmierbarer, löschbarer Festspeicher) ist und um ungefähr vier Größenordnungen niedriger als beim DRAM (dynamischer Direktzugriffsspeicher) ist.
Beim Phasenübergangsspeicher besteht die Möglichkeit, dass die Vorrichtungscharakteristika mit einer steigenden Anzahl von Malen der Wiederholung der Lese/Schreiboperationen schlechter werden, um die gespeicherten Daten zu zerstören.

Als ein Verfahren zur Verbesserung der Störungs- und Halte-Charakteristik dieses Speichers mit einem programmierbaren Widerstandselement, sind mehrere Vorschläge gemacht worden, beispielsweise in dem Patentdokument 1 ( US 66460902 B2 ) und dem Patentdokument 2 ( US 6560155 B1 ). Ein in dem Patentdokument 1 ( US 6646902 B2 ) offenbartes Beispiel wird nun kurz anhand der 11 beschrieben. Ein bei dieser Technik verwendetes programmierbares Widerstandselement hat eine Struktur mit beispielsweise einem Silber-(Ag)-haltigen Festelektrolyten 1103, der zwischen eine obere Elektrode 1101 und eine untere Elektrode 1102 geschichtet ist. Wenn das Potenzial an die Elektroden angelegt wird, werden bei der Ionisation Ag⁺-Ionen erzeugt und mit Elektronen kombiniert, um das Metall Ag zu erhalten, das sich niederschlägt, um die obere Elektrode 1101 und die untere Elektrode 1102 zu verbinden, um einen Niedrig-Widerstandszustand zu errichten. Wenn das umgekehrte Potenzial an die Elektroden angelegt wird, wird bewirkt, dass die niedergeschlagenen Ag-Metalle verschwinden, um den Hoch-Widerstandszustand zu errichten. Dieses Verfahren schafft an den Elektroden einen variablen Widerstandswert.

Bei der Struktur gemäß 11 ist die mögliche Haltezeit des programmierten Zustandes in der Größenordnung von Stunden oder Tagen. Obwohl die Haltezeit länger als bei dem DRAM ist, ist die Haltecharakteristik verglichen mit derjenigen eines normalen Flash-Speichers niedriger. Angesichts dessen wurde vorgeschlagen, zum Zeitpunkt der Programmierung eine Spannung V2 anzulegen, die verglichen mit der Spannung V1 keine Störungen verursachen würde (ungefähr 35–60% von VI), um die Haltecharakteristik zu verbessern.

In dem Patentdokument 2 ( US 6560155 B1 ) ist vorgeschlagen worden, eine Auffrischoperation durchzuführen, um einen DRAM-Schnittstellen-kompatiblen Speicher zu präsentieren, der eine Speicherzelle ähnlich wie die in dem Patentdokument 1 ( US 6646902 B2 ) gezeigte, verwendet.

Da die Haltecharakteristik der Speicherzelle mit einem programmierbaren Widerstandselement besser als die des DRAM ist, wird vorgeschlagen, die innere Auffrischzeitabstimmung eines DRAM durch eine Verzögerungsschaltung zu verzögern und periodisch eine Spannung anzulegen, um sowohl die Haltecharakteristik zu verbessern als auch den Auffrischstrom und die Auffrischleistung zu verringern.

Obwohl die Phasenübergangsvorrichtung eine Festspeichervorrichtung ist, wird deren Widerstandswert durch die an die Vorrichtung angelegte Spannung und Strom durch Lesestörungen verändert, um eine Änderung des Widerstandswertes der Phasenübergangsvorrichtung zu verursachen, um die Haltecharakteristik und den Leserand zu verschlechtern.

Es wurde auch erkannt, dass während des Einschreibens die Änderung des Widerstandswertes in ähnlicher Weise mit der Zeit, als Ergebnis des Anlegens von Spannung und Strom an die Phasenübergangsvorrichtung, infolge ähnlicher Störungen wie die Lesestörungen verschlechtert wird, wie dies in der 9 gezeigt ist. In dieser Figur ist eine Änderung des Widerstandswertes der Phasenübergangsvorrichtung während des Schreibens und Lesens gezeigt, an der Abszisse und der Ordinate sind die Anzahl der Male des Lesens/Schreibens bzw. des Setz-/Rücksetz-Widerstandswertes der Phasenübergangsvorrichtung aufgetragen.
[Patentdokument 1] US Patent Nr. 6646902 ( US 6646902 B2 )
[Patentdokument 2] US Patent Nr. 6560155 ( US 6560155 B1 )

ZUSAMMENFASSUNG DER OFFENBARUNG

Für die Implementierung eines DRAM-Interface-kompatiblen Speicherproduktes, das eine Phasenübergangsvorrichtung verwendet, werden die folgenden Probleme aufgezählt.

1) Die Anzahl der Male der wiederholten Schreiboperationen ist in der Größenordnung von 10¹², was die gleiche Größenordnung wie diejenige beim Flash-Speicher ist und um ungefähr vier Größenordnungen niedriger als die beim DRAM ist. Es gibt Gelegenheiten, bei denen die Vorrichtungscharakteristika mit der Wiederholung der Lese- und Schreiboperationen verschlechtert werden, mit dem Ergebnis, dass die gespeicherten Daten manchmal zerstört werden (siehe die vorstehend beschriebene 9).
2) Im Fall, dass die gleichen Daten wiederholt in die gleiche Zelle eingeschrieben werden, kann ein solches Problem auftreten, dass der Niedrigwiderstandszustand gründlicher niedrig wird, so dass, obwohl die Schreiboperation in einem Zustand mit hohem Widerstand durchgeführt worden ist, der Hochwiderstandszustand nicht vollständig errichtet wird (siehe 9). 10 zeigt die Änderung und Verteilung des Widerstandswertes einer herkömmlichen Phasenübergangsvorrichtung beim Schreiben und Lesen und zeigt im Einzelnen die anfängliche Rücksetzwiderstandsverteilung (RRücksetzen), die Rücksetzwiderstandsverteilung nach n Malen der Schreiboperationen (RRücksetzen'), die anfängliche Setzwiderstandsverteilung (RSSetzen) und die Setzwiderstandsverteilung nach n Malen der Schreiboperationen (RSetzen').

Beim Überschreiben von Daten besteht die Möglichkeit, dass infolge der Charakteristika einer interessierenden Vorrichtung eine Statusänderung erzeugt wird und der Widerstandswert geändert wird, mit dem Ergebnis, dass Widerstandsänderungen an den Speicherzellen erhöht werden, wodurch die Charakteristika ernsthaft beeinträchtigt werden (siehe 9 und 10). Wenn das Lesen/Schreiben einfach wiederholt wird, ist das Ergebnis die Verschlechterung der Haltecharakteristik infolge der Charakteristika der Pha senübergangsvorrichtung, so dass die Funktionen einer Speichervorrichtung nicht gezeigt werden können.

Die vorliegende Erfindung wurde angesichts der vorstehenden Probleme durchgeführt. Es ist eine Aufgabe der vorliegenden Erfindung, eine Speichervorrichtung mit verbesserter Haltecharaktertstik einer Phasenübergangsvorrichtung zu schaffen.

Diese Aufgabe wird durch die vorliegende Erfindung gelöst, die die folgende allgemeine Konfiguration hat. Es wird die Tatsache, dass der Phasenübergangsspeicher gemäß der vorliegenden Erfindung ein DRAM-Schnittstellen-kompatibler Speicher ist, ausgenutzt. Es sind Referenzzellen vorgesehen, die in Übereinstimmung mit der Anzahl von Malen der Lese- und Schreiboperationen belastet sind. Eine Änderung des Widerstandswertes der Referenzzellen wird detektiert, und wenn der Widerstandswert sich über einen vorbestimmten Referenzwert hinausgehend geändert hat (spezifisch auf einen niedrigen Widerstandswert), wird eine Auffrischanforderung an ein interne Schaltung, die nicht gezeigt ist, ausgegeben, um eine Speicherzelle und eine Referenzzelle vorübergehend aufzufrischen. Auf diese Weise wird eine Korrektur bezüglich der Veränderungen in dem programmierten Widerstandswert der Phasenübergangsvorrichtung durchgeführt, um sowohl den Rand sicherzustellen als auch die Haltecharaktertstik zu verbessern.
Gemäß einem Aspekt schafft die vorliegende Erfindung eine Speichervorrichtung mit: einer Speicherzelle, die ein programmierbares Widerstandselement, am Schnittpunkt einer Bitleitung und einer Wortleitung enthält, und einer Steuerschaltung, die die Steuerung für die Durchführung einer Auffrischoperation der Speicherzelle in Antwort auf eine Änderung des Widerstandswertes der Speicherzelle verwaltet.
In der Speichervorrichtung gemäß der vorliegenden Erfindung werden Änderungen des Widerstandswertes der Phasenübergangsvorrichtung einer interessierenden Blindzelle, die gemäß der Anzahl von Malen von Lese- und Schreiboperationen belastet wurde, detektiert. Wenn der Widerstandswert der Phasenübergangsvorrichtung der interessieren den Blindzelle sich über einen vorbestimmten Referenzwert hinausgehend geändert hat, wird eine Auffrischanforderung an eine interne Schaltung ausgegeben, und der Speicher und die Blindzelle werden in Übereinstimmung mit der Auffrischanforderung aufgefrischt.
Gemäß einem weiteren Aspekt der Speichervorrichtung gemäß der vorliegenden Erfindung kann die Anzahl der Male des Lesens einer interessierenden Speicherzelle, die eine Phasenübergangsvorrichtung hat, gezählt werden, und wenn die Anzahl der Male des Lesens einen vorab gesetzten Wert erreicht hat, kann eine Auffrischanforderung an die interne Schaltung ausgegeben werden.
Gemäß einem weiteren Aspekt der Speichervorrichtung gemäß der vorliegenden Erfindung können erste und zweite Referenzströme entsprechend ersten und zweiten Zuständen einer Speicherzelle, die eine Phasenübergangsvorrichtung hat, mit dem Strom verglichen werden, der durch die Speicherzelle fließt, und es kann eine Auffrischanforderung an eine interne Schaltung ausgegeben werden, wenn ein vorbestimmter Offset in dem Strom, welcher durch die Speicherzelle fließt, erzeugt worden ist, um die Speicherzellen basierend auf der Auffrischanforderung aufzufrischen.
Gemäß einem weiteren Aspekt hat ein Verfahren zum Auffrischen einer Speichervorrichtung gemäß der vorliegenden Erfindung die Schritte:
Detektieren einer Änderung des Widerstandswertes einer Phasenübergangsvorrichtung einer Blindzelle, die gemäß der Leseanzahl belastet wurde;
Ausgeben einer Auffrischanforderung an eine interne Schaltung in der Speichervorrichtung für den Fall, dass der Widerstandswert der Phasenübergangsvorrichtung der Blindzelle sich über einen vorbestimmten Referenzwert hinausgehend geändert hat; und
Auffrischen der Speicherzelle und der Blindzelle, basierend auf der Auffrischanfrage.
Ein Verfahren zum Auffrischen in einer Speichervorrichtung gemäß der vorliegenden Erfindung hat die Schritte:
Zählen der Anzahl von Malen, mit der eine Speicherzelle, die eine Phasenübergangsvorrichtung hat, gelesen worden ist; und
Überwachen der Anzahl von Malen des Lesens und Ausgeben einer Auffrischanforderung an eine interne Schaltung in der Speichervorrichtung, wenn die so überwachte Anzahl von Malen einen vorab gesetzten Wert erreicht hat.
Vorzugsweise hat bei dem Verfahren zum Auffrischen einer Speichervorrichtung gemäß der vorliegenden Erfindung die Speichervorrichtung:
ein Datenregister zum Halten von Daten, die aus der Speicherzelle zum Zeitpunkt des Auffrischens ausgelesen worden sind, und
einen Verifikationsverstärker zum Vergleichen und Detektieren des Dateneinschreibezustandes der Speicherzelle zum Zeitpunkt des Auffrischens; wobei
das Verfahren die Schritte aufweist
Lesen von Daten aus der Speicherzelle zum Zeitpunkt des Auffrischens, temporäres Übertragen der Daten auf ein Datenregister, Bezug nehmen auf den Wert des Datenregisters und Schreiben nur aus einer Zelle des ersten Zustandes in den zweiten Zustand; und
Setzen der Daten des ersten Zustandes in den Verifikationsverstärker, der für das Vergleichen und Detektieren des Einschreibzustandes in der Speicherzelle geeignet ist; Bewirken des Einschreibens in den ersten Zustand unter Verifikation des Lesens; Vergleichen des Stromes mit einem bestimmten Widerstand; Unterbrechen des Einschreibens in eine Zelle, wenn ein vorbestimmter Widerstand erreicht worden ist; und Fortsetzen des Einschreibens für die andere Zelle; und
Bezug nehmend auf die Werte in dem Datenregister beim Wiedereinschreiben, Bewirken des Einschreibens nur in der Zelle des zweiten Zustandes auf den zweiten Zustand.
Ein Verfahren zum Auffrischen in einer Speichervorrichtung gemäß der vorliegenden Erfindung hat die Schritte:
Vergleichen erster und zweiter Referenzströme entsprechend der ersten und zweiten Zustände einer Speicherzelle, die eine Phasenübergangsvorrichtung hat, mit einem Strom, der durch die Speicherzelle fließt; und
Ausgeben einer Auffrischanforderung an eine interne Schaltung, wenn ein vorbestimmter Offset in dem durch die Speicherzelle fließenden Strom erzeugt worden ist; und
Auffrischen der Speicherzelle basierend auf der Auffrischanforderung.
Vorzugsweise hat das Verfahren gemäß der vorliegenden Erfindung weiterhin die Schritte:
Lesen von Zellen in den ersten und zweiten Zuständen;
Überschreiben der Zelle, die im zweiten Zustand gelesen worden ist, wenn diese Zelle im zweiten Zustand ist; Schreiben in die Zelle, die im zweiten Zustand überschrieben ist, in den ersten Zustand; Wiederherstellen der Zelle wieder in den zweiten Zustand mit normalem Strom und Spannung; und
Wiederherstellen der Zelle, die im zweiten Zustand gelesen ist, wenn die Zelle in dem ersten Zustand ist und wieder Überschreiben der Zelle in den ersten Zustand.
Die vorteilhaften Wirkungen der vorliegenden Erfindung sind wie folgt zusammengefasst.
Gemäß der vorliegenden Erfindung ist es möglich, Änderungen in dem programmierten Widerstandswert der Phasenübergangsvorrichtungen zu korrigieren, um sowohl den Rand zu erzeugen als auch die Haltecharakteristik zu verbessern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer Ausführungsform der vorliegenden Erfindung.
2 ist ein Schaltbild zur Veranschaulichung der Schaltungskonfiguration einer Speicherzelle und einer Blindzelle einer Ausführungsform der vorliegenden Erfindung.
3 ist ein Schaltbild der Schaltungskonfiguration einer Komparatorschaltung zum Überwachen eines Setz-Widerstandes gemäß einer Ausführungsform der vorliegenden Erfindung.
4 ist ein Schaltbild der Schaltungskonfiguration einer Komparatorschaltung zum Überwachen eines Rücksetz-Widerstandes gemäß einer Ausführungsform der vorliegenden Erfindung.
5 ist ein Schaltbild der Schaltungskonfiguration eines Verifikationsverstärkers gemäß einer Ausführungsform der vorliegenden Erfindung.
6 ist ein Schaltbild zur Veranschaulichung der Schaltungskonfiguration eines Leseverstärkers gemäß einer Ausführungsform der vorliegenden Erfindung.
7 zeigt das Ergebnis des Vergleichs von dem Verifikationsstrom und dem Lesestrom gemäß einer Ausführungsform der vorliegenden Erfindung.
8A zeigt die Beziehung zwischen der Änderung in dem Vorrichtungswiderstandswert und dem Auffrischen gemäß einer Ausführungsform der vorliegenden Erfindung und
8B zeigt die Beziehung zwischen dem Setz/Rücksetz-Strom/Verifikationsstrom gemäß 8A und dem angelegten Impuls.
9 zeigt die Änderungen im Widerstandswert einer herkömmlichen Phasenübergangsvorrichtung beim Schreiben und Lesen.
10 zeigt Änderungen und die Verteilung des Widerstandswertes einer herkömmlichen Phasenübergangsvorrichtung beim Schreiben und Lesen.
11 zeigt die Struktur von Speicherzellenelektroden und der angelegten Spannung in der Speicherzellenelektrodenstruktur gemäß dem Patentdokument 1.
12 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer zweiten Ausführungsform der vorliegenden Erfindung.
13 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer dritten Ausführungsform der vorliegenden Erfindung.
14A zeigt die Beziehung zwischen den Änderungen im Vorrichtungswiderstandswert der zweiten Ausführungsform und dem Auffrischen und
14B zeigt die Beziehung zwischen 14A und den Setz/Rücksetz-Stromimpulsen.
BEVORZUGTE AUSFÜHRUNGSFORMEN DER ERFINDUNG
Es werden nun bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben. Die Speichervorrichtung gemäß einem Modus für die Durchführung der vorliegenden Erfindung hat eine Referenzzelle, die gemäß der Anzahl von Malen der Phasenübergangsspeicherzelle belastet ist, und eine Einrichtung zum Detektieren einer Änderung des Widerstandswertes der Phasenübergangsvorrichtungen, welche die Referenzzelle bilden, und Ausgeben einer Auffrischanforderung an eine interne Schaltung für den Fall, dass der Widerstandswert über dem gesetzten Referenzwert hinausgehend geändert worden ist (speziell ein niedriger Widerstandswert), wodurch die Datenhaltecharakteristik verbessert wird.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden anhand der Zeichnungen beschrieben. Mit Bezug auf 1 hat ein Speicher gemäß einer Ausführungsform der vorliegenden Erfindung eine Speicherzelle 101, einen Leseverstärker 102 zum Lesen und Verstärken der Daten, die in die Speicherzelle 101 eingeschrieben sind, einen Schreibverstärker 103 zum Einschreiben von Daten in die Speicherzelle 101, ein Datenregister 105 zum Absetzen und Speichern von Daten darin und einen Verifikationsverstärker 104 zum Vergleichen und Detektieren des Zustandes der in die Speicherzelle zum Auffrischzeitpunkt eingeschriebenen Daten. Der Speicher hat auch eine Setz-Blindzelle 109, die einen Setz-Widerstand darin programmiert hat, eine Rücksetz-Blindzelle 110, die einen Rücksetz-Widerstand darin programmiert hat, eine Setz-Komparatorschaltung 111 zum Überwachen des Widerstandswertes der Setz-Blindzelle 109 und eine Rücksetz-Komparatorschaltung 112 zum Überwachen des Widerstandswertes der Rücksetz-Blindzelle 110. Der Speicher hat ferner eine Auffrischanforderungsschaltung 107, eine Schreibimpulssteuerschaltung 106 und einen Blindzellenschreibverstärker 108. Die Auffrischanforderungsschaltung 107 entscheidet die Anwesenheit oder Abwesenheit einer Auffrischanforderung aus den Ergebnissen des Vergleichs in der Setz-Komparatorschaltung 111 und der Rücksetz-Komparatorschaltung 112 und bildet eine Auffrischanforderung an eine interne Schaltung. Die Schreibimpulssteuerschaltung 106 steuert den Schreibimpuls zum Zeitpunkt der Programmverifikation. Der Blindzellenschreibverstärker 108 führt gleichzeitig eine Schreiboperation an den Blindzellen zum Zeitpunkt der Auffrischoperation durch.
2 zeigt die Schaltungskonfiguration einer Speicherzelle, einer Blinzelle, eines Leseverstärkers und eines Schreibverstärkers.
Mit Bezug auf 2 ist eine Anzahl von Speicherzellen 101 in einer X/Y-Matrixkonfiguration angeordnet. Eine Phasenübergangsvorrichtung ist schematisch als ein Widerstandselement gezeigt, das zwischen der Source eines Speicherzellentransistors und einer Bitleitung angeordnet ist.
Die Phasenübergangsvorrichtung wird bei Erwärmen bei Anlegen einer hohen Spannung plus eines kurzen Impulses, gefolgt von einem Löschen, amorph und zeigt einen hohen Widerstand. Der Hochwiderstandszustand wird als „Rücksetzen" bezeichnet. Die Phasenübergangsvorrichtung kristallisiert und zeigt einen niedrigen Widerstand, wenn sie für eine gewisse Zeitdauer mit einem niedrigeren Strom und einer längeren Impulslänge erwärmt wird. Dieser niedrige Widerstandszustand wird als „Setzen" bezeichnet.
Auf diese Art und Weise wechselt die Phasenübergangsvorrichtung zwischen dem amorphen Zustand und dem kristallinen Zustand und ändert dadurch ihren Widerstandswert, um eine Programmierung durchzuführen.
Ähnlich wie die Speicherzelle werden die Setz-Blindzelle 109 und die Rücksetz-Speicherzelle 110 in den Setzzustand oder den Rücksetzzustand geschrieben. Diese Zellen sind in Speicherzellenbereichen angeordnet und haben die Wortleitungen gemeinsam mit den Speicherzellen. An den Bitleitungen sind, wie in den 3 und 4 gezeigt, Vorspannungsschaltungen 302 und 402 vorgesehen, so dass die Strombelastung zum Zeitpunkt der Speicherzellenwahl an die Bitleitungen angelegt wird.
Da gleichzeitig die Blindzellen, die mit den gewählten Wortleitungen verbunden sind, ähnlich wie die Speicherzellen gewählt werden und an die gewählten Blindzellen die Lese/Schreib-Belastung angelegt wird, werden geringere Belastungen an die nicht gewählten Zellen infolge des Ladens/Entladens der an den Bitleitungen gespeicherten Kapazitäten angelegt. Die so an die gewählte Zelle und die nicht gewählten Zellen angelegten Belastungen werden in der gewählten Zelle als Störungen bzw. in der nicht gewählten Zelle als Störungen bezeichnet.
Die 3 und 4 zeigen die Konfiguration der Komparatorschaltungen für die Überwachung des Widerstandswertes der Blindzellen. Insbesondere 3 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer Setz-Komparatorschaltung 111 zur Überwachung des Widerstandes der Setz-Blindzelle. 4 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer Rücksetz-Komparatorschaltung 112 zur Überwachung des Widerstandes der Rücksetz-Blindzelle.
Für iSetzen und iRücksetzen werden von den Konstantstromquellen 303 bzw. 403 vorbestimmte Stromwerte gesetzt. Beispielsweise kann eine andere Widerstandsvorrichtung als die Phasenübergangsvorrichtung zum Setzen des Widerstandswertes, der in die Setzzelle 301 einzuschreiben ist, als Referenzwiderstand vorgesehen sein, und es kann eine Konstantstromquelle dann für die Vorspannungsmittel vorgesehen sein.
Es wird angenommen, dass der Referenzwert gleich dem Schreibwiderstand der Setz-Blindzelle, dem Schreibwiderstand der Speicherzelle und dem Widerstand der Vorspannungsmittel ist.
Wenn in der 3 ein Strom iSetzen der Referenzstrom ist, fließt ein Strom gleich dem Referenzstrom iSetzen durch einen NMOS-Transistor N10, der mit einer Konstantstromquelle 303 verbunden ist. Da ein NMOS-Transistor N10 und N10 eine Stromspiegelschaltung bilden, fließt der Strom iSetzen auch durch den NMOS-Transistor N11 als Spiegelstrom.
Wenn andererseits der Strom der Setz-Blindzelle 109 durch die Vorspannungsschaltung 302, die mit der Setz-Blindzelle verbunden ist (Setz-Zelle) zugeführt werden, fließt ein Strom von iSetz-Zelle, das heißt ein Strom, der durch die Setz-Zelle fließt, durch diesen PMOS-Transistor P11, weil die Vorspannungsschaltung 302 und ein PMOS-Transistor P11 eine Stromspiegelschaltung bilden.
Der PMOS-Transistor P11 und der NMOS-Transistor N11 bilden einen Verhältnisinverter, so dass für den Fall, dass gilt iSetzen < iSetz-Zelle (der Strom iSetzen, der durch die Setz-Zelle fließt ist größer als der Referenzstrom iSetzen), das heißt, wenn der Widerstandswert der Phasenübergangsvorrichtung unter Einwirkung der Lesestörung oder der Schreibstörung niedriger als ein vorbestimmter Widerstandswert geworden ist, wird ein Vergleichsergebnis, das als CompiSet ausgegeben wird, hoch.
Für den Fall, dass andererseits iSetzen > iSetz-Zelle ist, das heißt der Strom iSetz-Zelle, der durch die Setz-Zelle fließt, kleiner als der Referenzstrom iSetzen ist, das heißt, wenn der Widerstandswert der Phasenübergangsvorrichtung der Setz-Blindzelle 109 unter der Einwirkung der Lesestörung oder der Schreibstörung nicht niedriger als der vorbestimmte Widerstandswert geworden ist, ist der Vergleichsergebnisausgang CompiSet ein niedriger Pegel.
Ein iRücksetzen-Monitor der 4 führt eine Detektion auf ähnliche Art und Weise durch, so dass

– im Fall von iRücksetzen < iRücksetz-Zelle, das heißt, wenn der Strom iRücksetz-Zelle, der durch eine Rücksetz-Zelle fließt, größer als der Referenzstrom iRücksetzen ist, das heißt für den Fall, dass der Widerstandswert der Phasenübergangsvorrichtung der Rücksetz-Blindzelle 110 niedriger als der vorbestimmte Widerstandswert geworden ist, wird der Vergleichsergebnisausgang CompiReset hoch und
– für den Fall, dass iRücksetzen > iRücksetz-Zelle ist, das heißt für den Fall, dass der Strom iRücksetz-Zelle, der durch eine Rücksetz-Zelle fließt, kleiner als der Referenzstrom iRücksetzen ist, das heißt für den Fall, dass die Änderung des Widerstandswertes der Phasenübergangsvorrichtung der Rücksetz-Blindzelle 110 klein ist, wird der Vergleichsergebnisausgang CompiReset niedrig.

Wenn der Ausgang der Setz-Komparatorschaltung 111 aus 1 (CompiSet) mit dem Ausgang der Rücksetz-Komparatorschaltung 112 (CompiReset) einer ODER-Funktion unterzogen wird und detektiert wird, dass in einem der beiden ein Offset erzeugt worden ist, wird die Auffrischanforderungsschaltung 107 aktiviert, um an die interne Schaltung (Auffrischsteuerschaltung) eine Auffrischanforderung zu stellen.
In den Komparatorschaltungen 111 und 112 wird davon ausgegangen, dass das Verhältnis des Widerstandes der Vorspannungsmittel, des Referenzwiderstandswertes und des Schreibwiderstandes gleich 1:1:1 ist. Da jedoch eine Stromspiegelkonfiguration verwendet wird, kann das Stromverhältnis geeignet gesetzt werden, indem das Verhältnis W/L (Kanalbreite/Kanallänge) der MOS-Transistoren, die den Stromspiegel bilden, exakt eingestellt wird. Dies stellt unter Berücksichtigung für die Randnahmeänderung die Möglichkeit bereit, einen optimalen Wert einzustellen.
Die 5 und 6 zeigen eine Schaltungskonfiguration eines Verifikationsverstärkers 104 bzw. eine Schaltungskonfiguration eines Leseverstärkers 102. Die Stromwerte iVerifizieren und iLesen der Konstantstromquellen 503 und 603 sind so gewählt, dass gilt iVerifizieren > iLesen, um für die Verifikation bzw. für normales Lesen verwendet zu werden.
Der Schreibwiderstandswert für die Speicherzelle und die Blindzelle entspricht dem Referenzstrom, der durch iVerifizieren bereitgestellt wird, und im Fall des Erfassens (Lesen) kann er so gesetzt sein, dass die Spanne für iLesen in der Größenordnung von einer Hälfte von iVerifizieren ist, wobei ebenfalls, wie in 7 gezeigt, die Änderung berücksichtigt ist. Da andererseits die Schaltungen der 5 und 6 in der Stromspiegelkonfiguration sind, kann das Verhältnis in Abhängigkeit von der Transistorgröße auf einen exakten Wert geändert werden.
Nun wird als eine Ausführungsform der vorliegenden Erfindung ein Beispiel eines Systems für die Auffrischoperation beschrieben.
Hierbei sind eine Setz-Zelle und eine Rücksetz-Zelle als die Daten 1 bzw. 0 definiert.

1) Die Speicherzellendaten einer Auffrischeinheit werden im Datenregister 105 gesetzt, und nach dem Rücksetzen der Daten des Verifikationsverstärkers 104 werden sie auf 1 gesetzt.
2) Die Zellen der Auffrischeinheit werden in den Setz-Zustand gesetzt.
2)-1 Nur die Setz-Zellen werden vorerst auf einen Rücksetz-Zustand gesetzt.
2)-2 Die Rücksetz-Zellen werden durch mehrstufiges Einschreiben an den Setzpegel angepasst.

Bei diesem Anpassungsverfahren werden die Rücksetz-Zellen durch den Verifikationsverstärker in mehreren Stufen Setzeinschreibvorgängen und Verifikationen unterzogen. Diese Operation wird so lange wiederholt, bis ein Durchlauf erzielt ist, zu welchem Zeitpunkt das Setzen mit dem Durchlauf abgeschlossen ist.
Durch diese Operation sind die Zellen vorerst an den Widerstandswert des Setz-Zustandes des Referenzstromes + α angepasst, um die Betriebsspanne zu berücksichtigen.

3) Der Wert des Datenregisters 105 wird auf den Verifikationsverstärker 104 transferiert und das Rücksetzen wird nur für die Rücksetz-Zellen durchgeführt.
4) Wenn das Ergebnis des Lesens und Verifizierens korrekt ist, kommt die Verarbeitung zum Schluss.

In der vorliegenden Ausführungsform wird das Einschreiben auf ähnliche Weise für die Blindzellen durchgeführt, das heißt die Setz-Blindzellen und die Rücksetz-Blindzellen.
Die 8A und 8B zeigen Änderungen des Widerstandswertes der Setz/Rücksetz-Zellen für den Fall, dass eine Operationsfolge gemäß einer Ausführungsform der vorliegenden Erfindung durchgeführt worden ist. Im Einzelnen zeigt 8A schematisch die Änderung des programmierten Widerstandswertes der Speicherzelle und der Blindzelle und 8B zeigt schematisch den Strom und die Impulsbreite zur Einschreibzeit.
In dem anfänglichen Schreibzustand ist der Widerstandswert der Phasenübergangsvorrichtung auf RRücksetzen/RSetzen programmiert worden. Im normalen Zugangszustand wird das Schreiben/Lesen wiederholt durchgeführt.
Für den Fall, dass das Einschreiben des Setz-Zustandes (SW) mit dem Strom iSetzen mit langem Impuls wiederholt wird, fällt RSetzen in einen „RSetz"-Zustand.
Wenn als Nächstes in die gleiche Speicherzelle Rücksetzen-Schreiben (RW) mit einem Strom iRücksetzen mit einem kurzen Impuls eingeschrieben wird, wandelt sich der Widerstandswert nicht in RRücksetzen und wird auf einen niedrigen Widerstandswert RRücksetzen' zurückgesetzt.
Zu diesem Zeitpunkt wird auch die Blindzelle mit einer ähnlichen Belastung beaufschlagt. Wenn die Komparatorschaltungen 111 und 112 detektieren, dass der Setzwiderstand oder der Rücksetzwiderstand sich gesenkt hat, gibt die Auffrischanforderungsschaltung 107 eine Auffrischanforderung aus.
Die Auffrischoperation wird nun initiiert. Das heißt, die Speicherzellendaten werden temporär gelesen und auf das Datenregister 105 transferiert.
Der Wert des Datenregisters 105 wird dann in Bezug gesetzt und es wird nur in den Zellen im Setz-Zustand das Rücksetzen-Schreiben ausgeführt.
Der Widerstandswert der Rücksetz-Zelle beträgt ohne Belastung RRücksetzen, während der Widerstand der belasteten Vorrichtung RRücksetzen' ist.
Dann wird Verifizieren-Schreiben (VW) ausgeführt. In dem Verifikationsverstärker 104 ist das Datum „1" gesetzt und es wird eine Anzahl von Malen Setzen-Einschreiben mit dem Strom iSetzen > iVerifizieren als Verifizieren-Lesen ausgeführt. Der Stromwert wird gesenkt, weil die Wirkung der Unterdrückung der Änderungen im Widerstandswert erwartet wird, die durch die Steuerung der Progressionsrate der Kristallisation aus dem amorphen Zustand erzielt werden kann.
Der Strom wird durch den Verifikationsverstärker mit dem vorbestimmten Widerstandswert verglichen. Das Einschreiben für Zellen, bei denen der vorbestimmte Widerstand erreicht worden ist, wird unterbrochen. Für die anderen Zellen wird das Einschreiben mit Zusatz durchgeführt. Hierdurch kann der Widerstand der Setz-Zelle an die RSetzen-Zelle selbst dann angepasst werden, wenn Änderungen in dem Rücksetz-Widerstand erzeugt sind.
Bei der vorliegenden Ausführungsform ist das Verfahren zum Senken des Setzstromwertes beschrieben worden. Alternativ kann die Steuerung eine Steuerung der Länge der Zeitdauer des Beaufschlagens mit dem Setzimpuls sein.
Für das Überschreiben kann auf die Datenregisterwerte Bezug genommen werden, um das Rücksetzen nur der Rücksetz-Zelle zu bewirken, um den Widerstandswert an RRücksetzen anzupassen.
Bei den vorstehenden Beispielen wird die Anpassung an die Setzseite einmal durchgeführt und das Rücksetz-Überschreiben ausgeführt. Das Anpassen an die Rücksetzseite und das Überschreiben auf das Setzen kann jedoch auch mittels Anlegen einer hohen Spannung und eines hohen Stromes durchgeführt werden, um die Operation und Wirkung ähnlich wie die vorstehend beschriebene zu erzielen.
Bei der vorliegenden Ausführungsform ist die Tatsache, dass der Speicher ein Schnittstellen-kompatibler DRAM ist, ausgenutzt, wobei Referenzzellen, die gemäß der Anzahl von Lese- und Schreiboperationen belastet werden, eine Einrichtung zum Detektieren einer Änderung des Widerstandes der Phasenübergangsvorrichtung der Referenzzelle und zum Anfordern einer internen Schaltung zur Durchführung der Auffrischoperation für den Fall, dass der Widerstandswert sich über den gesetzten Referenzwert hinausgehend geändert hat, und eine Einrichtung zum Zählen der Anzahl von Leseoperationen und Anfordern der internen Schaltung zur Durchführung der Auffrischoperation in Übereinstimmung mit einer vorbestimmten Anzahl von Malen, oder eine Einrichtung zum Detektieren der Differenz des Referenzstrom und des Stroms, der in der Speicherzelle fließt, und Anfordern der internen Schaltung zur Durchführung der Auffrischoperation für den Fall, dass sich der Widerstandswert über den vorbestimmten Referenzwert hinausgehend geändert hat, vorgesehen sind, und die Speicherzellen und die Referenzzellen werden temporär aufgefrischt, oder es werden nur die Speicherzellen aufgefrischt, um die Änderungen der Phasenübergangsvorrichtung zu korrigieren. Daher können die Änderungen des programmierten Widerstandswertes der Phasenübergangsvorrichtung korrigiert werden, um sowohl eine Spanne bereitzustellen als auch die Haltecharakteristik zu verbessern.
Mit Bezug auf die Zeichnungen wird eine zweite Ausführungsform der vorliegenden Erfindung nun im Einzelnen beschrieben. 12 ist ein Schaltbild zur Veranschaulichung der Konfiguration der zweiten Ausführungsform der vorliegenden Erfindung. Mit Bezug auf 12 wird die Anzahl der Lesevorgänge durch einen Zähler 1214 gezählt, mit einer Eingabe eines Befehls an einer Befehlseingabeschaltung 1213 als Startpunkt. Wenn eine vorbestimmte Anzahl von Leseoperationen durchgeführt worden ist, wird die Auffrischanforderung auf ähnliche Weise zum Bewirken des Speicherzellenauffrischens durchgeführt. In diesem Fall können ähnliche vorteilhafte Wirkungen erzielt werden.
13 ist ein Schaltbild zur Veranschaulichung der Konfiguration einer dritten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform ist im Unterschied zur ersten Ausführungsform keine Blindzelle vorgesehen. Bei der Leseoperation werden die Ströme, die durch eine Setzreferenzstromschaltung 1313, hergestellt durch eine Referenzstromquelle, eine Rücksetz-Referenzstromschaltung 1314 und durch die Speicherzelle fließen, miteinander verglichen und für den Fall, dass ein vorbestimmter Offset erzeugt worden ist, wird eine Anforderung für die Durchführung von Auffrischoperationen an die interne Schaltung gegeben. Diese Auffrischoperationen werden während der Auffrischperiode durchgeführt.
Die bei den vorstehenden Ausführungsformen beschriebene Auffrischoperation repräsentiert eine Technik, wodurch die Widerstände der Rücksetz/Setz-Zellen mit hoher Genauigkeit angepasst werden können. Es ist jedoch zeitaufwendig, weil die Verifizierungsoperation simultan durchgeführt werden muss.
14 zeigt eine Ausführungsform eines Auffrischverfahrens zur Verkürzung der Verarbeitungszeit. Bezug nehmend auf 14 ist diese modifizierte Ausführungsform für die Auffrischoperation so, dass eine Auffrischanforderung durch irgendeine der Auffrischentscheidungstechniken der vorstehenden ersten bis dritten Ausführungsformen verifiziert wird, und

1) die Rücksetz/Setz-Zellen gelesen werden; und
2) wenn die Zelle die Rücksetzzelle ist, das Rücksetz-Überschreiben durchgeführt wird, indem ein Strom oder eine Spannung angelegt wird, die größer als zum Zeitpunkt der Rücksetzoperation ist, um einen Hochwiderstandszustand mit RRücksetzen + α zu errichten.

Hierbei wird bewirkt, dass der Strom gleich iRücksetzen + α fließt und der Kristall durch die Joule'sche Wärme schmilzt, um einen amorphen Zustand mit höherem Widerstand zu setzen.

3) Die so überschriebene Rücksetz-Zelle wird auf einen Setz-Zustand geschrieben (niedriger Widerstand) und wiederum in den Rücksetz-Zustand mit normalem Strom und Spannung zurückgebracht.
4) Für den Fall, dass die Zelle die Setz-Zelle ist, wird der Strom oder die Spannung, die höher als für die normale Rücksetzoperation ist, angelegt, um den hohen Widerstandszustand von RRücksetzen + α zu errichten, wonach die Zelle wiederum in den Setz-Zustand gebracht wird.

Im Allgemeinen gilt, dass die Rücksetz-Zeit < Setz-Zeit ist und bei dem vorstehenden Auffrischverfahren muss die Setzoperation eine Anzahl von Malen durchgeführt werden, bis der Zustand der Speicherzelle den vorbestimmten Setzpegel erreicht.
Bei dem zweiten Auffrischsystem kann die Verarbeitung mit wenigstens zwei Rücksetzoperationen und einer Setzoperation beendet werden, und daher kann das Auffrischen in einer kurzen Zeit beendet werden. Das zweite Auffrischsystem ist jedoch bezüglich der Genauigkeit der Anpassung des Widerstandwertes etwas schlechter als das erste Auffrischverfahren.
Selbst mit dem zweiten Auffrischverfahren können Änderungen gegenüber dem vorbestimmten Widerstandswert detektiert werden, um mit der Korrektur des Widerstandwertes fortzuschreiten, so dass es jedoch möglich ist, die Haltecharakteristik als Ergebnis zu verbessern.
In den vorstehenden Ausführungsformen wird die Anpassung insgesamt einmal an der Rücksetzseite durchgeführt, die Anpassung kann jedoch an der Setzseite durchgeführt werden, und der Widerstand kann dann mit dem großen Strom an RRücksetzen angepasst werden, wonach das Überschreiben an der Setzseite durchgeführt werden kann. In diesem Fall können ein Betrieb und eine Wirkung vergleichbar mit dem vorstehend Beschriebenen erzielt werden.
Obwohl die vorliegende Erfindung anhand der vorstehend beschriebenen Ausführungsformen beschrieben worden ist, ist die vorliegenden Erfindung nicht auf die Konfiguration dieser Ausführungsformen begrenzt, und es können verschiedene Änderungen oder Korrekturen durch den Fachmann durchgeführt werden, ohne dass vom Umfang der Erfindung abgewichen wird.
Hierbei ist anzumerken, dass andere Ziele, Merkmale und Aspekte der vorliegenden Erfindung in der gesamten Veröffentlichung erscheinen und dass Modifikationen der offenbarten Ausführungsformen ohne Abweichen vom Umfang der vorliegenden Erfindung, wie in den anhängenden Ansprüchen beansprucht, durchgeführt werden können.
Es ist auch anzumerken, dass jegliche Kombination der offenbarten und/oder beanspruchten Elemente, Angelegenheiten und/oder Elemente unter die vorstehend genannten Modifikationen fällt.

Claims

Speichervorrichtung mit einer Vielzahl von Bitleitungen und einer Vielzahl von Wortleitungen und einer Vielzahl von Speicherzellen, von denen jede an einem Schnittpunkt einer zugehörigen Bitleitung und einer zugehörigen Wortleitung vorgesehen ist, und die ein programmierbares Widerstandselement aufweist, dadurch gekenn zeichnet, dass die Speichervorrichtung aufweist: eine Steuerschaltung zur Durchführung einer Steuerung für das Ausführen einer Auffrischoperation der Speicherzelle in Antwort auf eine Änderung im Widerstandswert der Speicherzelle.
Speichervorrichtung nach Anspruch 1, wobei die Speicherzelle aufweist: einen Speicherzellentransistor und das programmierbare Widerstandselement, die zwischen die Bitleitung und eine erste Energieversorgung in Reihe geschaltet sind; wobei der Speicherzellentransistor mit einem Steueranschluss an die Wortleitung angeschlossen ist.
Speicherzelle nach Anspruch 1, wobei das programmierbare Widerstandselement ein Phasenübergangsmaterial aufweist.
Speicherzelle nach Anspruch 1, wobei die Speichervorrichtung weiter aufweist: eine Blindzelle, die ein programmierbares Widerstandselement enthält; eine Komparatorschaltung für die Überwachung des Zustandes des Blindzelle, um eine Änderung des Zustandes der Blindzelle zu detektieren; und eine Auffrischanforderungsschaltung zum Erzeugen und Ausgeben einer Auffrischanforderung basierend auf dem Detektieren der Zustandsänderung der Blindzelle in der Komparatorschaltung.
Speichervorrichtung nach Anspruch 4, wobei die Blindzelle aufweist: eine Setz-Blindzelle und eine Rücksetz-Blindzelle, in die der Zustand entsprechend der Zustände der Daten „1" bzw. „0" eingeschrieben worden ist.
Speichervorrichtung nach Anspruch 4, wobei die Komparatorschaltung einen Referenzwiderstand oder einen Konstantstrom mit dem der Blindzelle vergleicht.
Speichervorrichtung nach Anspruch 4, wobei die Blindzelle in einer Speicherzellenfläche angeordnet ist und durch die gleiche Wortleitung wie die Speicherzelle zum Bewirken eines Blindzellenlesens gewählt wird.
Speichervorrichtung nach Anspruch 7, wobei die Blindzelle aufweist: einen Speicherzellentransistor und das programmierbare Widerstandselement, die zwischen eine erste Energieversorgung und eine Bitleitung, an welche die Blindzelle angeschlossen ist, in Reihe geschaltet sind; der Speicherzellentransistor mit einem Steueranschluss an eine Wortleitung angeschlossen ist, die mit der Speicherzelle gemeinsam ist.
Speichervorrichtung nach Anspruch 8, wobei die Speichervorrichtung weiter aufweist: eine Vorspannungsschaltung zum Verwalten der Steuerung zum Anlegen einer Last an die Bitleitung, mit der die Blindzelle verbunden ist, wobei die Belastung bei Wahl der Speicherzelle angelegt wird.
Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung weiterhin aufweist: einen Leseverstärker zum Lesen und Verstärken von Daten, die in die Speicherzelle eingeschrieben sind; und einen Verifikationsverstärker zum Vergleichen und Detektieren des Datenschreibzustandes in der Speicherzelle zum Zeitpunkt des Auffrischens; wobei der Verifikationsverstärker die Schreibverifikation zum Zeitpunkt des Auffrischens bewirkt.
Speichervorrichtung nach Anspruch 10, wobei der Leseverstärker sich vom Verifikationsverstärker bezüglich eines Referenzstromes für die Entscheidung unterscheidet, wobei der Leseverstärker so gesetzt ist, dass er eine Betriebsspanne hat.
Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung weiterhin aufweist: ein Datenregister, um Daten zu halten, die zum Zeitpunkt des Auffrischens aus einer Speicherzelle gelesen und transferiert worden sind.
Speichervorrichtung nach Anspruch 12, wobei auf den Wert des Datenregisters zum Zeitpunkt des Auffrischens Bezug genommen wird, um nur die Zelle des ersten einen von zwei Zuständen temporär auf einen zweiten Zustand zu setzen.
Speichervorrichtung nach Anspruch 12, weiterhin mit einer Schreibimpulssteuerschaltung zum vorübergehenden schrittweisen Programmieren der Zellen, die alle zum Zeitpunkt des Auffrischens in den zweiten Zustand gesetzt sind, in den ersten Zustand.
Speichervorrichtung nach Anspruch 12, wobei, wenn alle Zellen in dem ersten Zustand sind, auf die Werte des Datenregisters Bezug genommen wird und nur Zellen mit Daten in dem zweiten Zustand auf den zweiten Zustand gesetzt werden.
Speichervorrichtung nach Anspruch 12, wobei auf die Werte des Datenregisters Bezug genommen wird und nur Zellen in dem ersten Zustand auf den ersten Zustand gesetzt werden.
Speichervorrichtung nach Anspruch 12, wobei auf die Werte des Datenregisters zum Zeitpunkt des Auffrischens Bezug genommen wird und nur Zellen in dem ersten Zustand auf den ersten Zustand überschrieben werden.
Speichervorrichtung nach Anspruch 12, wobei auf die Werte des Datenregisters zum Zeitpunkt des Auffrischens Bezug genommen wird und die Zellen in dem ersten Zustand alle in den ersten Zustand gesetzt werden.
Speichervorrichtung nach Anspruch 12, wobei auf die Werte des Datenregisters Bezug genommen wird und nur Zellen, die in dem zweiten Zustand sind, auf den zweiten Zustand gesetzt werden.
Speichervorrichtung nach einem der Ansprüche 1 und 10 bis 19, wobei die Speichervorrichtung weiter aufweist: einen Zähler zum Zählen der Anzahl von Lesevorgängen und Mittel zum Überwachen der Anzahl von Lesevorgängen und Ausgeben einer Auffrischanforderung an eine interne Schaltung, wenn die Anzahl von Lesevorgängen einen vorbestimmten Wert erreicht hat.
Speichervorrichtung nach einem der Ansprüche 1 und 10 bis 19, wobei die Speichervorrichtung weiter aufweist: Mittel zum Vergleichen eines Referenzstroms durch einen Referenzwiderstand oder einen Konstantstrom mit Lesedaten von einer Speicherzelle und Detektieren, dass ein vorbestimmter Offset erzeugt worden ist, um eine Auffrischanforderung an eine interne Schaltung auszugeben.
Speichervorrichtung mit einer Vielzahl von Speicherzellen, die jeweils eine Phasenübergangsvorrichtung aufweisen, dadurch gekennzeichnet, dass die Speichervorrichtung aufweist: eine Blindzelle mit einer Phasenübergangsvorrichtung, wobei die Blindzelle in Übereinstimmung mit der Anzahl von Lese- und Schreiboperationen einer Belastung ausgesetzt wird, eine Schaltung zum Detektieren einer Änderung des Widerstandwertes der Phasenübergangsvorrichtung der Blindzelle und eine Auffrischanforderungseinrichtung zum Ausgeben einer Auffrischanforderung, wenn der Widerstandswert der Phasenübergangsvorrichtung in der Blindzelle sich über einen vorbestimmten Referenzwert hinausgehend geändert hat; wobei die Speicherzelle und die Blindzelle basierend auf dieser Auffrischanforderung aufgefrischt werden.
Speichervorrichtung mit einer Vielzahl von Speicherzellen, die jeweils eine Phasenübergangsvorrichtung aufweisen, dadurch gekennzeichnet, dass die Speichervorrichtung aufweist: einen Zähler zum Zählen der Anzahl von Lesevorgängen; und Mittel zum Überwachen der Anzahl von Lesevorgängen und zum Ausgeben einer Auffrischanforderung, wenn die Anzahl von Lesevorgängen einen vorab eingestellten Wert erreicht hat.
Speichervorrichtung nach Anspruch 22 oder 23, wobei die Speichervorrichtung weiter aufweist: ein Datenregister zum Halten von Daten, die aus der Speicherzelle zum Zeitpunkt des Auffrischens ausgelesen worden sind; und einen Verifikationsverstärker zum Vergleichen und Detektieren des Schreibzustandes der Daten in der Speicherzelle zum Zeitpunkt des Auffrischens; wobei Daten in der Speicherzelle zum Zeitpunkt des Auffrischens gelesen und temporär auf das Datenregister transferiert werden; auf den Wert des Datenregisters dann Bezug genommen wird und nur die Zellen in dem ersten Zustand in einen zweiten Zustand geschrieben werden; das erste Zustandsdatum in den Verifikationsverstärker gesetzt wird; das Schreiben des ersten Zustandes in die Zelle durchgeführt werden wird, während das Verifikationslesen ausgeführt wird; der Stromvergleich mit einem vorbestimmten Widerstand durchgeführt wird und das Schreiben in die Zelle, wo der vorbestimmte Widerstand erreicht worden ist, unterbrochen wird und das Schreiben für die anderen Zellen fortgesetzt wird, und wobei auf den Wert des Datenregisters beim Überschreiben und Schreiben des zweiten Zustandes nur für die Zellen der zweiten Zelle Bezug genommen wird.
Speichervorrichtung mit einer Vielzahl von Speicherzellen, die jeweils eine Phasenübergangsvorrichtung haben, dadurch gekennzeichnet, dass die Speicherzelle aufweist: erste und zweite Referenzstromschaltungen zum Speisen von ersten und zweiten Referenzströmen entsprechend dem ersten bzw. zweiten Zustand und eine Auffrischanforderungseinrichtung zum Vergleichen der Ströme, die durch die Speicherzellen fließen mit den ersten und zweiten Referenzströmen und zum Ausgeben einer Auffrischanforderung, wenn eine vorbestimmte Lücke erzeugt worden ist, wobei die Speicherzellen basierend auf der Auffrischanforderung aufgefrischt werden.
Speichervorrichtung nach Anspruch 25, wobei die Zellen in den ersten und zweiten Zuständen gelesen werden; wenn die gelesenen Zellen die Zellen des zweiten Zustandes sind, werden die Zellen in den zweiten Zustand überschrieben; die überschriebenen Zellen in dem zweiten Zustand werden in den ersten Zustand geschrieben und wiederum in den zweiten Zustand des normalen Stroms und der normalen Spannung geschrieben; und wobei wenn die gelesenen Zellen die Zellen des ersten Zustandes sind, die Zellen auf den zweiten Zustand und wieder in den ersten Zustand gesetzt werden.