DE102008030857A1 - Mehrfach-Schreibkonfigurationen für eine Speicherzelle - Google Patents

Mehrfach-Schreibkonfigurationen für eine Speicherzelle Download PDF

Info

Publication number
DE102008030857A1
DE102008030857A1 DE102008030857A DE102008030857A DE102008030857A1 DE 102008030857 A1 DE102008030857 A1 DE 102008030857A1 DE 102008030857 A DE102008030857 A DE 102008030857A DE 102008030857 A DE102008030857 A DE 102008030857A DE 102008030857 A1 DE102008030857 A1 DE 102008030857A1
Authority
DE
Germany
Prior art keywords
pulses
configuration
memory cells
pulse
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008030857A
Other languages
English (en)
Inventor
Jan Boris Philipp
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102008030857A1 publication Critical patent/DE102008030857A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zum Programmieren eines Felds aus Speicherzellen. Bei diesem Verfahren wird eine Auswahl zwischen einer ersten Konfiguration von Impulsen und einer zweiten Konfiguration von Impulsen vorgenommen, von denen jede zumindest zwei Datenzustände in die Speicherzellen des Felds schreiben kann. Weitere Ausführungsformen werden ebenfalls offenbart.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Halbleiter und insbesondere verbesserte Verfahren und Vorrichtungen für Halbleiterspeicher.
  • HINTERGRUND DER ERFINDUNG
  • In der Halbleiter- und Elektronikindustrie sind gegenwärtig zahlreiche Trends auszumachen. Einer dieser Trends besteht darin, dass jüngere Generationen tragbarer elektronischer Vorrichtungen mehr Speicher nutzen als vorherige Generationen. Dieser Anstieg an Speicher erlaubt es diesen neuen Vorrichtungen, mehr Daten zu speichern, wie beispielsweise Musik oder Bilder, und stellt den Vorrichtungen außerdem mehr Rechenleistung und -geschwindigkeit bereit.
  • Eine Art von Speichervorrichtung umfasst ein Feld aus resistiven Speicherzellen, wobei einzelne Datenbits in den einzelnen resistiven Speicherzellen des Felds gespeichert werden können. In jeder resistiven Speicherzelle ist eine Schicht von programmierbarem Material zwischen zwei Elektroden (das heißt einer Anode und einer Kathode) angeordnet. Je nachdem, wie die Schicht aus programmierbarem Material vorgespannt sind, kann sie in einen Zustand mit größerer Resistivität oder in einen Zustand mit geringerer Resistivität versetzt werden. Bei realen Implementierungen kann der Zustand mit größerer Resistivität mit einer logischen „1" verbunden sein, und der Zustand mit geringerer Resistivität kann mit einer logischen „0" verbunden sein, oder umgekehrt. Zusätzliche resistive Zustände könnten außerdem definiert werden, um eine Multibit-Zelle mit mehr als zwei Zuständen pro Zelle zu implementieren. Perowskit-Speicher, OxRAM (Binary Oxides Random Access Memory), PCRAM (Phase Change Random Access Memory) und CBRAM (Conductive Bridging Random Access Memory) sind einige Beispiele für Arten von resistivem Speicher.
  • Bei resistiven Speichern kann das programmierbare Material dazu tendieren, mit der Zeit von dem Zustand mit größerer Resistivität zu einem Zustand mit geringerer Resistivität überzugehen (oder umgekehrt), je nachdem, welcher Zustand energetisch günstiger ist. Aufgrund dieser Verschiebung können Daten innerhalb von einzelnen Zellen verloren gehen oder beschädigt werden, was Datenfehler verursacht. Daher werden Verfahren und Vorrichtungen benötigt, um diese Verschiebung zu verringern. Außerdem werden Verfahren und Systeme benötigt, um weitere Merkmale des Speichers, wie beispielsweise die Zugriffszeit, zu optimieren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Im Folgenden wird eine vereinfachte Zusammenfassung dargestellt, um ein grundlegendes Verständnis eines oder mehrerer Aspekte der Erfindung zu ermöglichen. Bei dieser Zusammenfassung handelt es sich nicht um eine ausführliche Übersicht über die Erfindung, und sie ist weder dazu gedacht, die Hauptelemente oder die wichtigsten Elemente der Erfindung zu identifizieren, noch ihren Schutzumfang zu begrenzen. Vielmehr besteht der Hauptzweck der Zusammenfassung darin, einige Konzepte der Erfindung in einer vereinfachten Form als Vorinformation zu der ausführlicheren Beschreibung darzustellen, die weiter unten dargelegt wird.
  • Eine Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zum Programmieren eines Felds aus Speicherzellen. Bei diesem Verfahren wird eine Auswahl zwischen einer ersten Konfiguration von Impulsen und einer zweiten Konfiguration von Impulsen vorgenommen, von denen jede zumindest zwei Datenzustände in die Speicherzellen des Felds schreiben kann. Weitere Ausführungsformen werden ebenfalls offenbart.
  • In der folgenden Beschreibung und den angehängten Zeichnungen werden bestimmte veranschaulichende Aspekte und Implementierungen der Erfindung im Detail dargelegt. Sie geben nur einige der verschiedenen Möglichkeiten an, um die Grundlagen der Erfindung zu nutzen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm eines Speichers;
  • 2 ist eine Querschnittsansicht einer Ausführungsform einer Phasenwechsel-Speicherzelle;
  • 3 ist eine Ausführungsform einer Konfiguration von Impulsen, die zum Schreiben von zumindest zwei Datenzuständen in die Phasenwechsel-Speicherzelle verwendet wird;
  • 4A und 4B zeigen eine Ausführungsform einer ersten Konfiguration von Impulsen, die zum Schreiben von zumindest zwei Datenzuständen in die Phasenwechsel-Speicherzelle verwendet wird;
  • 5A bis 5D sind Ausführungsformen einer zweiten Konfiguration von Impulsen, die zum Schreiben von zumindest zwei Datenzuständen in die Phasenwechsel-Speicherzelle verwendet wird;
  • 6 ist eine R-I-Kurve, die eine Darstellung eines an die Zelle geschickten Stroms im Vergleich zum Widerstand zeigt;
  • 7 ist ein Ablaufdiagramm eines Verfahrens, in dem die erste und die zweite Konfiguration von Impulsen genutzt werden, um Daten in ein Speicherfeld zu schreiben;
  • 8 ist ein Blockdiagramm eines weiteren Speichers, in dem die erste und die zweite Konfiguration von Impulsen mit verschiedenen Zellen innerhalb des Speicherfelds verbunden sind;
  • 9 ist ein Ablaufdiagramm eines weiteren Verfahrens, in dem die erste und die zweite Konfiguration von Impulsen genutzt werden, um Daten in ein Speicherfeld zu schreiben; und
  • 10 ist ein Blockdiagramm eines Datenverarbeitungssystems, in dem beispielhafte Speichervorrichtungen genutzt werden können.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Eine oder mehrere Implementierungen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei sich gleiche Bezugszeichen durchgehend auf gleiche Elemente beziehen. Wenn außerdem in diesem Dokument der Begriff „relativ" verwendet wird, wird er verwendet, um relative Vergleiche zwischen Elementen innerhalb dieser Anmeldung zu machen und nicht notwendigerweise in einem allgemeineren Sinn, dass diese relativ zu anderen in der Industrie verwendeten Vorrichtungen sind.
  • Obwohl im Folgenden zahlreiche Ausführungsformen im Zusammenhang mit resistiven Speichern oder Phasenwechselspeichern veranschaulicht und erörtert werden, könnten sich Aspekte der vorliegenden Erfindung auch auf andere Arten von Speichervorrichtungen und auf damit verbundene Verfahren beziehen. Zum Beispiel umfassen weitere Speicher, die als unter den Schutzumfang der Erfindung fallend angesehen werden, die Folgenden, sind aber nicht auf diese beschränkt: RAM (Random Access Memory), SRAM (Static Random Access Memory), DRAM (Dynamic Random Access Memory), ROM (Read Only Memory), ferroelektrischer Speicher, Flash-Speicher, EEPROM und EPROM.
  • 1 zeigt ein Beispiel für einen Speicher 100, der ein Speicherfeld 102 aus Speicherzellen umfasst, auf die über die Steuerschaltungen 104 zugegriffen wird. In der Regel empfangen die Steuerschaltungen 104 zumindest ein Adresssignal (ADRESSE) und ein Lese-/Schreib-Steuersignal (L/S), obwohl sie auch andere geeignete Steuer- oder Datensignale empfangen können. Auf der Grundlage dieser Signale greifen die Steuerschaltungen 104 auf einzelne Zellen innerhalb des Felds 102 zu und schreiben entweder Daten in die adressierten Zellen oder lesen Daten aus den adressierten Zellen, je nachdem, ob ein Lese- oder Schreibvorgang angegeben wurde.
  • In der Regel umfasst das Feld 102 eine Anzahl von Speicherzellen, die in einem Format aus Reihen und Spalten angeordnet sind. 2 zeigt ein Beispiel für eine Phasenwechsel-Speicherzelle 200, die im Feld 102 enthalten sein könnte. Die Zelle 200 umfasst eine Schicht aus programmierbarem Material 202 (zum Beispiel ein polykristallines Chalkogenid-Material, wie beispielsweise GeSbTe oder eine InSbTe-Verbindung, oder ein Chalkogenid-freies Material, wie beispielsweise GeSb oder GaSb), die zwischen einer oberen Elektrode 204 und einer unteren Elektrode 206 positioniert ist. Bei der veranschaulichten Ausführungsform umfasst die untere Elektrode 206 ein Heizelement 208, das mittels einer geeigneten Konfiguration von Impulsen ein programmierbares Volumen 210 des programmierbaren Materials entweder in einen amorphen Zustand (das heißt einen Zustand mit relativ hohem Widerstand) oder in einen kristallinen Zustand (das heißt einen Zustand mit relativ geringem Widerstand) versetzen kann. Diese Zustände könnten dann entsprechenden Datenzuständen zugeordnet werden – zum Beispiel könnte der amorphe Zustand einer logischen „0" zugeordnet werden, und der kristalline Zustand könnte einer logischen „1" zugeordnet werden, oder umgekehrt. Bei verschiedenen Ausführungsformen könnten zusätzliche Widerstandszustände mit entsprechenden Datenzuständen verbunden werden, um eine Multibit-Zelle mit mehr als zwei Zuständen pro Zelle zu implementieren.
  • Um zwischen dem amorphen Zustand und dem kristallinen Zustand umzuschalten (das heißt, um in die Zelle zu schreiben), könnte eine Konfiguration von Impulsen 212, wie beispielsweise die in 3 gezeigte, selektiv zwischen den Elektroden 204, 206 angelegt werden. Die veranschaulichte Konfiguration von Impulsen 212 umfasst einen RÜCKSTELL-Impuls 214 und einen EINSTELL-Impuls 216. Im Wesentlichen könnte man sich den RÜCKSTELL-Impuls 214 so vorstellen, dass ein erster Datenzustand (zum Beispiel „0") in das Feld geschrieben wird, und den EINSTELL-Impuls 216 so, dass ein zweiter Datenzustand (zum Beispiel "1") in das Feld geschrieben wird, oder umgekehrt. Somit würde während des Betriebs in der Regel eine Kombination aus RÜCKSTELL-Impulsen und EINSTELL-Impulsen verwendet, um gewünschte Daten in das Speicherfeld zu schreiben.
  • Es ist erkennbar, dass, obwohl die Konfiguration von Impulsen 212 von 3 in einiger Hinsicht sehr effizient ist – hauptsächlich, weil für die Speichervorrichtung nur relativ einfache Steuerschaltungen erforderlich sind, um ein einzelnes Impulspaar aus EINSTELL- und RÜCKSTELL-Impulsen bereitzustellen – die Konfiguration von Impulsen aus mehreren Gründen nicht ideal ist. Zum Beispiel trägt die Konfiguration von Impulsen nicht der Tatsache Rechnung, dass die Zellen vom amorphen Zustand in den kristallinen Zustand übergehen können, wie zuvor bereits erwähnt. Außerdem ist die Dauer des EINSTELL-Impulses 216 (in der Regel ~100 ns) deutlich länger als die Dauer des RÜCKSTELL-Impulses 214 (in der Regel 10 ns). Da oft sowohl EINSTELL- als auch RÜCKSTELL-Impulse benötigt werden, um Daten in das Feld zu schreiben, beeinflusst der relativ lange EINSTELL-Impuls die Schreibgeschwindigkeit für das Speicherfeld in der Regel in hohem Maße.
  • Um diese und andere Faktoren zu berücksichtigen, betreffen Aspekte der vorliegenden Erfindung Verfahren und Vorrichtungen zum Schreiben von Daten in eine Speicherzelle, indem zumindest zwei Konfigurationen von Impulsen verwendet werden, von denen jede zumindest zwei Datenzustände in die Speicherzellen des Felds schreiben kann. Durch Auswählen einer dieser Konfigurationen von Impulsen kann ein Konstrukteur zum Beispiel Kompromisse zwischen Datenrückhaltung und Geschwindigkeit analysieren und diejenige Konfiguration von Impulsen auswählen, die seinen Anforderungen am besten entspricht.
  • Bei einer in 4A und 4B und 5A bis 5C beschriebenen Ausführungsform ist die Steuerschaltung 104 so konfiguriert, dass sie dem Speicherfeld 102 zumindest zwei unterschiedliche Konfiguration von Impulsen bereitstellt. Die erste Konfiguration von Impulsen 400 (4A und 4B) könnte Daten mit hoher Datenrückhaltung in die Speicherzellen schreiben, während die zweite Konfiguration von Impulsen 500 (5A bis 5C) Daten schreiben könnte, die schnell überschrieben werden können. Wenn ein Benutzer daher in das Speicherfeld schreibt, könnte er analysieren, ob Daten mit relativ hoher Datenrückhaltung (die relativ langsam überschrieben werden können), eher erwünscht sind als Daten, die relativ schnell überschrieben werden können (aber eine relativ geringe Datenrückhaltung aufweisen). Die Funktionalität dieser Konfigurationen von Impulsen wird nun nachfolgend erörtert. Obwohl die veranschaulichten Konfigurationen von Impulsen nicht rechteckige Impulse zeigen, kann es sich bei weiteren Ausführungsformen bei den Konfigurationen von Impulsen um Rechteckimpulse, Impulse mit steilen Flanken oder um Impulse mit anderen Formen handeln.
  • Wie in 4A und 4B gezeigt, umfasst die erste Konfiguration von Impulsen 400 einen ersten RÜCKSTELL-Impuls 402 und einen ersten EINSTELL-Impuls 404.
  • In 4A kann der erste RÜCKSTELL-Impuls 402 einen Übergang des programmierbaren Volumens innerhalb einer Phasenwechsel-Speicherzelle (zum Beispiel der Zelle 200) in einen amorphen Zustand mit hoher Datenrückhaltung (das heißt in einen Zustand mit hohem Widerstand) bewirken. Um diesen Übergang zu bewirken, steigt der erste RÜCKSTELL-Impuls 402 bis zu einem Spitzenstrom 406 an, der das programmierbare Volumen der Zelle über seinen Schmelzpunkt hinaus erwärmt (wobei dieser Schmelzpunkt annähernd Ischmelz entsprechen kann). Wie es die Erfinder gewürdigt haben, kann es vorteilhaft sein, einen Spitzenstrom 406 zu haben, der ausreichend hoch ist, um alle oder im Wesentlichen alle Kristallisationskerne aus dem programmierbaren Volumen der Zelle zu entfernen. Nachdem der Spitzenstrom angelegt wurde, wird der Strom während der Abschreckzeit TQ1 schnell abgesenkt, wodurch das programmierbare Volumen 210 schnell abkühlt wird und eine Unordnung in das Gitter „hineingefroren" wird. Da der Spitzenstrom die Anzahl von Kristallisationskernen begrenzt, dauert es relativ lange, bis die Zelle vom amorphen Zustand in einen kristallinen Zustand übergeht. Demgemäß kann der erste RÜCKSTELL-Impuls 402 eine hohe Datenrückhaltung bereitstellen.
  • Bei verschiedenen Ausführungsformen könnte der erste RÜCKSTELL-Impuls 402 eine Gesamtdauer TT1 von annähernd 10 ns aufweisen, was eine Anstiegszeit TR1 von annähernd 2 ns und eine Abschreckzeit TQ1 von annähernd 2 ns umfasst, obwohl je nach Implementierung auch andere Zeiträume verwendet werden könnten.
  • Um die Anzahl von Kristallisationskernen während des RÜCKSTELL-Impulses zu begrenzen, könnte bei einer Ausführungsform der Spitzenstrom 406 von annähernd 120% Von IRückstell,min (zum Beispiel annähernd 600 μA) bis annähernd 180% von IRückstell,min betragen, wobei IRückstell,min der minimale Strom ist, der ausreicht, um die Zelle in ihren Zustand mit hohem Widerstand umzuschalten. Unter kurzer Bezugnahme auf 6 ist eine R-I-Kurve 600 zu sehen, wobei der Strom der Konfigurationen von Impulsen als Funktion des Widerstands der Speicherzelle dargestellt ist. Allgemein ausgedrückt lässt sich erkennen, dass relativ geringe Ströme dazu tendieren, einen Übergang der Zelle von einem Zustand mit hohem Widerstand 602 in einen Zustand mit niedrigem Widerstand 604 zu bewirken, während relativ hohe Ströme dazu tendieren, einen Übergang der Zelle vom Zustand mit niedrigem Widerstand in einen Zustand mit hohem Widerstand 606 zu bewirken. Bei einer Ausführungsform kann es sich bei IRückstell,min 608 um den minimalen Strom (zum Bei spiel ~0,9 mA in 6) handeln, der erforderlich ist, um die Zelle auf den höchsten Widerstand zu bringen. Somit könnte bei verschiedenen Ausführungsformen der Spitzenstrom zum Entfernen der Kristallisationskerne annähernd 125% von IRückstell,min betragen (zum Beispiel Bezugszeichen 610, was ~1,1 mA entspricht). Es ist erkennbar, dass 6 nur veranschaulichend ist und dass die tatsächlichen Werte je nach verwendeten Materialien, Größe der verschiedenen Merkmale der Vorrichtung und einer Anzahl von weiteren Variablen stark abweichen können.
  • Unter Bezugnahme auf 4B ist nun ersichtlich, dass der erste EINSTELL-Impuls 404 einen Übergang des programmierbaren Volumens der Zelle in einen kristallinen Zustand (das heißt einen Zustand mit niedrigem Widerstand) bewirken kann. Um diesen Übergang zu erleichtern, umfasst der erste EINSTELL-Impuls 404 einen maximalen Strom 408, der das programmierbare Volumen über Ikrist hinaus erwärmt, wobei es sich um den Strom handelt, der der Temperatur entspricht, bei der eine gewisse Kristallisierung erfolgen kann. Insbesondere tendiert der maximale Strom 408 dazu, die Temperatur des programmierbaren Volumens unterhalb des Schmelzpunkts des programmierbaren Materials zu halten. Allgemein ausgedrückt wird angenommen, dass der erste EINSTELL-Impuls die Beweglichkeit der atomaren Bestandteile des programmierbaren Volumens erhöht, um es ihm zu erlauben, während der Kristallisationszeit TC1 zu kristallisieren. Daher befindet sich die Zelle nach dem ersten EINSTELL-Impuls in einem kristallinen Zustand mit einem relativ geringen Widerstand.
  • Aufgrund der begrenzten Anzahl an Kristallisationskernen, die von einem ersten RÜCKSTELL-Impuls 402 stammen, kann es erforderlich sein, dass der erste EINSTELL-Impuls 404 Kristallisationskerne ausbilden muss, bevor diese Kerne wachsen können und das programmierbare Volumen kristallisieren kann. Daher kann die Kristallisationszeit TC1 unter Umständen länger sein als herkömmlichere Kristallisationszeiten. Zum Beispiel könnte bei verschiedenen Ausführungsformen, bei denen der maximale Strom 408 annähernd 300 μA beträgt, die Kristallisationszeit TC1 annähernd 100 ns bis annähernd 500 ns betragen und könnte bei einer Ausführungsform annähernd 150 ns sein.
  • Unter Bezugnahme auf 5A bis 5C ist die zweite Konfiguration von Impulsen 500 zu sehen, die schnelle Schreibvorgänge bereitstellen kann. Die zweite Konfiguration von Impulsen 500 umfasst einen zweiten RÜCKSTELL-Impuls 502 und einen zweiten EINSTELL-Impuls 504.
  • 5A bis 5C zeigen Ausführungsformen 502A, 502B, 502C, bei denen ein zweiter RÜCKSTELL-Impuls 502 den Übergang des programmierbaren Volumens der Zelle in einen amorphen Zustand (das heißt einen Zustand mit hohem Widerstand) bewirken kann. Bei der veranschaulichten Ausführungsform in 5A weist der zweite Rückstell-Impuls 502A einen Spitzenstrom 406 auf, der gleich dem Spitzenstrom 406 des ersten RÜCKSTELL-Impulses 402 ist, aber eine relativ lange Abschreckzeit TQ2 (relativ zur Abschreckzeit TQ1) und eine relativ allmählich abfallende Flanke aufweist, was es erlaubt, dass während dieser Abschreckzeit TQ2 einige Kristallisationskerne ausgebildet werden. Bei einer Ausführungsform könnte die Abschreckzeit durch Anpassen der Gate-Spannung eines Abschreck-Transistors auf der Bitleitung angepasst werden.
  • Bei der veranschaulichten Ausführungsform in 5B kann der zweite Rückstell-Impuls 502B einen Spitzenstrom 506, der geringer ist als der Spitzenstrom 406, sowie eine relativ lange Abschreckzeit TQ2 und eine relativ allmählich abfallende Flanke aufweisen. Die relativ lange Abschreckzeit TQ2 und der relativ geringe Spitzenstrom 506 können die Ausbildung der Kristallisationskerne erleichtern. Zum Beispiel könnte bei einer Ausführungsform, bei der die Abschreckzeit TQ2 annähernd 5 bis 10 ns beträgt, der Spitzenstrom 506 100% von IRückstell,min oder 110% von IRückstell,min betragen. Somit könnte bei einigen Ausführungsformen der zweite RÜCKSTELL-Impuls 502 eine Gesamtdauer TT2 von annähernd 10 ns aufweisen, was eine Anstiegszeit TR2 von annähernd 2 ns und eine Abschreckzeit TQ2 von annähernd 5 bis 7 ns umfasst, obwohl je nach Implementierung auch andere Zeiträume verwendet werden könnten.
  • In 5C kann der zweite Rückstell-Impuls auch einen Spitzenstrom 507 aufweisen, der geringer ist als der Spitzenstrom 406. Insbesondere entspricht bei dieser Ausführungsform die fallende Flanke der fallenden Flanke in 4.
  • In 5D kann aufgrund der Ausbildung der Kristallisationskerne, die während der Abschreckzeit TQ2 ausgebildet werden, der zweite EINSTELL-Impuls 504 eine Kristallisationszeit TC2 aufweisen, die, verglichen mit der Kristallisationszeit TC1, relativ kurz ist, unter der Voraussetzung, dass ähnliche Ströme verwendet wer den. Somit kann die zweite Konfiguration von Impulsen 500 eine Gesamtschreibgeschwindigkeit bereitstellen, die deutlich höher ist als bei der ersten Konfiguration von Impulsen 400 und bei anderen, herkömmlicheren Ansätzen. Zum Beispiel könnte die zuvor bereits erörterte Konfiguration von Impulsen 212 eine RÜCKSTELL-Impulsdauer von annähernd 10 ns und eine EINSTELL-Impulsdauer von annähernd 100 ns aufweisen. Hingegen könnte bei einer Ausführungsform die zweite Konfiguration von Impulsen 500 eine RÜCKSTELL-Impulsdauer 502 von annähernd 10 ns und eine EINSTELL-Impulsdauer 504 von annähernd 50 ns aufweisen. Daher könnte beim Schreiben von Daten in das Speicherfeld die effektive Schreibzeit bei verschiedenen Ausführungsformen um einen Faktor von annähernd zwei verringert werden, wobei weiterer fester Systemaufwand (zum Beispiel für das Decodieren von Adressen, die Bus-Zeitsteuerung, usw.) unberücksichtigt bleibt.
  • Diese und weitere Konfigurationen von Impulsen können auf verschiedene Weise implementiert werden, um den Speicher gemäß den Wünschen des Konstrukteurs anzupassen. 7 und 9 zeigen zwei veranschaulichende Verfahren 700, 900, bei denen zumindest zwei unterschiedliche Konfigurationen von Impulsen in einer Speichervorrichtung genutzt werden können, um einem Benutzer Flexibilität beim Programmieren bereitzustellen. Obwohl diese Verfahren 700, 900 und andere erfindungsgemäße Verfahren nachfolgend als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben sind, ist erkennbar, dass die vorliegende Erfindung nicht durch die veranschaulichte Reihenfolge solcher Handlungen oder Ereignisse beschränkt ist. Zum Beispiel können erfindungsgemäß einige Handlungen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen außer denjenigen auftreten, die in diesem Dokument veranschaulicht und/oder beschrieben sind. Außerdem kann es sein, dass nicht alle veranschaulichten Handlungen erforderlich sind, um eine Methodik erfindungsgemäß zu implementieren.
  • Unter Bezugnahme auf 7 ist ein Verfahren 700 gemäß Aspekten der Erfindung zu sehen. In Schritt 702 werden Adressen einiger Zellen eines Speicherfelds einer ersten Konfiguration von Impulsen zugeordnet, die dann verwendet wird, um Daten in diese Zellen zu schreiben. In Schritt 704 werden Adressen weiterer Speicherzellen des Speicherfelds einer zweiten Konfiguration von Impulsen zugeordnet, die dann verwendet wird, um Daten in die weiteren Zellen zu schreiben.
  • Bei verschiedenen Ausführungsformen könnte das Verfahren 700 in Hardware genutzt werden, wie beispielsweise in 8 gezeigt. In 8 kann ein Speicher 800 (zum Beispiel ein Phasenwechselspeicher) die Steuerschaltungen 802 und ein Feld 804 umfassen. Die Steuerschaltungen 802 stellen ein erstes Impulskonfigurationssignal 806 für den ersten Satz von Adressen (ADRESSEN_1) bereit, das sich auf eine erste Gruppe von Zellen 808 innerhalb des Speicherfelds beziehen kann, die für langfristige Speicherung verwendet werden (zum Beispiel Zellen, die zum Speichern von Telefonnummern in einem Mobiltelefon verwendet werden). Die Steuerschaltungen 802 können außerdem ein zweites Impulskonfigurationssignal 810 für den zweiten Satz von Adressen (ADRESSEN_2) bereitstellen, das sich auf eine zweite Gruppe von Zellen 812 innerhalb des Speicherfelds beziehen kann, die für schnelle Speicherzugriffe verwendet werden (zum Beispiel Zellen, die zum Speichern von Anweisungen in einem Cache-Speicher verwendet werden).
  • Bei einer Ausführungsform könnte der erste Satz von Adressen fest verdrahtet sein, um immer über die erste Konfiguration von Impulsen zu schreiben, und der zweite Satz von Adressen könnte fest verdrahtet sein, um immer über die zweite Konfiguration von Impulsen zu schreiben. Bei weiteren Ausführungsformen könnten die Steuerschaltungen 802 dynamisch ändern, wie der erste und der zweite Satz von Adressen der ersten und der zweiten Konfiguration von Impulsen zugeordnet sind.
  • Unter Bezugnahme auf 9 ist ein weiteres Verfahren 900 gemäß Aspekten der Erfindung zu sehen. In Schritt 902 wird während eines ersten zeitlich definierten Zustands eine erste Konfiguration von Impulsen verwendet, um zumindest zwei Datenzustände in die Speicherzellen zu schreiben. In Schritt 904 wird während eines zweiten zeitlich definierten Zustands eine zweite Konfiguration von Impulsen verwendet, um zumindest zwei Datenzustände in zumindest eine weitere der Speicherzellen zu schreiben. Dieses Verfahren und alle in diesem Dokument beschriebenen Verfahren könnten durch Hardware oder Software oder Kombinationen aus beiden genutzt werden.
  • Somit könnten in verschiedenen Ausführungsformen unterschiedliche Konfigurationen von Impulsen zu unterschiedlichen Zeitpunkten verwendet werden, um unterschiedliche Datenmerkmale, wie beispielsweise Hochgeschwindigkeits-Datenschreibvorgänge oder Daten mit hoher Datenrückhaltung, auszuwählen. Zum Beispiel könnten bei einer Ausführungsform während einer Herunterfahrsequenz oder einer Sequenz zum langfristigen Speichern von Daten alle Bits (oder ein Teil des Felds; und/oder alle RÜCKSTELL-Bits) mit der ersten Konfiguration von Impulsen geschrieben werden, um Daten mit hoher Datenrückhaltung bereitzustellen. Bei weiteren Ausführungsformen könnte während einer Systemstart- oder Initialisierungssequenz in alle Zellen geschrieben werden, wobei die zweite Konfiguration von Impulsen verwendet wird, um Hochgeschwindigkeits-Schreibvorgänge zu erlauben. Insbesondere könnten alle RÜCKSTELL-Bits einer Teilmenge des Felds während der Systemstartsequenz neu geschrieben werden, um ein Hochgeschwindigkeits-Überschreiben zu erlauben.
  • 10 zeigt eine Ausführungsform eines Datenverarbeitungssystems 1000, welches Datenverarbeitungsschaltungen 1002 aufweist, die so konfiguriert sind, dass sie Daten verarbeiten; und eine Speichervorrichtung 1004 zum Speichern der Daten. Bei der Speichervorrichtung kann es sich um eine beliebige der in diesem Dokument beschriebenen Speichervorrichtungen handeln. Zum Beispiel kann bei einer Ausführungsform die Speichervorrichtung 1004 ein Feld aus Phasenwechsel-Speicherzellen aufweisen, wobei die Verarbeitungsschaltungen dem Speicherfeld zumindest eine erste und eine zweite Konfiguration von Impulsen bereitstellen könnten, um einem Benutzer Flexibilität beim Programmieren bereitzustellen. Bei einer Ausführungsform könnte es sich bei dem Datenverarbeitungssystem 1000 um eine Kommunikationsvorrichtung handeln, wie beispielsweise ein Mobiltelefon oder ein Personenrufgerät (Pager). Bei weiteren Ausführungsformen könnte es sich bei dem Datenverarbeitungssystem 1000 um ein tragbares elektronisches Produkt handeln, wie beispielsweise einen tragbaren Computer, ein Mobiltelefon, ein Personenrufgerät, eine Kamera, einen Musikgerät, ein Sprachaufzeichnungsgerät, usw. Bei noch weiteren Ausführungsformen könnte das Datenverarbeitungssystem 1000 ein elektronisches System, wie beispielsweise ein Kraftfahrzeug, ein Flugzeug, ein industrielles Steuerungssystem, usw. umfassen.
  • Obwohl die Erfindung im Hinblick auf eine oder mehr Implementierungen veranschaulicht und beschrieben wurde, können Veränderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne dass hierdurch vom Gedanken und Schutzumfang der angehängten Ansprüche abgewichen wird. Mit besonderem Hinblick auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systeme, usw.) ausgeführt werden, ist beabsichtigt, dass die Begriffe (ein schließlich einer Bezugnahme auf ein „Mittel"), die zum Beschreiben solcher Komponenten verwendet werden, jeder beliebigen Komponente oder Struktur entsprechen sollen, welche die angegebene Funktion der beschriebenen Komponente ausführt, obwohl sie nicht strukturell gleichwertig mit der offenbarten Struktur ist, welche die Funktion in den in diesem Dokument veranschaulichten, beispielhaften Implementierungen der Erfindung ausführt, es sei denn, es ist etwas anderes angegeben. Außerdem kann, während ein bestimmtes Merkmal der Erfindung im Hinblick auf nur eine von mehreren Implementierungen offenbart worden sein kann, ein solches Merkmal mit einem oder mehreren weiteren Merkmalen der anderen Implementierungen kombiniert werden, soweit dies für jede beliebige betreffende oder bestimmte Anwendung wünschenswert und vorteilhaft ist. In dem Maß, in dem der Begriff „Anzahl" verwendet wird, ist erkennbar, dass dieser Begriff jede beliebige Ganzzahl einschließlich der Zahl „Eins" bis praktisch unendlich umfassen kann. Außerdem sollen, in dem Maße, in dem die Begriffe „umfassend", „umfasst", „aufweisend", „aufweist", „mit" oder Varianten davon sowohl in der ausführlichen Beschreibung als auch in den Ansprüchen verwendet werden, solche Begriffe auf eine Weise einschließend sein, dass sie mit dem Begriff „enthaltend" gleichbedeutend sind.

Claims (35)

  1. Verfahren zum Programmieren eines Felds aus Speicherzellen, das Folgendes umfasst: Auswählen zwischen einer ersten Konfiguration von Impulsen und einer zweiten Konfiguration von Impulsen, von denen jede zumindest zwei Datenzustände in eine Anzahl der Speicherzellen des Felds schreiben kann.
  2. Verfahren nach Anspruch 1, wobei sich die erste und die zweite Konfiguration von Impulsen als Funktion ihrer Impulslängen voneinander unterscheiden.
  3. Verfahren nach Anspruch 1, wobei die erste und die zweite Konfiguration von Impulsen jeweils einen Rückstell-Impuls umfassen, wobei sich die Rückstell-Impulse als Funktion von mit ihnen verbundenen fallenden Flanken voneinander unterscheiden.
  4. Verfahren nach Anspruch 1, wobei die erste und die zweite Konfiguration von Impulsen jeweils einen Rückstell-Impuls umfassen, wobei sich die Rückstell-Impulse als Funktion ihrer Amplituden voneinander unterscheiden.
  5. Verfahren nach Anspruch 1, wobei die erste Konfiguration von Impulsen während eines ersten zeitlich definierten Zustands so konfiguriert ist, dass sie die zumindest zwei Datenzustände mit einer ersten Datenrückhaltung schreibt; und die zweite Konfiguration von Impulsen während eines zweiten zeitlich definierten Zustands so konfiguriert ist, dass sie die zumindest zwei Datenzustände mit einer zweiten Datenrückhaltung schreibt, die geringer ist als die erste Datenrückhaltung.
  6. Verfahren nach Anspruch 5, wobei eine Gesamtdauer der zweiten Konfiguration von Impulsen geringer ist als eine Gesamtdauer der ersten Konfiguration von Impulsen.
  7. Verfahren nach Anspruch 1, wobei: Adressen von einigen der Speicherzellen der ersten Konfiguration von Impulsen zugeordnet sind, die verwendet wird, um die zumindest zwei Datenzustände in die einigen Speicherzellen zu schreiben; und Adressen von anderen der Speicherzellen der zweiten Konfiguration von Impulsen zugeordnet sind, die verwendet wird, um die zumindest zwei Datenzustände in die anderen Speicherzellen zu schreiben.
  8. Verfahren nach Anspruch 1, wobei die Speicherzellen Phasenwechsel-Speicherzellen aufweisen und die erste und die zweite Konfiguration von Impulsen ferner Folgendes aufweisen: einen ersten bzw. einen zweiten Einstell-Impuls, der jeweils den Übergang der Speicherzellen in Zustände mit niedrigem Widerstand einleitet, wobei der zweite Einstell-Impuls eine geringere Dauer hat als der erste Einstell-Impuls.
  9. Verfahren zum Programmieren eines Felds aus Speicherzellen, das Folgendes umfasst: Zuordnen von Adressen von einigen der Speicherzellen im Feld zu einer ersten Konfiguration von Impulsen, die verwendet wird, um zumindest zwei Datenzustände in die einigen Speicherzellen zu schreiben; und Zuordnen von Adressen von anderen der Speicherzellen im Feld zu einer zweiten Konfiguration von Impulsen, die verwendet wird, um die zumindest zwei Datenzustände in die anderen Speicherzellen zu schreiben.
  10. Verfahren nach Anspruch 9, wobei sich die erste und die zweite Konfiguration von Impulsen als Funktion der mit ihnen verbundenen Impulslängen voneinander unterscheiden.
  11. Verfahren nach Anspruch 9, wobei sich die erste und die zweite Konfiguration von Impulsen voneinander als Funktion von zumindest einem, wenn nicht beiden der folgenden Elemente voneinander unterscheiden: einem Spitzenstrom und einer fallenden Flanke.
  12. Verfahren nach Anspruch 9, das ferner Folgendes umfasst: Verwenden der ersten Konfiguration von Impulsen, um die zumindest zwei Datenzustände mit einer ersten Datenrückhaltung in die einigen Speicherzellen zu schreiben, wobei die erste Datenrückhaltung größer ist als eine zweite Datenrückhaltung, die mit den übrigen Speicherzellen verbunden ist.
  13. Verfahren nach Anspruch 9, wobei die erste und die zweite Konfiguration von Impulsen einen ersten bzw. einen zweiten Einstell-Impuls umfassen, um jeweils den Übergang zu Zuständen mit niedrigem Widerstand zu erleichtern, wobei der zweite Einstell-Impuls eine geringere Dauer hat als der erste Einstell-Impuls.
  14. Verfahren nach Anspruch 13, wobei der zweite Einstell-Impuls eine Dauer hat, die geringer ist als annähernd die Hälfte einer Dauer des ersten Einstell-Impulses.
  15. Verfahren nach Anspruch 9, wobei die Speicherzellen Phasenwechsel-Speicherzellen aufweisen und die erste und die zweite Konfiguration von Impulsen ferner einen ersten bzw. einen zweiten Einstell-Impuls umfassen, um jeweils den Übergang von Zuständen mit hohem Widerstand zu Zuständen mit niedrigem Widerstand zu erleichtern, wobei der zweite Einstell-Impuls eine geringere Dauer hat als der erste Einstell-Impuls.
  16. Verfahren nach Anspruch 9, wobei die jeweils der ersten und der zweiten Konfiguration von Impulsen zugeordneten Adressen während der Herstellung des Speichers bestimmt werden.
  17. Verfahren nach Anspruch 9, wobei die jeweils der ersten und der zweiten Konfiguration von Impulsen zugeordneten Adressen durch ein externes Signal während eines Initialisierungsprozesses bestimmt werden.
  18. Verfahren zum Programmieren eines Felds aus Speicherzellen, das Folgendes umfasst: während eines ersten zeitlich definierten Zustands Verwenden einer ersten Konfiguration von Impulsen, um zumindest zwei Datenzustände in die Speicherzellen zu schreiben; und während eines zweiten Zustands Verwenden einer zweiten Konfiguration von Impulsen, um die zumindest zwei Datenzustände in die Speicherzellen zu schreiben, wobei die erste und die zweite Konfiguration von Impulsen sich als Funktion der Impulslängen, die mit diesen verbunden sind, voneinander unterscheiden.
  19. Verfahren nach Anspruch 18, wobei es sich bei dem ersten Zustand um eine Herunterfahrsequenz handelt.
  20. Verfahren nach Anspruch 19, wobei die erste Konfiguration von Impulsen während der Herunterfahrsequenz Daten mit hoher Datenrückhaltung bereitstellt.
  21. Verfahren nach Anspruch 18, wobei es sich bei dem zweiten Zustand um eine Initialisierungssequenz handelt.
  22. Verfahren nach Anspruch 18, wobei die zweite Konfiguration von Impulsen eine Gesamtdauer aufweist, die geringer ist als eine Gesamtdauer der ersten Konfiguration von Impulsen.
  23. Verfahren nach Anspruch 18, wobei es sich bei den Speicherzellen um Phasenwechsel-Speicherzellen handelt.
  24. Speichervorrichtung, die Folgendes aufweist: ein Feld aus resistiven Speicherzellen; Steuerschaltungen, die so konfiguriert sind, dass sie eine erste und eine zweite Konfiguration von Impulsen bereitstellen, um Daten in die resistiven Speicherzellen zu schreiben, wobei die erste Konfiguration von Impulsen Folgendes aufweist: einen ersten Rückstell-Impuls, der einen ersten Spitzenstrom aufweist, und einen ersten Einstell-Impuls, der eine erste Einstell-Impulslänge aufweist; und wobei die zweite Konfiguration von Impulsen Folgendes aufweist: einen zweiten Rückstell-Impuls, der einen zweiten Spitzenstrom aufweist, der geringer ist als der erste Spitzenstrom, und einen zweiten Rückstell-Impuls, der eine zweite Rückstell-Impulslänge aufweist, die geringer ist als die erste Rückstell-Impulslänge.
  25. Speichervorrichtung nach Anspruch 24, wobei es sich bei den resistiven Speicherzellen um Phasenwechsel-Speicherzellen handelt und der erste Spitzenstrom ausreichend ist, um Kristallisationskerne aus programmierbaren Volumina zu entfernen, die mit den Phasenwechsel-Speicherzellen verbunden sind.
  26. Speichervorrichtung nach Anspruch 24, wobei es sich bei den resistiven Speicherzellen um Phasenwechsel-Speicherzellen handelt und wobei der zweite Rückstell-Impuls eine Abschreckzeit aufweist, die länger ist als die Abschreckzeit des ersten Rückstell-Impulses.
  27. Speichervorrichtung nach Anspruch 26, wobei die Abschreckzeit durch Anpassen einer Gate-Spannung auf einem Abschreck-Transistor einer Bitleitung angepasst wird.
  28. Speichervorrichtung nach Anspruch 26, wobei die Abschreckzeit des zweiten Rückstell-Impulses ausreichend ist, um einige Kristallisationskerne in programmierbaren Volumina auszubilden, die mit den Phasenwechsel-Speicherzellen verbunden sind.
  29. Speicher nach Anspruch 28, wobei der zweite Einstell-Impuls kürzer ist als der erste Einstell-Impuls.
  30. Speichervorrichtung, die Folgendes aufweist: Mittel zum Speichern von Datenbits; Mittel zum Bereitstellen einer ersten und einer zweiten Konfiguration von Impulsen, um Daten in das Mittel zum Speichern der Datenbits zu schreiben, wobei die erste Konfiguration von Impulsen Folgendes aufweist: einen ersten Rückstell-Impuls und einen ersten Einstell-Impuls mit einer ersten Einstell-Impulslänge; und wobei die zweite Konfiguration von Impulsen Folgendes aufweist: einen zweiten Rückstell-Impuls und einen zweiten Einstell-Impuls mit einer zweiten Einstell-Impulslänge, die geringer ist als die erste Einstell-Impulslänge.
  31. Datenverarbeitungssystem, das Folgendes aufweist: Datenverarbeitungsschaltungen; und einen mit den Datenverarbeitungsschaltungen verbundenen Speicher, wobei über eine erste und eine zweite Konfiguration von Impulsen auf den Speicher zugegriffen werden kann, wobei die erste Konfiguration von Impulsen Folgendes aufweist: einen ersten Rückstell-Impuls und einen ersten Einstell-Impuls mit einer ersten Einstell-Impulslänge; und wobei die zweite Konfiguration von Impulsen Folgendes aufweist: einen zweiten Rückstell-Impuls und einen zweiten Einstell-Impuls mit einer zweiten Einstell-Impulslänge, die geringer ist als die erste Einstell-Impulslänge.
  32. Datenverarbeitungssystem nach Anspruch 31, wobei der erste Rückstell-Impuls einen ersten Spitzenstrom aufweist und der zweite Rückstell-Impuls einen zweiten Spitzenstrom aufweist, der geringer ist als der erste Spitzenstrom.
  33. Datenverarbeitungssystem nach Anspruch 31, wobei der erste Rückstell-Impuls eine erste fallende Flanke aufweist und der zweite Rückstell-Impuls eine zweite fallende Flanke aufweist, die weniger steil abfällt als die erste fallende Flanke.
  34. Datenverarbeitungssystem nach Anspruch 31, wobei der Speicher ein Feld aus Phasenwechsel-Speicherzellen aufweist.
  35. Datenverarbeitungssystem nach Anspruch 31, wobei das Datenverarbeitungssystem eine Kommunikationsvorrichtung, ein tragbares elektronisches Produkt oder ein elektronisches System umfasst.
DE102008030857A 2007-06-29 2008-06-30 Mehrfach-Schreibkonfigurationen für eine Speicherzelle Withdrawn DE102008030857A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/771,747 2007-06-29
US11/771,747 US7852657B2 (en) 2007-06-29 2007-06-29 Multiple write configurations for a memory cell

Publications (1)

Publication Number Publication Date
DE102008030857A1 true DE102008030857A1 (de) 2009-04-16

Family

ID=40160205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008030857A Withdrawn DE102008030857A1 (de) 2007-06-29 2008-06-30 Mehrfach-Schreibkonfigurationen für eine Speicherzelle

Country Status (2)

Country Link
US (1) US7852657B2 (de)
DE (1) DE102008030857A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090086816A (ko) * 2008-02-11 2009-08-14 삼성전자주식회사 상변화 메모리 장치, 그것의 기록 방법, 그리고 그것을포함하는 시스템
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8847195B2 (en) 2009-12-24 2014-09-30 Micron Technology, Inc. Structures for resistance random access memory and methods of forming the same
WO2013037720A1 (fr) * 2011-09-09 2013-03-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédés de réalisation et de préprogrammation d'une mémoire resistive non volatile a changement de phase
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
US9314792B2 (en) * 2012-05-08 2016-04-19 Avioq, Inc. Device for collecting oral fluid samples and the like
US9165644B2 (en) * 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
SI24265A (sl) * 2012-11-30 2014-06-30 Institut "Jožef Stefan" Trajna bistabilna pomnilna naprava na osnovi ultrahitrega kaljenja
US11221967B2 (en) * 2013-03-28 2022-01-11 Hewlett Packard Enterprise Development Lp Split mode addressing a persistent memory
US9343132B2 (en) 2013-05-22 2016-05-17 Headway Technologies, Inc. MRAM write pulses to dissipate intermediate state domains
TWI571875B (zh) * 2015-10-30 2017-02-21 華邦電子股份有限公司 電阻式記憶體裝置及其寫入方法
US10839897B1 (en) * 2019-05-14 2020-11-17 Sandisk Technologies Llc Set/reset methods for crystallization improvement in phase change memories

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US7337282B2 (en) 2003-11-28 2008-02-26 Infineon Technologies Ag Memory system and process for controlling a memory component to achieve different kinds of memory characteristics on one and the same memory component
KR100714475B1 (ko) * 2006-01-11 2007-05-04 삼성전자주식회사 상변화 메모리 장치
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory

Also Published As

Publication number Publication date
US7852657B2 (en) 2010-12-14
US20090003034A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
DE102008030857A1 (de) Mehrfach-Schreibkonfigurationen für eine Speicherzelle
DE60315613T2 (de) Schreibschaltung für Phasenwechsel-Speicher
DE102004016408B4 (de) Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren
DE602006000579T2 (de) Verfahren für den Betrieb eines PMC-Speichers und CBRAM-Schaltung
DE60312961T2 (de) Multi-level speicherzelle
DE102005063287B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102006048588A1 (de) Speichersysteme und Verfahren zum Betreiben des Speichersystems
DE2434704C2 (de) Programmierbare Verknüpfungsmatrix
DE102006000618A1 (de) Speichervorrichtung
DE102005030143B4 (de) Speicherelement für eine nichtflüchtige Speicherung unter Verwendung von Widerstandselementen
DE102008030217A1 (de) Programmierverfahren mit lokal optimierten Schreibparametern
DE102004063767A1 (de) Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld und Stromsteuerschaltung
DE102008030859A1 (de) Konditionierungsvorgänge für Speicherzellen
DE102008028935A1 (de) Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren
DE102005055652A1 (de) Mehrimpuls-Rücksetz-Schreibschema für Phasenwechselspeicher
DE102007012781A1 (de) Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung
DE102012209151A1 (de) Setzimpuls für Phasenübergangsspeicher-Programmierung
DE102008012827A1 (de) Verfahren zur Verhinderung eines Overreset
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE2022622C2 (de) Halbleiterspeichermatrix
DE2711679C2 (de) Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus
DE602004010134T2 (de) Kompensation einer langen lesezeit einer speichervorrichtung in datenvergleichs- und schreiboperationen
DE2514582B1 (de) Schaltung zur erzeugung von leseimpulsen
DE102007047033A1 (de) Resistiver Speicher mit nebenschlüssigen Speicherzellen
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee