DE102008012827A1 - Verfahren zur Verhinderung eines Overreset - Google Patents
Verfahren zur Verhinderung eines Overreset Download PDFInfo
- Publication number
- DE102008012827A1 DE102008012827A1 DE102008012827A DE102008012827A DE102008012827A1 DE 102008012827 A1 DE102008012827 A1 DE 102008012827A1 DE 102008012827 A DE102008012827 A DE 102008012827A DE 102008012827 A DE102008012827 A DE 102008012827A DE 102008012827 A1 DE102008012827 A1 DE 102008012827A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- phase change
- change memory
- current
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- Im Falle von herkömmlichen Speichervorrichtungen, insbesondere herkömmlichen Halbleiter-Speichervorrichtungen, ist es manchmal üblich, zwischen funktionalen Speichervorrichtungen (z. B. PLAs, PALs usw.) und Tabellen-Speichervorrichtungen zu unterscheiden. Einige Tabellen-Speichervorrichtungen schließen beispielsweise ROM-Vorrichtungen (Read Only Memory bzw. Festspeicher), wie PROMs, EPROMs, EEPROMs, Flash-Speicher usw., und RAM-Vorrichtungen (Random Access Memory bzw. Schreib-/Lese-Speicher mit wahlfreiem Zugriff) wie DRAMs und SRAMs, ein.
- Im Falle von SRAMs (Static Random Access Memory bzw. statischer RAM) umfassen einzelne Speicherzellen in der Regel beispielsweise sechs Transistoren, die als kreuzgekoppeltes Latch konfiguriert sind. Im Falle von DRAMs (Dynamic Random Access Memory bzw. dynamischer RAM) wird im Allgemeinen nur ein einziges, entsprechend gesteuertes kapazitives Element (z. B. die Gate-Source-Kapazität eines MOSFET) verwendet, wobei in der Kapazität eine Ladung gespeichert werden kann. Die Ladung in einem DRAM hält sich jedoch nur kurze Zeit, und eine periodische Auffrischung muss durchgeführt werden, um einen Datenzustand aufrechtzuerhalten. Anders als der DRAM braucht der SRAM keine Auffrischung, und die in den Speicherzellen gespeicherten Daten bleiben solange gespeichert, wie dem SRAM eine geeignete Versorgungsspannung zugeführt wird. Sowohl SRAMs als auch DRAMs werden als flüchtige Speicher angesehen, in denen ein Datenzustand nur solange aufrechterhalten bleibt, wie ihnen Leistung zugeführt wird.
- Im Gegensatz zu einem flüchtigen Speicher zeigen nicht-flüchtige Speichervorrichtungen (NVMs – Non Volatile Memories), z. B. EPROMs, EEPROMs und Flash-Speicher, ein anderes Verhalten, wobei die gespeicherten Daten auch dann gehalten werden, wenn die mit ihnen assoziierte Versorgungsspannung abgeschaltet wird. Diese Art von Speicher hat für verschiedene Arten von mobilen Kommunikationsvorrichtungen verschiedene Vorteile, wie beispielsweise für ein elektronisches Rolodex auf Mobiltelefonen, bei dem die darin enthaltenen Daten auch dann behalten werden, wenn das Mobiltelefon abgestellt wird.
- Eine Art von nicht-flüchtigem Speicher wird als resistive oder resistiv geschaltete Speichervorrichtung bezeichnet. In einem solchen resistiven Speicher wird ein Speichermaterial, das zwischen zwei geeigneten Elektroden (d. h. einer Anode und einer Kathode) positioniert ist, durch geeignete Schaltprozesse in einen mehr oder weniger leitfähigen Zustand gebracht, wobei der stärker leitfähige Zustand beispielsweise einer logischen „1" entspricht und der weniger leitfähige Zustand beispielsweise einer logischen „0" entspricht (oder umgekehrt). Geeignete resistive Speicher können beispielsweise Perovskit-Speicher sein, wie in W. W. Zhuamg et al., „Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM 2002, beschrieben, resistive Schaltung in binaren Oxiden (OxRAM), wie beispielsweise in I. G. Baek et al., „Multi-layer crosspoint binary Oxide resistive memory (OxRAM) for post-NAND storage application", IEDM 2005, beschrieben, Phasenwechselspeicher (PCRAM) und leitend verbrückender RAM (CBRAM), wie in M. Kund et al., „Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20 nm", IEEE, 2005, beschrieben.
- Im Falle eines Phasenwechselspeichers kann beispielsweise eine geeignete Chalkogenidverbindung (z. B. eine GeSbTe- oder eine AgInSbTe-Verbindung) als das aktive Material verwendet werden, das zwischen den beiden entsprechenden Elektroden positioniert wird. Das Chalkogenidverbindungsmaterial kann mittels eines geeigneten Schaltprozesses in einen amorphen, d. h. relativ schwach leitenden, oder einen kristallinen, d. h. relativ stark leitenden, Zustand gebracht werden und verhält sich somit wie ein variables Widerstandselement, das, wie oben herausgestellt, als unterschiedliche Datenzustände genutzt werden kann.
- Um einen Wechsel im Phasenwechselmaterial von einem amorphen Zustand in einen kristallinen Zustand zu erreichen, wird ein geeigneter Heizstrom an die Elektroden angelegt, wobei der Strom das Phasenwechselmaterial über dessen Kristallisationstemperatur hinaus erwärmt. Dieser Vorgang wird manchmal als Setz- bzw. SET-Operation bezeichnet. Ebenso wird eine Zustandsänderung aus einem kristallinen Zustand in einen amorphen Zustand durch die Anlegung eines geeigneten Heizstromimpulses erreicht, wobei das Phasenwechselmaterial über seine Schmelztemperatur hinaus erwärmt wird, und während seines schnellen Abkühlungsprozesses der amorphe Zustand erreicht wird. Dieser Vorgang wird manchmal als Zurücksetz- oder RESET-Operation bezeichnet. Die Kombination aus SET- und RESET-Operationen ist ein Mittel, anhand dessen Daten in eine Phasenwechsel-Speicherzelle geschrieben werden können.
- Herkömmlich werden resistiv geschaltete Speicher, wie Phasenwechsel-Speicherzellen, in einem oder mehreren Feldern bzw. Arrays von Phasenwechselzellen in einem Kernbereich der Vorrichtung organisiert, wobei jede Phasenwechsel-Speicherzelle aus einem Phasenwechsel-Speicherelement, das mit einer Auswahl-Schalteinrichtung verkoppelt ist, besteht. Eine herkömmliche Anordnung ist in
1 dargestellt, wo ein Phasenwechselelement10 zwischen eine Bitleitung12 und einen bipolaren Auswahltransistor14 gekoppelt ist. Eine Wortleitung16 ist mit dem Basisanschluss des Transistors14 verkoppelt. Durch Aufrufen bzw. Adressieren der zugehörigen Bitleitung12 und Wortleitung16 auf geeignete Weise können Daten dort hineingeschrieben und von dort ausgelesen werden. Ein Feld von Phasenwechsel-Speicherzellen, die auf die oben beschriebene Weise konfiguriert sind, wird manchmal als NOR-Speicherfeld bezeichnet. - ZUSAMMENFASSUNG DER ERFINDUNG
- Im Folgenden wird eine vereinfachte Zusammenfassung gegeben, um ein grundsätzliches Verstehen eines oder mehrerer Aspekte der Erfindung zu ermöglichen. Die Zusammenfassung ist kein ausführlicher Überblick über die Erfindung und soll weder entscheidende noch kritische Elemente der Erfindung identifizieren, noch ihren Bereich abstecken. Vielmehr ist der vorherrschende Zweck der Zusammenfassung die Darlegung einiger Ideen der Erfindung in einer vereinfachten Form als Einleitung für die ausführlichere Beschreibung, die nachstehend gegeben wird.
- In einer Ausführungsform der Erfindung ist ein Verfahren zum Aufrufen bzw. Adressieren einer Speicherzelle offenbart, welches das Anlegen einer Vielzahl von Impulsen an die Speicherzelle umfasst, wobei ein folgender Impuls eine größere Amplitude hat als ein Anfangsimpuls. In einer Ausführungsform der Erfindung umfassen die Impulse Stromimpulse, wobei jeder Impuls eine dazugehörige Spannung aufweist, die kleiner ist als ein der Speicherzelle eigener bzw. intrinsischer Schaltspannungs-Schwellenwert.
- In einer anderen Ausführungsform der Erfindung wird ein Speicher offenbart, der eine Speicherzelle und eine Steuerschaltung umfasst. Die Steuerschaltung ist so konfiguriert, dass sie die Speicherzelle durch Anlegen einer Vielzahl von Impulsen an die Speicherzelle aufruft, wobei ein folgender Impuls eine größere Amplitude aufweist als ein Anfangsimpuls. In einer Ausführungsform der Erfindung umfassen die Impulse Stromimpulse, wobei jeder Impuls eine zugehörige Spannung aufweist, die kleiner ist als ein der Speicherzelle eigener Schaltspannnungs-Schwellenwert.
- Die verschiedenen Ausführungsformen der Erfindung können sowohl auf Phasenwechsel-Speicherzellen mit binärem Zustand als auch auf Phasenwechsel-Speicherzellen mit mehreren Pegeln angewendet werden. Außerdem können die verschiedenen Ausführungsformen der Erfindung verwendet werden, um das Phasenwechselmaterial direkt zu erwärmen, um einen RESET zu bewirken, oder sie können alternativ an eine Heizstruktur angelegt werden, die das Phasenwechselmaterial aus der Nähe erwärmt, um einen RESET-Zustand zu bewirken, falls gewünscht.
- Die folgende Beschreibung und die beigefügte Zeichnung schildern ausführlich bestimmte erläuternde Aspekte und Implementierungen der Erfindung. Sie zeigen nur einige der verschiedenen Möglichkeiten für die Anwendung der Grundlagen der Erfindung.
- KURZE BESCHREIBUNG DER ZEICHNUNG
-
1 ist ein Schema einer herkömmlichen Speicherarchitektur, die einen Auswahltransistor für den selektiven Zugriff auf ein zu diesem gehöriges Speicherelement verwendet; -
2 zeigt eine Vielzahl von Phasenwechsel-Speicherelementen mit unterschiedlichen kritischen Abmessungen im Zusammenhang mit Variationen des Herstellungsverfahrens; -
3 ist ein Ablaufschema, das ein Verfahren zum Ansteuern einer Speicherzelle gemäß einer Ausführungsform der vorliegenden Erfindung darstellt; -
4 ist ein Graph, der eine einem Phasenwechselelement eigene Schaltspannungsschwellen-Eigenschaft eines Phasenwechselelements, das einem RESET unterzogen wurde, zeigt; -
5 ist ein Graph, der eine Vielzahl von Stromimpulsen zur Verwendung bei der Adressierung eines Speicherelements zeigt, die einen Overreset vermeiden, gemäß einer Ausführungsform der Erfindung; -
6 –8 sind Graphen, die Spannungs- und Stromwellenformen im Zusammenhang mit einer Speicherzelle während eines Adressierungsverfahrens, das einen Overreset vermeidet, gemäß einer anderen Ausführungsform der Erfindung zeigt; -
9 ist ein Graph, der Spannungs- und Stromwellenformen im Zusammenhang mit einer Speicherzelle während eines Adressierungsverfahrens gemäß einer anderen Ausführungsform der Erfindung zeigt; -
10 ist ein Blockschema, das eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung darstellt; und -
11 ist ein Blockschema, das eine Speichervorrichtung gemäß einer weiteren Ausführungsform der Erfindung darstellt. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- Nun werden eine oder mehrere Implementierungen der vorliegenden Erfindung mit Bezug auf die beigefügte Zeichnung beschrieben, wobei durchgehend gleiche Bezugszahlen verwendet werden, um gleiche Elemente zu bezeichnen. Die Erfindung betrifft ein Verfahren und eine zugehörige Speicherschaltung, die einen Overreset-Zustand während einer Adressierung einer Speicherzelle verhindert.
- Wie oben erläutert, wird eine Phasenwechsel-Speicherzelle durch Ausführen einer SET-Operation bzw. einer RESET-Operation zwischen verschiedenen Zuständen geschaltet. Wie in
2 dargestellt, weist ein Herstellungsverfahren ein gewisses Maß an Variabilität auf, wenn ein Speicherelement, wie ein Phasenwechselelement, hergestellt wird, wobei eine kritische Abmessungen (oder CD – Critical Dimension) im Zusammenhang mit einem Speicherelement30 zwischen einem akzeptablen Mindest- und Höchstwert variieren kann. In2 mag zwar X2 eine kritische Nennabmessung sein, aber Variationen im Herstellungsverfahren können bewirken, dass die kritische Abmessung zwischen X1 und X3 variiert. Wie bei32 dargestellt, kann ferner manchmal ein Fehler im Herstellungsverfahren passieren, der bewirkt, dass das Speicherelement schmäler ist als die angestrebte kritische Abmessung. Wenn die kritische Abmessung am unteren Ende liegt (z. B. X1 oder aufgrund eines Fehlers bei32 ), ist die Stromdichte im Zusammenhang mit dem RESET-Stromimpuls wesentlich größer als normalerweise für eine Nenn- oder eine größere kritische Abmessung gegeben, und die erhöhte Stromdichte kann eine erhebliche Erwärmung der Wärmeumgebung der Speicherzelle bewirken. Dies wird als Overreset bezeichnet, und dieser Effekt kann eine mögliche Umkristallisierung der Speicherzelle bewirken und/oder die Haltbarkeit der Speicherzelle aufgrund der Möglichkeit einer erhöhten Diffusion verringern. Ferner kann ein Overreset auch die Menge an Keimbildungsstellen im Zusammenhang mit dem Phasenwechselmaterial verringern, und dieser Zustand kann die SET-Leistung der Speicherzelle beeinträchtigen. - Die vorliegende Erfindung ist gemäß einer Ausführungsform auf ein Verfahren zur Adressierung einer Speicherzelle gerichtet, wobei ein Overreset der Speicherzelle vermieden wird, wodurch die damit im Zusammenhang stehende Leistung verbessert wird. Wie in
3 dargestellt, wird ein Verfahren100 zum Adressieren bzw. Aufrufen einer Speicherzelle geschaffen. Obwohl das Verfahren100 und andere Verfahren der Erfindung nachstehend als Reihe von Aktionen oder Ereignissen dargestellt und beschrieben werden, sei klargestellt, dass die vorliegende Erfindung nicht durch die dargestellte Reihenfolge dieser Aktionen oder Ereignisse beschränkt ist. Beispielsweise können einige Aktionen erfindungsgemäß in anderer Reihenfolge und/oder gleichzeitig mit anderen Aktionen oder Ereignissen abgesehen von den hierin dargestellten und/oder beschriebenen stattfinden. Außerdem können nicht alle dargestellten Aktionen nötig sein, um ein Verfahren gemäß der vorliegenden Erfindung zu verwirklichen. - Das Verfahren
100 beginnt bei102 , wo abgefragt wird, ob eine Lese- oder Schreiboperation durchgeführt werden soll. Wenn eine Leseoperation durchgeführt werden soll, geht das Verfahren100 zu104 weiter, wo geeignete Lesezugriffs- und Adressierungssignale an die ausgewählte Speicherzelle ausgegeben werden. Wenn jedoch eine Schreiboperation durchgeführt werden soll, geht das Verfahren100 zu106 weiter, wo eine andere Abfrage gemacht wird, nämlich ob eine SET- oder RESET-Operation an der ausgewählten Zelle durchgeführt werden soll. Wenn eine SET-Operation durchgeführt werden soll, geht das Verfahren100 zu108 weiter, wo eine geeignete Adressierung der ausgewählten Zelle durchgeführt wird, um dort eine SET-Operation durchzuführen. Wenn bei106 bestimmt wird, dass eine RESET-Operation durchgeführt werden soll, geht das Verfahren der Erfindung allgemein zu109 weiter, wo ein Verfahren zur Durchführung einer RESET-Operation, die einen Overreset-Zustand für die ausgewählte Zelle vermeidet, durchgeführt wird. - Anfangs beginnt das Verfahren zur Durchführung einer RESET-Operation
109 erfindungsgemäß bei110 mit der Initialisierung einer Zählvariablen „n" auf 1. Das Verfahren109 geht zu112 weiter, wo die Stromstärke des n. Impulses (in diesem Fall des ersten Impulses, da n = 1) eingestellt wird. In einer Ausführungsform der Erfindung ist beispielsweise die Stromstärke der folgenden Pulse anders, beispielsweise größer als ein früherer Impuls. In einer Ausführungsform wird beispielsweise die Stärke des ersten (z. B. n = 1) Stromimpulses auf 100 Mikroampere eingestellt. Im Weitergang wird bei114 eine Spannungsstärke des n. Stromimpulses beschränkt. In einer Ausführungsform der Erfindung wird die Spannungsstärke des Stromimpulses auf unter einen der Speicherzelle eigenen Schaltspannungs- Schwellenwert (Vth) beschränkt. Wie nachstehend klargestellt, werden, wenn der erste Stromimpuls so wirkt, dass er die ausgewählte Speicherzelle effektiv zurücksetzt (einen RESET bewirkt), infolgedessen alle folgenden Speicherpulse, die auf ähnliche Weise spannungsbeschränkt sind, nicht bewirken, dass die ausgewählte Speicherzelle einen Overreset erfährt. - Eine ausführlichere Beschreibung der Spannungsbeschränkung folgt im Zusammenhang mit
4 .4 ist ein Graph150 , der das Verhalten einer Phasenwechsel-Speicherzelle, die sich bereits in einem RESET-Zustand befindet, zeigt. Wie in der Region152 zu sehen, ist, wenn die Spannung über der Phasenwechsel-Speicherzelle unter einem bestimmten Schwellenwert (Vth) liegt, der Strom, der durch das Speicherelement fließt, zu vernachlässigen, da die Strommenge nicht ausreicht, um den Zustand der Zelle zu ändern. Der Schwellenwert (Vth) in4 wird manchmal als der intrinsische Schaltspannungs-Schwellenwert bezeichnet. Wenn die Spannung über der Phasenwechsel-Speicherzelle über die Schwellenspannung hinaus erhöht wird, kommt es zu einem Rückschnapp- bzw. Snapback-Verhalten, wobei der Zustand des Phasenwechselelements, wie aus seiner Leitfähigkeit ersichtlich, gewechselt hat oder zumindest verändert wurde. - Gemäß einer Ausführungsform der vorliegenden Erfindung wird während einer RESET-Operation eine Vielzahl von aufeinanderfolgend stärker werdenden Stromimpulsen an die Phasenwechsel-Speicherzelle angelegt, wie in
5 bei160 dargestellt, wobei für jeden der Stromimpulse dessen zugehörige Spannungsstärke kleiner ist als der intrinsische Schaltspannungs-Schwellenwert (die Impulsspannung ist nicht dargestellt). Wenn der erste Stromimpuls162 ausreichen sollte, um die Zelle zurückzusetzen, da diese eine relativ kleine kritische Abmessung oder einen damit zusammenhängenden Defekt aufweist, wird daher die anschließende Anlegung von stärkeren Stromimpulsen an die RESET-Zelle (wie nachstehend erklärt) die Zelle nicht stören, da die Spannung, die zu dem Stromimpuls gehört, kleiner ist als der Schwellenwert. - Zurück zu
3 – bei116 wird der n. Strom an die Phasenwechsel-Speicherzelle angelegt. In einer Ausführungsform weist der RESET-Stromimpuls eine mit dem Wert „n" assoziierte Größe auf, wo für einen ersten oder Anfangsimpuls der Stromwert bei einem Mindestwert liegt, der ausreichen würde, um eine Speicherzelle am unteren Ende des kritischen Abmessungsbereichs zurückzusetzen. Wie oben kurz erörtert, reicht, wenn die kritische Abmessung des Phasenwechsel-Speicherelements aufgrund von Herstellungsvariationen relativ klein ist, der relativ schwache Stromimpuls aus, um einen RESET der Phasenwechsel-Speicherzelle zu bewirken, ohne dass dies zu einem Overreset des Elements führt, wie er andernfalls vorkommen könnte, wenn ein Standard-Stromimpuls mit höherer Stromstärke zu Anfang angelegt würde. - Das Verfahren
100 geht zu118 weiter, wo abgefragt wird, ob die Zählvariable „n" irgendeinem vorgegebenen Grenzwert gleich ist. Gemäß einer Ausführungsform der Erfindung ist der Grenzwert 3, wobei jede Phasenwechsel-Speicherzelle während einer RESET-Operation somit 3 aufeinanderfolgenden Stromimpulsen ausgesetzt wird. Alternativ dazu kann jedoch als Grenzwert ein anderer ganzzahliger Wert ausgewählt werden, und solche Alternativen werden als im Bereich der vorliegenden Erfindung liegend betrachtet. - Im vorliegenden Beispiel ist „n" immer noch 1 (NEIN bei
118 ), daher geht das Verfahren100 zu122 weiter, wo die Zählvariable „n" inkrementiert wird, und die Stromstärke des n. (eines folgenden) Stromimpulses wird dann bei112 eingestellt. Da „n" nun 2 ist, wird die Stromstärke aufgrund dieser Zählvariablen eingestellt. Wie in5 dargestellt, wird in einer Ausführungsform der Erfindung die Stromstärke für den zweiten Stromimpuls164 auf einen höheren Betrag als beim ersten Impuls erhöht. In einer Ausführungsform der Erfindung ist der zweite Stromimpuls164 150 Mikroampere. Weiter zu114 von3 – die Stromstärke des zweiten Stromimpulses164 wird wiederum auf einen Spannungswert beschränkt, der kleiner ist als der intrinsische Schaltspannungs-Schwellenwert (Vth) der ausgewählten Phasenwechsel-Speicherzelle. Wie oben ausgeführt, wird wegen der Begrenzung der Spannungsstärke des zweiten Zurücksetzungsimpulses164 , falls die Phasenwechsel-Speicherzelle mit dem ersten Stromimpuls162 einem RESET unterzogen wurde, der zweite Stromimpuls nicht so wirken, dass er den bereits eingerichteten RESET-Zustand beeinträchtigt. Wenn jedoch der ersten Stromimpuls162 nicht ausgereicht hat, um einen RESET der Phasenwechsel-Speicherzelle zu bewirken (z. B. weil die Speicherzelle eine größere Abmessung aufweist), zeigt der zweite Stromimpuls164 eine erhöhte Stromstärke, die ausreichen kann, um den RESET-Zustand auszulösen, wenn sie bei116 an die Zelle angelegt wird. - Wiederum wird die Zählvariable „n" bei
118 mit dem vorgegebenen Grenzwert verglichen. Wenn die Zählung dem Grenzwert gleich ist (JA bei118 ), wird die RESET-Operation bei120 abgeschlossen. Wenn jedoch die Zählvariable „n" dem vorgegebenen Grenzwert nicht gleich ist (NEIN bei118 ), wird die Zählvariable bei122 erneut inkrementiert (z. B. n = 3), und der Strom für den nächsten RESET-Impuls wird bei112 eingestellt. In einer Ausführungsform der Erfindung, die in5 dargestellt ist, weist der dritte Stromimpuls166 eine Stromstärke auf, die größer ist als die des vorangehenden (zweiten) Stromimpulses164 (z. B. 200 Mikroampere). Ferner weist, wie vorstehend ausgeführt, der dritte Stromimpuls166 eine Stromstärke auf, die bei114 auf weniger als den intrinsischen Schaltspannungs-Schwellenwert (Vth) der Phasenwechsel-Speicherzelle bei114 begrenzt wird. Der dritte Stromimpuls166 wird dann bei116 an die Speicherzelle angelegt. - Wenn beispielsweise die kritische Abmessung der Phasenwechsel-Speicherzelle aufgrund von Prozessvariationen etwas größer wäre als normal, wurde die Phasenwechsel-Speicherzelle durch die ersten oder zweiten Stromimpulse
162 ,164 möglicherweise keinem RESET unterzogen. Der dritte, stärkste Stromwert-Stromimpuls166 ist so ausgelegt, dass er sicherstellt, dass die Phasenwechsel-Speicherzelle einem ordnungsgemäßen RESET unterzogen wird, wenn noch kein RESET der Zelle bewirkt wurde. Da mit dem dritten Stromimpuls166 außerdem eine begrenzte Spannungsstärke verbunden ist, wirkt der dritte Stromimpuls nicht störend auf die Speicherzelle, wenn ein RESET der Zelle bereits von einem der ersten und zweiten Impulse162 ,164 bewirkt wurde. - Das Verfahren
100 geht dann zu118 weiter, wo erneut abgefragt wird, ob die Zählvariable dem vorgegebenen Grenzwert gleich ist. Im obigen Beispiel ist der Grenzwert 3, daher ist nach Anlegung der drei Stromimpulse die Antwort auf die Abfrage bei118 JA, was bewirkt, dass die RESET-Operation bei120 nicht fortgesetzt wird. - Wie aus dem obigen Beispiel, das in
3 dargestellt ist, ersichtlich ist, sorgt das Verfahren100 der vorliegenden Erfindung für eine zuverlässige RESET-Operation109 der Phasenwechsel-Speicherzelle ohne die Gefahr einer Overset-Bedingung und der damit verbunden negativen Leistungsmerkmale. - Gemäß einer anderen Ausführungsform der Erfindung hat nicht nur jeder folgende Stromimpuls einen größere Stromstärke, sondern jeder folgende Stromimpuls hat auch eine größere Spannungsstärke, während jeder Impuls immer noch unter dem intrinsischen Schaltspannungs-Schwellenwert (Vth) der Phasenwechsel-Speicherzelle liegt. Ein Beispiel für dieses Verfahren ist für unterschiedliche Fälle in
6 –8 dargestellt. -
6 ist ein Graph, der Spannungs- und Stromwellenformen in dem Fall, dass das Phasenwechsel-Speicherelement mit einem minimalen RESET-Impuls nicht zurückgesetzt wird, darstellt. Ein Beispiel für eine Situation, wo dies passieren könnte, ist, wenn die Prozessvariation bei der Herstellung der Phasenwechsel-Speicherzelle bewirkt hat, dass die kritische Abmessung größer ist als ein gewünschter Nennwert. Die Stromdichte innerhalb der Zelle während des RESET ist daher kleiner als es für einen Standard-RESET-Impuls normalerweise zu erwarten wäre. - Wie aus
6 ersichtlich ist, beinhaltet die RESET-Operation die Anlegung von drei Stromimpulsen162 ,164 ,166 , wobei jeder folgende Impuls eine größere Stromamplitude hat als der entsprechende vorangehende Impuls. Außerdem ist in diesem speziellen Fall mit jedem folgenden Impuls auch eine größere Spannungsstärke verbunden, wie in Fig.168 dargestellt, aber in einer anderen Ausführungsform der Erfindung kann die Spannungsstärke konstant gehalten werden. In jedem Fall ist die Spannungsstärke der RESET-Impulse so begrenzt, dass sie kleiner ist als der im Graphen bei Vth identifizierte intrinsische Schaltspannungs-Schwellenwert. In6 ist diese Spannungsgrenze bei der Bezugszahl167 dargestellt. In einer Ausführungsform wird diese Spannung durch Begrenzen der Bitleitungsspannung auf einen vorgegebenen Wert während der RESET-Operation begrenzt. Man beachte, dass in6 der Zellstrom169 mit jedem folgenden daran angelegten Stromimpuls stieg, was anzeigt, dass weder bei Anlegung des ersten noch des zweiten Impulses ein RESET der Phasenwechsel-Speicherzelle bewirkt wurde. - Wie in
7 dargestellt, zeigt jeder der drei aufeinander folgenden Stromimpulse eine zunehmende Stromstärke, ebenso wie eine damit verbundene zunehmende Spannungsstärke. Außerdem wird jede der Spannungsstärken unter dem intrinsischen Schaltspannungs-Schwellenwert (Vth) gehalten, wie durch die Bezugszahl167 dargestellt. In dem Beispiel von7 wurde jedoch ein RESET der Phasenwechsel-Speicherzelle vom zweiten Stromimpuls170 bewirkt. Dies kann durch die Zellstrom-Wellenform verifiziert werden, wobei während der Zeit172 , wenn der dritte Stromimpuls166 bei174 an die Speicherzelle angelegt wird, kein nennenswerter Zellstrom dort hindurch fließt. Dies kann durch Auswerten des Graphen in4 bestätigt werden. Da ein RESET der Speicherzelle mit dem zweiten Stromimpuls bewirkt wurde, folgt der Strom durch die Speicherzelle während des dritten Impulses dem Stromweg154 in4 , wo die Spannung kleiner ist als Vth. In diesem Fall ist der Strom durch die RESET-Zelle zu vernachlässigen. Daher stört der folgende Impuls166 die RESET-Zelle nicht. - Bei
175 ist ersichtlich, dass die Spannungsstärke in Verbindung mit dem dritten Impuls bei einem Pegel167 , der niedriger ist als Vth, blockiert ist. Dieses Phänomen tritt auf, weil die Zelle in diesem Beispiel nach dem zweiten Impuls einem RESET unterzogen wurde, was bewirkt, dass der Widerstand des Phasenwechselmaterials erheblich steigt. Dadurch, dass der nächste Stromimpuls durch das Material mit dem höheren Widerstand gezwungen wird, wird jedoch bewirkt, dass die Zellspannung erheblich steigt, jedoch wird die Zellspannung durch einen Spannungsbegrenzer oder -blockierer, der sich auf der entsprechenden Bitleitung befindet, die zu der Zelle gehört, endgültig auf den Wert bei167 begrenzt. Auf die oben beschriebene Weise wird die Zellspannung unter der intrinsischen Schaltspannung (Vth) gehalten, wodurch vermieden wird, dass der dritte Impuls einen Overreset der Speicherzelle bewirkt blockiert ist. - Ebenso werden in
8 drei aufeinander folgende oder Folge-Stromimpulse162 ,164 ,166 während einer RESET-Operation an die Speicherzelle angelegt, wobei jeder folgende Stromimpuls eine größere Stromstärke aufweist als der vorhergehende Impuls. Wie aus dem Zellstromabschnitt in dem Graphen ersichtlich ist, wurde die Speicherzelle einem RESET unterzogen, nachdem der erste Stromimpuls an sie angelegt wurde, und somit führt eine nachfolgende Anlegung von Stromimpulsen nicht zu einer nennenswerten Durchleitung durch die RESET-Zelle, wie von dem Zellstromweg bei180 verdeutlicht wird. In diesem Beispiel kann die Phasenwechsel-Speicherzelle eine etwas kleinere kritische Abmessung aufweisen als eine Zelle mit Nenngröße, und somit reichte die Stromdichte mit dem schwächeren Stromimpuls darin aus, um die Zelle einem vollständigen RESET zu unterziehen. Sobald ein RESET der Zelle bewirkt wurde, bewirken die nachfolgenden Impulse keinerlei nennenswerte Stromleitung durch die Zelle, da mit den nachfolgend angelegten Impulsen eine Spannungsstärke verbunden ist, die kleiner ist als der intrinsische Schaltspannungs-Schwellenwert (Vth), und somit eine Overreset-Bedingung vermieden wird. - Ebenso wie in
7 stieg die mit der Zelle181 assoziierte Zellspannung auf den Grenzwert167 , der kleiner ist als Vth. Dieser Spannungsanstieg geht auf den erhöhten Widerstand der Phasenwechsel-Speicherzelle nach einem RESET mit dem ersten Stromimpuls zurück. Wie oben mit Bezug auf7 erläutert, wird die Zellspannung während der RESET-Operation durch eine Begrenzungs- oder Blockierungsschaltung, die der entsprechenden Bitleitung zugeordnet ist, auf einen Wert167 begrenzt. - Das Beispiel in
8 liefert eine gute Erläuterung der Art und Weise, wie die Erfindung einen Overreset einer Phasenwechsel-Speicherzelle verhindert, indem sie einen ersten Stromimpuls162 mit relativ niedriger Stärke ausgibt und dann einen oder mehrere zusätzliche Stromimpulse mit zunehmender Stärke ausgibt, mit denen eine Spannungspegel assoziiert ist, der kleiner ist als Vth. Auf die genannte Weise wird ein RESET der Phasenwechsel-Speicherzelle durchgeführt, der ihrer kritischen Abmessung angemessen ist, und erfährt keinen Overreset aufgrund der Anlegung eines zu starken Stromimpulses. Der Grund dafür ist, dass, wenn die Zelle relativ klein ist, ihr RESET durch einen früheren Stromimpuls mit geringerer Stärke ausreichend bewirkt wird, und der bzw. die folgende(n) größere(n) Impuls(e) die RESET-Zelle nicht beeinträchtigen, da ihre Spannungsstärke unter dem intrinsischen Schaltspannungs-Schwellenwert (Vth) für die Phasenwechsel-Speicherzelle liegt. - Obwohl die oben in
6 –8 dargestellte Ausführungsform zeigt, dass die Stromstärke des Impulses inkrementell zunimmt, ziehen alternative Ausführungsformen eine konstante Stärke des Spannungsimpulses oder Variationen, die sich von der obigen Ausfüh rungsform unterscheiden, in Betracht. In diesen alternativen Ausführungsformen ist jedoch die Spannungsstärke jedes der Pulse kleiner als der intrinsische Schaltspannungs-Schwellenwert (Vth) für die Phasenwechsel-Speicherzelle, die einem RESET unterzogen wird. - Gemäß einer anderen Ausführungsform der Erfindung kann eine Vielzahl von Spannungsimpulsen an eine Phasenwechsel-Speicherzelle angelegt werden, wobei jeder Impuls eine höhere Spannungsstärke aufweisen kann (beispielsweise durch Variieren der Bitleitungsspannung), während er gleichzeitig unter oder auf dem Pegel
167 bleibt, um sicherzustellen, dass die Zellspannung kleiner bleibt als der intrinsische Schaltspannungs-Schwellenwert (Vth) der Zelle, wie in9 dargestellt. In9 führt eine Vielzahl von Spannungsimpulsen190 mit aufeinanderfolgend zunehmender Stärke zu aufeinanderfolgend stärker werdenden Zellströmen192 . Je nach der kritischen Abmessung der Phasenwechsel-Speicherzelle kann der erste, der zweite oder der dritte Impuls derjenige Impuls sein, der einen RESET der Zelle bewirkt. In der in9 dargestellten Ausführungsform bewirkte der zweite Impuls einen RESET der Phasenwechsel-Speicherzelle; infolgedessen bewirt die Anlegung des dritten Impulses194 keinerlei wahrnehmbaren Zellstrom196 , da wegen der Beschaffenheit der RESET-Zelle (4 ) der dritte Spannungsimpuls mit einem Wert, der kleiner ist als Vth, die Zelle nicht stört oder deren Overreset bewirkt. - In einer anderen Ausführungsform der Erfindung werden eine Vielzahl von RESET-Impulsen nacheinander an die Phasenwechsel-Speicherzelle angelegt, wobei der erste Impuls in seiner Spannungsstärke nicht begrenzt ist, während nachfolgende Impulse auf eine Spannung beschränkt sind, die kleiner ist als Vth. Infolgedessen erwärmt der erste Impuls die Phasenwechsel-Speicherzelle jedes Mal und bewirkt entweder einen RESET oder einen Teil-SET der Zelle. Falls der erste Impuls einen RESET der Zelle bewirkt, stören die nachfolgenden Impulse die Zelle nicht und bewirken keinen Overreset. In den Fällen, wo der erste Impuls einen Teil-SET der Zelle bewirkt, bewirken die nachfolgenden Impulse einen vollständigen RESET der Zelle. Ein Vorteil dieser Ausführungsform ist, dass der RESET-Zustand aufgefrischt wird, was von Vorteil ist, da der RESET-Zustand dem amorphen Zustand des Phasenwechselmaterials entspricht, bei dem es sich um einen metastabilen Zustand handelt. Infolgedessen ist die obige Ausführungsform für Anwendungen mit umfangreichen Datenrückhaltungen von Vorteil, und in solchen Fällen kann ein erster Impuls so konfiguriert werden, dass er absichtlich über Vth liegt, und somit so konfiguriert sein, dass er einen Teil-RESET der Zelle bewirkt, so dass der RESET-Zustand dann von den nachfolgenden Impulsen aufgefrischt werden kann, deren Strom inkrementell zunimmt, deren Spannungsstärke jedoch unter Vth liegt.
- Gemäß einer anderen Ausführungsform der Erfindung wird eine Speichervorrichtung geschaffen, die so konfiguriert ist, dass sie einen Overreset während einer Adressierung einer Speicherzelle verhindert. Wenn man zunächst
10 betrachtet, schließt ein Speicher200 eine Speicherzelle202 und eine Steuerschaltung204 ein, die wirkmäßig mit dieser verbunden ist. In einer Ausführungsform der Erfindung umfasst eine Speicherzelle202 ein Phasenwechsel-Speicherelement, das dazu dient, beschrieben zu werden, wodurch das Element in den SET- oder RESET-Zustand gebracht wird. In einer Ausführungsform ist die Steuerschaltung204 so konfiguriert, dass die Speicherzelle202 durch Anlegen einer Vielzahl von Impulsen an die Speicherzelle aufgerufen wird, wobei ein folgender Impuls eine Amplitude aufweist, die größer ist als ein Anfangs- oder ein früherer Impuls. - In einer Ausführungsform sind die Impulse, die von der Steuerschaltung
204 an die Speicherzelle202 angelegt werden, so konfiguriert, dass sie das Phasenwechsel-Speicherelement in den RESET-Zustand bringen. Da jeder der Steuerimpulse eine inkrementell größere Stromstärke aufweist, wird schließlich ein RESET des Phasenwechsel-Speicherelements durch einen Stormimpuls bewirkt, der dessen kritischen Abmessungen angemessen ist. Das heißt, wenn die Zelle relativ kleiner wäre als eine Nennzelle, kann ein erster Impuls einen RESET bewirken, während, wenn die Zelle relativ größer ist als eine Nennzelle, ein zweiter oder dritter Impuls dazu dienen kann, den RESET-Zustand zu bewirken. Ferner weist in einer anderen Ausführungsform jeder Stromimpuls eine damit verbundene Spannungsstärke auf (die somit an das Phasenwechsel-Speicherelement angelegt wird), die kleiner ist als der intrinsische Schaltspannungs-Schwellenwert (Vth) der Speicherzelle. Sobald ein RESET der Zelle von dem Stromimpuls, der ihrer kritischen Abmessung angemessen ist, bewirkt wird, beeinflussen infolgedessen die folgenden Stromimpulse den programmierten Zustand der Zelle nicht, wie in4 dargestellt. - In einer weiteren Ausführungsform der Erfindung ist in
11 bei Bezugszahl220 ein Speicher vorgesehen. Der Speicher220 umfasst eine Speicherzelle202 , wie ein Phasenwechsel-Speicherelement, das so konfiguriert ist, dass es aufgerufen und beschrieben wird, wodurch beispielsweise entweder ein SET- oder ein RESET-Zustand eingerichtet wird. In der Ausführungsform von11 wird das Speicherelement202 über eine Schalt- oder Wahleinrichtung224 selektiv wirkmäßig mit einer Bitleitung (BL)222 verkoppelt. Der Speicher220 umfasst ferner eine Steuerschaltung226 , die so konfiguriert ist, dass sie verschiedene Adressierungssignale ausgibt. Beispielsweise ist in einer Ausführungsform die Steuerschaltung226 so konfiguriert, dass er ein Adressierungssignal für eine Wortleitung (WL)228 erzeugt, das dazu dient, die Wahleinrichtung224 zu aktivieren, wodurch das Phasenwechsel-Speicherelement202 mit der Bitleitung22 verkoppelt wird. - Es wird wiederum auf
11 verwiesen, wobei die Steuerschaltung226 so konfiguriert ist, dass sie eine spannungsbeschränkte Stromquelle, die damit assoziiert ist, mit der Bitleitung222 verkoppelt. Die spannungsbeschränkte Stromquelle in der Steuerschaltung226 dient dann dazu, eine Vielzahl von Stromimpulsen mit aufeinanderfolgend zunehmender Stromstärke an das Speicherelement202 anzulegen, um die Zelle in eine RESET-Bedingungen zu bringen, wenn ein Befehl zur Durchführung dieser Operation empfangen wird. Ferner ist die Stromquelle in einer Ausführungsform spannungsbeschränkt, so dass die Spannung über dem Speicherelement202 während der Programmierungsoperation den intrinsischen Schaltspannungs-Schwellenwert (Vth) der Speicherzelle nicht überschreitet. Sobald ein RESET der Zelle202 bewirkt wurde, beeinträchtigt die Anlegung eines weiteren Stromimpulses daher den RESET-Zustand der Zelle nicht. - In einer anderen Ausführungsform der Erfindung ist die Steuerschaltung
226 so konfiguriert, dass eine Bitleitungsspannung an die Bitleitung222 angelegt wird, die kleiner ist als Vth, während gleichzeitig Steuersignale an die Wortleitung228 ausgegeben werden, um aufeinander folgende Stromimpulse an die Zelle202 auszugeben. In dieser Ausführungsform gibt die Steuerschaltung226 Signale an die Wortleitung228 aus, die dazu dienen, die Wahleinrichtung224 bei einem bestimmten Leitungspegel zu betreiben, um die Wahleinrichtung zu nutzen, um die erste Stromimpulsstärke auf einen ersten Strompegel, einen zweiten Stromimpuls auf einen zweiten Strompegel und einen dritten Stromimpuls (falls verwendet) auf einen dritten, höheren Strompegel zu beschränken. Auf die genannte Weise verwendet die Steuereinrichtung226 die Auswahleinrichtung224 als Strombegrenzungselement, um die Strompegel der aufeinander folgenden Stromimpulse zu steuern. Ferner •verwendet die Steuereinrichtung die Wahleinrichtung224 , um die Zeitsteuerung der Impulse und ihre jeweilige Dauer vorzugeben. - Gemäß einer anderen Ausführungsform der Erfindung kann eine RESET-Operation gemäß den oben dargelegten Grundlagen unter Verwendung eines Heizelements durchgeführt werden. Genauer kann im Gegensatz dazu, dass das Phasenwechsel-Speicherelement direkt von dem Stromimpuls erwärmt wird, der Strom verwendet werden, um ein Heizelement zu erwärmen, das sich in der Wärmeumgebung des Phasenwechsel-Speichermaterials befindet. Beispielsweise kann in einer Ausführungsform eine pilzartige Konfiguration des Phasenwechsel-Speicherelements verwendet werden, wobei zwischen vertikal beabstandeten Elektroden sowohl das Phasenwechselmaterial als auch ein Heizelement hintereinander angeordnet sind. Alternativ dazu kann ein Heizelement in einer parallelen Konfiguration einem Phasenwechselmaterial in der Speicherzelle gegenüber angeordnet werden. In jedem Fall bewirkt die Anlegung von Signalen an die Elektroden, um Stromimpulse mit Spannungsstärken zu erzeugen, die kleiner sind als der intrinsische Schaltspannungs-Schwellenwert, dass der Heizer das Phasenwechselmaterial erwärmt und somit einen RESET des Phasenwechselmaterial bewirkt wird.
- Obwohl die obigen Ausführungsformen ein RESET-Verfahren und eine zugehörige Vorrichtung im Zusammenhang mit einer Phasenwechsel-Speicherzelle mit binärem Zustand erörtert haben, zieht die vorliegende Erfindung auch das oben genannte RESET-Verfahren für Phasenwechselzellen mit mehreren Pegeln in Betracht. In solchen Mehrpegel-Speicherzellen weist eine Zelle einen SET-Zustand, einen RESET-Zustand und einen oder mehrere Zwischenzustände auf, die entweder als Teil-SET-Zustände oder als Teil-RESET-Zustände betrachtet werden können. In einer solchen Ausführungsform können das oben beschriebene Verfahren und die oben beschriebene Vorrichtung verwendet werden, um eine Phasenwechsel-Speicherzelle mit mehreren Pegeln gemäß den hierin erörterten Grundlagen vollständig zurückzusetzen.
- Obwohl die Erfindung mit Bezug auf eine oder mehrere Implementierungen dargestellt und beschrieben wurde, können an den dargestellten Beispielen Änderungen und/oder Modifizierungen vorgenommen werden, ohne vom Gedanken und Bereich der beigefügten Ansprüche abzuweichen. Besonders was die verschiedenen Funktionen betrifft, die von den oben genannten Bauteilen und Strukturen (Baugruppen, Einrichtungen, Schaltungen, Systemen usw.) durchgeführt werden, sollen die Begriffe (einschließlich der Bezeichnung „Mittel"), die verwendet werden, um diese Bauteile zu bezeichnen, auf jedes Bauteil oder jede Struktur zutreffen, welche(s) die spezifische Funktion der beschriebenen Komponente ausführt (z. B. das bzw. die funktional gleichwertig ist), auch wenn es der offenbarten Struktur, welche die Funktion in den hierin dargestellten Beispiels-Implementierungen der Erfindung ausführt, strukturell nicht gleichwertig ist. Außerdem wurde zwar ein spezielles Merkmal der Erfindung mit Bezug auf nur eine von mehreren Implementierungen offenbart, aber dieses Merkmal kann mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, je nach Wunsch und wie es für jede gegebene oder spezielle Anwendung gewünscht wird. Ferner sollen in dem Ausmaß, in dem die Ausdrücke „einschließend", „einschließt", „aufweisend", „aufweist", „mit" oder Varianten davon in der ausführlichen Beschreibung und den Ansprüchen verwendet werden, diese Ausdrücke auf ähnliche Weise wie der Ausdruck „umfassend" inklusiv sein.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Nicht-Patentliteratur
-
- - W. W. Zhuamg et al., „Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM 2002 [0004]
- - I. G. Baek et al., „Multi-layer crosspoint binary Oxide resistive memory (OxRAM) for post-NAND storage application", IEDM 2005 [0004]
- - M. Kund et al., „Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20 nm", IEEE, 2005 [0004]
Claims (36)
- Verfahren zur Adressierung einer Speicherzelle, das umfasst: Anlegen einer Vielzahl von Impulsen an eine Speicherzelle, wobei ein nachfolgender Impuls eine größere Amplitude aufweist als ein Anfangsimpuls.
- Verfahren nach Anspruch 1, wobei die Speicherzelle eine Phasenwechsel-Speicherzelle umfasst, und wobei die Adressierung der Speicherzelle die Durchführung einer Reset-Operation an der Speicherzelle umfasst.
- Verfahren nach Anspruch 2, wobei die Phasenwechsel-Speicherzelle eine Phasenwechsel-Speicherzelle mit mehreren Pegeln umfasst.
- Verfahren nach Anspruch 2, wobei die Impulse Stromimpulse umfassen, und wobei eine Spannungsstärke jedes der Impulse kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Verfahren nach Anspruch 2, wobei die Impulse Spannungsimpulse umfassen, und wobei jeder der Spannungsimpulse kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Verfahren nach Anspruch 2, wobei die Speicherzelle ferner ein Heizelement umfasst, das mit ihr assoziiert ist, und wobei die angelegten Impulse bewirken, dass das Heizelement Wärme an ein Phasenwechselmaterial der Phasenwechsel-Speicherzelle abgibt.
- Verfahren zur Adressierung einer Phasenwechsel-Speicherzelle, das umfasst: Anlegen einer Vielzahl von Stromimpulsen an die Phasenwechsel-Speicherzelle während einer Reset-Operation, wobei jeder folgende Stromimpuls eine Stromstärke aufweist, die größer ist als die eines vorangehenden Impulses.
- Verfahren nach Anspruch 7, wobei jeder der Stromimpulse eine Spannungsstärke aufweist, die kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Verfahren nach Anspruch 7, wobei ein erster Stromimpuls eine Spannungsgröße aufweist, die größer ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle, und wobei jeder der folgenden Stromimpulse eine Spannungsstärke aufweist, die kleiner ist als der intrinsische Schaltspannungs-Schwellenwert.
- Verfahren nach Anspruch 7, wobei das Phasenwechsel-Speicherelement während der Adressierung mit einer Bitleitung verkoppelt wird, und wobei die Stromstärke des Impulses mit einer damit verkoppelten steuerbaren Stromquelle gesteuert wird.
- Verfahren nach Anspruch 7, wobei das Phasenwechsel-Speicherelement während einer Adressierung über eine Wahleinrichtung mit einer Bitleitung verkoppelt wird, und wobei die Stromstärke der Impulse durch die Wahleinrichtung gesteuert wird.
- Verfahren nach Anspruch 7, wobei die Phasenwechsel-Speicherzelle eine Phasenwechsel-Speicherzelle mit mehreren Pegeln umfasst.
- Verfahren nach Anspruch 7, wobei die Phasenwechsel-Speicherzelle ferner ein damit assoziiertes Heizelement umfasst, und wobei die angelegten Impulse bewirken, dass das Heizelement Wärme an ein Phasenwechselmaterial der Phasenwechsel-Speicherzelle anlegt.
- Verfahren zur Durchführung einer Reset-Operation für ein Phasenwechsel-Speicherelement, das umfasst: Anlegen eines ersten Reset-Impulses mit einer ersten Stromstärke an das Phasenwechsel-Speicherelement; und Anlegen eines zweiten Reset-Impulses mit einer zweiten Stromstärke, die größer ist als die erste Stromstärke, nach Anlegen des ersten Reset-Impulses.
- Verfahren nach Anspruch 14, das ferner das Anlegen eines dritten Reset-Impulses mit einer dritten Stromstärke, die größer ist als die zweite Stromstärke, nach dem Anlegen des zweiten Reset-Impulses umfasst.
- Verfahren nach Anspruch 15, wobei jeder der ersten, zweiten und dritten Stromimpulse eine damit verbundene Spannungsstärke aufweist, die kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Verfahren nach Anspruch 15, wobei der erste Steuerimpuls eine Spannungsstärke aufweist, die größer ist als der intrinsische Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle, und wobei jeder der nachfolgenden Stromimpulse eine Spannungsstärke aufweist, die kleiner ist als der intrinsische Schaltspannungs-Schwellenwert.
- Verfahren nach Anspruch 14, wobei die Anlegung des ersten Reset-Impulses umfasst: Verkoppeln des Phasenwechsel-Speicherelements mit einer Bitleitung; und Verkoppeln einer steuerbaren Stromquelle mit der Bitleitung, wobei die Stromquelle den ersten Reset-Impuls liefert.
- Verfahren nach Anspruch 14, wobei die Anlegung des ersten Reset-Impulses umfasst: Verkoppeln des Phasenwechselelements mit einer Bitleitung mit einer Spannung, die kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert des Phasenwechsel-Speicherelements; und Steuern des Stroms des ersten Reset-Impulses auf die erste Größe über eine Wahleinrichtung, die so konfiguriert ist, dass sie das Phasenwechsel-Speicherelement selektiv mit der Bitleitung verkoppelt.
- Verfahren nach Anspruch 14, wobei die Phasenwechsel-Speicherzelle eine Phasenwechsel-Speicherzelle mit mehreren Pegeln umfasst.
- Verfahren nach Anspruch 14, wobei die Phasenwechsel-Speicherzelle ferner ein Heizelement umfasst, das mit dieser assoziiert ist, und wobei die angelegten Impulse bewirken, dass das Heizelement einem Phasenwechselmaterial der Phasenwechsel-Speicherzelle Wärme zuführt.
- Speicher, der aufweist: eine Speicherzelle; und eine Steuerschaltung, die so konfiguriert ist, dass sie eine Adressierung der Speicherzelle durch Anlegen einer Vielzahl von Impulsen an die Speicherzelle bewirkt, wobei ein nachfolgender Impuls eine größere Amplitude aufweist als ein Anfangsimpuls.
- Speicher nach Anspruch 22, wobei die Speicherzelle eine Phasenwechsel-Speicherzelle umfasst, und wobei die Adressierung der Speicherzelle einen Reset der Speicherzelle umfasst.
- Speicher nach Anspruch 23, wobei die Vielzahl von Impulsen Stromimpulse umfasst.
- Speicher nach Anspruch 24, wobei jeder von der Vielzahl von Stromimpulsen eine damit assoziierte Spannungsstärke aufweist, die kleiner ist als ein intrinsischer Schaltspannungs-Grenzwert der Phasenwechsel-Speicherzelle.
- Speicher nach Anspruch 24, der ferner eine Wahleinrichtung aufweist, die so konfiguriert ist, dass sie die Speicherzelle auf der Basis eines Signals von der Steuerschaltung selektiv mit einer Bitleitung verkoppelt, und ferner eine steuerbare Stromquelle umfassend, die so konfiguriert ist, dass sie die Impulse auf der Basis eines Signals von der Steuerschaltung über die Bitleitung an die Speicherzelle ausgibt.
- Speicher nach Anspruch 24, der ferner eine Wahleinrichtung aufweist, die so konfiguriert ist, dass sie die Phasenwechsel-Speicherzelle mit einer Bitleitung verkoppelt, und die so konfiguriert ist, dass sie die Bitleitungsspannung auf einen Spannungswert beschränkt, der kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Speicher nach Anspruch 24, wobei die Steuerschaltung so konfiguriert ist, dass eine Spannungsstärke des ersten Stromimpulses größer gemacht wird als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle, und dass die Spannungsstärke von nachfolgenden Stromimpulsen kleiner gemacht wird als der intrinsische Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Speicher nach Anspruch 23, wobei die Vielzahl von Impulsen Spannungsimpulse umfasst.
- Speicher nach Anspruch 23, wobei die Phasenwechsel-Speicherzelle eine Phasenwechsel-Speicherzelle mit mehreren Pegeln umfasst.
- Speicher, der aufweist: eine Phasenwechsel-Speicherzelle; und Mittel zum Bewirken eines Reset der Speicherzelle durch Anlegen einer Vielzahl von Stromimpulsen an die Phasenwechsel-Speicherzelle, wobei ein nachfolgender Stromimpuls eine Stromstärke aufweist, die größer ist als ein Anfangs-Stromimpuls.
- Speicher nach Anspruch 31, wobei das Reset-Mittel ferner dazu dient, eine Spannungsstärke der Impulse auf unter einen intrinsischen Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle zu beschränken.
- Speicher nach Anspruch 31, wobei das Reset-Mittel dazu dient, drei aufeinander folgende Stormimpulse an die Phasenwechsel-Speicherzelle anzulegen, wobei der dritte Stromimpuls eine Stromstärke aufweist, die größer ist die des zweiten Impul ses, und der zweite Impuls eine Stromstärke aufweist, die größer ist als die des ersten Impulses, und wobei jeder der drei Impulse eine Spannungsstärke aufweist, die kleiner ist als ein intrinsischer Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
- Speicher nach Anspruch 33, wobei das Reset-Mittel ferner ein Strombegrenzungsmittel umfasst, das dazu dient, die Stromstärke der Impulse für die Phasenwechsel-Speicherzelle zu begrenzen.
- Speicher nach Anspruch 31, wobei die Phasenwechsel-Speicherzelle eine Phasen-Wechsel-Speicherzelle mit mehreren Pegeln umfasst.
- Speicher nach Anspruch 31, wobei das Reset-Mittel ferner dazu dient, eine Spannungsstärke eines ersten Stormimpulses größer zu machen als einen intrinsischen Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle, und die Spannungsstärke von nachfolgenden Stromimpulsen kleiner zu machen als den intrinsischen Schaltspannungs-Schwellenwert der Phasenwechsel-Speicherzelle.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/715,749 | 2007-03-08 | ||
US11/715,749 US7898847B2 (en) | 2007-03-08 | 2007-03-08 | Method to prevent overreset |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008012827A1 true DE102008012827A1 (de) | 2008-09-11 |
Family
ID=39678203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008012827A Ceased DE102008012827A1 (de) | 2007-03-08 | 2008-03-06 | Verfahren zur Verhinderung eines Overreset |
Country Status (2)
Country | Link |
---|---|
US (1) | US7898847B2 (de) |
DE (1) | DE102008012827A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101291222B1 (ko) * | 2007-11-29 | 2013-07-31 | 삼성전자주식회사 | 상변화 메모리 소자의 동작 방법 |
US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
US20100165716A1 (en) * | 2008-12-30 | 2010-07-01 | Stmicroelectronics S.R.L. | Nonvolatile memory with ovonic threshold switches |
US8908414B2 (en) * | 2009-12-18 | 2014-12-09 | Micron Technology, Inc. | Modified reset state for enhanced read margin of phase change memory |
US9218876B2 (en) | 2012-05-08 | 2015-12-22 | Micron Technology, Inc. | Methods, articles and devices for pulse adjustments to program a memory cell |
US9117519B2 (en) | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Methods, devices and systems using over-reset state in a memory cell |
US9183929B2 (en) | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
SG10201606137YA (en) | 2016-07-26 | 2018-02-27 | Silicon Storage Tech Inc | Current forming of resistive random access memory (rram) cell filament |
JP2018195365A (ja) * | 2017-05-19 | 2018-12-06 | ソニーセミコンダクタソリューションズ株式会社 | メモリ装置およびメモリ装置の制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225946A (en) * | 1979-01-24 | 1980-09-30 | Harris Corporation | Multilevel erase pulse for amorphous memory devices |
US6813177B2 (en) * | 2002-12-13 | 2004-11-02 | Ovoynx, Inc. | Method and system to store information |
US7031181B1 (en) * | 2004-11-23 | 2006-04-18 | Infineon Technologies Ag | Multi-pulse reset write scheme for phase-change memories |
KR100794654B1 (ko) * | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
US7787291B2 (en) * | 2007-09-26 | 2010-08-31 | Intel Corporation | Programming a multilevel phase change memory cell |
-
2007
- 2007-03-08 US US11/715,749 patent/US7898847B2/en not_active Expired - Fee Related
-
2008
- 2008-03-06 DE DE102008012827A patent/DE102008012827A1/de not_active Ceased
Non-Patent Citations (3)
Title |
---|
I. G. Baek et al., „Multi-layer crosspoint binary Oxide resistive memory (OxRAM) for post-NAND storage application", IEDM 2005 |
M. Kund et al., „Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20 nm", IEEE, 2005 |
W. W. Zhuamg et al., „Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)", IEDM 2002 |
Also Published As
Publication number | Publication date |
---|---|
US20080219040A1 (en) | 2008-09-11 |
US7898847B2 (en) | 2011-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008012827A1 (de) | Verfahren zur Verhinderung eines Overreset | |
DE102008030217A1 (de) | Programmierverfahren mit lokal optimierten Schreibparametern | |
DE102005063287B4 (de) | Phasenänderungsspeicherbauelement und Programmierverfahren | |
DE602004008833T2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und deren Steuerungsverfahren | |
DE102008028935A1 (de) | Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren | |
DE112005002818B4 (de) | Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab | |
DE102005004338B4 (de) | Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren | |
DE102009050746B4 (de) | Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher | |
DE102004025975B4 (de) | Phasenänderungsspeicherbauelement und Programmierverfahren | |
DE102004016408B4 (de) | Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren | |
DE102007012781A1 (de) | Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung | |
DE102006000618A1 (de) | Speichervorrichtung | |
DE102008030857A1 (de) | Mehrfach-Schreibkonfigurationen für eine Speicherzelle | |
DE102005011299A1 (de) | Programmierverfahren und Schreibtreiberschaltung für Phasenänderungsspeicherzellen | |
DE102010061530A1 (de) | Speicher mit variablem Widerstand, Betriebsverfahren und System | |
DE102008032058A1 (de) | Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren | |
DE102008010713A1 (de) | Phasenwechselspeichereinrichtung | |
DE3032620A1 (de) | Bipolare speicherschaltung | |
DE102005030143A1 (de) | Speicherelement, Speicherausleseelement und Speicherzelle | |
DE10297767T5 (de) | Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung | |
DE102004047666B4 (de) | Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung | |
DE102006003933A1 (de) | Integrierte Speichereinrichtung und Verfahren zum Betreiben einer integrierten Speichereinrichtung | |
EP1686590A2 (de) | Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren | |
DE102021106146A1 (de) | Unterschwellenspannungsbildung von selektoren in einer koppelspeichermatrix | |
DE602004010134T2 (de) | Kompensation einer langen lesezeit einer speichervorrichtung in datenvergleichs- und schreiboperationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |