DE102008032058A1

DE102008032058A1 - Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren

Info

Publication number: DE102008032058A1
Application number: DE102008032058A
Authority: DE
Inventors: Gi-Tae Jeong
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-07-12
Filing date: 2008-07-08
Publication date: 2009-01-15
Anticipated expiration: 2028-07-09
Also published as: US20090016100A1; CN101345083A; TWI501229B; CN101345083B; KR20090006631A; KR101367659B1; DE102008032058B4; JP2009020998A; US7830705B2; TW200912927A

Abstract

Ein Phasenänderungsspeicher und ein Leseverfahren desselben sind geschaffen. Ein exemplarisches Ausführungsbeispiel eines Phasenänderungsspeichers kann Hauptzellen (MC<1>-MC<n>), die programmierbar sind, um einen von einer Mehrzahl von Widerstandszuständen zu haben, die jeweils Mehr-Bit-Daten entsprechen, Bezugszellen (RMC<1>, RMC<2>), die programmierbar sind, um jedes Mal, wenn die Hauptzellen (MC<1>-MC<n>) programmiert werden, mindestens zwei jeweils unterschiedliche Widerstandszustände der Widerstandszustände zu haben, und eine Bezugsspannungs-Erzeugungsschaltung (140), die die Bezugszellen (RMC<1>, RMC<2>) abtastet, um Bezugsspannungen (Vref) zum Identifizieren jedes der Widerstandszustände zu erzeugen, aufweisen.

Description

PRIORITÄTSERKLÄRUNG
Diese nicht vorläufige US-Patentanmeldung beansprucht die Priorität nach 35 U.S.C. § 119 der koreanischen Patentanmeldung Nr. 10-2007-0070157 , die am 12. Juli 2007 eingereicht wurde, deren gesamter Inhalt hiermit durch Bezugnahme aufgenommen ist.
HINTERGRUND
GEBIET
Exemplarische Ausführungsbeispiele, die hierin offenbart sind, beziehen sich auf einen Halbleiterspeicher, und insbesondere auf einen Phasenänderungsspeicher und verwandte Verfahren.
BESCHREIBUNG DER VERWANDTEN TECHNIK
Der Bedarf an Halbleiterspeichern hat aufgrund der Vorteile derselben zugenommen. Einige der Vorteile von Halbleiterspeichern sind zum Beispiel eine direkte Zugreifbarkeit und eine höhere Integration sowie eine höhere Speicherkapazität als bei anderen Speichern. Ein Flash-Speicher wird gewöhnlich bei verschiedenen tragbaren elektronischen Vorrichtungen als ein Halbleiterspeicher verwendet. Außerdem wird gewöhnlich ein Halbleiterspeicher, der einen Kondensator eines dynamischen Direktzugriffsspeichers (engl.: dynamic random access memory; DRAM) durch ein nichtflüchtiges Material ersetzt, verwendet. Beispiele sind ein ferroelektrischer RAM (FRAM), der einen ferroelektrischen Kondensator verwendet, ein magnetischer RAM (MRAM), der eine Tunnelmagnetwiderstandsschicht (engl.: tunneling magneto-resistive layer; TMR) verwendet, und ein Phasenänderungsspeicher, der Chalkogenidlegierungen verwendet. Ein Mehrpegel-Phasenänderungsspeicher ist ein nichtflüchtiger Speicher, dessen Herstellungsprozesse relativ einfach sind, so dass ein Speicher mit einem niedrigen Aufwand und einer hohen Kapazität erreicht werden kann.
Eine Phasenänderungsspeicherzelle setzt allgemein verschiedene Materialien ein, die sich zwischen verschiedenen strukturierten Zuständen elektrisch ändern können. Die Zustände mit verschiedenen Strukturen stellen jeweils unterschiedliche elektrische Auslesecharakteristiken dar. Es gibt zum Beispiel Speicher, die aus einem Chalkogenidmaterial (auf das im Folgenden als ein GST-Material Bezug genommen ist), d. h. einer Germanium(Ge)-Stibium(Sb)-Tellurium(Te)-Verbindung, gebildet sind. Das GST-Material kann in einen Zustand von einem amorphen Zustand, der allgemein einen relativ hohen spezifischen Widerstand hat, und einem kristallinen Zustand, der allgemein einen relativ niedrigen spezifischen Widerstand hat, programmiert werden. Die Phasenänderungsspeicherzelle kann durch Heizen des GST-Materials programmiert werden. Die Zeitdauer und die Temperatur des Heizens können bestimmen, ob das GST-Material in einem amorphen Zustand oder in einem kristallinen Zustand verbleibt. Ein hoher spezifischer Widerstand und ein niedriger spezifischer Widerstand können jeweils programmierte Werte 0 und 1 darstellen, die durch Messen eines Widerstands des GST-Materials abgetastet werden können.
Bei einem typischen Phasenänderungsspeicher weist eine Speicherzelle eine Widerstandsvorrichtung und eine Schaltvorrichtung auf. 1A und 1B sind Schaltungsdiagramme, die eine Speicherzelle eines Phasenänderungsspeichers darstellen. Bezug nehmend auf 1A weist eine Speicherzelle 10 des Phasenänderungsspeichers eine Widerstandsvorrichtung (d. h. einen variablen Widerstand 11) und eine Schaltvorrichtung (d. h. einen Zugriffstransistor 12) auf.
Wie in 1A gezeigt, ist ein variabler Widerstand 11 mit einer Bit-Leitung BL verbunden, und der Zugriffstransistor 12 ist zwischen dem variablen Widerstand 11 und einer Masse verbunden. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors 12 verbunden. Wenn eine gewünschte und/oder vorbestimmte Spannung an die Wortleitung WL angelegt wird, wird der Zugriffstransistor 12 eingeschaltet. Wenn der Zugriffstransistor 12 eingeschaltet wird, empfängt der variable Widerstand 11 durch die Bit-Leitung BL einen Strom.
1B ist ein Schaltungsdiagramm einer Speicherzelle 20. Die Speicherzelle 20 weist einen variablen Widerstand 21 als die Widerstandsvorrichtung und eine Diode 22 als die Schaltvorrichtung auf. Die Diode 22 wird abhängig von einer Wortleitungsspannung ein- oder ausgeschaltet.
Die variablen Widerstände 11 und 21 können ein Phasenänderungsmaterial (nicht gezeigt) aufweisen. Das Phasenänderungsmaterial kann einen von zwei stabilen Zuständen (z. B. einen Kristallzustand und einen amorphen Zustand) haben. Das Phasenänderungsmaterial ändert sich gemäß einem Strom, der durch eine Bit-Leitung BL zugeführt wird, zu einem Kristallzustand oder zu einem amorphen Zustand. Ein Programmieren von Daten eines Phasenänderungsspeichers macht sich den Vorteil der vorhergehenden Charakteristik des Phasenänderungsmaterials zunutze. Die Schaltvorrichtung kann mit verschiedenen Vorrichtungen, wie einem MOS-Transistor und einer Diode, realisiert werden.
2 ist eine grafische Darstellung, die Charakteristiken eines Phasenänderungsmaterials, das als ein variabler Widerstand verwendet sein kann, darstellt. Die Kurve (1) von 2 zeigt eine Temperaturbedingung an, die erlaubt, dass sich ein Phasenänderungsmaterial zu einem amorphen Zustand ändern kann. Die Kurve (2) von 2 zeigt eine Temperaturbedingung an, die erlaubt, dass sich ein Phasenänderungsmaterial zu einem Kristallzustand ändern kann. Bezug nehmend auf die Kurve (1) nimmt das Phasenänderungsmaterial nach einem Heizen des Phasenänderungsmaterials auf eine Temperatur, die höher als eine Schmelztemperatur Tm ist, durch eine Zufuhr eines Strompulses bis zur Zeit T1 und dann rasch Abkühlen der Temperatur des Phasenänderungsmaterials einen amorphen Zustand ein. Bezug nehmend auf die Kurve (2) nimmt das Phasenänderungsmaterial nach einem Heizen des Phasenänderungsmaterials für eine längere Zeit T2 als die Zeit T1 auf eine Temperatur, die höher als eine Kristallisationstemperatur Tc, jedoch niedriger als die Schmelztem peratur Tm ist, und dann Abkühlen der Temperatur des Phasenänderungsmaterials mit einer Rate, die langsamer als diejenige ist, die verwendet wird, um die Temperatur des Phasenänderungsmaterials abzukühlen, um das Material in dem amorphen Zustand einzustellen, einen Kristallzustand ein. Auf den Kristallzustand kann als ein Einstellzustand Bezug genommen werden, und derselbe kann Daten 0 entsprechen. Der Widerstand einer Speicherzelle variiert abhängig von einem amorphen Volumen. Typischerweise ist der Widerstand einer Speicherzelle am höchsten, wenn sich das Phasenänderungsmaterial in einem amorphen Zustand befindet, und er ist am niedrigsten, wenn sich das Phasenänderungsmaterial in einem Kristallzustand befindet.
Neuerdings befindet sich eine Technik zum Speichern von mehr als 2-Bit-Daten in einer Speicherzelle in der Entwicklung. Auf diesen Typ von Speicherzelle wird allgemein als eine Mehrpegelzelle (engl.: multi-level cell; MLC) Bezug genommen. Bei einem Phasenänderungsspeicher hat die MLC Zwischenzustände zwischen einem Neueinstellzustand und einem Einstellzustand.
ZUSAMMENFASSUNG
Exemplarische Ausführungsbeispiele schaffen einen Mehrpegel-Phasenänderungsspeicher mit einem hochauflösenden Leseverhalten und ein Leseverfahren desselben.
Exemplarische Ausführungsbeispiele schaffen Speicher mit variablem Widerstand. Ein Speicher kann eine Mehrzahl von Hauptzellen, die programmierbar sind, um einen von einer Mehrzahl von Widerstandszuständen zu haben, die jeweils Mehr-Bit-Daten entsprechen; eine Mehrzahl von Bezugszellen, die programmierbar sind, um jedes Mal, wenn die Hauptzellen programmiert werden, mindestens zwei jeweils unterschiedliche Widerstandszustände der Widerstandszustände zu haben; und eine Bezugsspannungs-Erzeugungsschaltung, die die Bezugszellen abtastet, um Bezugsspannungen zum Identifizieren jedes der Widerstandszustände zu erzeugen, aufweisen.
Gemäß einem exemplarischen Ausführungsbeispiel sind die Hauptzellen und die Bezugszellen mit der gleichen Wortleitung verbunden.
Gemäß einem exemplarischen Ausführungsbeispiel sind die Bezugszellen programmierbar, um Widerstandswerte zu haben, die zwei jeweils unterschiedlichen Zuständen der Widerstandszustände entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel werden die Bezugszellen jedes Mal, wenn die Hauptzellen zu einem der ersten bis vierten Zustände mit jeweils unterschiedlichen Widerstandsgrößen programmiert werden, programmiert. Die Bezugszellen können eine erste Bezugszelle und eine zweite Bezugszelle aufweisen. Zum Beispiel wird die erste Bezugszelle zu dem zweiten Zustand programmiert und die zweite Bezugszelle wird zu einem dritten Zustand, der höher als der zweite Zustand ist, programmiert.
Gemäß einem exemplarischen Ausführungsbeispiel ist die Bezugsspannungs-Erzeugungsschaltung mit der ersten Bezugszelle über eine erste Bezugs-Bit-Leitung und mit der zweiten Bezugszelle über eine zweite Bezugs-Bit-Leitung verbunden. Die Bezugsspannungs-Erzeugungsschaltung kann durch Abtasten der ersten Bezugs-Bit-Leitung der ersten Bezugszelle eine erste Bezugsspannung, um den ersten und den zweiten Zustand zu identifizieren, durch Abtasten der zweiten Bezugs-Bit-Leitung der zweiten Bezugszelle eine dritte Bezugsspannung, um den dritten und den vierten Zustand zu identifizieren, und durch Verwenden der Pegel der ersten und der dritten Bezugsspannung eine zweite Bezugsspannung, um den zweiten und den dritten Zustand zu identifizieren, erzeugen.
Gemäß einem exemplarischen Ausführungsbeispiel ist die zweite Bezugsspannung ein arithmetisches Mittel der ersten und der dritten Bezugsspannung.
Gemäß einem exemplarischen Ausführungsbeispiel sind die Bezugszellen programmierbar, um Widerstandswerte zu haben, die jeweils den Widerstandszuständen entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel entspricht die Zahl der Bezugszellen der Zahl von Widerstandszuständen.
Gemäß einem exemplarischen Ausführungsbeispiel werden die Bezugszellen jedes Mal, wenn die Hauptzellen programmiert werden, um einen der ersten bis vierten Zustände mit jeweils unterschiedlichen Widerstandsgrößen zu haben, programmiert. Die Bezugszellen können zum Beispiel eine erste Bezugszelle, die zu dem ersten Zustand programmiert wird, eine zweite Bezugszelle, die zu dem zweiten Zustand, der einen höheren Widerstandswert als der erste Zustand hat, programmiert wird, eine dritte Bezugszelle, die zu dem dritten Zustand, der einen höheren Widerstandswert als der zweite Zustand hat, programmiert wird, und eine vierte Bezugszelle, die zu dem vierten Zustand, der einen höheren Widerstandswert als der dritte Zustand hat, programmiert wird, aufweisen.
Gemäß einem exemplarischen Ausführungsbeispiel tastet die Bezugsspannungs-Erzeugungsschaltung Bit-Leitungen der ersten bis vierten Bezugszellen ab, um erste bis dritte Bezugsspannungen zum Identifizieren der ersten bis vierten Zustände zu erzeugen.
Gemäß einem exemplarischen Ausführungsbeispiel weist jede der Hauptzellen und der Bezugszellen einen variablen Widerstand, der einen der Widerstandszustände hat, und eine Auswahlvorrichtung, die schaltet, um ansprechend auf ein Auswahlsignal, das zu der Wortleitung geliefert wird, ausgewählt zu sein, auf.
Gemäß einem exemplarischen Ausführungsbeispiel weist der variable Widerstand Chalkogenidlegierungen auf.
Gemäß einem exemplarischen Ausführungsbeispiel weist der variable Widerstand einen Kristallzustand und eine Mehrzahl von amorphen Zuständen, die jeweils den Widerstandszuständen entsprechen, auf.
Gemäß einem exemplarischen Ausführungsbeispiel kann ein Speicher mit variablem Widerstand eine Abtastverstärkerschaltung aufweisen, die jede Bit-Leitungsspannung der Hauptzellen mit der Bezugsspannung vergleicht, um Mehr-Bit-Daten, die in den Hauptzellen gespeichert sind, zu lesen.
Gemäß einem exemplarischen Ausführungsbeispiel kann ein Speicher mit variablem Widerstand eine Schreibansteuerung aufweisen, die jedes Mal, wenn die Hauptzellen programmiert werden, die Bezugszellen programmiert, um mindestens zwei jeweils unterschiedliche Zustände der Widerstandszustände zu haben.
Ein exemplarisches Ausführungsbeispiel schafft ein Leseverfahren eines Speichers mit einem variablen Widerstand, der Speicherzellen und Bezugszellen aufweist. Das Leseverfahren kann ein Erzeugen von mindestens einer Bezugsspannung unter Verwendung von Bit-Leitungsspannungen, die aus Bezugszellen abgetastet werden, und ein Lesen von Daten, die in Hauptzellen programmiert sind, durch Bezug nehmen auf eine Bezugsspannung aufweisen.
Gemäß einem exemplarischen Ausführungsbeispiel weist das Leseverfahren ferner ein Programmieren der Bezugszellen, um mindestens zwei Zustände der Widerstandszustände zu haben, auf.
Gemäß einem exemplarischen Ausführungsbeispiel werden die Bezugszellen jedes Mal, wenn mindestens eine der Hauptzellen programmiert wird, programmiert.
Gemäß einem exemplarischen Ausführungsbeispiel weist das Erzeugen der Bezugsspannung ein Erzeugen einer Mehrzahl von Bezugsspannungen, um jeden der Widerstandszustände zu identifizieren, unter Verwendung von Bit-Leitungsspannungen auf. Die Bit-Leitungsspannungen können zwei jeweils unterschiedlichen Zuständen, die aus den Bezugszellen abgetastet werden, entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel können die Bezugszellen zwei Bezugszellen aufweisen. Die zwei Bezugszellen können programmiert werden, um Widerstandswerte zu haben, die den zwei jeweils unterschiedlichen Zuständen entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel weist das Erzeugen der Bezugsspannung ein Erzeugen einer Mehrzahl von Bezugsspannungen, um jeden der Widerstandszustände zu identifizieren, unter Verwendung jeder Bit-Leitungsspannung der jeweiligen Bezugszellen auf.
Gemäß einem exemplarischen Ausführungsbeispiel weisen die Hauptzellen und die Bezugszellen Phasenänderungsspeicherzellen auf.
Ein anderes exemplarisches Ausführungsbeispiel schafft ein Verfahren zum Erzeugen einer Bezugsspannung für einen Mehrpegel-Phasenänderungsspeicher, der einen einer Mehrzahl von Widerstandszuständen hat. Das Verfahren kann ein Programmieren einer Mehrzahl von Bezugszellen, um Widerstandswerte zu haben, die mindestens zwei Zuständen der Widerstandszustände entsprechen, und ein Erzeugen einer Bezugsspannung unter Verwendung von Bit-Leitungsspannungen, die aus den Bezugszellen abgetastet werden, aufweisen.
Gemäß einem exemplarischen Ausführungsbeispiel wird das Programmieren der Bezugszellen jedes Mal, wenn mindestens eine der Hauptzellen programmiert wird, durchgeführt. Die Hauptzellen können mit der gleichen Wortleitung verbunden sein, mit der die Bezugszellen verbunden sind.
Gemäß einem exemplarischen Ausführungsbeispiel werden die Bezugszellen mit Widerstandswerten programmiert, die zwei jeweils unterschiedlichen Zuständen der Widerstandszustände entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel weist das Erzeugen der Bezugsspannung ein Erzeugen einer Bezugsspannung, um jeden der Widerstandszustände zu identifizieren, unter Verwendung einer Bit-Leitungsspannung, die den zwei jeweils unterschiedlichen Zuständen entspricht, auf.
Gemäß einem exemplarischen Ausführungsbeispiel weisen die Bezugszellen zwei Phasenänderungsspeicherzellen auf. Die zwei Phasenänderungsspeicherzellen werden programmiert, um Widerstandswerte zu haben, die zwei jeweils unterschiedlichen Zuständen entsprechen.
Gemäß einem exemplarischen Ausführungsbeispiel weist das Erzeugen der Bezugsspannung ein Erzeugen einer Mehrzahl von Bezugsspannungen, um die Widerstandszustände zu identifizieren, unter Verwendung von Bit-Leitungsspannungen der zwei Bezugszellen auf.
Ein anderes exemplarisches Ausführungsbeispiel schafft ein Speichersystem Das Speichersystem kann einen Speicher mit variablem Widerstand und eine Speichersteuerung, die den Speicher mit variablem Widerstand steuert, aufweisen. Der Speicher mit variablem Widerstand kann eine Mehrzahl von Hauptzellen, die programmierbar sind, um einen von einer Mehrzahl von Widerstandszuständen, die jeweils Mehr-Bit-Daten entsprechen, zu haben, eine Mehrzahl von Bezugszellen, die programmierbar sind, um jedes Mal, wenn die Hauptzellen programmiert werden, mindestens zwei jeweils unterschiedliche Widerstandszustände der Widerstandszustände zu haben, und eine Bezugsspannungs-Erzeugungsschaltung, die die Bezugszellen abtastet, um Bezugsspannungen zum Identifizieren jedes der Widerstandszustände zu erzeugen, aufweisen.
KURZE BESCHREIBUNG DER FIGUREN
Die beigefügten Figuren sind enthalten, um ein besseres Verständnis exemplarischer Ausführungsbeispiele zu liefern, und sind in diese Offenbarung aufgenommen und bilden einen Teil derselben. Die Zeichnungen stellen exemplarische Ausführungsbeispiele dar und dienen zusammen mit der detaillierten Beschreibung dazu, Vorteile, Prinzipien und den Schutzbereich dieser Offenbarung zu erklären. Es zeigen:
1A und 1B jeweils Schaltungsdiagramme einer Speicherzelle eines Phasenänderungsspeichers, bei dem exemplarische Ausführungsbeispiele angewandt sein können;
2 eine grafische Darstellung, die eine Temperaturcharakteristik eines Phasenänderungsspeichers während einer Programmieroperation darstellt;
3 eine Schnittansicht, die Mehrpegelzustände eines Phasenänderungsspeichers gemäß einem amorphen Volumen darstellt;
4A eine grafische Darstellung, die eine Widerstandscharakteristik gemäß einer Zeit einer Phasenänderungsspeicherzelle darstellt;
4B eine grafische Darstellung, die eine Widerstandscharakteristik gemäß einer Temperaturhysterese einer Phasenänderungsspeicherzelle darstellt;
5 ein Blockdiagramm eines Phasenänderungsspeichers gemäß einem exemplarischen Ausführungsbeispiel;
6 ein Blockdiagramm eines Aufbaus gemäß einem exemplarischen Ausführungsbeispiel;
7 eine Ansicht, die programmierte Zustände von Bezugszellen von 6 darstellt;
8 ein Blockdiagramm eines Aufbaus gemäß einem anderen exemplarischen Ausführungsbeispiel;
9 eine grafische Darstellung, die programmierte Zustände von Bezugszellen von 8 darstellt;
10 eine grafische Darstellung, die variable Bezugsspannungen darstellt; und
11 ein Blockdiagramm eines Informationsverarbeitungssystems gemäß einem exemplarischen Ausführungsbeispiel.
DETAILLIERTE BESCHREIBUNG EXEMPLARISCHER AUSFÜHRUNGSBEISPIELE
Verschiedene exemplarische Ausführungsbeispiele werden nun unter Bezugnahme auf die beigefügten Figuren vollständiger beschrieben. Spezifische strukturelle und funktionale Details, die hierin offenbart sind, sind jedoch lediglich repräsentativ, zum Zweck eines Beschreibens exemplarischer Ausführungsbeispiele, und für Fachleute ist offensichtlich, dass exemplarische Ausführungsbeispiele in vielen alternativen Formen ausgeführt sein können und nicht als lediglich auf die Ausführungsbeispiele, die hierin dargelegt sind, begrenzt aufgefasst werden sollen.
Es versteht sich von selbst, dass, wenngleich die Ausdrücke erstes, zweites, etc. hierin verwendet werden, um verschiedene Elemente zu beschreiben, diese Elemente durch diese Ausdrücke nicht begrenzt werden sollen. Diese Ausdrücke werden lediglich verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erstes Element als ein zweites Element bezeichnet werden, und auf ähnliche Weise könnte ein zweites Element als ein erstes Element bezeichnet werden, ohne den Schutzbereich dieser Offenbarung zu verlassen. Wie hierin verwendet, schließt der Ausdruck „und/oder" eine beliebige sowie sämtliche Kombinationen eines oder mehrerer der zugehörigen aufgeführten Gegenstände ein.
Es versteht sich von selbst, dass, wenn auf ein Element als „verbunden" oder „gekoppelt" mit einem anderen Element Bezug genommen wird, dasselbe mit dem anderen Element direkt verbunden oder gekoppelt sein kann, oder dass dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind, wenn auf ein Element als „direkt verbunden" oder „direkt gekoppelt" mit einem anderen Element Bezug genommen wird, keine dazwischen liegenden Elemente vorhanden. Andere Worte, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollen auf eine ähnliche Weise interpretiert werden (z. B. „zwischen" gegenüber „direkt zwischen", „benachbart" gegenüber „direkt benachbart", etc.).
Die Terminologie, die hierin verwendet wird, dient lediglich dem Zweck eines Beschreibens exemplarischer Ausführungsbeispiele und soll die exemplarischen Ausführungsbeispiele nicht begrenzen. Wie hierin verwendet sollen die Singularformen „ein/eine" und „der/die/das" ebenfalls die Pluralformen einschließen, es sei denn, der Zusammenhang zeigt deutlich Anderweitiges an. Es versteht sich ferner von selbst, dass die Ausdrücke „aufweisen", „aufweisend", „umfassen" und/oder „umfassend", wenn sie hierin verwendet werden, das Vorhandensein genannter Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten spezifizieren, jedoch nicht das Vorhandensein oder Hinzufügen eines oder mehrerer weiterer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließen.
Sofern sie nicht anderweitig definiert werden, haben alle Ausdrücke (einschließlich technischer und wissenschaftlicher), die hierin verwendet werden, die gleiche Bedeutung, wie gewöhnlich durch einen Fachmann auf dem Gebiet, zu dem die exemplarischen Ausführungsbeispiele gehören, verstanden wird. Es versteht sich ferner von selbst, dass Ausdrücke, wie diejenigen, die in gewöhnlich verwendeten Lexika definiert sind, dahin gehend interpretiert werden sollen, dass sie eine Bedeutung haben, die konsistent mit ihrer Bedeutung in Zusammenhang mit der relevanten Technik und der vorliegenden Offenbarung ist, und nicht auf eine idealisierte oder übertrieben formale Weise interpretiert werden sollen, es sei denn, dass sie hierin ausdrücklich so definiert sind.
Exemplarische Ausführungsbeispiele, die im Folgenden unter Bezugnahme auf die Figuren beschrieben sind, werden geliefert, so dass diese Offenbarung eingehend und komplett ist und Fachleuten das Konzept der exemplarischen Ausführungsbeispiele vollständig vermittelt. In den Zeichnungen beziehen sich gleiche Zahlen überall auf gleiche Elemente.
3 ist eine Schnittansicht, die eine Speicherzelle eines Mehrpegel-Phasenänderungsspeichers gemäß einem exemplarischen Ausführungsbeispiel darstellt. Bezug nehmend auf 3 weist die Speicherzelle 10 einen variablen Widerstand 11 und einen Zugriffstransistor NT auf. Der variable Widerstand 11 ist mit einer Bit-Leitung BL verbunden. Der Zugriffstransistor NT ist mit dem variablen Widerstand 11 und einer Masse verbunden. Eine Wortleitung WL ist mit einem Gate des Zugriffstransistors NT verbunden. Wenn der Zugriffstransistor NT eingeschaltet wird, empfängt der variable Widerstand 11 durch die Bit-Leitung BL einen Strom Ic. Für Fachleute ist offensichtlich, dass die Schaltvorrichtung, z. B. der Zugriffstransistor NT, der in 3 gezeigt ist, ebenfalls eine Diode sein kann.
Bezug nehmend auf 3 weist der variable Widerstand 11 eine obere Elektrode 13, ein Phasenänderungsmaterial (z. B. ein Germanium-Stibium-Tellurium-(GST)Material) 14, einen Kontaktstöpsel (als CP gezeigt) 15 und eine untere Elektrode 16 auf. Die obere Elektrode 13 ist mit der Bit-Leitung BL verbunden. Die untere Elektrode 16 ist zwischen dem Kontaktstöpsel 15 und dem Zugriffstransistor NT verbunden. Der Kontaktstöpsel 15 ist aus einem leitfähigen Material (z. B. TiN) gebildet, und auf denselben kann als einen Heizstöpsel Bezug genommen werden. Das Phasenänderungsmaterial 14 ist zwischen der oberen Elektrode 13 und dem Kontaktstöpsel 15 angeordnet. Eine Phase des Phasenänderungsmaterials 14 kann abhängig von zum Beispiel der Amplitude, der Dauer und der Abfallzeit eines Strompulses variieren. Wenn das Phasenänderungsmaterial 14 von einem amorphen Zustand zu einem Kristallzustand fortschreitet, verringert sich ein amorphes Volumen des Phasenänderungsmaterials 14.
Das Phasenänderungsmaterial 14 kann abhängig von Charakteristiken eines Strompulses, der durch die Bit-Leitung BL geliefert wird, mehr als zwei Zustände haben. Die Speicherzelle 10 hat gemäß einem amorphen Volumen des Phasenänderungsmaterials 14 einen von Mehr-Zuständen. Gemäß dem amorphen Volumen des Phasenänderungsmaterials 14 variiert ein Widerstand des variablen Widerstands 11. Zum Beispiel werden amorphe Volumina 17, 18 und 19 des Phasenänderungsmaterials 14, die in 3 gezeigt sind, unter Verwendung jeweils unterschiedlicher Strompulse, die jeweils unterschiedlichen Mehr-Bit-Daten entsprechen, gebildet. Der variable Widerstand 14 kann basierend auf einem empfangenen Strompuls zu einem von einem Einstellzustand, der einem Kristallzustand entspricht, und den im Vorhergehenden erwähnten Neueinstellzuständen 17, 18 und 19 programmiert werden.
4A ist eine grafische Darstellung, die eine Widerstandsvariation im Laufe der Zeit bei einer Speicherzelle mit einem amorphen Zustand darstellt. Der Widerstand einer Widerstandsvorrichtung kann sich zum Beispiel im Laufe der Zeit aufgrund verschiedener Faktoren erhöhen. Ferner kann sich, je größer der Anfangswiderstand einer Widerstandsvorrichtung ist, der Widerstandswert eines Neueinstellzustands mit der Zeit umso drastischer erhöhen. Bezug nehmend auf 4A stellt die x-Achse der grafischen Darstellung die Zeit dar, die verstrichen ist, nachdem eine Speicherzelle programmiert wurde. Die y-Achse der grafischen Darstellung stellt einen Widerstandswert einer Speicherzelle dar. Wie in 4A dargestellt, erhöht sich der Widerstandswert der Widerstandsvorrichtung nachdem derselbe programmiert wurde im Laufe der Zeit, ohne einen festen Wert beizubehalten. Bei einer Mehrpegelzelle kann diese Charakteristik der Widerstandsvorrichtung einen Lesespielraum reduzieren. Dementsprechend kann, wenn Daten, nachdem sie programmiert wurden und eine vorbestimmte Zeit verstrichen ist, gelesen werden, ein Fehler der Daten abgetastet werden. Eine Widerstandvariation aufgrund der verstrichenen Zeit ist ein Beispiel eines Faktors, der eine Realisierung eines effizienten und/oder wirksamen Mehrpegel-Phasenänderungsspeichers hemmen kann.
4B ist eine grafische Darstellung, die eine Temperaturhysterese einer Widerstandsvorrichtung einer Phasenänderungsspeicherzelle darstellt. Die Temperaturhysteresekurve von 4B bezieht sich auf eine 2-Bit-Mehrpegelzelle. Auswirkungen einer Widerstandsvariation, die sich auf eine Temperaturhysterese beziehen, werden zum Beispiel unter Bezugnahme auf Speicherzellen, bei denen Daten zu einem Zustand 11, einem Zustand 10, einem Zustand 01 und einem Zustand 00 programmiert werden, beschrieben. 4B stellt dar, dass ein Widerstand einer Widerstandsvorrichtung gemäß einer Funktion der Temperatur (1/kT, wobei k und T jeweils die Boltzmann-Konstante und die absolute Temperatur darstellen) variiert. Die Temperaturhysterese stellt eine Widerstandswertvariation einer Widerstandsvorrichtung dar, wenn die Widerstandsvorrichtung nach einem Anheben einer Temperatur über eine Zeitdauer zu der Ausgangstemperatur zurückgebracht wird. Das heißt, jeweilige Widerstandswerte, die 2-Bit-Daten (11, 10, 01 und 00) entsprechen, haben unterschiedliche Widerstandsänderungsraten, wenn eine Temperatur erhöht und erniedrigt wird. Wenn die Temperaturhysterese einer Speicherzelle, in der Daten 10 programmiert sind, betrachtet wird, ist die Widerstandsvariationskurve, wenn eine Temperatur erhöht wird, nicht identisch mit der Widerstandsvariationskurve, wenn eine Temperatur verringert wird. Selbst wenn die Temperatur zu einer Anfangstemperatur zurückgebracht wird, kann der Widerstand der Widerstandsvorrichtung einen Wert haben, der aufgrund des Einflusses der Temperaturvariation unterschiedlich zu einem Wert vor den Temperaturänderungen sein kann. Aufgrund dieser Charakteristik überlappt bei einem extremen Fall ein Widerstandswert, der einem Zustand 11 entspricht, einen Widerstandswert, der einem Zustand 10 entspricht, derart, dass eine Zuverlässigkeit einer Abtastoperation reduziert wird. Dieses Phänomen kann ein Problem beim Speichern von mehr als 2-Bit-Daten innerhalb eines begrenzten Widerstandsfensters bei einer Mehrpegelzelle sein.
Ein exemplarisches Ausführungsbeispiel liefert ein Abtastverfahren, das berücksichtigt, dass sich ein variabler Wert gemäß der Zeit und/oder der Temperatur der Widerstandsvorrichtung, wie in 4A und 4B gezeigt, ändern kann. Für Fachleute ist jedoch offensichtlich, dass ein variabler Widerstand einer Widerstandsvorrichtung aus verschiedenen Faktoren außer der Zeit und der Temperatur resultieren kann. Exemplarische Ausführungsbeispiele schaffen ein Verfahren und eine Vorrichtung zum Liefern einer variablen Bezugsspannung, die verwendet werden kann, um eine Widerstandsvariation, die durch die verschiedenen Faktoren verursacht wird, aufzuheben.
5 ist ein Blockdiagramm eines Mehrpegel-Phasenänderungsspeichers 100 gemäß einem exemplarischen Ausführungsbeispiel. Bezug nehmend auf 5 werden während einer Leseoperation eine Mehrzahl von Bit-Leitungsspannungen von Speicherzellen eines Bezugsbereichs 120 zu einer Bezugsspannungs-Erzeugungsschaltung (als Vref GEN gezeigt) 140 geliefert. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt eine Bezugsspannung Vref unter Bezugnahme auf Bit-Leitungsspannungen. Die Bezugsspannung Vref ist ein Bezugswert, der zum Kompensieren von Widerstandswertvariationen der Speicherzellen in dem Hauptbereich 110 verwendet werden kann, und wird zu einer Abtastverstärkerschaltung (als SA gezeigt) 130 geliefert.
Der Hauptbereich 110 kann eine Mehrzahl von Phasenänderungsspeicherzellen, die Mehr-Bit-Daten speichern, aufweisen. Ein exemplarisches Ausführungsbeispiel eines Mehrpegel-Phasenänderungsspeichers 100 weist ebenfalls einen Bezugsbereich 120 auf, der eine Mehrzahl von Bezugszellen haben kann.
Bezug nehmend auf 5 kann die Abtastverstärkerschaltung 130 während einer Leseoperation Daten ausgewählter Speicherzellen abtasten. Die Abtastverstärkerschaltung 130 vergleicht während einer Leseoperation eine Spannung eines Abtastknotens, der mit einer Bit-Leitung ausgewählter Speicherzellen verbunden sein kann, mit der Bezugsspannung Vref. Die Abtastverstärkerschaltung 130 gibt einen Vergleichsresultatswert SAO als Lesedaten aus. Gemäß einem exemplarischen Ausführungsbeispiel empfängt die Abtastverstärkerschaltung 130 die Bezugsspannung Vref, um die Widerstandswertvariation einer Speicherzelle zu kompensieren. In 5 wird die Bezugsspannung Vref von der Bezugsspannungs-Erzeugungsschaltung 140 geliefert.
Die Bezugsspannungs-Erzeugungsschaltung 140 kann unter Bezugnahme auf eine Bit-Leitungsspannung, die während einer Leseoperation von Bezugszellen geliefert wird, eine Bezugsspannung Vref erzeugen, um Mehrpegelzellen zu lesen. In einem Fall einer 2-Bit-Mehrpegelzelle erzeugt zum Beispiel die Bezugsspannungs-Erzeugungsschaltung 140 unter Bezugnahme auf eine Bit-Leitungsspannung, die von mindestens zwei Bezugszellen geliefert wird, Bezugsspannungen Vref, um vier Widerstandswerte zu identifizieren. Gemäß einem anderen Beispiel erzeugt die Bezugsspannungs-Er zeugungsschaltung 140 unter Bezugnahme auf eine Bit-Leitungsspannung, die von mindestens vier Bezugszellen geliefert wird, Bezugsspannungen Vref, um vier Widerstandszustände zu identifizieren.
Eine Schreibansteuerung (als WD gezeigt) 150 kann durch eine Steuerungslogik 170 gesteuert werden und liefert basierend auf Daten, die durch einen I/O-Puffer 160 geliefert werden, einen Schreibstrom zu Bit-Leitungen von Speicherzellen. Die Schreibansteuerung 150 programmiert zum Beispiel jedes Mal, wenn während einer Schreiboperation ein Pulsstrom geliefert wird, um ausgewählte Speicherzellen des Hauptbereichs 110 zu programmieren, Bezugszellen, die die gleiche Wortleitung mit den ausgewählten Speicherzellen gemeinsam verwenden, unter Verwendung von Daten. Während der Schreiboperation programmiert die Schreibansteuerung 150 gleichzeitig Bezugszellen, die mit der ausgewählten Wortleitung WL verbunden sind, ebenso wie Speicherzellen in einem ausgewählten Hauptbereich.
Der I/O-Puffer 160 liefert Schreibdaten, die während einer Schreiboperation von dem Äußeren (z. B. einer anderen Komponente und/oder einer externen Vorrichtung) zu der Schreibansteuerung 150 geliefert werden. Der I/O-Puffer 160 liefert während einer Leseoperation Abtastverstärker-Ausgangsdaten SAO von der Abtastverstärkerschaltung 130 zu dem Äußeren.
Weiter Bezug nehmend auf 5 kann ein Adress-Decodierer 180 eine Adresse ADDR, die von dem Äußeren geliefert wird, decodieren und die decodierte Adresse zu einer Auswahlschaltung (nicht gezeigt) liefern, um während einer Schreib- oder Leseoperation eine Wortleitung und eine Bit-Leitung mindestens einer Speicherzelle auszuwählen. Wenngleich dieselben in den Zeichnungen nicht dargestellt sind, kann eine Mehrzahl von Speicherzellen in Zeilen (d. h. entlang Wortleitungen) und Spalten (d. h. entlang Bit-Leitungen) angeordnet sein. Jede Speicherzelle kann eine Schaltvorrichtung und eine Widerstandsvorrichtung aufweisen. Die Schaltvorrichtung kann zum Beispiel mit verschiedenen Vorrichtungen, wie einem MOS-Transistor und einer Diode, realisiert sein. Die Widerstandsvorrichtung ist konfiguriert, um eine Phasenänderungss chicht aufzuweisen. Die Phasenänderungsschicht kann zum Beispiel ein GST-Material sein.
Durch den vorhergehenden Aufbau kann der Mehrpegel-Phasenänderungsspeicher 100 Hauptzellen, die Eingabe/Ausgabe-Daten speichern, und Bezugszellen, die den Hauptzellen entsprechen, aufweisen. Gemäß einem exemplarischen Ausführungsbeispiel werden die Bezugszellen jedes Mal, wenn die Hauptzellen programmiert werden, zu einem spezifischen Widerstandswert programmiert. Dementsprechend ist eine Widerstandsdriftgröße (die abhängig von der Zeit, die seit einem Programmieren von Bezugszellen verstrichen ist, variiert) eines GST-Materials, das Speicherzellen bildet, mit Hauptzellen synchronisiert. Die Bezugszellen und die Bezugsspannungs-Erzeugungsschaltung 140 liefern eine Bezugsspannung, um eine Widerstandsvariation der Hauptzellen zu kompensieren. Daher schafft ein exemplarisches Ausführungsbeispiel einen zuverlässigen Mehrpegel-Phasenänderungsspeicher 100.
6 ist ein Blockdiagramm, das Bezugszellen RMC<1> und RMC<2> und eine Bezugsspannungs-Erzeugungsschaltung (als Vref GEN gezeigt) 140 gemäß einem exemplarischen Ausführungsbeispiel aufweist. 6 wird hierin verwendet, um ein exemplarisches Ausführungsbeispiel eines Mehrpegel-Phasenänderungsspeichers, der 2-Bit-Daten in einer Speicherzelle speichert, zu beschreiben. Bezug nehmend auf 6 sind die Bezugszellen RMC<1> und RMC<2> einer Wortleitung zugeteilt. Die Bezugszellen RMC<1> und RMC<2> werden jedes Mal, wenn Daten in Speicherzellen eines Hauptbereichs 110 geschrieben werden, programmiert, um jeweils unterschiedliche Widerstandszustände zu haben. Während einer Leseoperation wird unter Bezugnahme auf Bit-Leitungsspannungen RBL<1> und RBL<2>, die durch die Bezugszellen RMC<1> und RMC<2> geliefert werden, eine Bezugsspannung Vref erzeugt, um jeden Mehr-Zustand zu identifizieren.
Wie in 6 dargestellt, sind Hauptzellen MC<1> bis MC<n> des Hauptbereichs 110 und die Bezugszellen RMC<1> und RMC<2> eines Bezugsbereichs 120 mit der gleichen Wortleitung WL verbunden. Die Hauptzellen MC<1> bis MC<n> können zum Beispiel 16 Speicherzellen, die einer Eingabe/Ausgabe-Einheit (z. B. einem Wort) entsprechen, aufweisen. Die Bezugszellen RMC<1> und RMC<2> können gebildet sein, um die Wortleitung WL mit den 16 Speicherzellen gemeinsam zu verwenden. Die Bezugszellen RMC<1> und RMC<2> werden jedes Mal, wenn Daten in die Hauptzellen MC<1> bis MC<n> geschrieben werden, zu jeweils unterschiedlichen Widerstandszuständen programmiert. Das heißt, die Bezugszellen RMC<1> und RMC<2> werden jedes Mal, wenn mindestens eine der Hauptzellen, die die gleiche Wortleitung WL gemeinsam verwendet, programmiert wird, programmiert. Da die Bezugszellen RMC<1> und RMC<2> mit jeweils unterschiedlichen Mehr-Bit-Daten programmiert werden, haben die Bezugszellen RMC<1> und RMC<2> jeweils unterschiedliche Zellenwiderstände. Die Mehr-Bit-Daten, die in die Bezugszellen RMC<1> und RMC<2> geschrieben werden, werden unter Bezugnahme auf 7 detaillierter beschrieben.
Während einer Leseoperation wird eine Wortleitung WL durch eine Adresse ausgewählt und Daten, die in Speicherzellen, die mit der ausgewählten Wortleitung WL verbunden sind, gespeichert sind, werden durch Bit-Leitungen BL<1> bis BL<n> und RBL<1> bis RBL<2> abgetastet. Genauer gesagt wird jede Bit-Leitung durch eine Vorladeschaltung (nicht gezeigt) vorgeladen, und die Abtastverstärkerschaltung 130 tastet eine Variation des elektrischen Potentials der vorgeladenen Bit-Leitung ab, um Daten, die in einer Speicherzelle gespeichert sind, zu bestimmen. Zum Beispiel vergleicht die Abtastverstärkerschaltung 130 eine Spannung, die von jedem Abtastknoten der BL<1> bis BL<n> abgetastet wird, mit einer Bezugsspannung Vref, die von der Bezugsspannungs-Erzeugungsschaltung 140 geliefert wird. Gemäß einem Vergleichsresultat können Daten, die in jeder der ausgewählten Speicherzellen gespeichert sind, abgetastet und ausgegeben werden. Genauer gesagt erzeugt ein exemplarisches Ausführungsbeispiel des Mehrpegel-Phasenänderungsspeichers 100 eine Bezugsspannung Vref gemäß elektrischen Potentialen der Bit-Leitungen RBL<1> bis RBL<2> der Bezugszellen RMC<1> und RMC<2>. Die Bezugszellen RMC<1> und RMC<2> werden während einer Programmieroperation zu jeweils unterschiedlichen Zuständen von vier Mehr-Zuständen programmiert. Dementsprechend haben die Bezugszellen RMC<1> und RMC<2> jeweils unterschiedliche Widerstandswerte. Die Hauptzellen MC<1> bis MC<n> und die Bezugszellen RMC<1> und RMC<2> werden zu der gleichen Zeit programmiert. Daher sind, wenn eine Zeit verstreicht, Widerstandsänderungsraten, die in den Hauptzellen MC<1> bis MC<n> mit den variablen Widerständen GST und den Bezugszellen RMC<1> und RMC<2> auftreten, im Wesentlichen die gleichen.
Während einer Leseoperation wird eine Widerstandswertvariation der Bezugszellen RMC<1> und RMC<2> durch die Bit-Leitungen RBL<1> und RBL<2> abgetastet. Spannungen V1 und V2 der Bit-Leitungen RBL<1> und RBL<2> werden zu der Bezugsspannungs-Erzeugungsschaltung 140 geliefert. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt eine Bezugsspannung Vref, um eine Widerstandsdrift zu kompensieren, durch Bezugnehmen auf eine Widerstandsvariation, die aus den Bezugszellen RMC<1> und RMC<2> abgetastet wird. Die erzeugte Bezugsspannung Vref wird zu der Abtastverstärkerschaltung 130 geliefert. Die Abtastverstärkerschaltung 130 vergleicht die Bezugsspannung Vref mit jeder Bit-Leitungsspannung der Hauptzellen MC<1> bis MC<n>, um ein Vergleichsresultat als Abtastverstärker-Ausgangsdaten SAO auszugeben. Gemäß einem exemplarischen Ausführungsbeispiel, das unter Bezugnahme auf 6 beschrieben ist, entsprechen programmierte Zustände der Bezugszellen RMC<1> und RMC<2> zwei jeweils unterschiedlichen Zuständen von vier Mehr-Zuständen, die 2-Bit-Daten entsprechen. Zum Beispiel kann die Bezugszelle RMC<1> programmiert werden, um einem Zustand mit Daten 01 zu entsprechen, und die Bezugszelle RMC<2> kann programmiert werden, um einem Zustand mit Daten 10 zu entsprechen.
Die Hauptzellen MC<1> bis MC<n> und die Bezugszellen RMC<1> und RMC<2>, die in 6 gezeigt sind, verwenden eine Wortleitung gemeinsam. Der Hauptzellenbereich 10 kann jedoch zusätzliche Wortleitungen und Speicherzellen aufweisen, und der Bezugsbereich 120 kann Bezugszellen aufweisen, die den Wortleitungen, die in 6 um der Kürze und der Klarheit willen nicht besonders gezeigt sind, zugeordnet sind. Zusätzlich kann, wenngleich die Abtastverstärkerschaltung 130 dargestellt ist, in die eine Mehrzahl von Bit-Leitungsspannungen eingegeben wird, eine Mehrzahl von Abtastverstärkern, die den jeweiligen Bit-Leitungen entsprechen, in der Abtastverstärkerschaltung 130 umfasst sein. Wenn zum Beispiel ein Bit-Aufbau × 8 ist, weist die Abtastverstärkerschaltung 130 8 Abtastverstärker auf. Wenn ein Bit-Aufbau × 16 ist, werden 16 Abtastverstärker verwendet und/oder sind erforderlich. Für Fachleute ist jedoch offensichtlich, dass die Zahl von Abtastverstärkern nicht auf einen Bit-Aufbau begrenzt ist.
Durch den im Vorhergehenden erwähnten Aufbau und/oder das Programmieren der Bezugszellen RMC<1> und RMC<2> kompensiert ein exemplarisches Ausführungsbeispiel eines Mehrpegel-Phasenänderungsspeichers während einer Leseoperation einen Widerstandsdrifteinfluss von Speicherzellen, der auftritt, wenn eine Zeit verstreicht. Dementsprechend kann eine Zuverlässigkeit einer Leseoperation eines Mehrpegel-Phasenänderungsspeichers verbessert werden.
7 ist eine Ansicht, die ein exemplarisches Ausführungsbeispiel eines Verfahrens zum Programmieren der Bezugszellen RMC<1> und RMC<2> von 6 und ein Verfahren zum Erzeugen einer oder mehrerer Bezugsspannungen darstellt. Bezug nehmend auf 7 werden die Bezugszellen RMC<1> und RMC<2> zu zwei jeweils unterschiedlichen Zuständen von Widerstandszuständen, die 2-Bit-Daten (d. h. 00, 01, 10 und 11) entsprechen, programmiert. Während einer Leseoperation kann die Bezugsspannungs-Erzeugungsschaltung 140 unter Bezugnahme auf jede Bit-Leitungsspannung der Bezugszellen RMC<1> und RMC<2> Bezugsspannungen Vref1, Vref2 und Vref3 erzeugen. Zum Beispiel wird die Bezugszelle RMC<1> programmiert, um einen Widerstandswert zu haben, der Daten 01 entspricht, und die Bezugszelle RMC<2> wird programmiert, um einen Widerstandswert zu haben, der Daten 10 entspricht. Die Programmieroperationen der Bezugszellen RMC<1> und RMC<2> und der Hauptzellen MC<1> bis MC<n>, die mit der gleichen Wortleitung verbunden sind, werden zum Beispiel gleichzeitig durchgeführt. Die Widerstandsvariationen der Hauptzellen MC<1> bis MC<n> ändern sich jeweils von den Zuständen 210, 220, 230 und 240 zu der Zeit eines Programmierens zu gedrifteten Zuständen 211, 221, 231 und 241. Die Driften dieser Widerstandswerte treten ebenfalls bei den Bezugszellen RMC<1> und RMC<2>, die mit Daten 01 und Daten 10 programmiert sind, auf. Daher hat zu der Zeit des Programmierens der Widerstand der Bezugszelle RMC<1> ebenfalls einen Zustand 220, der Daten 01 entspricht. Wenn eine Zeit verstreicht, wird der Widerstand der Bezugszelle RMC<1> zu einem gedrifteten Zustand 221 verteilt. Unmittelbar nach einem Programmieren hat der Widerstand der Bezugszelle RMC<2> einen Zustand 230, der Daten 10 entspricht. Wenn eine Zeit verstreicht, wird der Widerstand der Bezugszelle RMC<2> zu einem gedrifteten Zustand 231 verteilt.
Während einer Leseoperation, wenn ein Lesebefehl von dem Äußeren eingegeben wird, werden die Bit-Leitungen der Speicherzelle MC<1> bis MC<n> vorgeladen. Dann wird die Wortleitung WL aktiviert (z. B. verschiebt sich eine Wortleitungsspannung zu einem niedrigeren Pegel). Daten der Hauptzellen MC<1> bis MC<n> und der Bezugszellen RMC<1> und RMC<2>, die mit einer ausgewählten Wortleitung verbunden sind, werden durch eine Änderung des elektrischen Potentials der vorgeladenen Bit-Leitung BL abgetastet. Die Abtastverstärkerschaltung 130 erfasst jede Bit-Leitungsspannung der Hauptzellen MC<1> bis MC<n>. Die Bezugsspannungs-Erzeugungsschaltung 140 empfängt jede Bit-Leitungsspannung der Bezugszellen RMC<1> und RMC<2>. Die Bezugsspannungs-Erzeugungsschaltung 140 empfängt Spannungen V1 und V2 über die Bit-Leitungen RBL<1> und RBL<2>.
Die Bezugsspannungs-Erzeugungsschaltung 140 kann unter Bezugnahme auf einen Pegel der Bit-Leitungsspannung V1 eine Bezugsspannung Vref1 erzeugen, um einen Zustand 00 und einen Zustand 01 zu identifizieren. Das heißt, die Bezugsspannungs-Erzeugungsschaltung 140 bestimmt die Bezugsspannung Vref1 unter Bezugnahme auf den gedrifteten Widerstandswert 221, der durch die Bit-Leitungsspannung V1 abgetastet wird. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt zum Beispiel unter Bezugnahme auf einen Pegel der Bit-Leitungsspannung V1 die Bezugsspannung Vref1 mit einem Pegel zum Liefern eines Lesespielraums (z. B. ΔV).
Zusätzlich kann die Bezugsspannungs-Erzeugungsschaltung 140 eine Bezugsspannung Vref3, um einen Zustand 10 und einen Zustand 11 zu identifizieren, unter Bezugnahme auf einen Pegel einer Bit-Leitungsspannung V2 erzeugen. Die Bezugszelle RMC<2> wird zu einem Zustand 10 programmiert, um einen Widerstandswert zu haben, der einem gedrifteten Zustand 231 entspricht. Das heißt, die Bezugsspannungs-Erzeugungsschaltung 140 bestimmt die Bezugsspannung Vref3 unter Bezugnahme auf den gedrifteten Widerstandswert 231, der durch die Bit-Leitungsspannung V2 abgetastet wird. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt zum Beispiel unter Bezugnahme auf einen Pegel der Bit-Leitungsspannung V2 die Bezugsspannung Vref3 mit einem Pegel zum Liefern eines Lesespielraums (z. B. ΔV).
Weiter kann die Bezugsspannungs-Erzeugungsschaltung 140 unter Verwendung der bereits bestimmten Bezugsspannungen Vref1 und Vref3 eine Bezugsspannung Vref2 erzeugen, um einen Zustand 01 und einen Zustand 10 zu identifizieren. Die Bezugsspannung Vref2 ist zum Beispiel durch das arithmetische Mittel, d. h. (Vref1 + Vref3)/2 der Bezugsspannung Vref1 und der Bezugsspannung Vref3 bestimmt.
Selbst wenn Widerstandswerte der Speicherzellen MC<1> bis MC<n> durch Operationen der Bezugsspannungs-Erzeugungsschaltung 140, wenn eine Zeit verstreicht, driften, kann gemäß einem exemplarischen Ausführungsbeispiel eine zuverlässige Leseoperation eines Phasenänderungsspeichers erreicht werden.
8 ist ein exemplarisches Blockdiagramm, das Bezugszellen RMC<1> und RMC<4> eines Bezugsbereichs 120 und eine Bezugsspannungs-Erzeugungsschaltung (als Vref GEN gezeigt) 140 gemäß einem anderen exemplarischen Ausführungsbeispiel darstellt. 8 stellt ein exemplarisches Ausführungsbeispiel eines 2-Bit-Mehrpegel-Phasenänderungsspeichers, der 2-Bit-Daten in einer Speicherzelle speichert, dar. Bezug nehmend auf 8 sind mindestens vier Bezugszellen einer Wortleitung zugeteilt. Die Bezugszellen RMC<1> bis RMC<4> können jedes Mal, wenn Daten in Speicherzellen eines Hauptbereichs 110 geschrieben werden, jeweils zu einem von vier Zuständen programmiert werden. Die Bezugszellen RMC<1> bis RMC<4> werden zu Zuständen, die jeweils unterschiedlichen Widerstandswerten entsprechen, programmiert. Während einer Leseoperation erzeugt die Bezugsspannungs-Erzeugungsschaltung 140 eine Bezugsspannung Vref, um jedes der Mehr-Bits zu identifizieren, unter Bezugnahme auf Bit-Leitungsspannungen V1, V2, V3 und V4, die von den Bezugszellen RMC<1> bis RMC<4> geliefert werden.
Wie in 8 dargestellt, sind Hauptzellen MC<1> bis MC<n> des Hauptbereichs 110 und die Bezugszellen RMC<1> bis RMC<4> des Bezugsbereichs 120 mit der gleichen Wortleitung WL verbunden. Die Hauptzellen MC<1> bis MC<n> können zum Beispiel 16 Speicherzellen aufweisen, die einer Eingabe/Ausgabe-Einheit (z. B. einem Wort) entsprechen. Die Bezugszellen RMC<1> bis RMC<4> sind zum Beispiel gebildet, um die Wortleitung WL der 16 Speicherzellen gemeinsam zu verwenden. Die Bezugszellen RMC<1> bis RMC<4> werden jedes Mal, wenn Daten in die Hauptzellen MC<1> bis MC<n> geschrieben werden, zu jeweils unterschiedlichen Widerstandszuständen programmiert. Die Bezugszellen RMC<1> bis RMC<4> werden zu Widerstandswerten programmiert, die jeweils unterschiedlichen Daten entsprechen. Die Mehr-Bit-Daten, die in die Bezugszellen RMC<1> bis RMC<4> geschrieben werden, werden unter Bezugnahme auf 9 detaillierter beschrieben.
Während einer Leseoperation wird eine Wortleitung WL durch eine Adresse ausgewählt und Daten, die in Speicherzellen, die mit der ausgewählten Wortleitung WL verbunden sind, gespeichert sind, werden durch Bit-Leitungen BL<1> bis BL<n> und RBL<1> bis RBL<4> abgetastet. Genauer gesagt wird jede Bit-Leitung durch eine Vorladeschaltung (nicht gezeigt) vorgeladen, und die Abtastverstärkerschaltung (als SA gezeigt) 130 tastet eine Variation des elektrischen Potentials der vorgeladenen Bit-Leitung ab, um Daten, die in den Speicherzellen MC<1> bis MC<n> gespeichert sind, zu bestimmen. Die Abtastverstärkerschaltung 130 vergleicht zum Beispiel eine Spannung, die von jedem Abtastknoten der Bit-Leitungen BL<1> bis BL<n> abgetastet wird, mit einer Bezugsspannung Vref, die von der Bezugsspannungs-Erzeugungsschaltung (als Vref GEN gezeigt) 140 geliefert wird. Gemäß einem Vergleichsresultat können Daten, die in jeder ausgewählten Speicherzelle gespeichert sind, abgetastet und ausgegeben werden. Genauer gesagt erzeugt ein exemplarisches Ausführungsbeispiel des Mehrpegel-Phasenänderungsspeichers eine Bezugsspannung Vref gemäß elektrischer Potentiale der Bit-Leitungen RBL<1> bis RBL<4> der Bezugszellen RMC<1> bis RMC<4>. Die Bezugszellen RMC<1> bis RMC<4> werden während einer Programmieroperation zu jeweils unterschiedlichen Zuständen von vier Mehr-Zuständen programmiert. Dementsprechend haben die Bezugszellen RMC<1> bis RMC<4> jeweils unterschiedliche Widerstandswerte. Während einer Leseoperation variieren die abgetasteten Spannungen der Bit-Leitungen RBL<1> bis RBL<4> gemäß Widerstandswerten der Bezugszellen RMC<1> bis RMC<4>. Die Hauptzellen MC<1> bis MC<n> und die Bezugszellen RMC<1> bis RMC<4> werden zu der gleichen Zeit program miert. Daher haben die Hauptzellen MC<1> bis MC<n> und die Bezugszellen RMC<1> bis RMC<4> die gleiche Zeitvariable, die die Zellen beeinflussen kann.
Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt eine Bezugsspannung Vref, die die Zeit, die verstrichen ist, unter Bezugnahme auf eine Widerstandsvariation, die aus den Bezugszellen RMC<1> bis RMC<4> abgetastet wird, kompensiert, und liefert dann die abgetastete Widerstandsvariation zu der Abtastverstärkerschaltung 130. Die Abtastverstärkerschaltung 130 vergleicht die Bezugsspannung Vref mit einer Bit-Leitungsspannung in dem Hauptbereich 110. Programmierte Zustände der Bezugszellen RMC<1> bis RMC<4> entsprechen jeweils vier Zuständen von 2-Bit-Daten. Zum Beispiel wird die Bezugszelle RMC<1> zu einem Zustand, der Daten 00 entspricht, programmiert, die Bezugszelle RMC<2> wird zu einem Zustand, der Daten 01 entspricht, programmiert, die Bezugszelle RMC<3> wird zu einem Zustand, der Daten 10 entspricht, programmiert und die Bezugszelle RMC<4> wird zu einem Zustand, der Daten 11 entspricht, programmiert.
Der 2-Bit-Mehrpegel-Phasenänderungsspeicher, der im Vorhergehenden beschrieben ist, bei dem die Bezugszellen RMC<1> bis RMC<4> vier Zustände, die 2-Bit-Daten entsprechen, haben, soll den Schutzbereich dieser Offenbarung nicht begrenzen. Zum Beispiel können 8 Bezugszellen verwendet werden und wären erforderlich, um Zellen bei einem 3-Bit-Mehrpegel-Phasenänderungsspeicher zu allen Widerstandszuständen zu programmieren. Hauptzellen MC<1> bis MC<n> und die Bezugszellen RMC<1> bis RMC<4>, die eine Wortleitung gemeinsam verwenden, sind in 8 besonders gezeigt, für Fachleute ist jedoch offensichtlich, dass der Hauptzellenbereich 110 zusätzliche Wortleitungen und Speicherzellen aufweisen kann, und dass der Bezugsbereich 120 zusätzliche Bezugszellen aufweisen kann, die den Wortleitungen, die in 8 um der Kürze und der Klarheit willen nicht gezeigt sind, zugeordnet sind.
Durch den im Vorhergehenden erwähnten Aufbau und/oder das Programmieren der Bezugszellen RMC<1> bis RMC<4> kann während einer Leseoperation ein Widerstandsdrifteinfluss von Speicherzellen, der auftreten kann, wenn eine Zeit verstreicht, durch ein exemplarisches Ausführungsbeispiel kompensiert werden. Dementsprechend kann eine Zuverlässigkeit einer Leseoperation bei dem Mehrpegel-Phasenänderungsspeicher verbessert werden.
9 ist eine Ansicht, die ein exemplarisches Ausführungsbeispiel eines Verfahrens zum Programmieren der Bezugszellen RMC<1> bis RMC<4> von 8 und ein Verfahren zum Erzeugen einer oder mehrerer Bezugsspannungen darstellt. Bezug nehmend auf 9 werden die Bezugszellen RMC<1> bis RMC<4> zu jeweils unterschiedlichen Zuständen der Widerstandszustände, die 2-Bit-Daten (d. h. 00, 01, 10 und 11) entsprechen, programmiert. Während einer Leseoperation erzeugt die Bezugsspannungs-Erzeugungsschaltung 140 Bezugsspannungen Vref1, Vref2 und Vref3 unter Bezugnahme auf eine Bit-Leitungsspannung jeder der Bezugszellen RMC<1> bis RMC<4>.
Die Bezugszellen RMC<1> bis RMC<4> können programmiert werden, um jeweils vier Widerstandszuständen zu entsprechen. Zum Beispiel wird die Bezugszelle RMC<1> programmiert, um einen Widerstandswert eines Zustands 310, der Daten 00 entspricht, zu haben, die Bezugszelle RMC<2> wird programmiert, um einen Widerstandswert eines Zustands 320, der Daten 01 entspricht, zu haben, die Bezugszelle RMC<3> wird programmiert, um einen Widerstandswert eines Zustands 330, der Daten 10 entspricht, zu haben, und die Bezugszelle RMC<4> wird programmiert, um einen Widerstandswert eines Zustands 340, der Daten 11 entspricht, zu haben. Die Bezugszellen RMC<1> bis RMC<4> werden zum Beispiel gleichzeitig, wenn die Hauptzellen MC<1> bis MC<n> programmiert werden, programmiert. Das heißt, jedes Mal, wenn die Hauptzellen MC<1> bis MC<n>, die mit der gleichen Wortleitung verbunden sind, programmiert werden, werden die Bezugszellen RMC<1> bis RMC<4> zu Zuständen wie denjenigen, die bei dem Beispiel im Vorhergehenden erwähnt sind, programmiert. Dementsprechend ist die Größe einer Zeitdrift eines Widerstandswerts, die bei der Widerstandsvorrichtung von Speicherzellen auftritt, bei den Hauptzellen MC<1> bis MC<n> und den Bezugszellen RMC<1> bis RMC<4> im Wesentlichen die gleiche. Wenn eine Zeit verstreicht, verschieben sich die Widerstandswerte der Hauptzellen MC<1> bis MC<n> jeweils von den Zuständen 310, 320, 330 zu Zuständen 311, 321, 331 und 341. Diese Widerstandswertvariation tritt ebenfalls bei den Bezugszellen RMC<1> bis RMC<4>, die mit Daten 00, 01, 10 und 11 programmiert sind, auf.
Wenn ein Lesebefehl von dem Äußeren eingegeben wird, werden die Bit-Leitungen vorgeladen. Dann wird die Wortleitung aktiviert (z. B. verschiebt sich eine Wortleitungsspannung zu einem niedrigen Pegel). Daten der Hauptzellen MC<1> bis MC<n> und der Bezugszellen RMC<1> bis RMC<4>, die mit einer ausgewählten Wortleitung verbunden sind, werden als eine Änderung des elektrischen Potentials der vorgeladenen Bit-Leitungen BL abgetastet. Die Abtastverstärkerschaltung 130 tastet eine Bit-Leitungsspannung der Hauptzellen MC<1> bis MC<n> ab. Die Bezugsspannungs-Erzeugungsschaltung 140 empfängt über die Bit-Leitungen RBL<1> bis RBL<4> jede Bit-Leitungsspannung der Bezugszellen RMC<1> bis RMC<4>. Die Bezugsspannungs-Erzeugungsschaltung 140 empfängt Spannungen V1, V2, V3 und V4. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt eine Bezugsspannung unter Verwendung eines Pegels der Spannungen V1, V2, V3 und V4. Die Bezugsspannungs-Erzeugungsschaltung 140 erzeugt unter Bezugnahme auf die Spannungen V1, V2, V3 und V4 Bezugsspannungen Vref1, Vref2 und Vref3, die den jeweiligen Zuständen entsprechen, die eine Drift eines Widerstands berücksichtigen.
Ein exemplarisches Ausführungsbeispiel, das Bezugszellen aufweist, die mit einem Widerstandswert, der jedem Zustand entspricht, programmiert werden, kann Lasten der Bezugsspannungs-Erzeugungsschaltung 140 reduzieren. Bei einem exemplarischen Ausführungsbeispiel, das hinsichtlich 8 und 9 beschrieben ist, liefern die Bezugszellen RMC<1> bis RMC<4> vier Widerstandswerte, die 2-Bit-Daten in den Mehrpegel-Phasenänderungsspeicher speichern. Das heißt, für jede Wortleitung werden vier Bezugszellen verwendet. Wenn jedoch eine Mehrpegelzelle 3-Bit-Daten speichert, werden acht Bezugszellen für jede Wortleitung verwendet.
Ein exemplarisches Ausführungsbeispiel einer Bezugsspannungs-Erzeugungsschaltung 140, die in 9 gezeigt ist, kann eine Bezugsspannung liefern, die zum Reduzieren und/oder Minimieren eines Lesefehlers ungeachtet einer Zeitdrift eines Widerstands verwendet wird.
10 ist eine grafische Darstellung, die die Erzeugung und/oder Berechnung variabler Bezugsspannungen Vref1, Vref2 und Vref3 unter Verwendung von Spannungen V1, V2, V3 und V4, die von den Bezugszellen RMC<1> bis RMC<4> von 8 geliefert werden, darstellt. Wie in 9 dargestellt, kann jede der variablen Bezugsspannungen Vref1, Vref2 und Vref3 unter Verwendung einer arithmetischen Berechnung bestimmt werden. Die Bezugsspannung Vref1 zum Identifizieren der Daten 00 und der Daten 01 kann zum Beispiel durch das arithmetische Mittel (d. h. (V1 + V2)/2) der Spannungen V2 und V3, die von den Bezugszellen RMC<2> und RMC<3> geliefert werden, erhalten werden. Die Bezugsspannung Vref3 zum Identifizieren der Daten 10 und der Daten 11 kann durch das arithmetische Mittel (d. h. (V3 + V4)/2) der Spannungen V3 und V4, die von den Bezugszellen RMC<3> und RMC<4> geliefert werden, erhalten werden. Die im Vorhergehenden beschriebenen Berechnungen nehmen an, dass die Bezugszelle RMC<1> programmiert wird, um einen Widerstandswert des Zustands 310 von 9, der Daten 00 entspricht, zu haben, die Bezugszelle RMC<2> programmiert wird, um einen Widerstandswert des Zustands 320 von 9, der Daten 01 entspricht, zu haben, die Bezugszelle RMC<3> programmiert wird, um einen Widerstandswert des Zustands 330 von 9, der Daten 10 entspricht, zu haben, und die Bezugszelle RMC<4> programmiert wird, um einen Widerstandswert des Zustands 340 von 9, der Daten 11 entspricht, zu haben. Eine andere Annahme für die vorhergehenden Berechnungen besteht darin, dass die Bezugszellen RMC<1> bis RMC<4> gleichzeitig programmiert werden, wenn die Hauptzellen MC<1> bis MC<n> programmiert werden. Das heißt, jedes Mal, wenn die Hauptzellen MC<1> bis MC<n>, die mit der gleichen Wortleitung WL verbunden sind, programmiert werden, werden die Bezugszellen RMC<1> bis RMC<4> zu den im Vorhergehenden erwähnten Zuständen programmiert. Dementsprechend sind die Zeitdrift von Widerstandswerten und die Variationsgröße gemäß der Temperaturhysterese (die bei Widerstandsvorrichtungen der Speicherzellen auftreten können) bei den Hauptzellen MC<1> bis MC<n> und den Bezugszellen RMC<1> bis RMC<4> die gleichen. Änderungen der Widerstandswerte der Hauptzellen MC<1> bis MC<n> basierend auf Änderungen gemäß der Temperaturhysterese und/oder einer verstrichenen Zeit entsprechen Änderungen, die bei den Bezugszellen RMC<1> bis RMC<4>, die mit Daten 00, 01, 10 und 11 programmiert sind, auftreten.
Dementsprechend können die Bezugszellen RMC<1> bis RMC<4> vorgesehen sein, um gemäß exemplarischen Ausführungsbeispielen eine Widerstandsvariation zu kompensieren. Ferner können die durch die Bezugszellen RMC<1> bis RMC<4> gelieferten Spannungen hinsichtlich der Temperaturhysterese, der Zeitdrift oder anderer verschiedener Faktoren variabel erzeugt werden, derart, dass gemäß exemplarischen Ausführungsbeispielen die optimierte Bezugsspannung geliefert werden kann.
11 ist ein Bockdiagramm eines Informationsverarbeitungssystems 400, das ein exemplarisches Ausführungsbeispiel eines Phasenänderungsspeichers aufweist. Der Phasenänderungsspeicher ist ein nichtflüchtiger Speicher, der fähig ist, seine gespeicherten Daten zu behalten, selbst wenn keine Energieversorgung vorhanden ist. Der Phasenänderungsspeicher unterstützt einen direkten Datenzugriff und liefert ein schnelles Datenlesen und -verarbeiten. Dies bedeutet, dass ein exemplarisches Ausführungsbeispiel eines Phasenänderungsspeichers ideal für Codespeicher ist. Da mobile Vorrichtungen, wie mobile Telefone, PDAs, Digitalkameras, tragbare Spielekonsolen und MP3-Spieler weit verbreitet verwendet werden, können Phasenänderungsspeicher, wie im Vorhergehenden hinsichtlich exemplarischer Ausführungsbeispiele beschrieben, als deren Codespeicher und Datenspeicher verwendet werden. Ferner kann ein Phasenänderungsspeicher gemäß einem exemplarischen Ausführungsbeispiel bei Heimanwendungen, wie zum Beispiel HDTV, DVD, einem Router und GPS, verwendet werden.
Wie in 11 gezeigt, weist die Informationsverarbeitungsvorrichtung 400 einen PRAM 410, eine Eingabe/Ausgabe-Vorrichtung (als I/O gezeigt) 420, eine zentrale Verarbeitungseinheit (engl.: central processing unit; CPU) 430, ein Modem 440 und eine Benutzerschnittstelle 450 auf, die alle durch einen Systembus 460 elektrisch verbunden sind. Der PRAM 410 kann ein exemplarisches Ausführungsbeispiel eines Phasenänderungsspeichers sein. Der PRAM 410 kann zum Beispiel mit dem Mehrpegel-Phasenänderungsspeicher von 5 realisiert sein. Der PRAM 410 speichert Daten, die von der CPU 430 geliefert werden. Alternativ liefert der PRAM 410 Daten, die von den anderen Komponenten des Informationsverarbeitungssystems 400 angefragt werden. Wenn die Informationsverarbeitungsvorrichtung 400 eine mobile Vorrichtung ist, ist zusätzlich eine Batterie (nicht gezeigt) für eine Betriebsspannung des Informationsverarbeitungssystems 400 vorgesehen. Wenngleich dieselben in den Zeichnungen nicht dargestellt sind, ist es für Fachleute offensichtlich, dass das exemplarische Ausführungsbeispiel des Informationsverarbeitungssystems 400 ferner einen Anwendungs-Chipsatz, einen Kamerabildprozessor (CIS), einen mobilen DRAM und einen NAND-Flash-Speicher aufweisen kann.
Wie im Vorhergehenden beschrieben, können exemplarische Ausführungsbeispiele eines Phasenänderungsspeichers Lesefehler während einer Leseoperation durch Liefern einer variablen Bezugsspannung zum Kompensieren einer Widerstandswertvariation einer Speicherzelle reduzieren.
Die im Vorhergehenden offenbarten Inhalte sollen als veranschaulichend betrachtet werden, und nicht als einschränkend, und es ist beabsichtigt, dass die angefügten Ansprüche alle solchen Modifikationen, Verbesserungen und andere Ausführungsbeispiele, die in den wahren Geist und den Wirkungsbereich dieser Offenbarung fallen, abdecken. So ist der Schutzbereich der Offenbarung durch die am weitesten gefasste erlaubte Interpretation der folgenden Ansprüche und deren Äquivalente in dem maximalen durch das Gesetz erlaubten Maß bestimmt, und er soll nicht durch die vorhergehende detaillierte Beschreibung eingeschränkt oder begrenzt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- KR 10-2007-0070157 [0001]

Claims

Speicher (100; 410) mit variablem Widerstand, mit: einer Mehrzahl von Hauptzellen (MC<1>–MC<n>), die programmierbar sind, um einen von einer Mehrzahl von Widerstandszuständen (210, 220, 230, 240; 310, 320, 330, 340) zu haben, wobei die Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) Mehr-Bit-Daten entsprechen; einer Mehrzahl von Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>), die programmierbar sind, um jedes Mal, wenn mindestens eine der Hauptzellen (MC<1>–MC<n>) programmiert wird, mindestens zwei unterschiedliche Widerstandszustände der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) zu haben; und einer Bezugsspannungs-Erzeugungsschaltung (140), die die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) abtastet, um Bezugsspannungen (Vref1, Vref2, Vref3) zum Identifizieren jedes der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) zu erzeugen.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, bei dem die Hauptzellen (MC<1>–MC<n>) und die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) mit einer gleichen Wortleitung (WL) verbunden sind.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, bei dem die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) programmierbar sind, um Widerstandswerte zu haben, die mindestens zwei jeweils unterschiedlichen Zuständen der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) entsprechen.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 3, bei dem die Bezugszellen (RMC<1>, RMC<2>) eine erste Bezugszelle (RMC<1>) und eine zweite Bezugszelle (RMC<2>) aufweisen und jedes Mal, wenn die mindestens eine der Hauptzellen (MC<1>–MC<n>) zu einem von ersten bis vierten Zuständen (210, 220, 230, 240) mit jeweils unterschiedlichen Widerstandsgrößen programmiert wird, die erste Bezugszelle (RMC<1>) zu dem zweiten Zustand (220) programmiert wird und die zweite Bezugszelle (RMC<2>) zu dem dritten Zustand (230), der höher als der zweite Zustand (220) ist, programmiert wird.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 4, bei dem die Bezugsspannungs-Erzeugungsschaltung (140) mit der ersten Bezugszelle (RMC<1>) über eine erste Bezugs-Bit-Leitung (RBL<1>) und mit der zweiten Bezugszelle (RMC<2>) über eine zweite Bezugs-Bit-Leitung (RBL<2>) verbunden ist und das Folgende erzeugt: eine erste Bezugsspannung (Vref1), durch Abtasten der ersten Bezugs-Bit-Leitung (RBL<1>), um den ersten und den zweiten Zustand (210, 220) zu identifizieren; eine dritte Bezugsspannung (Vref3), durch Abtasten der zweiten Bezugs-Bit-Leitung (RBL<2>), um den dritten und den vierten Zustand (230, 240) zu identifizieren; und eine zweite Bezugsspannung (Vref2), unter Verwendung von Pegeln der ersten und der dritten Bezugsspannung (Vref1, Vref3), um den zweiten und den dritten Zustand (220, 230) zu identifizieren.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 5, bei dem die zweite Bezugsspannung (Vref2) ein arithmetisches Mittel der ersten und der dritten Bezugsspannung (Vref1, Vref3) ist.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, bei dem eine Zahl der Bezugszellen (RMC<1>, RMC<2>, RMC<3>, RMC<4) einer Zahl der Widerstandszustände (310, 320, 330, 340) entspricht und die Bezugszellen (RMC<1>, RMC<2>, RMC<3>, RMC<4>) programmierbar sind, um Widerstandswerte zu haben, die jeweils den Widerstandszuständen (310, 320, 330, 340) entsprechen.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 7, bei dem die Bezugszellen (RMC<1>, RMC<2>, RMC<3>, RMC<4>) programmierbar sind, um jedes Mal, wenn die Hauptzellen (MC<1>–MC<n>) programmiert werden, einen von ersten bis vierten Zuständen (310, 320, 330, 340) mit jeweils unterschiedlichen Widerstandswerten zu haben, und die Bezugszellen (RMC<1>, RMC<2>, RMC<3>, RMC<4>) folgende Merkmale aufweisen: eine erste Bezugszelle (RMC<1>), die zu dem ersten Zustand (310) programmierbar ist; eine zweite Bezugszelle (RMC<2>), die zu dem zweiten Zustand (320), der einen höheren Widerstandswert als der erste Zustand (310) hat, programmierbar ist; eine dritte Bezugszelle (RMC<3>), die zu dem dritten Zustand (330), der einen höheren Widerstandswert als der zweite Zustand (320) hat, programmierbar ist; und eine vierte Bezugszelle (RMC<4>), die zu dem vierten Zustand (340), der einen höheren Widerstandswert als der dritte Zustand (330) hat, programmierbar ist.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 8, bei dem die Bezugsspannungs-Erzeugungsschaltung (140) mit der ersten Bezugszelle (RMC<1>) über eine erste Bezugs-Bit-Leitung (RBL<1>), mit der zweiten Bezugszelle (RMC<2>) über eine zweite Bezugs-Bit-Leitung (RBL<2>), mit der dritten Bezugszelle (RMC<3>) über eine dritte Bezugs-Bit-Leitung (RBL<3>) und mit der vierten Bezugszelle (RMC<4>) über eine vierte Bezugs-Bit-Leitung (RBL<4>) verbunden ist und die ersten bis vierten Bezugs-Bit-Leitungen (RBL<1>, RBL<2>, RBL<3>, RBL<4>) abtastet, um erste bis dritte Bezugsspannungen (Vref1, Vref2, Vref3) zum Identifizieren der ersten bis vierten Zustände (310, 320, 330, 340) zu erzeugen.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, bei dem jede der Hauptzellen (MC<1>–MC<n>) und der Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) folgende Merkmale aufweist: einen variablen Widerstand (11), der einen der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) hat; und eine Auswahlvorrichtung (NT), die mit einer Wortleitung (WL) verbunden ist und ansprechend auf ein Auswahlsignal, das über die Wortleitung (WL) empfangen wird, schaltet.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 10, bei dem der variable Widerstand (11) Chalkogenidlegierungen aufweist.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 10, bei dem der variable Widerstand (11) ein Material (14), das einen Kristallzustand und eine Mehrzahl von amorphen Zuständen, die jeweils den Widerstandszuständen (210, 220, 230, 240; 310, 320, 330, 340) entsprechen, hat, aufweist.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, ferner mit: einer Abtastverstärkerschaltung (130), die jede Bit-Leitungsspannung der Hauptzellen (MC<1>–MC<n>) mit mindestens einer der Bezugsspannungen (Vref1, Vref2, Vref3) vergleicht, um Mehr-Bit-Daten, die in den Hauptzellen (MC<1>–MC<n>) gespeichert sind, zu lesen.
Speicher (100; 410) mit variablem Widerstand nach Anspruch 1, ferner mit: einer Schreibansteuerung (150), die die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) jedes Mal, wenn die Hauptzellen (MC<1>–MC<n>) programmiert werden, programmiert, um mindestens zwei jeweils unterschiedliche Zustände der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) zu haben.
Leseverfahren für einen Speicher (100; 410) mit variablem Widerstand, der Speicherzellen (MC<1>–MC<n>) und Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) aufweist, wobei jede der Speicherzellen (MC<1>–MC<n>) einen einer Mehrzahl von Widerstandszuständen (210, 220, 230, 240; 310, 320, 330, 340) hat, mit folgenden Schritten: Erzeugen mindestens einer Bezugsspannung (Vref1, Vref2, Vref3) unter Verwendung von Bit-Leitungs-Spannungen (V1, V2; V1, V2, V3, V4), die aus den Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) abgetastet werden; und Lesen von Daten, die in die Speicherzellen (MC<1>–MC<n>) programmiert sind, durch Bezugnehmen auf eine Bezugsspannung (Vref1, Vref2, Vref3).
Verfahren nach Anspruch 15, ferner mit folgendem Schritt: Programmieren der Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>), um mindestens zwei jeweils unterschiedliche Zustände der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) zu haben.
Verfahren nach Anspruch 16, ferner mit folgendem Schritt: Auswählen der Speicherzellen (MC<1>–MC<n>) und der Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) zum Programmieren unter Verwendung einer gleichen Wortleitung (WL).
Verfahren nach Anspruch 16, bei dem die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) jedes Mal, wenn mindestens eine der Hauptzellen (MC<1>–MC<n>) programmiert wird, programmiert werden.
Verfahren nach Anspruch 16, bei dem die programmierten Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) Widerstand swerte haben, die den mindestens zwei jeweils unterschiedlichen Zuständen der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) entsprechen.
Verfahren nach Anspruch 16, bei dem das Erzeugen der mindestens einen Bezugsspannung (Vref1, Vref2, Vref3) folgende Schritte aufweist: Abtasten von Bezugs-Bit-Leitungsspannungen (V1, V2; V1, V2, V3, V4), die den Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) zugeordnet sind; und Erzeugen einer Mehrzahl von Bezugsspannungen (Vref1, Vref2, Vref3), um die Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) zu identifizieren, unter Verwendung der abgetasteten Bezugs-Bit-Leitungsspannungen (V1, V2; V1, V2, V3, V4).
Verfahren zum Erzeugen einer Bezugsspannung (Vref1, Vref2, Vref3) für einen Mehrpegel-Phasenänderungsspeicher, der einen einer Mehrzahl von Widerstandszuständen (210, 220, 230, 240; 310, 320, 330, 340) hat, wobei das Verfahren folgende Schritte aufweist: Programmieren einer Mehrzahl von Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>), um Widerstandswerte zu haben, die mindestens zwei jeweils unterschiedlichen Zuständen der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) entsprechen, jedes Mal, wenn mindestens eine der Hauptzellen (MC<1>–MC<n>) des Speichers (100; 410) programmiert wird; Abtasten von Bit-Leitungsspannungen (V1, V2; V1, V2, V3, V4), die den Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) zugeordnet sind; und Erzeugen mindestens einer Bezugsspannung (Vref1, Vref2, Vref3) zum Identifizieren von Widerstandszuständen (210, 220, 230, 240; 310, 320, 330, 340) der mindestens einen Hauptzelle unter Verwendung der Bit-Leitungsspannungen (V1, V2; V1, V2, V3, V4), die aus den Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) abgetastet werden.
Verfahren nach Anspruch 21, bei dem das Abtasten der Bit-Leitungsspannungen Bit-Leitungsspannungen (V1, V2) für eine Zahl von Bezugszellen (RMC<1>, RMC<2>), die kleiner als eine Zahl der Widerstandszustände (210, 220, 230, 240) ist, abtastet.
Verfahren nach Anspruch 21, bei dem das Abtasten der Bit-Leitungsspannungen Bit-Leitungsspannungen (V1, V2, V3, V4) für eine Zahl von Bezugszellen (RMC<1>, RMC<2>, RMC<3>, RMC<4>), die gleich einer Zahl der Widerstandszustände (310, 320, 330, 340) ist, abtastet.
Speichersystem (400) mit: dem Speicher (410) mit variablem Widerstand nach Anspruch 1; und einer Speichersteuerung (430), die den Speicher (410) mit variablem Widerstand steuert.
Speichersystem (400) nach Anspruch 24, bei dem die Bezugszellen (RMC<1>, RMC<2>; RMC<1>, RMC<2>, RMC<3>, RMC<4>) programmierbar sind, um Widerstandswerte zu haben, die zwei jeweils unterschiedlichen Zuständen der Widerstandszustände (210, 220, 230, 240; 310, 320, 330, 340) entsprechen.
Speichersystem (400) nach Anspruch 24, bei dem die Bezugszellen (RMC<1>, RMC<2>) eine erste Bezugszelle (RMC<1>) und einer zweite Bezugszelle (RMC<2>) aufweisen und jedes Mal, wenn mindestens eine der Hauptzellen (MC<1>–MC<n>) zu einem von ersten bis vierten Zuständen (210, 220, 230, 240), die jeweils unterschiedliche Widerstandsgrößen haben, programmiert wird, die erste Bezugszelle (RMC<1>) zu dem zweiten Zustand (220) programmiert wird und die zweite Bezugszelle (RMC<2>) zu dem dritten Zustand (230), der höher als der zweite Zustand (220) ist, programmiert wird.
Speichersystem (400) nach Anspruch 26, bei dem die Bezugsspannungs-Erzeugungsschaltung (140) mit der ersten Bezugszelle (RMC<1>) über eine erste Bezugs-Bit-Leitung (RBL<1>) und mit der zweiten Bezugszelle (RMC<2>) über eine zweite Bezugs-Bit-Leitung (RBL<2>) verbunden ist und das Folgende erzeugt: eine erste Bezugsspannung (Vref1), unter Abtastung der ersten Bezugs-Bit-Leitung (RBL<1>), um den ersten und den zweiten Zustand (210, 220) zu identifizieren; eine dritte Bezugsspannung (Vref3), unter Abtastung der zweiten Bezugs-Bit-Leitung (RBL<2>), um den dritten und den vierten Zustand (230, 240) zu identifizieren; und eine zweite Bezugsspannung (Vref2), unter Verwendung von Pegeln der ersten und der dritten Bezugsspannung (Vref1, Vref3), um den zweiten und den dritten Zustand (220, 230) zu identifizieren.
Speichersystem (400) nach Anspruch 27, bei dem die zweite Bezugsspannung (Vref2) ein arithmetisches Mittel der ersten und der dritten Bezugsspannung (Vref1, Vref3) ist.