KR20060086132A - 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치 - Google Patents

셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20060086132A
KR20060086132A KR1020050007036A KR20050007036A KR20060086132A KR 20060086132 A KR20060086132 A KR 20060086132A KR 1020050007036 A KR1020050007036 A KR 1020050007036A KR 20050007036 A KR20050007036 A KR 20050007036A KR 20060086132 A KR20060086132 A KR 20060086132A
Authority
KR
South Korea
Prior art keywords
memory cell
unit
state
information storage
stored
Prior art date
Application number
KR1020050007036A
Other languages
English (en)
Inventor
정원철
이세호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007036A priority Critical patent/KR20060086132A/ko
Publication of KR20060086132A publication Critical patent/KR20060086132A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성된 반도체 메모리 장치가 개시된다. 그러한 반도체 메모리 장치는, 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 초기 정보 저장부; 상기 단위 메모리 셀에 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 제1 정보 저장부; 상기 제1 상태 저항을 갖는 상기 단위 메모리 셀에 상기 제1 전류와는 상이한 제2 전류가 흐르게 하여 상기 단위 메모리 셀이 상기 제1 상태와는 상이한 제2 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제2 상태 저항을 리드하여 저장하는 제2 정보 저장부; 상기 제1 정보 저장부에 저장된 값과 상기 제2 정보 저장부에 저장된 값의 차인 기준값과, 상기 초기 정보와 상기 제1 정보 저장부에 저장된 값의 차인 변화값을 비교하기 위한 비교부; 및 상기 제2 상태 저항을 갖는 상기 단위 메모리 셀이 상기 초기 정보를 갖도록 전류를 흐르게 하는 리라이트부를 구비한다.
피램, 상 변화 물질, 셋 저항, 리셋 저항

Description

셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치{Semiconductor memory device operating by self reference}
도 1은 일반적인 피램의 메모리 셀의 등가회로도.
도 2는 도 1에서의 피램의 메모리 셀을 프로그램 및 소거(erase)시키는 방법을 설명하기 위한 그래프.
도 3은 도 1에서의 피램의 메모리 셀에 데이터를 리드 또는 라이트 하기 위한 보상 전류와 메모리 셀의 저항의 관계를 나타낸 그래프.
도 4는 복수 개의 메모리 셀들에 대한 보상 전류와 메모리 셀의 저항과의 관계를 도시한 그래프.
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작 예를 설명하기 위한 흐름도.
도 6은 도 5에 따른 단위 메모리 셀들의 다중 비트 동작 특성을 설명하기 위한 그래프.
도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 예를 설명하기 위한 흐름도.
<도면의 주요부분에 대한 부호의 설명>
△R : 변화값 Rdif : 기준값
Rreset : 리셋 저항 Rset : 셋 저항
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 상 변화 물질의 단위 메모리 셀을 갖는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치 중 피램(Phase Random Access Memory; PRAM)은 온도 변화에 따른 상 전이에 따라 저항이 변화되는 상 변화 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다. 상기 피램은 디램(Dynamic Random Access Memory; DRAM)의 모든 장점을 가지며, 비휘발성, 저 소비전력이라는 특징을 갖는다.
상기 피램(Phase Change Random Access Memory; PRAM)은 두 가지 상태에 의하여 '0', '1'이 결정되는 특성을 갖는다. 즉 결정(crystalline) 상태와 비결정(amorphous) 상태가 그것이다. 상기 피램은 가열되었다가 냉각되면 상기 결정 상태와 비결정 상태 중 어느 하나의 상태를 유지하며, 가열 또는 냉각에 의하여 재차 상태가 변할 수 있는 켈코제나이드 합금(chalcogenide alloy)과 같은 상 변화 물질로 구성된다. 상기 피램은 미국 특허 번호 US6,487,113 및 US6,480,438에서 이미 설명된 바 있다.
상기 피램은 저항값에 의존하여 두 가지 '0' 또는 '1'을 갖는다. 상기 피램이 결정 상태인 경우의 저항은 낮고 비결정 상태인 경우의 저항은 높다. 따라서, 결정 상태는 셋(set) 또는 '0'에 대응되고, 비결정 상태에서는 리셋(reset) 또는 '1'에 대응된다.
상기 피램의 상 변화 물질은 비결정 상태는 저항 열에 의하여 상 변화 물질의 녹는 점 이상으로 가열된 후 냉각된다. 상기 피램의 상 변화 물질을 결정 상태로 만들기 위해서는 상 변화 물질을 일정 시간 동안 녹는 점 이하의 온도로 가열하여야 한다.
상기 피램에 있어서, 켈코제나이드와 같은 상 변화 물질은 일반적으로 GST 합금이 많이 사용된다. 상기 GST합금은 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)의 합금이다. 상기 GST합금은 가열 및 냉각에 의하여 비 정질 상태와 결정 상태 사이로 빠르게 변화될 수 있는 성질 때문에 메모리 장치에 유용하게 사용될 수 있다.
상기 켈코제나이드 물질로 만들어진 메모리 셀은 상부 전극, 켈코제나이드 층, 하부 전극 콘택, 하부 전극 및 억세스 트랜지스터를 구비한다. 그리고, 상기 메모리 셀에서 리드(read)하는 동작은 상기 켈코제나이드 물질의 저항을 측정함에 의하여 수행된다. 상기 메모리 셀에 데이터를 라이트(write)하는 동작은 켈 코제나이드를 녹는점 이상으로 가열시킨 후 빠르게 냉각시켜 비결정 상태가 되도록 하거나 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시 켜 결정 상태가 되도록 한다.
좀더 상세히 설명하면, 상기 메모리 셀에 데이터를 라이트 하는 동작시, 상 변화 물질(GST)에 전류를 흐르게 하면 상 변화 물질(GST)이 결정 상태 또는 비 결정 상태로 전이된다. 상기 상 변화 물질(GST)의 결정 상태 또는 비결정 상태는 상기 상 변화 물질(GST)에 흐르는 전류의 크기와 양에 좌우된다. 상기 상 변화 물질(GST)에 큰 전류를 짧은 시간 동안 흐르게 하면 비결정 상태로 변화되는데, 이러한 상태가 리셋 상태 혹은 데이터 '1'에 대응된다. 그리고, 상기 상 변화 물질(GST)에 리셋 전류보다 작은 전류를 긴 시간 동안 흐르게 하면 상기 상 변화 물질(GST)은 결정 상태로 변화되는데, 이러한 상태가 셋 상태 혹은 데이터 '0'에 대응된다. 상기 상 변화 물질(GST)이 리셋 상태인 경우의 저항이 셋 상태인 경우의 저항보다 크다. 상기 상 변화 물질(GST)의 상 변화를 위해서는 일반적으로 900℃ 이상의 고온이 필요하며, 이러한 고온은 상기 메모리 셀로 인가되는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻어진다.
도 1은 일반적인 피램의 메모리 셀의 등가회로도이다.
도 1을 참조하면, 일반적인 피램의 메모리 셀은 하나의 억세스(access) 트랜지스터(Ta) 및 하나의 가변 저항체(C)로 구성된다.
상기 가변 저항체(C)는 하부 전극과 상부 전극 및 그들 사이의 상변화 물질(예를 들면, GST)을 포함하여 구성된다.
상기 가변 저항체(C)의 상부 전극은 플레이트 전극(PL)과 접속된다.
상기 억세스 트랜지스터(Ta)는 하부 전극과 접속된 소스 영역과, 소스 영역 과 이격된 드레인 영역과, 상기 소스 영역 및 드레인 영역 사이의 채널 영역 상에 위치하는 게이트 전극을 포함한다.
상기 억세스 트랜지스터(Ta)의 게이트 전극 및 드레인 영역은 각각 워드라인(WL) 및 비트라인(BL)에 접속된다. 결과적으로, 상기 상 변화 메모리 셀의 등가 회로는 디램 셀의 등가 회로도와 유사하다. 그러나, 상기 상변화 물질의 성질은 디램 셀에 사용되어지는 유전막의 성질과는 전혀 다르다. 즉, 상기 상변화 물질은 상기한 바와 같이 온도에 따라 2개의 안정된 상(Phase)를 갖는다.
도 2는 도 1에서의 피램의 메모리 셀을 프로그램 및 소거(erase)시키는 방법을 설명하기 위한 그래프이다.
도 2를 참조하면, I 선과 같이 상변화 물질을 녹는점(Tm)보다 높은 온도에서 T1 시간 동안 가열한 후에 냉각시키게 되면 상기 상변화 물질은 비결정 상태로 변환된다.
이에 반하여, II선과 같이 상기 상변화 물질을 녹는점(Tm)보다는 낮으나 결정화 온도(Tc)보다 높은 온도에서 T1 시간 보다는 긴 T2 시간 동안 가열한 후에 냉각시키게 되면 상기 상변화 물질은 결정 상태로 변한다. 여기서, 비결정 상태를 갖는 상변화 물질의 저항값은 상기 결정 상태를 갖는 상변화 물질의 저항보다 높다. 따라서 리드 모드에서 상기 상변화 물질을 통하여 흐르는 전류를 감지하여 상기 메모리 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. 여기서, 횡축은 시간(초)을 나타내고 종축은 상기 상변화 물질에 가해지는 온도(℃)를 나타낸다.
여기서, 상기 피램의 메모리 셀을 셋 혹은 리셋시키기 위하여 상기 메모리 셀에 연결된 보상 트랜지스터를 통해 소정의 크기 이상의 전류를 흘려주어야 한다. 따라서, 상기 피램의 집적도가 상기 메모리 셀의 크기보다는 상기 보상 트랜지스터 크기에 의하여 제한되는 단점이 있다. 이와 같은 이유 때문에, 상기 피램의 집적도를 일정 수준 이상으로 증가시키는 것이 힘들다.
이러한 문제를 해결하기 위하여 종래에는 FinFET나 MCFET 등을 이용하여 전류의 양을 증가시키는 방법 또는 부족한 전류의 조건하에서 메모리 셀을 셋 또는 리셋시키는 방법이 사용되었다.
상기 FinFET 나 MCFET를 이용하는 방법은 차치하고, 상기 부족한 전류의 조건하에서 메모리 셀을 셋 또는 리셋시키는 방법은 상기 피램의 메모리 셀의 상변화 물질(GST)이 완전한 결정 및 비결정 상태가 아니라 부분적 결정 및 부분적 비결정 사이 즉 중간 상태(intermediate state)에 있으면서 저항의 변화를 일으키게 된다.
이러한 중간 상태에서는, 셋 저항, 리셋 저항으로 되는데 필요한 전류가 수십 μA 수준으로 매우 작은데 비해, 저항의 변화가 종래보다 적으며 메모리 셀들의 셋 저항, 리셋 저항의 산포가 매우 커, 논리 '1' 또는 '0'의 결정에 어려움이 있었다.
도 3은 도 1에서의 피램의 메모리 셀에 데이터를 리드 또는 라이트 하기 위한 보상 전류와 메모리 셀의 저항의 관계를 나타낸 그래프이다.
도 3을 참조하면, 제1 구간은 리드시 보상 전류이고, 제2 구간은 라이트시 보상 전류이다. 그래프에서의 참조부호 31은 메모리 셀의 상태가 리셋 상태 즉 '1' 인 경우이고, 참조부호 32는 메모리 셀의 상태가 셋 상태 즉 '0'인 경우이다.
메모리 셀의 상태가 리셋 상태인 경우(31) 및 메모리 셀의 상태가 셋 상태인 경우(32) 모두 보상 전류에 따라 리드 모드, 셋 라이트 모드 및 리셋 라이트 모드로 구분된다.
도 4는 복수 개의 메모리 셀들에 대한 보상 전류와 메모리 셀의 저항과의 관계를 도시한 그래프이다.
도 4를 참조하면, 복수 개의 메모리 셀들에 대한 보상 전류와 메모리 셀의 저항과의 관계(C1, C2, C3)를 동시에 보여주고 있는데, 셋 저항과 리셋 저항의 저항 산포가 크게 나타난다.
상기한 바와 같이 적은 보상 전류를 사용하는 경우에 발생하는 결정 상태와 비결정 상태의 중간 상태를 이용하는 셋, 리셋을 하고자 하는 경우에, 저항 산포가 필연적으로 발생하게 되어 메모리 셀에 정확한 데이터 값을 리드 또는 라이트 할 수 없는 문제점이 있다.
또한, 메모리 셀들 간의 저항 산포가 커서 셋 저항과 리셋 저항의 기준을 설정하는 것이 곤란하다.
따라서, 본 발명의 목적은 단위 메모리 셀의 상 변화 물질의 중간 상태를 이용하여 셋, 리셋을 하고자 하는 경우, 각 단위 메모리 셀들의 저항 산포에 무관한 셀프 레퍼런스 방식에 의하여 다중 비트를 구현할 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 상기한 바와 같이 적은 보상 전류를 사용하는 경우에 발생하는 결정 상태와 비결정 상태의 중간 상태를 이용하는 셋, 리셋을 하고자 하는 경우에, 저항 산포가 필연적으로 발생하게 되어 메모리 셀에 정확한 데이터 값을 리드 또는 라이트 할 수 없는 문제를 해결하기 위하여 개선된 반도체 메모리 장치를 제공함에 있다.
상기 목적들을 달성하기 위하여 본 발명의 실시예적 구체화에 따른 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성된 반도체 메모리 장치는, 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 초기 정보 저장부; 상기 단위 메모리 셀에 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 제1 정보 저장부; 상기 제1 상태 저항을 갖는 상기 단위 메모리 셀에 상기 제1 전류와는 상이한 제2 전류가 흐르게 하여 상기 단위 메모리 셀이 상기 제1 상태와는 상이한 제2 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제2 상태 저항을 리드하여 저장하는 제2 정보 저장부; 상기 제1 정보 저장부에 저장된 값과 상기 제2 정보 저장부에 저장된 값의 차인 기준값과, 상기 초기 정보와 상기 제1 정보 저장부에 저장된 값의 차인 변화값을 비교하기 위한 비교부; 및 상기 제2 상태 저항을 갖는 상기 단위 메모리 셀이 상기 초기 정보를 갖도록 전류를 흐르게 하는 리라이트부를 구비함을 특징으로 한다.
여기서, 상기 제1 상태 저항은 상기 단위 메모리 셀이 논리 값 0임을 나타내는 저항인 것이 바람직하다.
또한, 상기 제2 상태 저항은 상기 단위 메모리 셀이 논리 값 1임을 나타내는 저항인 것이 바람직하다.
또한, 상기 비교부는 상기 변화값을 상기 기준값으로 나눈 값을 저장하는 것이 바람직하다.
또한, 상기 비교부에서의 저장값이 0인 경우에는 데이터 0, 0 이상이면서 0.5인 경우에는 데이터 1, 0.5 이상이면서 1 미만인 경우에는 데이터 2, 1 이상인 경우에는 데이터 3으로 하여 상기 단위 메모리 셀이 다중 비트를 갖는 것이 바람직하다.
상기의 목적들을 달성하기 위하여 본 발명의 실시예적 구체화에 따른 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성되어, 셋 전류에 의하여 상기 상 변화 물질이 결정 상태가 되도록 하며 리셋 전류에 의하여 상기 상 변화 물질이 비결정 상태가 되도록 하여 동작하는 반도체 메모리 장치는: 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 초기 정보 저장부; 상기 단위 메모리 셀에 상기 셋 및 리셋 전류보다 적은 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 제1 정보 저장부; 상기 초기 정보 저장부에 저장된 값과 상기 제1 정보 저장부에 저장된 값을 비교하기 위한 비교부; 및 상기 단위 메모리 셀이 상기 초기 정보 저장부에 저장된 값을 갖도록 상기 단위 메모리 셀에 전류를 공급하는 리라이트부를 구비하는 것이 바람직하다.
여기서, 상기 비교부에서의 비교 결과, 상기 초기 정보 저장부에 저장된 값이 상기 제1 정보 저장부에 저장된 값과 대체로 일치하는 경우를 데이터 0으로 하고, 그 이외의 경우를 데이터 1로 하여 동작하는 것이 바람직하다.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다양한 실시예에서의 설명들은 본 발명이 속하는 기술분야의 통상의 지식을 가지는 자에게 본 발명의 보다 철저한 이해를 돕기 위한 의도 이외에는 다른 의도없이 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작 예를 설명하기 위한 흐름도이다.
본 발명의 일 실시예에 따라 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성된 반도체 메모리 장치는 초기 정보 저장부, 제1 정보 저장부, 제2 정보 저장부, 비교부 및 리라이트부를 구비한다.
상기 초기 정보 저장부는 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드(read)하여 저장하기 위한 부분이다. 상기 초기 정보는 상기 단위 메모리 셀의 상 변화 물질의 상태 즉, 상기 상 변화 물질의 저항에 따라 다양한 값이 될 수 있다. 예를 들면, 결정 상태(crystal state)일 수도 있고, 부분 결정 상태(patial crystal state)일 수도 있다.
상기 제1 정보 저장부는 상기 단위 메모리 셀에 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 부분이다. 상기 제1 상태 저항은 상기 단위 메모리 셀이 논리 값 0임을 나타내는 저항일 수 있다. 즉, 상기 단위 메모리 셀에 제1 전류를 입력한 경우, 상기 단위 메모리 셀의 상 변화 물질은 상기 초기 정보를 갖는 상태에서 상기 제1 상태 저항을 갖게 된다.
상기 제2 정보 저장부는 상기 제1 상태 저항을 갖는 상기 단위 메모리 셀에 상기 제1 전류와는 상이한 제2 전류가 흐르게 하여 상기 단위 메모리 셀이 상기 제1 상태와는 상이한 제2 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제2 상태 저항을 리드하여 저장하는 부분이다. 상기 제2 상태 저항은 상기 단위 메모리 셀이 논리 값 1임을 나타내는 저항일 수 있다. 즉, 상기 단위 메모리 셀에 제2 전류를 입력한 경우, 상기 단위 메모리 셀의 상 변화 물질은 상기 제1 상태 저항을 갖는 상태에서 상기 제2 상태 저항을 갖게 된다.
상기 비교부는 상기 제1 정보 저장부에 저장된 값과 상기 제2 정보 저장부에 저장된 값의 차인 기준값과, 상기 초기 정보와 상기 제1 정보 저장부에 저장된 값의 차인 변화값을 비교하기 위한 부분이다. 여기서, 상기 비교부는 상기 변화값을 상기 기준값으로 나눈 값을 저장할 수 있다. 그리고, 상기 비교부에서의 저장값 즉 상기 변화값을 상기 기준값으로 나눈 값이 0인 경우에는 데이터 0, 0 이상이면서 0.5인 경우에는 데이터 1, 0.5 이상이면서 1 미만인 경우에는 데이터 2, 1 이상인 경우에는 데이터 3으로 하여 상기 단위 메모리 셀이 다중 비트를 갖도록 동작할 수 있다.
상기 리라이트부는 상기 제2 상태 저항을 갖는 상기 단위 메모리 셀이 상기 초기 정보를 갖도록 전류를 흐르게 하는 부분이다.
도 5를 참조하여 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작을 예를 들어 설명하면, 먼저 상기 단위 메모리 셀에 저장된 정보 즉 상기 단위 메모리 셀의 상 변화 물질이 갖는 저항을 리드하여 저장한다(S100).
그리고, 상기 단위 메모리 셀에 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장한다(S110).
그리고, 상기 제1 상태 저항을 갖는 상기 단위 메모리 셀에 상기 제1 전류와는 상이한 제2 전류가 흐르게 하여 상기 단위 메모리 셀이 상기 제1 상태와는 상이한 제2 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제2 상태 저항을 리드하여 저장한다(S120).
그리고, 상기 제1 정보 저장부에 저장된 값과 상기 제2 정보 저장부에 저장된 값의 차인 기준값과, 상기 초기 정보와 상기 제1 정보 저장부에 저장된 값의 차인 변화값을 상기 비교부에서 비교한다(S130). 여기서, 상기 비교부에서의 저장값 즉 상기 변화값을 상기 기준값으로 나눈 값이 0인 경우에는 데이터 0, 0 이상이면 서 0.5인 경우에는 데이터 1, 0.5 이상이면서 1 미만인 경우에는 데이터 2, 1 이상인 경우에는 데이터 3으로 하여 상기 단위 메모리 셀이 다중 비트를 갖도록 동작할 수 있다.
그리고, 상기 리라이트부에 의하여 상기 제2 상태 저항을 갖는 상기 단위 메모리 셀이 상기 초기 정보를 갖도록 한다(S140).
그리하여, 상기 반도체 메모리 장치는 각각의 메모리 셀 자신의 저항을 기준으로 하여 다중 비트(예를 들면 네 개의 비트)를 갖도록 동작할 수 있게 된다.
도 6은 도 5에 따른 단위 메모리 셀들의 다중 비트 동작 특성을 설명하기 위한 그래프이다.
도 6을 참조하면, 세 개의 서로 다른 단위 메모리 셀들(C1, C2, C3)의 셋, 리셋 저항의 저항 산포가 도시되어져 있다.
단위 메모리 셀(C1)을 예로 들어 설명하면, 그래프 상의 점으로 표시된 부분이 초기 정보 즉, 단위 메모리 셀(C1)의 상 변화 물질의 저항 값이다. 그리고, Rset은 제1 상태 저항이며, Rreset은 제2 상태 저항이다. 그리고, Rdif는 상기 제1 상태 저항(Rset)과 상기 제2 상태 저항(Rreset)의 차이인 기준값이며, △R은 변화값이다.
여기서, 상기 변화값(△R)에 따라서 상기 단위 메모리 셀(C1)은 기준값(Rdif)인 셀프 레퍼런스에 의한 다중 비트 동작 특성을 갖게 된다.
예를 들어 상기 변화값(△R)/기준값(Rdif)이 0인 경우에는 데이터 0, 0 이상이면서 0.5인 경우에는 데이터 1, 0.5 이상이면서 1 미만인 경우에는 데이터 2, 1 이상인 경우에는 데이터 3으로 하여 상기 단위 메모리 셀이 다중 비트를 갖도록 동작할 수 있다.
나아가, 상기 변화값(△R)/기준값(Rdif)의 판단 기준을 더 많이 나누는 경우에는 상기 단위 메모리 셀이 더 많은 다중 비트를 갖도록 동작할 수 있다.
이와 같이 각 단위 메모리 셀들의 저항 산포에 무관하게 다중 비트를 구현할 수 있으며, 단위 메모리 셀의 크기를 줄이지 않고 고밀도 반도체 메모리 장치를 구현할 수 있게 된다.
도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 예를 설명하기 위한 흐름도이다.
본 발명의 다른 실시예에 따라 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성되어, 셋 전류에 의하여 상기 상 변화 물질이 결정 상태가 되도록 하며 리셋 전류에 의하여 상기 상 변화 물질이 비결정 상태가 되도록 하여 동작하는 반도체 메모리 장치는, 초기 정보 저장부, 제1 정보 저장부, 비교부 및 리라이트부를 구비한다.
상기 초기 정보 저장부는 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 부분이다.
상기 제1 정보 저장부는 상기 단위 메모리 셀에 상기 셋 및 리셋 전류보다 적은 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 부분이다.
상기 비교부는 상기 초기 정보 저장부에 저장된 값과 상기 제1 정보 저장부에 저장된 값을 비교하기 위한 부분이다.
상기 리라이트부는 상기 단위 메모리 셀이 상기 초기 정보 저장부에 저장된 값을 갖도록 상기 단위 메모리 셀에 전류를 공급하는 부분이다.
여기서, 상기 반도체 메모리 장치는 상기 비교부에서의 비교 결과, 상기 초기 정보 저장부에 저장된 값이 상기 제1 정보 저장부에 저장된 값과 대체로 일치하는 경우를 데이터 0으로 하고, 그 이외의 경우를 데이터 1로 하여 동작하는 것이 바람직하다.
상기 단위 메모리 셀의 상 변화 물질이 결정 상태 혹은 비 결정 상태로 되기 위하여는 높은 셋 전류 혹은 리셋 전류가 필요한데, 그 보다 적은 전류가 흐르는 경우, 상기 단위 메모리 셀은 부분 결정 상태 혹은 부분 비결정 상태로 된다. 이러한 상기 상 변화 물질의 중간 상태(intermediate state)를 데이터 0 또는 1로 이용하는 경우, 각 단위 메모리 셀들의 저항 산포로 인하여 각 단위 메모리 셀들 마다에 레퍼런스가 필요하게 된다.
본 발명은 상기 레퍼런스를 자기 자신의 저항값을 이용한 셀프 레퍼런스 방식을 이용하는 것으로서, 상기 제1 상태 저항을 상기 단위 메모리 셀에 라이트(write)하여 리드(read)하는 과정에 의하여 수행된다.
도 7을 참조하면, 먼저 상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드(read)하여 저장한다(S200). 그리고, 상기 단위 메모리 셀에 상기 셋 및 리셋 전류보다 적은 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장한다(S210). 그리고, 상기 초기 정보 저장부에 저장된 값과 상기 제1 정보 저장부에 저장된 값을 비교한다(S220). 그리고, 상기 단위 메모리 셀이 상기 초기 정보 저장부에 저장된 값을 갖도록 상기 단위 메모리 셀에 전류를 공급함으로써, 초기 정보가 상기 단위 메모리 셀에 다시 쓰여진다(S230).
이와 같이 하여 상기 반도체 메모리 장치는 적은 전류에 의하여도 셀프 레퍼런스 방식에 의하여 안정된 동작을 수행할 수 있게 된다.
본 발명의 실시예에 반도체 메모리 장치는 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.
상술한 바와 같이 본 발명은 개선된 반도체 메모리 장치를 제공함으로써, 적은 보상 전류를 사용하는 경우에 발생하는 결정 상태와 비결정 상태의 중간 상태를 이용하는 셋, 리셋을 하고자 하는 경우에, 저항 산포가 필연적으로 발생하게 되어 메모리 셀에 정확한 데이터 값을 리드 또는 라이트 할 수 없는 문제를 해결하여 상기 저항 산포에 무관하게 메모리 셀에 저장된 정보를 정확하게 리드 또는 라이트 할 수 있는 효과가 있다. 그리하여, 전류의 감소 및 반도체 메모리 장치의 크기를 감소시킬 수 있다.
또한, 본 발명은 개선된 반도체 메모리 장치를 제공함으로써 메모리 셀들 간의 저항 산포가 큼으로 인하여 셋 저항과 리셋 저항의 기준을 설정하는 것이 곤란한 문제를 해결하여, 상기 저항 산포에 무관하게 다중 비트를 구현할 수 있는 효과가 있다. 그리하여, 반도체 메모리 장치의 용량이 증가되는 효과가 있다.

Claims (7)

  1. 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성된 반도체 메모리 장치에 있어서:
    상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 초기 정보 저장부;
    상기 단위 메모리 셀에 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 제1 정보 저장부;
    상기 제1 상태 저항을 갖는 상기 단위 메모리 셀에 상기 제1 전류와는 상이한 제2 전류가 흐르게 하여 상기 단위 메모리 셀이 상기 제1 상태와는 상이한 제2 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제2 상태 저항을 리드하여 저장하는 제2 정보 저장부;
    상기 제1 정보 저장부에 저장된 값과 상기 제2 정보 저장부에 저장된 값의 차인 기준값과, 상기 초기 정보와 상기 제1 정보 저장부에 저장된 값의 차인 변화값을 비교하기 위한 비교부; 및
    상기 제2 상태 저항을 갖는 상기 단위 메모리 셀이 상기 초기 정보를 갖도록 전류를 흐르게 하는 리라이트부를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제1 상태 저항은 상기 단위 메모리 셀이 논리 값 0임을 나타내는 저항임을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 제2 상태 저항은 상기 단위 메모리 셀이 논리 값 1임을 나타내는 저항임을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 비교부는 상기 변화값을 상기 기준값으로 나눈 값을 저장함을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 비교부에서의 저장값이 0인 경우에는 데이터 0, 0 이상이면서 0.5인 경우에는 데이터 1, 0.5 이상이면서 1 미만인 경우에는 데이터 2, 1 이상인 경우에는 데이터 3으로 하여 상기 단위 메모리 셀이 다중 비트를 갖는 것을 특징으로 하는 반도체 메모리 장치.
  6. 상 변화 물질을 갖는 단위 메모리 셀이 워드라인과 비트라인의 교차점에 연결되어 매트릭스 형태로 형성되어, 셋 전류에 의하여 상기 상 변화 물질이 결정 상태가 되도록 하며 리셋 전류에 의하여 상기 상 변화 물질이 비결정 상태가 되도록 하여 동작하는 반도체 메모리 장치에 있어서:
    상기 단위 메모리 셀에 저장된 정보인 초기 정보를 리드하여 저장하는 초기 정보 저장부;
    상기 단위 메모리 셀에 상기 셋 및 리셋 전류보다 적은 제1 전류가 흐르게 하여 상기 초기 정보를 갖는 상기 단위 메모리 셀이 제1 상태가 되도록 한 후, 상기 단위 메모리 셀에 저장된 제1 상태 저항을 리드하여 저장하는 제1 정보 저장부;
    상기 초기 정보 저장부에 저장된 값과 상기 제1 정보 저장부에 저장된 값을 비교하기 위한 비교부; 및
    상기 단위 메모리 셀이 상기 초기 정보 저장부에 저장된 값을 갖도록 상기 단위 메모리 셀에 전류를 공급하는 리라이트부를 구비함을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 비교부에서의 비교 결과, 상기 초기 정보 저장부에 저장된 값이 상기 제1 정보 저장부에 저장된 값과 대체로 일치하는 경우를 데이터 0으로 하고, 그 이 외의 경우를 데이터 1로 하여 동작하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020050007036A 2005-01-26 2005-01-26 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치 KR20060086132A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007036A KR20060086132A (ko) 2005-01-26 2005-01-26 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007036A KR20060086132A (ko) 2005-01-26 2005-01-26 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20060086132A true KR20060086132A (ko) 2006-07-31

Family

ID=37175558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007036A KR20060086132A (ko) 2005-01-26 2005-01-26 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20060086132A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US7830705B2 (en) 2007-07-12 2010-11-09 Samsung Electronics Co., Ltd. Multi-level phase change memory device and related methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US7830705B2 (en) 2007-07-12 2010-11-09 Samsung Electronics Co., Ltd. Multi-level phase change memory device and related methods

Similar Documents

Publication Publication Date Title
US7248494B2 (en) Semiconductor memory device capable of compensating for leakage current
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US8036013B2 (en) Using higher current to read a triggered phase change memory
US7457152B2 (en) Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods
US7679980B2 (en) Resistive memory including selective refresh operation
JP5354596B2 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
KR20140028481A (ko) 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
US11948631B2 (en) Memory device and operating method thereof
US8050083B2 (en) Phase change memory device and write method thereof
KR20090006631A (ko) 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US20090016099A1 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
JP4353336B2 (ja) 半導体記憶装置及びそのプログラム方法
KR100855727B1 (ko) 저 전력 응용을 위한 고 밀도 메모리 어레이
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
JP2010157306A6 (ja) 相変化メモリセルの低ストレスマルチレベル読み取り方法及びマルチレベル相変化メモリデバイス
JP7097792B2 (ja) メモリ装置及びその動作方法
KR100571844B1 (ko) 상전이 메모리 소자 및 그 동작 방법
KR20060086132A (ko) 셀프 레퍼런스에 의하여 동작하는 반도체 메모리 장치
US7864566B2 (en) Phase change memory programming method without reset over-write
US7499306B2 (en) Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range
KR100929297B1 (ko) 상 변화 메모리 장치, 형성 방법 및 이를 이용한멀티미디어 저장 장치
Asadinia et al. The emerging phase change memory
KR102407455B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application