DE102004063767A1 - Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld und Stromsteuerschaltung - Google Patents

Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld und Stromsteuerschaltung Download PDF

Info

Publication number
DE102004063767A1
DE102004063767A1 DE102004063767A DE102004063767A DE102004063767A1 DE 102004063767 A1 DE102004063767 A1 DE 102004063767A1 DE 102004063767 A DE102004063767 A DE 102004063767A DE 102004063767 A DE102004063767 A DE 102004063767A DE 102004063767 A1 DE102004063767 A1 DE 102004063767A1
Authority
DE
Germany
Prior art keywords
phase change
current
current pulse
pulse
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004063767A
Other languages
English (en)
Other versions
DE102004063767B4 (de
Inventor
Su-Jin Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004063767A1 publication Critical patent/DE102004063767A1/de
Application granted granted Critical
Publication of DE102004063767B4 publication Critical patent/DE102004063767B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung bezieht sich auf ein Setzprogrammierverfahren für ein Phasenwechselspeicherfeld (430) mit einer Mehrzahl von Phasenwechselspeicherzellen (PCELL), welche in Reaktion auf einen angelegten Stromimpuls (IRESET, ISET) in einen Rücksetzzustand oder einen Setzzustand übergehen, sowie auf eine zugehörige Schreibtreiberschaltung und eine Stromsteuerschaltung hierfür. DOLLAR A Erfindungsgemäß wird zum Überführen der Phasenwechselspeicherzellen (PCELL) in den Setzzustand ein Setzstromimpuls (ISET) mit einer Mehrzahl von Stufen (ST1 bis STn) angelegt, in welchen die Höhe des Setzstromimpulses (ISET) stetig oder stufenweise reduziert wird. DOLLAR A Verwendung z. B. für PRAM-Bauelemente.

Description

  • Die Erfindung betrifft ein Setzprogrammierverfahren für ein Phasenwechselspeicherfeld sowie eine zugehörige Schreibtreiberschaltung und eine Stromsteuerschaltung hierfür.
  • Ein PRAM (Phasenwechselspeicher mit direktem Zugriff) ist ein nichtflüchtiger Speicher, welcher Daten durch Benutzen eines Materials speichert, wie z.B. GST (Ge-Sb-Te), welches seinen Widerstand in Reaktion auf einen Phasenwechsel des Materials verändert, der z.B. durch eine Temperaturänderung verursacht werden kann. Das Material wird daher auch als Phasenwechselmaterial bezeichnet.
  • Während eines Schreibvorgangs in einem PRAM-Bauelement kann das Phasenwechselmaterial bei einem Stromfluss seinen Zustand in einen kristallinen Zustand oder einen amorphen Zustand verändern. Der Übergang des Phasenwechselmaterials in den kristallinen Zustand oder den amorphen Zustand kann von der Intensität und/oder Quantität des Stromflusses durch das Phasenwechselmaterial abhängig sein. Fließt eine größere Strommenge während einer bestimmten Zeitdauer durch das Phasenwechselmaterial, dann kann das Phasenwechselmaterial in den amorphen Zustand wechseln, was als Rücksetzzustand bezeichnet wird. Der Rücksetzzustand kann z.B. mit einem Datenwert „1" korrespondieren. Fließt eine im Vergleich zur Rücksetzstrommenge kleinere Strommenge während einer bestimmten Zeitdauer durch das Phasenwechselmaterial, dann kann das Phasenwechselmaterial in den kristallinen Zustand wechseln, was als Setzzustand bezeichnet wird. Der Setzzustand kann z.B. mit einem Datenwert „0" korrespondieren.
  • Der Widerstand des Phasenwechselmaterials im Rücksetzzustand kann größer als der Widerstand im Setzzustand sein. Eine Speicherzelle kann durch Leiten eines Rücksetzstromes durch das Phasenwechselmaterial vom Setzzustand in den Rücksetzzustand wechseln, wobei der Rücksetzstrom das Phasenwechselmaterial auf eine Temperatur aufheizt, welche höher als eine Schmelztemperatur ist, wobei das Phasenwechselmaterial beispielsweise schnell abgekühlt wird.
  • Eine Speicherzelle kann durch Leiten eines Setzstromes durch das Phasenwechselmaterial vom Rücksetzzustand in den Setzzustand wechseln, wobei der Setzstrom das Phasenwechselmaterial auf eine Temperatur aufheizt, welche höher als eine Kristallisationstemperatur ist, und das Phasenwechselmaterial für eine gewisse Zeitdauer in diesem Zustand gehalten wird, wobei es abgekühlt werden kann.
  • 1 zeigt grafisch Beispiele von Stromimpulsen zum Schreiben von Daten in das Phasenwechselmaterial. Wie aus 1 ersichtlich ist, kann ein größerer Stromimpuls mit einer relativ kurzen Pulsdauer an das Phasenwechselmaterial angelegt werden, so dass das Phasenwechselmaterial schmilzt. Das Phasenwechselmaterial kann abgekühlt werden, beispielsweise schnell, und in den amorphen Zustand wechseln, beispielsweise in den Rücksetzzustand. Ein kleinerer Stromimpuls mit einer relativ langen Pulsdauer kann an das Phasenwechselmaterial an gelegt werden, wodurch dieses auf die Kristallisationstemperatur oder eine höhere Temperatur aufgeheizt wird, um das Phasenwechselmaterial in den kristallinen Zustand zu versetzen, beispielsweise in den Setzzustand.
  • In einem Speicherfeld, welches eine Mehrzahl von Phasenwechselspeicherzellen umfasst, können die Speicherzellen je nach Anordnung im Speicherfeld verschiedene parasitäre Lasteffekte aufweisen. So können mit den Speicherzellen verbundene Signalleitungen unterschiedliche Lasten aufweisen. Eine Rücksetzstromdifferenz zwischen den Speicherzellen kann während eines Herstellungsprozesses erzeugt werden, insbesondere bei relativ großer Speicherfeldfläche. Die Rücksetzstromdifferenz kann zu einer Setzstromdifferenz führen. Einige der Speicherzellen wechseln dann mit einem einmaligen Anlegen des Setzstroms eventuell nicht in den Setzzustand. Beispielsweise kann es sein, dass in Reaktion auf einen Setzstrom einige Speicherzellen in den Setzzustand wechseln und einige Speicherzellen nicht in den Setzzustand wechseln. Dies kann zu einer Fehlfunktion des Phasenwechselspeicherfeldes führen.
    •
  • Es ist Aufgabe der Erfindung, ein Setzprogrammierverfahren für ein Phasenwechselspeicherfeld sowie eine zugehörige Schreibtreiberschaltung und eine Stromsteuerschaltung hierfür anzugeben, mit denen sich die oben genannten Schwierigkeiten des Standes der Technik wenigstens teilweise beheben lassen und die insbesondere ein zuverlässiges Wechseln des Phasenzustands des Phasenwechselmaterials der Speicherzellen gewährleisten.
  • Die Erfindung löst diese Aufgabe durch ein Setzprogrammierverfahren mit den Merkmalen des Patentanspruchs 1 oder 3, durch eine Stromsteuerschaltung mit den Merkmalen des Patentanspruchs 9 und durch eine Schreibtreiberschaltung mit den Merkmalen des Patentanspruchs 10, 11 oder 18.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
  • 1 ein Diagramm zur Darstellung von Stromimpulsen zum Schreiben von Daten in ein Phasenwechselmaterial gemäß einer herkömmlichen Technik,
  • 2 ein Diagramm zur Darstellung von Widerstandsänderungen von Phasenwechselspeicherzellen abhängig von Änderungen eines an die Phasenwechselspeicherzellen angelegten Stromes,
  • 3A eine schematische Darstellung eines Setzstromimpulses, welcher bei einem erfindungsgemäßen Setzprogrammierverfahren an ein Phasenwechselspeicherfeld angelegt wird,
  • 3B eine schematische Darstellung eines Setzstromimpulses, welcher bei einem weiteren erfindungsgemäßen Setzprogrammierverfahren an das Phasenwechselspeicherfeld angelegt wird,
  • 4 ein schematisches Schaltbild einer erfindungsgemäßen Schreibtreiberschaltung,
  • 5A eine schematische Darstellung eines ersten Setzspannungsimpulses, welcher von einem Pulsgenerator aus 4 erzeugt werden kann, und
  • 5B eine schematische Darstellung eines zweiten Setzspannungsimpulses, welcher vom Pulsgenerator aus 4 erzeugt werden kann.
  • 2 zeigt ein Kennliniendiagramm zur Darstellung von Widerstandsänderungen von Phasenwechselspeicherzellen in Abhängigkeit von Änderungen eines an die Phasenwechselspeicherzellen angelegten Stromes beispielhaft für zwei Speicherzellen A und B eines Phasenwechselspeicherfeldes. Wie aus 2 ersichtlich ist, nimmt der Widerstand der Speicherzelle A ab, wenn der angelegte Strom ansteigt, wobei er einen wesentlich reduzierten Wert annimmt, beispielsweise ein Minimum, wenn der angelegte Strom ungefähr 1 mA beträgt. Wenn der an die Speicherzelle A angelegte Strom über 1 mA ansteigt, erhöht sich der Widerstand der Speicherzelle A, beispielsweise stetig, bis ein wesentlich größerer Wert erreicht wird, z.B. ein Maximum, wenn der Strom einen Wert von 1,2 mA oder höher erreicht. Der Widerstand kann einen Sättigungszustand erreichen und steigt dann nicht mehr weiter an.
  • Der Widerstand der Speicherzelle A kann ausgehend von einem relativ hohen Wert, beispielsweise einem Maximum, verringert werden, indem der an die Speicherzelle A angelegte Strom reduziert wird. Wenn der an die Speicherzelle angelegte Strom einen Wert unter 1 mA erreicht, behält der Widerstand der Speicherzelle A seinen Wert bei, typischerweise einen wesentlich reduzierten Wert, beispielsweise ein Minimum, wie durch die Linie (i) in 2 angezeigt wird.
  • Entspricht der angelegte Strom einem Wert von 1 mA und der Zustand der Speicherzelle A dem Setzzustand, dann behält die Speicherzelle A den Setzzustand bei, solange der angelegte Strom nicht über ein gewisses Maß zunimmt.
  • Der Widerstand der Speicherzelle B nimmt einen reduzierten oder wesentlich reduzierten Wert an, beispielsweise ein Minimum, wenn der angelegte Strom ungefähr 0,8 mA beträgt, wie gezeigt. Der Widerstand der Speicherzelle B nimmt einen großen oder einen wesentlich größeren Wert an, z.B. ein Maximum, wenn der angelegte Strom einen Wert von 0,9 mA oder höher erreicht.
  • Der Widerstand der Speicherzelle B kann ausgehend von einem größeren oder wesentlich größeren Wert, beispielsweise einem Maximum, verringert werden, indem der an die Speicherzelle B angelegte Strom reduziert wird. Sobald der an die Speicherzelle B angelegte Strom einen Wert unter oder gleich 0,8 mA erreicht, behält der Widerstand der Speicherzelle B seinen Wert bei, typischerweise einen wesentlich reduzierten Wert, wie ebenfalls durch die Linie (i) in 2 angezeigt wird.
  • Entspricht der angelegte Strom einem Wert von 0,8 mA und der Zustand der Speicherzelle B dem Setzzustand, dann behält die Speicherzelle B den Setzzustand bei, solange der angelegte Strom nicht über ein gewisses Maß zunimmt.
  • Wie aus 2 ersichtlich ist, können die beiden Stromwerte, an welchem die Speicherzellen A und B in den Setzzustand übergehen, unterschiedlich sein. 2 zeigt nur die zwei Speicherzellen A und B, weitere Speicherzellen des Phasenwechselspeicherfeldes können entsprechend verschiedene Ströme erfordern, um in den Setzzustand zu wechseln.
  • In entsprechenden Ausführungsformen der Erfindung kann eine Strommenge an die Speicherzellen derart angelegt werden, dass der Strom, welcher erlaubt, dass die Speicherzellen den Setzzustand beibehalten, reduziert werden kann. Die Speicherzellen des Phasenwechselspeicherfeldes können in den Setzzustand wechseln, wenn der Setzstrom wenigstens einmal, aber möglicherweise mehrmals, an die Speicherzellen angelegt wird, wobei der angelegte Storm beispielsweise stetig bzw. stufenweise abnehmen kann.
  • 3A zeigt einen mehrteiligen Setzstromimpuls, welcher bei einem Ausführungsbeispiel eines erfindungsgemäßen Verfahrens an das Phasenwechselspeicherfeld angelegt wird, und 3B zeigt Setzstromimpulse, welche bei einem weiteren Ausführungsbeispiel eines erfindungsgemäßen Verfahrens an das Phasenwechselspeicherfeld angelegt werden. In einem Ausführungsbeispiel des Setzprogrammierverfahrens kann ein Setzstromimpuls ISET an die Phasenwechselspeicherzellen angelegt werden, so dass die Phasenwechselspeicherzellen den Setzzustand aufweisen. Der Setzstromimpuls ISET kann zeitabhängig verändert werden und der Strom kann beispielsweise stetig bzw. stufig reduziert werden.
  • Im Beispiel von 3A weist der Setzstromimpuls ISET mehrere Abschnitte ST1 bis STn mit je einem Einzelimpuls abnehmender Amplitudenwerte auf, speziell einen ersten Abschnitt ST1 mit einem größeren oder wesentlich größeren Wert, beispielsweise einem Maximum, und einen letzten Abschnitt STn mit einem niedrigeren oder wesentlich niedrigeren Wert, beispielsweise einem Minimum. Die Höhe des Setzstromimpulses in Abschnitt ST1 kann sicherstellen, dass eine Phasenwechselzelle bei einem Übergang in den Setzzustand, vorliegend ein Setzwiderstandzustand, einen ausreichend großen Stromwert aufweist. Die Abschnitte ST1 bis STn können als Stufen bezeichnet werden, beispielsweise als erste Stufe, zweite Stufe, dritte Stufe usw.
  • Die Speicherzelle A aus 2, welche als Phasenwechselspeicherzelle ausgeführt ist, kann mit einem ausreichend großen Stromwert beauf schlagt werden, beispielsweise einem maximalen Wert, um in einen Setzzustand überzugehen. Die Höhe des Setzstromimpulses ISET kann in der ersten Stufe ST1 z.B. gleich 1 mA sein, wobei sie von der Speicherzelle des Speicherfeldes abhängig sein kann und kleiner als ein Wert bleibt, welcher die Phasenwechselzelle auf eine Temperatur aufheizt, die ein Schmelzen des Phasenwechselmaterials verursacht.
  • Die Phasenwechselzellen können auf eine Temperatur aufgeheizt werden, welche über der Schmelztemperatur liegt, und in einen Rücksetzzustand übergehen. Die Höhe des Setzstromimpulses ISET in der ersten Stufe ST1, beispielsweise der maximale Wert des Setzstromimpulses ISET, ist zweckmäßigerweise höchstens so groß wie die Stromhöhe, welche die Phasenwechselzellen auf die Schmelztemperatur aufheizt.
  • Der an das Phasenwechselspeicherfeld angelegte Setzstromimpuls ISET kann verschiedene Formen aufweisen, wovon Ausführungsbeispiele in den 3A und 3B dargestellt sind. Der Setzstromimpuls ISET aus 3A kann zwischen den Zuständen, beispielsweise benachbarten Zuständen, eine Zeitdauer oder mehrere Zeitdauern aufweisen, während denen die Höhe des Stromes klein oder wesentlich kleiner ist, beispielsweise gleich null, d.h. kein Stromfluss. Es kann einen oder eine Mehrzahl von Setzstromimpulsen wie den Impuls ISET aus 3A mit Zeitspannen geben, während denen zwischen den Setzstromimpulsen kein Strom an die Phasenwechselzellen angelegt wird. Die erste Stufe ST1 des Setzstromimpulses ISET kann von einer Phase mit einem kleinen oder einem wesentlich kleinen Strom, beispielsweise ohne Stromfluss, gefolgt werden, welche von der zweiten Stufe ST2 des Setzstromimpulses ISET gefolgt wird, und so weiter.
  • Der Setzstromimpuls ISET kann z.B. auch wie in 3B gezeigt angelegt werden. In diesem Fall werden die Stufen ST1 bis STn des Setz stromimpulses ISET bei ST1 nacheinander ohne zwischenzeitliche Phasen mit einer kleinen oder wesentlich kleinen Spannung, z.B. ohne Spannung, angelegt. Der Setzstromimpuls ISET aus 3B kann den gleichen oder im wesentlich gleichen Verlauf wie eine Treppenspannung aufweisen.
  • Die Setzstromimpulse ISET bei ST1 bis STn können in den 3A und 3B z.B. einen rechteckförmigen Verlauf aufweisen. Der Setzstromimpuls ISET kann eine Mehrzahl von Stufen aufweisen, wie erläutert. Die Anzahl der Stufen, welche es einer Phasenwechselzelle erlauben, in den Setzzustand überzugehen, kann von den Abmessungen des Phasenwechselspeicherfeldes und/oder der Höhe des Setzstromimpulses ISET z.B. in der ersten Stufe ST1 bestimmt werden. Entspricht die Stufenanzahl n dem Wert vier, dann treten die Setzstromimpulsstufen ST1, ST2, ST3 und ST4 auf. Dies kann die Anzahl von Stufen für die Zellen des Phasenwechselspeicherfeldes sein, um in den Setzzustand überzugehen.
  • Bei einem anderen Ausführungsbeispiel des Setzprogrammierverfahrens kann ein erster Stromimpuls an das Phasenwechselmaterial angelegt werden, so dass die Phasenwechselzellen in den Setzzustand übergehen, wonach die Phasenwechselzellen sequentiell einen zweiten bis n-ten Stromimpuls erfahren, welche die gleiche oder eine niedrigere Höhe als der erste an die Phasenwechselzellen angelegte Stromimpuls aufweisen. Die Stromhöhen des zweiten bis n-ten Stromimpulses können beispielsweise sequentiell abnehmen.
  • Bei anderen Ausführungsbeispielen des Setzprogrammierverfahrens können die ersten bis n-ten Stromimpulse gleich oder im wesentlichen gleich den Beispielen des Setzstromimpulses ISET in den Stufen ST1 bis STn aus 3A bzw. 3B sein. Ausführungsbeispiele des Setzprogrammierverfahrens können die Setzstromimpulse bei ST1 bis STn bei spielsweise sequentiell, wie in 3A und 3B dargestellt ist, an das Phasenwechselspeicherfeld anlegen.
  • 4 zeigt ein schematisches Schaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Schreibtreiberschaltung 400. 5A zeigt einen ersten Setzspannungsimpuls, welcher von einem Pulsgenerator aus 4 erzeugt wird, und 5B zeigt einen zweiten Setzspannungsimpuls, welcher vom Pulsgenerator aus 4 erzeugt wird.
  • Die Schreibtreiberschaltung 400 beinhaltet einen Pulsgenerator 410 und eine Stromsteuerschaltung 420. Der Pulsgenerator 410 kann eine Setzspannung VSET mit Setz-Einzelimpulsen bei ST1 bis STn erzeugen, bei welchen die Höhe der Spannung schrittweise reduziert ist. Die Stromsteuerschaltung 420 kann die Einzelimpulse ST1 bis STn, bei welchen die Höhe des Stromes schrittweise reduziert ist, in Reaktion auf die Setzspannung VSET an die Phasenwechselzellen PCELL anlegen.
  • 4 zeigt eine der Phasenwechselzellen PCELL. Die Phasenwechselzelle PCELL umfasst einen Transistor PTR, welcher mit einer Wortleitung W/L verbunden ist und leitend oder sperrend geschaltet wird, und ein Phasenwechselmaterial GST, dessen Widerstand abhängig vom angelegten Setzstromimpuls ISET und/oder einem angelegten Rücksetzstromimpuls IRESET variiert.
  • Die Schreibtreiberschaltung 400 aus 4 kann das erfindungsgemäßen Setzprogrammierverfahren ausführen. Die Schreibtreiberschaltung 400 kann den Setzstromimpuls ISET an die Phasenwechselspeicherzellen PCELL des Phasenwechselspeicherfeldes 430 anlegen und die Phasenwechselspeicherzellen PCELL können in den Setzzustand übergehen. Beispiele von Setzstromimpulsen ISET sind in den 3A und 3B dargestellt und können die gleichen oder im Wesentlichen die gleichen, oben beschriebenen Eigenschaften aufweisen. Die Setzstromimpulse ISET können die Stufen ST1 bis STn umfassen, in pulse ISET können die Stufen ST1 bis STn umfassen, in welchen die Stromhöhe beispielsweise stufenweise verkleinert wird.
  • Der Pulsgenerator 410 kann den Setzspannungsimpuls VSET erzeugen, welcher eine der in den 5A und 5B dargestellten Signalformen aufweisen kann und die Schreibtreiberschaltung 400 veranlasst, den in 3A oder 3B dargestellten Setzstromimpuls ISET zu erzeugen. Ein Ausführungsbeispiel des Rücksetzspannungsimpulses VRESET, welcher vom Pulsgenerator 410 erzeugt wird, ist ebenfalls in den 5A und 5B dargestellt. Der Pulsgenerator 410 kann den Rücksetzspannungsimpuls VRESET erzeugen und die Schreibtreiberschaltung 400 kann den Rücksetzstrom IRESET an die Phasenwechselspeicherzellen PCELL des Phasenwechselspeicherfeldes ausgeben. Die vom Pulsgenerator 410 erzeugten Setzspannungsimpulse VSET gemäß den 5A und 5B können die gleiche oder im Wesentlichen die gleiche Form wie die in 3A bzw. 3B dargestellten Setzstromimpulse ISET aufweisen. Die Setzspannungsimpulse VSET können einen Bereich aufweisen, in welchem die Spannungshöhe klein oder im Wesentlichen klein ist, z.B. null. Die Stufen ST1 bis STn der Setzspannungsimpulse VSET können beispielsweise sequentiell erzeugt werden.
  • Die Stromsteuerschaltung 420 kann einen Setzstromimpuls ISET erzeugen, welcher die gleiche Signalform oder im Wesentlichen die gleiche Signalform wie der Setzspannungsimpuls VSET aufweist, der vom Pulsgenerator 410 erzeugt wird. Die Form des Setzstromimpulses ISET, welcher an die Phasenwechselspeicherzellen PCELL des Phasenwechselspeicherfeldes 430 angelegt wird, kann von der Form des Setzspannungsimpulses VSET gesteuert werden, welcher vom Pulsgenerator 410 erzeugt wird.
  • Der Aufbau des Pulsgenerators 410 zum Erzeugen der Setzspannungsimpulse VSET aus 5A und 5B ist dem Fachmann bekannt, so dass hier auf eine detaillierte Beschreibung verzichtet werden kann.
  • Die Höhe des Setzspannungsimpulses VSET in der ersten Stufe ST1 kann vom Pulsgenerator 410 erzeugt werden. Die Spannungshöhe des Setzspannungsimpuls VSET kann mit der Spannungshöhe korrespondieren, welche den Setzstromimpuls ISET erzeugt. Der Setzstromimpuls ISET kann eine Stromhöhe aufweisen, beispielsweise eine maximale Stromhöhe, welche es der Phasenwechselspeicherzelle erlaubt, in den Setzzustand überzugehen. Die Höhe des Setzspannungsimpulses VSET bei ST1 ist z.B. höchstens gleich der als Spannung, welche den Setzstromimpuls ISET erzeugt. Der Setzstromimpuls ISET kann die Phasenwechselspeicherzellen PCELL auf eine Temperatur erhitzen, welche ein Schmelzen verursachen kann.
  • Der Setzspannungsimpuls VSET kann eine Mehrzahl von Stufen umfassen, beispielsweise die Stufen ST1 bis STn. Die Anzahl n der Stufen, welche die Phasenwechselspeicherzellen PCELL in den Setzzustand überführen, kann von den Abmessungen des Phasenwechselspeicherfeldes 430 und/oder der Höhe des Setzspannungsimpulses VSET bei ST1 bestimmt werden. Analog zum Setzstromimpuls ISET kann die Stufenanzahl n den Wert vier aufweisen und der Setzspannungsimpuls VSET kann vier Stufen ST1, ST2, ST3 und ST4 umfassen, um die Zellen des Phasenwechselspeicherfeldes 430 in den Setzzustand zu überführen.
  • Die Stromsteuerschaltung 420 kann Transistoren TR1 und TR2 und einen Steuertransistor CTR umfassen. Der Transistor TR1 umfasst einen Anschluss, welcher mit einer Versorgungsspannung VDD verbunden ist, und einen weiteren Anschluss, welcher mit seinem Gate verbunden ist. Der Transistor TR2 umfasst einen Anschluss, welcher mit der Spannung VDD verbunden ist, beispielsweise der Versorgungsspannung, und einen weiteren Anschluss, über welchen der Setzstromimpuls ISET ausgegeben wird. Das Gate des Transistors TR2 ist mit dem Gate des Transistors TR1 verbunden. Die Transistoren TR1 und TR2 können eine Stromspiegelschaltung bilden.
  • Der Steuertransistor CTR umfasst einen Anschluss, welcher mit einem Anschluss des Transistors TR1 verbunden ist, und einen weiteren Anschluss, welcher mit einer Spannung VSS verbunden ist, beispielsweise einer Massespannung. Der Durchschaltgrad des Steuertransistors CTR wird vom Setzspannungsimpuls VSET bestimmt, welcher an das Gate des Steuertransistors CTR angelegt wird. Der Durchschaltgrad des Steuertransistors CTR, wenn der Setzspannungsimpuls VSET bei ST1 an das Gate des Steuertransistors CTR angelegt wird, kann größer als oder gleich dem Durchschaltgrad sein, wenn der Setzspannungsimpuls VSET bei STn angelegt wird.
  • Die Höhe des Stromes, welcher durch den Steuertransistor CTR fließt, wenn der Setzspannungsimpuls VSET bei ST1 an das Gate des Steuertransistors CTR angelegt wird, kann größer als oder gleich der Stromhöhe sein, welche durch den Steuertransistor CTR fließt, wenn der Setzspannungsimpuls VSET bei STn angelegt wird.
  • Die Höhe des Setzstromimpulses ISET, welcher an einen Anschluss des Transistors TR2 übertragen wird, kann proportional zum Strom sein, welcher durch den Steuertransistor CTR fließt. Die Höhe des Setzstromimpulses ISET, welcher an das Phasenwechselspeicherfeld 430 übertragen wird, kann proportional zur Höhe des Setzspannungsimpulses VSET sein, welcher an den Steuertransistor CTR angelegt wird. Die Schreibtreiberschaltung 400 steuert die Höhe des Setzspannungsimpulses VSET, welcher vom Pulsgenerator 410 erzeugt wird, und legt die Stromhöhe des Setzstromimpulses ISET fest, welcher an das Phasenwechselspeicherfeld 430 übertragen wird.
  • Die Phasenwechselspeicherzellen PCELL des Phasenwechselspeicherfeldes 430 können durch Verkleinern, beispielsweise durch stetiges oder stufenweises Verkleinern, der Höhe des Setzstromimpulses ISET, welcher durch die Schreibtreiberschaltung 400 aus 4 an das Phasenwechselspeicherfeld 430 übertragen wird, in den Setzzustand übergehen.
  • Wie oben ausgeführt ist, können die Phasenwechselspeicherzellen eines Phasenwechselspeicherfeldes gemäß dem Setzprogrammierungsverfahren und der Schreibtreiberschaltung der Erfindung durch Anlegen einer Mehrzahl von Setzstromimpulsen, welche beispielsweise die Stromhöhe der Setzstromimpulse stetig bzw. stufenweise reduzieren, an das Phasenwechselspeicherfeld in den Setzzustand übergehen.
  • Zudem wurden oben Ausführungsformen der Erfindung beschrieben, welche eine stufenweise Abnahme der Strom- und/oder Spannungspulse umsetzen, die einer Stufenform und/oder einer Rechteckform ähneln. Selbstverständlich können auch andere geeignete Variationen der Signalhöhen verwendet werden, um einen Übergang der Phasenwechselzellen in einem Phasenwechselspeicherfeld zu erreichen.
  • Anstatt des beschriebenen Phasenwechselmaterials GST (Ge-Sb-TE) können zur Umsetzung der Erfindung auch andere Phasenwechselmaterialien verwendet werden.
  • Zudem können anstatt einer Änderung der Stromhöhe zur Umsetzung der Erfindung auch Änderungen der Dauer von Stromimpulsen verwendet werden, um einen Phasenwechsel der Speicherzellen hervorzurufen.
  • Anstelle des Übergangs des Phasenwechselmaterials von einem Rücksetzzustand in einen Setzzustand kann die Erfindung auch für einen Übergang des Phasenwechselmaterials von einem Setzzustand in einen Rücksetzzustand verwendet werden. Selbstverständlich kann die Erfindung bei Bedarf auch zum Übergang irgendeiner Speicherzelle und/oder eines Speicherzellenfeldes von einem ersten Zustand in einen zweiten Zustand verwendet werden. Außerdem können die logischen Zustände „0" und „1" beliebig dem ersten und/oder zweiten Zustand der Speicherzellen und/oder des Speicherzellenfeldes zugeordnet werden.
  • Obwohl die Erfindung oben im Zusammenhang mit einem PRAM mit GST-Phasenwechselmaterial beschrieben wurde, kann die Erfindung auch für andere Speichertypen verwendet werden, beispielsweise auch für Speicherfelder, welche als Phasenwechselmaterial zur Datenspeicherung Chalkogenide oder Chalkogenidverbindungen verwenden. Diese Materialien führen in Abhängigkeit von Temperaturänderungen reversible strukturelle Phasenwechsel von einem amorphen in einen kristallinen oder einen polykristallinen Zustand und umgekehrt durch.
  • Ausführungsformen der oben beschriebenen PRAM-Bauelemente können als binäre Zellen, d.h. amorph oder kristallin, oder als Mehrpegelzellen ausgeführt sein, beispielsweise amorph, im Wesentlichen amorph, kristallin und im Wesentlichen kristallin.

Claims (18)

  1. Setzprogrammierverfahren für ein Phasenwechselspeicherfeld (430) mit einer Mehrzahl von Phasenwechselspeicherzellen (PCELL), welche in Reaktion auf einen angelegten Stromimpuls (IRESET, ISET) in einen Rücksetzzustand oder einen Setzzustand übergehen, dadurch gekennzeichnet, dass zum Überführen der Phasenwechselspeicherzellen (PCELL) in den Setzzustand ein Setzstromimpuls (ISET) angelegt wird, der eine Mehrzahl von Stufen (ST1 bis STn) umfasst, in welchen die Höhe des Setzstromimpulses (ISET) stetig oder stufenweise reduziert wird.
  2. Setzprogrammierverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Mehrzahl der Stufen (ST1 bis STn) wenigstens eine erste bis n-te Stufe umfasst, wobei n größer oder gleich zwei ist.
  3. Setzprogrammierverfahren für ein Phasenwechselspeicherfeld (430) mit einer Mehrzahl von Phasenwechselspeicherzellen (PCELL), welche in Reaktion auf einen angelegten Stromimpuls (IRESET, ISET) in einen Rücksetzzustand oder einen Setzzustand übergehen, dadurch gekennzeichnet, dass – ein erster Stromimpuls (ST1) an die Phasenwechselspeicherzellen mit einer Höhe angelegt wird, welche ausreichend ist, um die Phasenwechselspeicherzellen (PCELL) in den Setzzustand zu überführen, und – an die Phasenwechselspeicherzelle (PCELL) sequentiell eine vorgebbare Anzahl (n-1) von weiteren Stromimpulsen (ST2 bis STn) angelegt wird, deren Höhe kleiner als die Höhe des ersten Stromimpulses (ST1) ist, wobei die Höhe des oder der weiteren Stromimpulse (ST2 bis STn) sequentiell abnimmt.
  4. Setzprogrammierverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Höhe des ersten Stromimpulses (ST1) oder des Setzstromimpulses (ISET) der ersten Stufe (ST1) mit einem maximalen Stromwert zum Überführen einer Phasenwechselspeicherzelle (PCELL) in den Setzzustand korrespondiert.
  5. Setzprogrammierverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Höhe des ersten Stromimpulses (ST1) oder des Setzstromimpulses (ISET) der ersten Stufe (ST1) einen Stromwert nicht übersteigt, welcher die Phasenwechselspeicherzelle (PCELL) auf ihre Schmelztemperatur erhitzt.
  6. Setzprogrammierverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass Abschnitte des Setzstromimpulses oder zwischen den Stromimpulsen vorgesehen werden, während denen der Setzstrom gleich null ist.
  7. Setzprogrammierverfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der erste bis n-te Stromimpuls (ST1 bis STn) und/oder die Setzstromimpulsstufen (ST1 bis STn) sequentiell erzeugt werden.
  8. Setzprogrammierverfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Mehrzahl von Setzstromimpulsstufen oder Stromimpulsen (ST1 bis STn) vier Stufen umfasst.
  9. Stromsteuerschaltung für eine Schreibtreiberschaltung zur Durchführung des Setzprogrammierverfahrens nach einem der Ansprüche 1 bis 8, gekennzeichnet durch – einen ersten Transistor (TR1), dessen erster Anschluss mit einer Versorgungsspannung (VDD) verbunden ist und dessen zweiter Anschluss mit seinem Gate verbunden ist, – einen zweiten Transistor (TR2), dessen erster Anschluss mit der Versorgungsspannung (VDD) verbunden ist, über dessen zweiten Anschluss der Setzstromimpuls (ISET) ausgegeben wird und dessen Gate mit dem Gate des ersten Transistors (TR1) verbunden ist, und – einen Steuertransistor (CTR), dessen erster Anschluss mit dem zweiten Anschluss des ersten Transistors (TR1) verbunden ist und dessen zweiter Anschluss mit einer Massespannung (VSS) verbunden ist, wobei der Durchlassgrad des Steuertransistors (CTR) von einem Setzspannungsimpuls (VSET) bestimmt wird, welcher an das Gate des Steuertransistors (CTR) anlegbar ist.
  10. Schreibtreiberschaltung zur Durchführung des Setzprogrammierverfahrens nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Stromsteuerschaltung nach Anspruch 9.
  11. Schreibtreiberschaltung für ein Phasenwechselspeicherfeld mit einer Mehrzahl von Phasenwechselspeicherzellen (PCELL), welche in Reaktion auf einen angelegten Stromimpuls (IRESET, ISET) in einen Rücksetzzustand oder einen Setzzustand übergehen, gekennzeichnet durch – einen Pulsgenerator (410), welcher dazu eingerichtet ist, einen Setzspannungsimpuls (VSET) mit einer ersten bis n-ten Stufe (ST1 bis STn) zu erzeugen, in welchen die Spannungshöhe ste tig oder stufenweise abnimmt, wobei n größer oder gleich zwei ist, und – eine Stromsteuerschaltung (420), welche dazu eingerichtet ist, einen Setzstromimpuls an (ISET) an die Phasenwechselspeicherzellen (PCELL) anzulegen, wobei der Setzstromimpuls (ISET) eine erste bis n-te Stufe (ST1 bis STn) umfasst, in welchen die Stromhöhe basierend auf dem Setzspannungsimpuls stetig oder stufenweise abnimmt.
  12. Schreibtreiberschaltung nach Anspruch 11, dadurch gekennzeichnet, dass die Stromsteuerschaltung (420) eine solche nach Anspruch 9 ist.
  13. Schreibtreiberschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Höhe des Setzspannungsimpulses (VSET) der ersten Stufe (ST1) mit einer maximalen Spannung für eine Phasenwechselspeicherzelle (PCELL) korrespondiert, welche einen maximalen Stromfluss zum Übergang in den Setzzustand erfordert.
  14. Schreibtreiberschaltung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Höhe des ersten Setzspannungsimpulses (VSET) der ersten Stufe (ST1) eine Spannung nicht übersteigt, welche einen Setzstromimpuls erzeugt, der die Phasenwechselspeicherzelle (PCELL) auf ihre Schmelztemperatur erhitzt.
  15. Schreibtreiberschaltung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass Stromimpulsbereiche vorhanden sind, während denen die Höhe des Setzstromimpulses gleich null ist.
  16. Schreibtreiberschaltung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Setzspannungsimpulse (VSET) der ersten bis n-ten Stufe (ST1 bis STn) sequentiell erzeugt werden.
  17. Schreibtreiberschaltung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die Anzahl n von Stufen gleich vier ist.
  18. Schreibtreiberschaltung zur Durchführung des Setzprogrammierverfahrens nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sie dafür eingerichtet ist, während einer Mehrzahl von Stufen (ST1 bis STn) in Reaktion auf eine Mehrzahl von Setzspannungsimpulsen (VSET) eine Mehrzahl von Setzstromimpulsen (ISET) zur erzeugen, wobei die Höhe der Setzspannungsimpulse (VSET) und der Setzstromimpulse stetig oder stufenweise abnimmt und die Setzstromimpulse (ISET) an eine Mehrzahl von Phasenwechselspeicherzellen (PCELL) anlegbar sind, so dass die Phasenwechselspeicherzellen (PCELL) in einen Setzzustand übergehen.
DE102004063767A 2003-12-30 2004-12-29 Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld Active DE102004063767B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003/100549 2003-12-30
KR1020030100549A KR100564602B1 (ko) 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Publications (2)

Publication Number Publication Date
DE102004063767A1 true DE102004063767A1 (de) 2005-08-04
DE102004063767B4 DE102004063767B4 (de) 2013-02-07

Family

ID=34698777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063767A Active DE102004063767B4 (de) 2003-12-30 2004-12-29 Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld

Country Status (6)

Country Link
US (2) US7149103B2 (de)
JP (1) JP4847008B2 (de)
KR (1) KR100564602B1 (de)
CN (1) CN1637948B (de)
DE (1) DE102004063767B4 (de)
IT (1) ITMI20042452A1 (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
US7907435B2 (en) * 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US20080043513A1 (en) * 2006-08-21 2008-02-21 Heinz Hoenigschmid Intergrated circuit having memory with resistive memory cells
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
KR100759441B1 (ko) 2006-09-08 2007-09-20 삼성전자주식회사 스텝 셋 전류를 발생하는 상 변화 메모리 장치
KR100763231B1 (ko) 2006-09-11 2007-10-04 삼성전자주식회사 상변화 메모리 장치
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US7518934B2 (en) * 2007-03-23 2009-04-14 Intel Corporation Phase change memory with program/verify function
US7577023B2 (en) * 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
JP5012312B2 (ja) * 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
US8027186B2 (en) * 2007-09-26 2011-09-27 Intel Corporation Programming a phase change memory
KR101408876B1 (ko) 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
JP5085405B2 (ja) * 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
KR101001147B1 (ko) * 2008-12-12 2010-12-17 주식회사 하이닉스반도체 상변화 메모리 장치
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
JP4846813B2 (ja) * 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8447714B2 (en) * 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
KR20100137884A (ko) 2009-06-23 2010-12-31 삼성전자주식회사 워드 라인 저항을 보상하는 가변 저항 메모리 장치
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
KR101176503B1 (ko) * 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US20110069540A1 (en) * 2009-09-23 2011-03-24 Savransky Semyon D Method of a phase-change memory programming
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8385100B2 (en) * 2009-12-08 2013-02-26 Intel Corporation Energy-efficient set write of phase change memory with switch
KR101131552B1 (ko) * 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101218605B1 (ko) * 2010-09-30 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
WO2012123973A1 (en) * 2011-03-11 2012-09-20 Micron Technology, Inc. Devices and methods to program a memory cell
JP5736988B2 (ja) * 2011-06-14 2015-06-17 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
JP5858350B2 (ja) 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN103714852B (zh) * 2013-12-18 2017-03-01 华中科技大学 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US10841260B2 (en) * 2015-01-30 2020-11-17 Loturas Incorporated Communication system and server facilitating job opportunity message exchange and related methods
US10332085B2 (en) * 2015-01-30 2019-06-25 Loturas Llc Communication system and server facilitating message exchange and related methods
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
TW378321B (en) * 1996-02-29 2000-01-01 Sanyo Electric Co Semiconductor memory device
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
US6011721A (en) * 1998-08-12 2000-01-04 Advanced Micro Devices Method for sensing state of erasure of a flash electrically erasable programmable read-only memory (EEPROM)
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6809401B2 (en) * 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
DE60323202D1 (de) * 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로

Also Published As

Publication number Publication date
US20070041245A1 (en) 2007-02-22
KR20050070700A (ko) 2005-07-07
KR100564602B1 (ko) 2006-03-29
CN1637948A (zh) 2005-07-13
DE102004063767B4 (de) 2013-02-07
CN1637948B (zh) 2011-02-23
US20050141261A1 (en) 2005-06-30
JP2005196954A (ja) 2005-07-21
ITMI20042452A1 (it) 2005-03-22
US7149103B2 (en) 2006-12-12
JP4847008B2 (ja) 2011-12-28
US7480167B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
DE102004063767B4 (de) Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld
DE102005011299B4 (de) Programmierverfahren und Schreibtreiberschaltung für Phasenänderungsspeicherzellen
DE102005004338B4 (de) Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
DE102005063287B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102004039977B4 (de) Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
DE60315613T2 (de) Schreibschaltung für Phasenwechsel-Speicher
DE102004016408B4 (de) Phasenwechselspeicherbaustein und zugehöriges Programmierverfahren
DE112015003992B4 (de) Neuromorphe Synapsen
DE102004025975B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE102008029121B4 (de) Schaltung zum Programmieren eines Speicherelements
DE10297786B4 (de) Programmierung eines Phasenübergangsmaterialspeichers
DE102006000618A1 (de) Speichervorrichtung
DE3424765C2 (de) Mikrocomputer
DE102005055652B4 (de) Mehrimpuls-Rücksetz-Schreibschema für Phasenwechselspeicher
DE102006060424A1 (de) Schreibschaltung für resistiven Speicher
DE102008010713A1 (de) Phasenwechselspeichereinrichtung
DE102008030857A1 (de) Mehrfach-Schreibkonfigurationen für eine Speicherzelle
DE102008030217A1 (de) Programmierverfahren mit lokal optimierten Schreibparametern
DE102005030143A1 (de) Speicherelement, Speicherausleseelement und Speicherzelle
DE112017000238T5 (de) Vorrichtung für künstliche Neuronen
DE69828158T2 (de) Vorrichtung zur steuerung einer matrixanzeigestelle
DE102012209151A1 (de) Setzimpuls für Phasenübergangsspeicher-Programmierung
DE102008012827A1 (de) Verfahren zur Verhinderung eines Overreset
DE102007047033A1 (de) Resistiver Speicher mit nebenschlüssigen Speicherzellen
DE102008014421A1 (de) Optimiertes Phasenänderungs-Schreibverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130508