KR20050070700A - 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 - Google Patents

상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 Download PDF

Info

Publication number
KR20050070700A
KR20050070700A KR1020030100549A KR20030100549A KR20050070700A KR 20050070700 A KR20050070700 A KR 20050070700A KR 1020030100549 A KR1020030100549 A KR 1020030100549A KR 20030100549 A KR20030100549 A KR 20030100549A KR 20050070700 A KR20050070700 A KR 20050070700A
Authority
KR
South Korea
Prior art keywords
phase change
current
pulse
amount
memory array
Prior art date
Application number
KR1020030100549A
Other languages
English (en)
Other versions
KR100564602B1 (ko
Inventor
안수진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030100549A priority Critical patent/KR100564602B1/ko
Priority to US11/018,354 priority patent/US7149103B2/en
Priority to IT002452A priority patent/ITMI20042452A1/it
Priority to JP2004378128A priority patent/JP4847008B2/ja
Priority to DE102004063767A priority patent/DE102004063767B4/de
Priority to CN2004100819739A priority patent/CN1637948B/zh
Publication of KR20050070700A publication Critical patent/KR20050070700A/ko
Application granted granted Critical
Publication of KR100564602B1 publication Critical patent/KR100564602B1/ko
Priority to US11/589,977 priority patent/US7480167B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입 드라이버 회로가 개시된다. 본 발명의 실시예에 따른 셋 프로그래밍 방법은, 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들을 구비하는 상 변화 메모리 어레이의 셋 프로그래밍(programming) 방법에 있어서 상기 상 변화 셀들의 상태를 셋 저항 상태로 만들기 위하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전류 펄스를 상기 상 변화 셀들로 인가하는 단계를 구비한다. 상기 제 1 스테이지의 전류 량은 상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 전류 량이다. 본 발명에 따른 셋 프로그래밍 방법 및 기입 드라이버 회로는 상 변화 메모리 어레이로 복수개의 셋 전류 펄스를 인가하고 전류 량이 점차 감소되도록 함으로써 상 변화 메모리 어레이의 모든 상 변화 셀들이 셋 저항 상태가 되도록 할 수 있는 장점이 있다.

Description

상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입 드라이버 회로{Set programming method of phase-change memory array and writing driver circuit}
본 발명은 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 셋 프로그래밍 방법을 구현하는 기입 드라이버 회로에 관한 것이다.
PRAM( Phase-change Random Access Memory)은 온도 변화에 따른 상 전이에 따라 저항이 변화되는 GST(Ge-Sb-Te)와 같은 물질(이하, 상 변화 물질이라 한다.)을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다. PRAM은 DRAM의 모든 장점과 불 휘발성, 저소비전력 이라는 특징을 가진다.
기입 동작 시, 상 변화 물질에 전류를 흐르게 하면 상 변화 물질이 결정 상태(crystalline state) 또는 비결정 상태(amorphous state)로 전이된다.
상 변화 물질의 결정 상태 또는 비결정 상태는 상 변화 물질에 흐르는 전류의 크기와 양에 좌우된다. 상 변화 물질에 큰 전류를 짧은 시간동안 흐르게 하면 상 변화 물질은 비결정 상태로 변화되는데 이러한 상태를 보통 리셋(reset) 상태라고 부르며 데이터 1 에 대응된다.
상 변화 물질에 리셋 전류보다 작은 전류를 긴 시간동안 흐르게 하면 상 변화 물질은 결정 상태로 변화되는데 이러한 상태를 보통 셋(set) 상태라고 부르며 데이터 0 에 대응된다.
상 변화 물질이 리셋 상태인 경우의 저항이 셋 상태인 경우의 저항보다 크다. 초기에 셋 상태에 있는 메모리 셀을 리셋 상태로 바꾸고자 할 때, 상 변화 물질에 리셋 전류를 흐르게 하여 용융점(Melting Temperature)이상으로 상 변화 물질을 가열한 뒤 급속히 냉각(fast quenching)시키면 상 변화 물질은 리셋 상태가 된다.
반대로 초기에 리셋 상태에 있는 메모리 셀을 셋 상태로 바꾸고자 할 때, 상 변화 물질에 셋 전류를 흐르게 하여 상 변화 물질을 결정화 온도(Crystallization Temperature) 이상으로 가열한 뒤 일정시간을 유지한 후 냉각시키면 상 변화 물질이 셋 상태가 된다.
도 1은 상 변화 물질에 데이터를 기입하기 위한 일반적인 전류 펄스를 나타내는 도면이다.
기존의 데이터 기입 방법은 도 1과 같이 짧고 큰 전류 펄스를 상 변화 물질로 인가하여 상 변화 물질을 녹인 후 급냉 시켜 비정질 상태( 리셋 상태)를 만들거나 길고 작은 전류 펄스를 상 변화 물질로 인가하여 결정화 온도 이상으로 가열하여 상 변화 물질을 결정화 상태(셋 상태)로 만든다.
그런데, 복수개의 상 변화 메모리 셀들을 구비하는 메모리 어레이에 있어서, 메모리 어레이 내부의 메모리 셀들의 배치에 따라 각각의 메모리 셀의 기생 저항(parasitic loading)이 서로 다를 수 있다.
또한 메모리 셀들에 연결되는 신호선들 사이의 부하가 서로 다를 수도 있고 메모리 어레이의 면적이 커짐에 따라 제조 공정 중에 발생하는 메모리 셀들 사이에 리셋 전류의 차이가 발생될 수도 있다. 메모리 셀들 사이에 리셋 전류의 차이가 생기면 셋 전류의 차이도 발생된다.
이와 같이 복수개의 상 변화 셀들을 구비하는 메모리 어레이에서 상 변화 셀들을 셋 상태로 만드는 셋 전류의 전류 량이 메모리 셀들 사이에 서로 달라질 수 있어 하나의 셋 전류로 모든 메모리 셀들을 셋 상태로 만들 수 없는 문제가 있다.
즉, 일부 메모리 셀들은 셋 전류에 의하여 셋 상태가 되지만 일부 메모리 셀들은 리셋 상태가 되기도 하고 또한 일부 셀들은 셋 상태가 되기는 하지만 셋 상태의 저항 값이 다른 메모리 셀의 셋 상태의 저항 값과 달라지는 문제가 발생될 수 있다. 이는 상 변화 메모리 어레이의 동작 에러를 발생시키는 원인이 된다.
본 발명이 이루고자하는 기술적 과제는 상 변화 메모리 어레이의 모든 메모리 셀들을 셋 상태로 만들 수 있는 셋 프로그래밍 방법을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 상 변화 메모리 어레이의 모든 메모리 셀들을 셋 상태로 만들 수 있는 기입 드라이버 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 셋 프로그래밍 방법은, 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들을 구비하는 상 변화 메모리 어레이의 셋 프로그래밍(programming) 방법에 있어서 상기 상 변화 셀들의 상태를 셋 저항 상태로 만들기 위하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전류 펄스를 상기 상 변화 셀들로 인가하는 단계를 구비한다.
상기 제 1 스테이지의 전류 량은 상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 전류 량이다.
상기 제 1 스테이지의 전류 량은 상기 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 전류 량을 초과하지 않는다.
상기 셋 전류 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각의 사이에는 상기 전류 량이 영 인 구간이 존재한다. 상기 셋 전류 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각은 연속하여 발생된다. 상기 n은 4일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 셋 프로그래밍 방법은 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들을 구비하는 상 변화 메모리 어레이의 셋 프로그래밍 (programming) 방법에 있어서, 대응되는 상기 상 변화 셀의 상태를 셋 저항 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 상 변화 물질로 인가하는 단계를 구비한다.
그리고. 상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 상 변화 셀들로 순차적으로 인가하는 단계를 구비한다. 상기 제 2 내지 제 n 전류 펄스는 전류 량이 순차적으로 감소된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 기입 드라이버 회로는, 상기 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들 구비하는 상 변화 메모리 장치의 기입 드라이버 회로에 있어서 펄스 발생부 및 전류 제어부를 구비한다.
펄스 발생부는 전압의 크기가 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전압 펄스를 발생한다.
전류 제어부는 상기 셋 전압 펄스에 응답하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지를 구비하는 셋 전류 펄스를 상기 상 변화 셀들로 인가한다.
상기 전류 제어부는 제 1 트랜지스터, 제 2 트랜지스터 및 제어 트랜지스터를 구비한다.
제 1 트랜지스터는 전원 전압에 제 1 단이 연결되고 게이트와 제 2단이 서로 연결된다. 제 2 트랜지스터는 상기 전원 전압에 제 1 단이 연결되고 상기 제 1 트랜지스터의 게이트에 게이트가 연결되며 제 2단으로 상기 셋 전류 펄스가 출력된다.
제어 트랜지스터는 상기 제 1 트랜지스터의 제 2 단에 제 1 단이 연결되고 접지 전압에 제 2 단이 연결되며 게이트로 인가되는 상기 셋 전압 펄스에 응답하여 턴 온 되는 정도가 결정된다.
상기 셋 전압 펄스의 제 1 스테이지의 전압 크기는 상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 셋 전류 펄스를 발생할 수 있는 전압 크기이다.
상기 셋 전압 펄스의 제 1 스테이지의 전압 크기는 상기 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 셋 전류 펄스를 발생할 수 있는 전압 크기를 초과하지 않는다.
상기 셋 전압 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각의 사이에는 상기 전압의 크기가 영 인 구간이 존재한다. 상기 셋 전압 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각은 연속하여 발생된다. 상기 n은 4 일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 상 변화 메모리 셀들로 인가되는 전류 변화에 따른 상 변화 셀들의 저항의 변화를 설명하는 도면이다.
도 2를 참조하면, 상 변화 메모리 어레이에 존재하는 메모리 셀들 중 두 개의 메모리 셀(A,B)들을 예로 들어 설명한다.
메모리 셀(A)로 인가되는 전류를 증가시키면 메모리 셀(A)의 저항이 줄어든다. 메모리 셀(A)로 인가되는 전류가 약 1mA 이면 메모리 셀(A)의 저항은 최저가 된다.
그리고 메모리 셀(A)로 인가되는 전류가 1mA를 넘으면 메모리 셀(A)의 저항은 점점 증가하여 전류가 약 1.2mA이상 되면 메모리 셀(A)의 저항은 최대가 되고 저항이 더 이상 증가되지 아니하는 포화상태가 된다.
메모리 셀(A)의 저항이 최대인 상태에서 다시 인가되는 전류의 양을 줄이면 메모리 셀(A)의 저항도 줄어든다. 그런데 인가되는 전류 량이 1mA 이하가 되더라도 메모리 셀(A)의 저항이 다시 증가되지 아니하고 일정한 값을 유지한다.
즉, 인가되는 전류를 1mA 이하로 낮추더라도 메모리 셀(A)의 저항은 도 2의 저항 곡선(ⅰ)에 도시된 것과 같이 일정한 값을 유지한다.
메모리 셀(A)로 인가되는 전류가 1mA 일 경우의 메모리 셀의 저항 상태를 셋 저항 상태라고 정의한다면, 메모리 셀(A)로 인가되는 전류를 증가시킨 후 다시 감소시키는 경우 메모리 셀(A)은 계속 셋 저항 상태를 유지한다는 것을 알 수 있다.
이와 같은 원리는 메모리 셀(B)에 대해서도 마찬가지로 적용된다. 메모리 셀(B)로 인가되는 전류가 약 0.8mA 이면 메모리 셀(B)의 저항은 최저가 되고 메모리 셀(B)로 인가되는 전류가 약 0.9mA이상 되면 메모리 셀(B)의 저항은 최대가 된다.
메모리 셀(B)의 저항이 최대인 상태에서 다시 인가되는 전류의 양을 줄이면 메모리 셀(B)의 저항도 줄어든다. 그런데 인가되는 전류 량이 0.8mA 이하가 되더라도 메모리 셀(B)의 저항이 다시 증가되지 아니하고 일정한 값을 유지한다.
즉, 인가되는 전류를 0.8mA 이하로 낮추더라도 메모리 셀(B)의 저항은 도 2의 저항 곡선(ⅰ)에 도시된 것과 같이 일정한 값을 유지한다.
메모리 셀(B)로 인가되는 전류가 0.8mA 일 경우의 메모리 셀의 저항 상태를 셋 저항 상태라고 정의한다면, 메모리 셀(B)로 인가되는 전류를 증가시킨 후 다시 감소시키는 경우 메모리 셀(B)은 계속 셋 저항 상태를 유지한다는 것을 알 수 있다.
도 2로부터, 메모리 셀들(A, B)의 상태가 셋 저항 상태가 되는 전류 량이 서로 다름을 알 수 있다. 도 2에서는 두 개의 메모리 셀들(A, B)만 예로 들었지만 상 변화 메모리 어레이에 존재하는 다수의 메모리 셀들이 셋 저항 상태가 되는 전류 량은 서로 다를 수 있다.
본 발명은 일단 메모리 셀들로 많은 전류 량을 인가한 후 다시 인가되는 전류 량을 감소시키면 메모리 셀들이 셋 저항 상태를 유지한다는 원리를 이용한다.
메모리 셀들로 인가되는 셋 전류를 한번만 인가하지 아니하고 여러 번 인가하며 인가되는 셋 전류의 전류 량을 점차 감소시키면 상 변화 메모리 어레이 내부의 메모리 셀들을 모두 셋 저항 상태로 만들 수 있다.
따라서 상 변화 메모리 어레이 내부의 상 변화 셀들의 셋 저항이 서로 다르므로 인하여 셋 전류를 수신한 메모리 셀들 중 일부가 셋 저항 상태로 되지 못하는 문제를 해결할 수 있다.
도 3(a)는 본 발명의 실시예에 따른 상 변화 메모리 어레이로 인가되는 셋 전류 펄스를 나타내는 도면이다.
도 3(b)는 본 발명의 다른 실시예에 따른 상 변화 메모리 어레이로 인가되는 셋 전류 펄스를 나타내는 도면이다.
본 발명의 실시예에 따른 셋 프로그래밍 방법은 상 변화 셀들의 상태를 셋 저항 상태로 만들기 위하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전류 펄스(ISET)를 상 변화 셀들로 인가하는 단계를 구비한다.
도 3(a)를 참조하면, 셋 전류 펄스(ISET)의 제 1 스테이지(ST1)의 전류 량이 가장 많고 제 n 스테이지(STn)의 전류 량이 가장 적다. 제 1 스테이지(ST1)의 전류 량은 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 전류 량이다.
도 2를 예로 들면, 만일 복수개의 메모리 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 메모리 셀이 도 2의 A에 대응되는 메모리 셀 이라면 셋 전류 펄스(ISET)의 제 1 스테이지(ST1)의 전류 량은 1mA 가 될 것이다.
셋 전류 펄스(ISET)의 전류 량은 인가되는 메모리 어레이의 메모리 셀들에 따라 다를 수 있으나, 셋 전류 펄스(ISET)의 제 1 스테이지(ST1)의 전류 량은 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상 변화 셀들을 가열시키는 전류 량을 초과하지 않는다.
상 변화 셀들이 녹는 온도 이상으로 상 변화 셀들을 가열하면 상 변화 셀들은 리셋 저항 상태로 변화된다. 따라서 셋 전류 펄스(ISET)의 가장 큰 전류 량인 제 1 스테이지(ST1)의 전류 량은 상 변화 셀들을 녹는 온도에 도달하도록 가열시키는 전류 량보다는 작아야한다.
상 변화 메모리 어레이로 인가되는 셋 전류 펄스(ISET)는 도 3(a) 및 도 3(b)와 같이 두 가지 형태일 수 있다. 도 3(a)의 셋 전류 펄스(ISET)는 제 1 스테이지 내지 상기 제 n 스테이지(ST1, ST2 ~ STn) 각각의 사이에는 전류 량이 영 인 구간이 존재한다.
도 3(a)의 셋 전류 펄스(ISET)는 제 1 스테이지(ST1) 전류가 상 변화 메모리 어레이로 인가된 후 일정한 시간동안 전류가 상 변화 메모리 어레이로 인가되지 아니하는 구간이 존재한다. 그리고 다시 제 2 스테이지(ST2) 전류가 상 변화 메모리 어레이로 인가된다.
도 3(b)의 셋 전류 펄스(ISET)는 제 1 스테이지(ST1) 전류가 상 변화 메모리 어레이로 인가된 후 이어서 제 2 스테이지(ST2) 전류가 상 변화 메모리 어레이로 인가된다. 이러한 방식으로 제 n 스테이지(STn) 전류까지 상 변화 메모리 어레이로 연속적으로 인가된다. 도 3(b)의 셋 전류 펄스(ISET)는 계단 파와 동일한 형태이다.
도 3(a) 및 도 3(b)에는 셋 전류 펄스(ISET)의 각각의 스테이지(ST1, ST2 ~ STn)가 사각 파 형태로 도시되어 있으나, 셋 전류 펄스(ISET)의 형태가 반드시 사각 파에 한정되는 것은 아니다.
셋 전류 펄스(ISET)가 구비하는 스테이지의 수는 복수 개 일 수 있다. 상 변화 메모리 어레이의 크기와 제 1 스테이지(ST1)의 전류 량을 고려하여 상 변화 셀들을 모두 셋 저항 상태로 만들 수 있는 스테이지의 수가 결정된다.
일 실시예로서, n이 4인 경우, 즉, 셋 전류 펄스(ISET)가 제 1 내지 4 스테이지(ST1, ST2, ST3, ST4)를 구비하는 경우 상 변화 메모리 어레이의 모든 셀들을 셋 저항 상태로 만들 수 있다.
본 발명의 다른 실시예에 따른 셋 프로그래밍 방법은 대응되는 상 변화 셀의 상태를 셋 저항 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 상 변화 물질로 인가하는 단계와 상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 상 변화 셀들로 순차적으로 인가하는 단계를 구비한다.
상기 제 2 내지 제 n 전류 펄스는 전류 량이 순차적으로 감소된다.
본 발명의 다른 실시예에 따른 셋 프로그래밍 방법에서 상기 제 1 전류 펄스 내지 제 n 전류 펄스는 도 3(a) 및 도 3(b)의 셋 전류 펄스(ISET)의 각각의 스테이지(ST1, ST2 ~STn)와 동일하다.
즉, 본 발명의 다른 실시예에 따른 셋 프로그래밍 방법은 도 3(a) 및 도 3(b)의 각각의 스테이지(ST1, ST2 ~STn) 전류를 순서대로 상 변화 메모리 어레이로 인가하는 방법에 관한 것이다. 도 3(a) 및 도 3(b)의 셋 전류 펄스(ISET)를 상 변화 메모리 어레이로 인가하는 방법에 대해서는 이미 설명되었으므로 상세한 설명을 생략한다.
도 4는 본 발명의 실시예에 따른 기입 드라이버 회로를 나타내는 도면이다.
도 5(a)는 도 4의 펄스 발생부가 발생하는 셋 전압 펄스의 실시예를 나타내는 도면이다.
도 5(b)는 도 4의 펄스 발생부가 발생하는 셋 전압 펄스의 다른 실시예를 나타내는 도면이다.
본 발명의 실시예에 따른 기입 드라이버 회로(400)는 펄스 발생부(410) 및 전류 제어부(420)를 구비한다.
펄스 발생부(410)는 전압의 크기가 순차적으로 감소하는 제 1 내지 제 n 스테이지(ST1, ST2 ~ STn)를 구비하는 셋 전압 펄스(VSET)를 발생한다.
전류 제어부(420)는 셋 전압 펄스(VSET)에 응답하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(ST1, ST2 ~ STn)를 구비하는 셋 전류 펄스(ISET)를 상 변화 셀들(PCELL)로 인가한다.
도 4에는 상 변화 셀들(PCELL) 중 하나만 도시되어 있다. 상 변화 셀(PCELL)은 워드 라인(W/L)에 연결되어 턴 온 또는 턴 오프 되는 트랜지스터(PTR)와 인가되는 셋 전류 펄스(ISET) 또는 리셋 전류 펄스(IRESET)에 의해서 저항의 크기가 변화되는 상 변화 물질(GST)을 구비한다.
도 4의 기입 드라이버 회로(400)는 앞서 설명된 셋 프로그래밍 방법을 구현하기 위한 회로이다. 즉, 기입 드라이버 회로(400)는 상 변화 메모리 어레이(430)의 상 변화 셀들(PCELL)을 셋 저항 상태로 만들기 위한 셋 전류 펄스(ISET)를 상 변화 메모리 어레이(430)로 인가한다.
셋 전류 펄스(ISET)는 도 3(a) 및 도 3(b)에 도시되고 앞서 설명된 셋 전류 펄스(ISET)의 특성을 가진다. 즉, 제 1 내지 제 n 스테이지(ST1, ST2 ~ STn)를 구비하고 전류 량이 순차적으로 감소한다.
기입 드라이버 회로(400)가 도 3(a) 또는 도 3(b)에 도시된 것과 같은 셋 전류 펄스(ISET)를 발생하도록 하기 위하여 펄스 발생부(410)는 도 5(a) 또는 도 5(b)와 같은 전압 파형을 가지는 셋 전압 펄스(VSET)를 발생한다.
도 5(a)의 왼쪽에는 펄스 발생부(410)가 발생하는 리셋 전압 펄스(VRESET)가 도시되어 있다. 펄스 발생부(410)가 리셋 전압 펄스(VSET)를 발생하면 기입 드라이버 회로(400)는 상 변화 메모리 어레이(430)의 상 변화 셀들(PCELL)로 리셋 전류 펄스(IRESET)를 출력한다.
도 5(a)의 오른쪽에는 펄스 발생부(410)가 발생하는 셋 전압 펄스(VSET)가 도시되어 있다. 도 5(a)의 오른쪽에 도시된 셋 전압 펄스(VSET)는 도 3(a)에 도시된 셋 전류 펄스(ISET)와 동일한 형태이다.
즉, 셋 전압 펄스(VSET)의 제 1 스테이지 내지 상기 제 n 스테이지(ST1, ST2 ~ STn 각각의 사이에는 전압의 크기가 영 인 구간이 존재한다.
도 5(b)의 오른쪽에 도시된 셋 전압 펄스(VSET)는 도 3(b)에 도시된 셋 전류 펄스(ISET)와 동일한 형태이다. 즉, 셋 전압 펄스(VSET)의 제 1 스테이지 내지 상기 제 n 스테이지(ST1, ST2, ST3 ~ STn) 각각은 연속하여 발생된다.
즉, 전류 제어부(420)는 펄스 발생부(410)로부터 인가되는 셋 전압 펄스(VSET)와 동일한 파형을 가지는 셋 전류 펄스(ISET)를 발생한다.
다시 말하면, 상 변화 메모리 어레이(430)의 상 변화 셀들(PCELL)로 인가되는 셋 전류 펄스(ISET)의 형태는 펄스 발생부(410)에서 발생되는 셋 전압 펄스(VSET)의 형태에 의하여 제어된다.
도 5(a) 및 도 5(b)와 같은 셋 전압 펄스(VSET)를 발생하는 펄스 발생부(410)의 구조는 당업자라면 이해할 수 있으므로 상세한 설명을 생략한다.
펄스 발생부(410)가 발생하는 셋 전압 펄스(VSET)의 제 1 스테이지(ST1)의 전압 크기는 상 변화 셀들(PCELL) 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 셋 전류 펄스(ISET)를 발생할 수 있는 전압 크기이다.
셋 전압 펄스(VSET)의 제 1 스테이지(ST1)의 전압 크기는 상 변화 셀들(PCELL)이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 셋 전류 펄스(ISET)를 발생할 수 있는 전압 크기를 초과하지 않는다.
셋 전압 펄스(VSET)가 구비하는 스테이지의 수는 복수 개 일 수 있다. 상 변화 메모리 어레이(430)의 크기와 셋 전압 펄스(VSET)의 제 1 스테이지(ST1)의 전압 량을 고려하여 상 변화 셀들(PCELL)을 모두 셋 저항 상태로 만들 수 있는 셋 전압 펄스(VSET)의 스테이지의 수가 결정된다.
일 실시예로서, n이 4인 경우, 즉, 셋 전압 펄스(VSET)가 제 1 내지 4 스테이지(ST1, ST2, ST3, ST4)를 구비하는 경우 상 변화 메모리 어레이(430)의 모든 셀들을 셋 저항 상태로 만들 수 있다.
전류 제어부(420)는 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2) 및 제어 트랜지스터(CTR)를 구비한다.
제 1 트랜지스터(TR1)는 전원 전압(VDD)에 제 1 단이 연결되고 게이트와 제 2단이 서로 연결된다. 제 2 트랜지스터(TR2)는 전원 전압(VDD)에 제 1 단이 연결되고 제 1 트랜지스터(TR1)의 게이트에 게이트가 연결되며 제 2단으로 셋 전류 펄스(ISET)가 출력된다.
제 1 트랜지스터(TR1)와 제 2 트랜지스터(TR2)는 전류 거울(current mirror) 형태로 결합된다.
제어 트랜지스터(CTR)는 제 1 트랜지스터(TR1)의 제 2 단에 제 1 단이 연결되고 접지 전압(VSS)에 제 2 단이 연결되며 게이트로 인가되는 셋 전압 펄스(VSET)에 응답하여 턴 온 되는 정도가 결정된다.
제어 트랜지스터(CTR)의 게이트로 셋 전압 펄스(VSET)의 제 1 스테이지(ST1) 전압이 인가되는 경우 제어 트랜지스터(CTR)의 턴 온 되는 정도는 셋 전압 펄스(VSET)의 제 n 스테이지(STn) 전압이 인가되는 경우 제어 트랜지스터(CTR)의 턴 온 되는 정도보다 크다.
즉, 제어 트랜지스터(CTR)의 게이트로 셋 전압 펄스(VSET)의 제 1 스테이지(ST1) 전압이 인가되는 경우 제어 트랜지스터(CTR)를 통하여 흐르는 전류 량이 셋 전압 펄스(VSET)의 제 n 스테이지(STn) 전압이 인가되는 경우 제어 트랜지스터(CTR)를 통하여 흐르는 전류 량보다 많다.
제 1 트랜지스터(TR1)에 전류 미러 형태로 결합되는 제 2 트랜지스터(TR2)의 제 2단으로 흐르는 셋 전류 펄스(ISET)의 전류 량은 제어 트랜지스터(CTR)를 통하여 흐르는 전류 량에 비례한다.
따라서, 제어 트랜지스터(CTR)로 인가되는 셋 전압 펄스(VSET)의 전압 크기에 비례하여 상 변화 메모리 어레이(430)로 흐르는 셋 전류 펄스(ISET)의 전류 량이 정해진다.
그러므로, 기입 드라이버 회로(400)는 펄스 발생부(410)에서 발생되는 셋 전압 펄스(VSET)의 전압 크기를 제어하여 상 변화 메모리 어레이(430)로 인가되는 셋 전류 펄스(ISET)의 전류 량을 결정할 수 있다.
도 4의 기입 드라이버 회로(400)를 이용하여 상 변화 메모리 어레이(430)로 인가되는 셋 전류 펄스(ISET)의 전류 량을 점차로 감소시켜 상 변화 메모리 어레이(430)의 모든 상 변화 셀들(PCELL)을 셋 저항 상태로 만들 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 셋 프로그래밍 방법 및 기입 드라이버 회로는 상 변화 메모리 어레이로 복수개의 셋 전류 펄스를 인가하고 전류 량이 점차 감소되도록 함으로써 상 변화 메모리 어레이의 모든 상 변화 셀들이 셋 저항 상태가 되도록 할 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 상 변화 물질에 데이터를 기입하기 위한 일반적인 전류 펄스를 나타내는 도면이다.
도 2는 상 변화 메모리 셀들로 인가되는 전류 변화에 따른 상 변화 셀들의 저항의 변화를 설명하는 도면이다.
도 3(a)는 본 발명의 실시예에 따른 상 변화 메모리 어레이로 인가되는 셋 전류 펄스를 나타내는 도면이다.
도 3(b)는 본 발명의 다른 실시예에 따른 상 변화 메모리 어레이로 인가되는 셋 전류 펄스를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 기입 드라이버 회로를 나타내는 도면이다.
도 5(a)는 도 4의 펄스 발생부가 발생하는 셋 전압 펄스의 실시예를 나타내는 도면이다.
도 5(b)는 도 4의 펄스 발생부가 발생하는 셋 전압 펄스의 다른 실시예를 나타내는 도면이다.

Claims (19)

  1. 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들을 구비하는 상 변화 메모리 어레이의 셋 프로그래밍(programming) 방법에 있어서,
    상기 상 변화 셀들의 상태를 셋 저항 상태로 만들기 위하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전류 펄스를 상기 상 변화 셀들로 인가하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  2. 제 1항에 있어서, 상기 제 1 스테이지의 전류 량은,
    상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 전류 량인 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  3. 제 1항에 있어서, 상기 제 1 스테이지의 전류 량은,
    상기 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 전류 량을 초과하지 않는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  4. 제 1항에 있어서,
    상기 셋 전류 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각의 사이에는 상기 전류 량이 영 인 구간이 존재하는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  5. 제 1항에 있어서, 상기 셋 전류 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각은,
    연속하여 발생되는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  6. 제 1항에 있어서, 상기 n은,
    4인 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  7. 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들을 구비하는 상 변화 메모리 어레이의 셋 프로그래밍 (programming) 방법에 있어서,
    대응되는 상기 상 변화 셀의 상태를 셋 저항 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 상 변화 물질로 인가하는 단계 ; 및
    상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 상 변화 셀들로 순차적으로 인가하는 단계를 구비하며,
    상기 제 2 내지 제 n 전류 펄스는,
    전류 량이 순차적으로 감소되는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  8. 제 7항에 있어서, 상기 제 1 전류 펄스의 전류 량은,
    상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 전류 량인 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  9. 제 7항에 있어서, 상기 제 1 전류 펄스의 전류 량은,
    상기 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 전류 량을 초과하지 않는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  10. 제 7항에 있어서,
    상기 제 1 전류 펄스 내지 상기 제 n 전류 펄스 각각의 사이에는 전류 량이 영 인 구간이 존재하는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  11. 제 7항에 있어서, 상기 제 1 전류 펄스 내지 상기 제 n 전류 펄스 각각은,
    연속하여 발생되는 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  12. 제 7항에 있어서, 상기 n은,
    4인 것을 특징으로 하는 상 변화 메모리 어레이의 셋 프로그래밍 방법.
  13. 인가되는 전류 펄스에 응답하여 리셋(reset) 저항 또는 셋(set) 저항으로 상태가 변화되는 상 변화 셀들 구비하는 상 변화 메모리 장치의 기입 드라이버 회로에 있어서,
    전압의 크기가 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 셋 전압 펄스를 발생하는 펄스 발생부 ; 및
    상기 셋 전압 펄스에 응답하여 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지를 구비하는 셋 전류 펄스를 상기 상 변화 셀들로 인가하는 전류 제어부를 구비하는 것을 특징으로 하는 기입 드라이버 회로.
  14. 제 13항에 있어서, 상기 전류 제어부는,
    전원 전압에 제 1 단이 연결되고 게이트와 제 2단이 서로 연결되는 제 1 트랜지스터 ;
    상기 전원 전압에 제 1 단이 연결되고 상기 제 1 트랜지스터의 게이트에 게이트가 연결되며 제 2단으로 상기 셋 전류 펄스가 출력되는 제 2 트랜지스터 ; 및
    상기 제 1 트랜지스터의 제 2 단에 제 1 단이 연결되고 접지 전압에 제 2 단이 연결되며 게이트로 인가되는 상기 셋 전압 펄스에 응답하여 턴 온 되는 정도가 결정되는 제어 트랜지스터를 구비하는 것을 특징으로 하는 기입 드라이버 회로.
  15. 제 13항에 있어서, 상기 셋 전압 펄스의 제 1 스테이지의 전압 크기는,
    상기 상 변화 셀들 중 셋 저항 상태로 되기 위하여 가장 큰 전류 량이 필요한 상 변화 셀을 셋 저항 상태로 만드는 셋 전류 펄스를 발생할 수 있는 전압 크기인 것을 특징으로 하는 기입 드라이버 회로.
  16. 제 13항에 있어서, 상기 셋 전압 펄스의 제 1 스테이지의 전압 크기는,
    상기 상 변화 셀들이 녹는 온도(melting temperature)에 도달하도록 상기 상 변화 셀들을 가열시키는 셋 전류 펄스를 발생할 수 있는 전압 크기를 초과하지 않는 것을 특징으로 하는 기입 드라이버 회로.
  17. 제 13항에 있어서,
    상기 셋 전압 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각의 사이에는 상기 전압의 크기가 영 인 구간이 존재하는 것을 특징으로 하는 기입 드라이버 회로.
  18. 제 13항에 있어서, 상기 셋 전압 펄스의 제 1 스테이지 내지 상기 제 n 스테이지 각각은,
    연속하여 발생되는 것을 특징으로 하는 기입 드라이버 회로.
  19. 제 13항에 있어서, 상기 n은,
    4인 것을 특징으로 하는 기입 드라이버 회로.
KR1020030100549A 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 KR100564602B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030100549A KR100564602B1 (ko) 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US11/018,354 US7149103B2 (en) 2003-12-30 2004-12-22 Set programming methods and write driver circuits for a phase-change memory array
IT002452A ITMI20042452A1 (it) 2003-12-30 2004-12-22 Procedimenti di programmazione impostata e circuiti di pilotaggio di scrittura per una matyrice di memoria a cambiamento di fase
JP2004378128A JP4847008B2 (ja) 2003-12-30 2004-12-27 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路
DE102004063767A DE102004063767B4 (de) 2003-12-30 2004-12-29 Setzprogrammierverfahren und Schreibtreiberschaltung für ein Phasenwechselspeicherfeld
CN2004100819739A CN1637948B (zh) 2003-12-30 2004-12-30 用于相变存储阵列的置位编程方法和写入驱动器电路
US11/589,977 US7480167B2 (en) 2003-12-30 2006-10-31 Set programming methods and write driver circuits for a phase-change memory array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100549A KR100564602B1 (ko) 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Publications (2)

Publication Number Publication Date
KR20050070700A true KR20050070700A (ko) 2005-07-07
KR100564602B1 KR100564602B1 (ko) 2006-03-29

Family

ID=34698777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100549A KR100564602B1 (ko) 2003-12-30 2003-12-30 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Country Status (6)

Country Link
US (2) US7149103B2 (ko)
JP (1) JP4847008B2 (ko)
KR (1) KR100564602B1 (ko)
CN (1) CN1637948B (ko)
DE (1) DE102004063767B4 (ko)
IT (1) ITMI20042452A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851940B1 (ko) * 2006-01-03 2008-08-12 키몬다 아게 저항성 메모리용 기록 회로
US7656719B2 (en) 2006-09-08 2010-02-02 Samsung Electronics Co., Ltd. Phase change memory device generating program current and method thereof
US7672156B2 (en) 2006-09-11 2010-03-02 Samsung Electronics Co., Ltd. Phase change random access memory device
KR101031133B1 (ko) * 2007-12-27 2011-04-27 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8295076B2 (en) 2009-06-23 2012-10-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100618836B1 (ko) * 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
US7599209B2 (en) * 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US20080043513A1 (en) * 2006-08-21 2008-02-21 Heinz Hoenigschmid Intergrated circuit having memory with resistive memory cells
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
US20080101110A1 (en) * 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
JP5539610B2 (ja) * 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US7518934B2 (en) * 2007-03-23 2009-04-14 Intel Corporation Phase change memory with program/verify function
US7577023B2 (en) * 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
KR100882119B1 (ko) * 2007-07-24 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
JP5012312B2 (ja) * 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
US8027186B2 (en) * 2007-09-26 2011-09-27 Intel Corporation Programming a phase change memory
KR101408876B1 (ko) 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
JP5085405B2 (ja) * 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP2010123209A (ja) * 2008-11-20 2010-06-03 Elpida Memory Inc メモリ装置及びその書き込み方法
KR101001147B1 (ko) * 2008-12-12 2010-12-17 주식회사 하이닉스반도체 상변화 메모리 장치
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
JP4846813B2 (ja) 2009-03-12 2011-12-28 株式会社東芝 不揮発性半導体記憶装置
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US8447714B2 (en) 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
KR101176503B1 (ko) * 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US20110069540A1 (en) * 2009-09-23 2011-03-24 Savransky Semyon D Method of a phase-change memory programming
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8385100B2 (en) * 2009-12-08 2013-02-26 Intel Corporation Energy-efficient set write of phase change memory with switch
KR101131552B1 (ko) * 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US8422269B2 (en) * 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101218605B1 (ko) * 2010-09-30 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
EP2684192B1 (en) 2011-03-11 2019-05-08 Ovonyx Memory Technology, LLC Programming a phase change memory cell in voltage mode and current mode
JP5736988B2 (ja) * 2011-06-14 2015-06-17 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
JP5858350B2 (ja) 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN103714852B (zh) * 2013-12-18 2017-03-01 华中科技大学 一种精确控制微纳尺寸相变材料非晶化率连续变化的方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US10841260B2 (en) * 2015-01-30 2020-11-17 Loturas Incorporated Communication system and server facilitating job opportunity message exchange and related methods
US10332085B2 (en) * 2015-01-30 2019-06-25 Loturas Llc Communication system and server facilitating message exchange and related methods
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
TW378321B (en) * 1996-02-29 2000-01-01 Sanyo Electric Co Semiconductor memory device
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
US6011721A (en) * 1998-08-12 2000-01-04 Advanced Micro Devices Method for sensing state of erasure of a flash electrically erasable programmable read-only memory (EEPROM)
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6809401B2 (en) * 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP3749847B2 (ja) 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851940B1 (ko) * 2006-01-03 2008-08-12 키몬다 아게 저항성 메모리용 기록 회로
US7656719B2 (en) 2006-09-08 2010-02-02 Samsung Electronics Co., Ltd. Phase change memory device generating program current and method thereof
US7936612B2 (en) 2006-09-08 2011-05-03 Samsung Electronics Co., Ltd. Phase change memory device generating program current and method thereof
US8259511B2 (en) 2006-09-08 2012-09-04 Samsung Electronic Co., Ltd. Phase change memory device generating program current and method thereof
US7672156B2 (en) 2006-09-11 2010-03-02 Samsung Electronics Co., Ltd. Phase change random access memory device
US7986551B2 (en) 2006-09-11 2011-07-26 Samsung Electronics Co., Ltd. Phase change random access memory device
KR101031133B1 (ko) * 2007-12-27 2011-04-27 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8295076B2 (en) 2009-06-23 2012-10-23 Samsung Electronics Co., Ltd. Variable resistance memory devices compensating for word line resistance

Also Published As

Publication number Publication date
JP2005196954A (ja) 2005-07-21
US20070041245A1 (en) 2007-02-22
CN1637948B (zh) 2011-02-23
DE102004063767B4 (de) 2013-02-07
JP4847008B2 (ja) 2011-12-28
US7480167B2 (en) 2009-01-20
KR100564602B1 (ko) 2006-03-29
ITMI20042452A1 (it) 2005-03-22
US20050141261A1 (en) 2005-06-30
DE102004063767A1 (de) 2005-08-04
CN1637948A (zh) 2005-07-13
US7149103B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
KR100564602B1 (ko) 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7274586B2 (en) Method for programming phase-change memory array to set state and circuit of a phase-change memory device
KR100773095B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 방법
US7436693B2 (en) Phase-change semiconductor memory device and method of programming the same
JP4718134B2 (ja) 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法
TWI402846B (zh) 半導體積體電路裝置
KR100587702B1 (ko) 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7746688B2 (en) PRAM and method of firing memory cells
US7511993B2 (en) Phase change memory device and related programming method
US8077507B2 (en) Phase-change memory device
JP2005063647A (ja) 相変化メモリのプログラミング方法および書込みドライバ回路
KR20090012576A (ko) 저항체를 이용한 비휘발성 메모리 장치
US7986551B2 (en) Phase change random access memory device
JP2013097857A (ja) 半導体メモリ装置、半導体メモリ装置のための分割プログラム制御回路及びプログラム方法
US8456913B2 (en) Semiconductor memory apparatus and method for controlling programming current pulse
KR20110118926A (ko) 상변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15