KR100855959B1 - 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법 - Google Patents

펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법 Download PDF

Info

Publication number
KR100855959B1
KR100855959B1 KR1020050028086A KR20050028086A KR100855959B1 KR 100855959 B1 KR100855959 B1 KR 100855959B1 KR 1020050028086 A KR1020050028086 A KR 1020050028086A KR 20050028086 A KR20050028086 A KR 20050028086A KR 100855959 B1 KR100855959 B1 KR 100855959B1
Authority
KR
South Korea
Prior art keywords
current
state
amount
memory cells
pulse
Prior art date
Application number
KR1020050028086A
Other languages
English (en)
Other versions
KR20060105358A (ko
Inventor
강상범
김두응
조백형
김혜진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050028086A priority Critical patent/KR100855959B1/ko
Priority to US11/315,129 priority patent/US7515459B2/en
Publication of KR20060105358A publication Critical patent/KR20060105358A/ko
Application granted granted Critical
Publication of KR100855959B1 publication Critical patent/KR100855959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀 어레이의 프로그래밍 방법이 개시된다. 본 발명의 실시예에 따른 프로그래밍 방법은 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법에 관한 것으로서, 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 전류 펄스를 상기 메모리 셀들로 인가하는 단계를 구비한다. 상기 제 1 내지 제 n 스테이지의 각각의 지속시간은 순차적으로 증가한다. 상기 제 n 스테이지는 최소 전류 량이 기준 전류 량 이상이며, 상기 기준 전류 량은 상기 메모리 셀들을 제 1 상태로 만들기 위한 최소의 전류 량이다. 본 발명에 따른 메모리 셀 어레이의 프로그래밍 방법은 메모리 셀들로 인가되는 셋 전류 펄스의 크기에 따라 셋 전류 펄스의 폭을 제어함으로써 메모리 셀들의 결정화 확률을 높일 수 있는 장점이 있다.

Description

펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀 어레이의 프로그래밍 방법{Programming method using current pulse with variable pulse width}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1(a) 및 1(b)는 두 가지 상태에 따른 메모리 셀을 각각 나타내는 도면이다.
도 2는 도 1의 메모리 셀의 전기적 구성을 나타내는 도면이다.
도 3은 상 변화 물질을 구비하는 메모리 셀의 프로그래밍을 설명하는 도면이다.
도 4는 도 3의 셋 전류 펄스와 리셋 전류 펄스를 간략히 나타내는 도면이다.
도 5(a) 및 도 5(b)는 상 변화 물질의 비 정질화를 설명하는 도면이다.
도 6은 본 발명의 실시예에 따른 전류 펄스의 파형을 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 전류 펄스의 파형을 나타내는 도면이다.
본 발명은 메모리 셀 어레이의 프로그래밍 방법에 관한 것으로서, 특히 메모리 셀들로 인가되는 전류 펄스의 크기에 따라 전류 펄스의 폭을 제어함으로써 메모리 셀들의 결정화 확률을 높일 수 있는 프로그래밍 방법에 관한 것이다.
PRAM(Phase Change Random Access Memory)은 OUM(Ovonic Unified Memory)으로 불리기도 한다. OUM은 가열되었다가 냉각되면 두 가지 상태 중 하나의 상태로 유지되며 가열 및 냉각에 의하여 또다시 상태가 변할 수 있는 캘코제나이드 합금(chalcogenide alloy)과 같은 상 변화 물질로 구성된다.
여기서 두 가지 상태란 결정( crystalline) 상태와 비 정질(amorphous) 상태를 의미한다. PRAM에 관해서는 미국 특허 번호 US 6,487,113 및 US 6,480,438에서 설명된 바 있다. PRAM은 결정 상태에서의 저항은 낮고 비 정질 상태에서의 저항은 높다. PRAM은 저항 값에 따라 논리 값이 0 또는 1로 결정된다. 결정 상태는 셋(set) 또는 논리 0 에 대응되고 비 정질 상태는 리셋(reset) 또는 논리 1 에 대응된다.
PRAM의 상 변화 물질이 비 정질 상태가 되기 위해서 저항 열에 의하여 상 변화 물질의 녹는점 이상으로 가열된다. 그리고 빠른 속도로 냉각된다. 상 변화 물질을 결정 상태로 만들기 위하여 상 변화 물질은 일정시간 동안 녹는점 이하의 온도로 가열된다.
PRAM의 핵심은 캘코제나이드(chalcogenide)와 같은 상 변화 물질이다. 상 변화 물질은 일반적으로 GST 합금이라고 불리는 게르마늄(germanium(Ge)), 안티모니(antimony(Sb)) 및 텔루리움(tellurium(Te))을 포함한다. GST 합금은 가열 및 냉각 에 의하여 비 정질 상태(리셋 또는 1 )와 결정 상태(셋 또는 0 )로 빠르게 변화될 수 있는 성질 때문에 메모리 장치에 유용하게 사용될 수 있다.
비 정질 상태에서 상 변화 물질은 낮은 반사성과 높은 저항을 가지고 결정상태에서 상 변화 물질은 높은 반사성과 낮은 저항을 가진다.
캘코제나이드 물질로 만들어진 메모리 셀은 상부 전극, 캘코제나이드 층, 하부전극 콘택, 하부전극 및 억세스 트랜지스터를 구비한다. 프로그래밍 된 셀을 독출하는 동작은 캘코제나이드 물질의 저항을 측정함에 의하여 수행된다.
여기서 프로그래밍이란 메모리 셀을 리셋 상태 또는 셋 상태 중 하나의 상태로 만들어 일정한 논리 값을 가지도록 하는 동작이다. 메모리 셀에 데이터를 쓰는 동작은, 캘코제나이드를 녹는점 이상으로 가열시킨 후 빠르게 냉각시켜 비 정질 상태가 되도록 하거나 또는 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다.
도 1(a) 및 1(b)는 두 가지 상태에 따른 메모리 셀을 각각 나타내는 도면이다.
메모리 셀(10)은 상 변화 물질(14)위에 형성되는 전도성의 상부 전극(12)을 구비한다. 전도성의 하부 전극 콘택(BEC)(16)은 상부 전극(12) 및 상 변화 물질(14)을 전도성의 하부 전극(18)과 연결시킨다.
도 1(a)를 참조하면, 메모리 셀(10)은 셋 상태 또는 0 상태에 있다. 이 상태에서 상 변화 물질(14)은 결정 상태이다. 도 1(b)를 참조하면, 메모리 셀(10)은 리셋 상태 또는 1 상태에 있다. 이 상태에서 상 변화 물질(14)은 비 정질 상태이 다.
도 1(a) 및 도 1(b)는 모두 메모리 셀(10)을 통하여 흐르는 전류를 제어하는 억세스 트랜지스터(20)를 개시한다. 메모리 셀(10)에 전류가 흐르면 하부 전극 콘택(16)은 상 변화 물질(14)을 가열시켜 상태를 변화시키는 히터로서 동작한다.
도 2는 도 1의 메모리 셀의 전기적 구성을 나타내는 도면이다.
도 2에서 셀은 C로 표시된다. 워드 라인(WL)은 셀(C)의 활성화를 제어한다. 셀(C)을 통하여 흐르는 전류(ICELL)와 비트라인(BL)은 메모리 셀을 프로그램 하는데 이용된다.
도 2에 도시된 메모리 셀 구조와 달리, 메모리 셀은 비트라인(BL)에 연결되는 상 변화 물질(GST) 및 상 변화 물질(GST)과 워드라인(WL) 사이에 연결되는 다이오드(미도시)를 구비하는 구조를 가질 수도 있다.
도 3은 상 변화 물질을 구비하는 메모리 셀의 프로그래밍을 나타내는 도면이다.
도 3은 일반적인 프로그래밍 방법에 따라 상 변화 물질을 셋 상태 또는 리셋 상태로 프로그래밍 하는 프로그래밍 펄스의 시간과 온도와의 관계를 나타낸다.
곡선(35)은 리셋 펄스의 시간-온도 관계를 나타내며 곡선(36)은 셋 펄스의 시간-온도 관계를 나타낸다.
도 3의 곡선(35)을 참조하면, 상 변화 물질을 리셋 상태로 만들기 위하여 상 변화 물질은 녹는점(Tm)이상으로 가열된다. 열은 짧은 시간동안만 상 변화 물질로 인가된다. 그리고 상 변화 물질은 빠른 속도로 냉각된다.
도 3의 곡선(36)을 참조하면, 상 변화 물질을 셋 상태로 만들기 위하여 상 변화 물질은 녹는점(Tm) 이하의 온도로 가열된다. 가열되는 온도는 녹는 점(Tm)과 결정화 온도(Tx) 사이의 셋 윈도우 사이의 온도이다. 상 변화 물질은 일정한 시간 동안 가열된 후 냉각된다.
도 4는 도 3의 셋 전류 펄스와 리셋 전류 펄스를 간략히 나타내는 도면이다.
리셋 전류 펄스(I_RESET)는 도 3의 곡선(35)를 간단히 도시한 것이고 셋 전류 펄스(I_SET)는 도 3의 곡선(36)을 간단히 도시한 것이다. 상 변화 물질을 비 정질화 하는데 필요한 시간은 결정화하는데 걸리는 시간보다 매우 짧으며 전류 량은 훨씬 큰 것을 알 수 있다.
한편 상 변화 물질의 결정화를 위해서는 적당한 레벨의 셋 전류 펄스를 메모리 셀들로 공급해주어야 하는데, 상 변화 물질이 공정 변화에 대하여 매우 민감하게 변하므로 메모리 셀들의 상 변화 물질을 결정화시키기 위한 셋 전류 펄스의 범위가 매우 좁다.
따라서 도 4에 도시된 것과 같은 형태의 셋 전류 펄스(I_SET)에 의한 결정화는 수율 감소의 원인이 된다. 이러한 문제를 해결하기 위하여 최근에는 큰 전류 량에서 작은 전류 량까지 일정한 시간 간격을 가지고 순차적으로 전류량이 감소되는 파형을 가지는 셋 전류 펄스를 메모리 셀들로 인가함으로써 좁은 셋 전류 펄스 범위의 한계를 극복하여 결정화 확률을 높이는 방법이 이용되고 있다.
그러나, 이와 같은 방법 이외에도 메모리 셀들의 결정화 확률을 높일 수 있는 다른 방법들이 요구된다.
본 발명이 이루고자하는 기술적 과제는 메모리 셀들로 인가되는 전류 펄스의 크기에 따라 전류 펄스의 폭을 제어함으로써 메모리 셀들의 결정화 확률을 높일 수 있는 메모리 셀 어레이의 프로그래밍 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 프로그래밍 방법은 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법에 관한 것으로서, 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 전류 펄스를 상기 메모리 셀들로 인가하는 단계를 구비한다.
상기 제 1 내지 제 n 스테이지의 각각의 지속시간은 순차적으로 증가한다. 상기 제 n 스테이지는 최소 전류 량이 기준 전류 량 이상이며, 상기 기준 전류 량은 상기 메모리 셀들을 제 1 상태로 만들기 위한 최소의 전류 량이다.
상기 제 1 스테이지의 전류 량은 상기 메모리 셀들을 제 1 상태로 만들기 위한 최대의 전류 량이다. 상기 제 1 스테이지의 전류 량은 상기 메모리 셀들을 제 2 상태로 만드는 전류 량을 초과하지 않는다.
상기 제 1 내지 제 n 스테이지의 사이마다 전류 량이 0인 구간이 존재할 수 있다. 상기 메모리 셀들은 인가되는 전류 펄스에 응답하여 제 1 상태 또는 제 2 상태로 상태가 변화되는 상 변화 물질(phase change material)을 구비한다.
상기 제 1 상태는 결정(crystalline) 상태이고 상기 제 2 상태는 비정질(amorphous) 상태이다. 상기 상 변화 물질은 게르마늄(Ge), 안티모니(Sb) 및 텔루 리움(Te)을 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법은 대응되는 메모리 셀의 상태를 제 1 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 메모리 어레이로 인가하는 단계 및 상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 메모리 어레이로 순차적으로 인가하는 단계를 구비한다.
상기 제 2 내지 제 n 전류 펄스는 전류 량이 순차적으로 감소되고, 상기 제 1 내지 제 n 전류 펄스의 지속시간은 순차적으로 증가한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법은 메모리 셀들의 상태를 제 1 상태로 만들기 위하여 복수개의 전류 펄스들의 전류 량을 제 1 레벨까지 증가시키는 단계 및 상기 메모리 셀들의 상태를 상기 제 1 상태로 유지하면서, 상기 복수개의 전류 펄스들 중 일부의 전류량을 제 2 레벨까지 순차적으로 감소시키는 단계를 구비한다.
상기 전류량이 감소되는 전류 펄스들은 지속시간이 순차적으로 증가한다. 상기 제 1 레벨은 상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최대의 전류 량이고, 상기 제 2 레벨은 상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최소의 전류 량이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5(a) 및 도 5(b)는 상 변화 물질의 비 정질화를 설명하는 도면이다.
도 5(a) 및 도 5(b)는 상 변화 물질을 구비하는 메모리 셀의 구조 중 상부 전극(42, 52)과 상변화 물질(44, 54) 및 하부 전극 콘택(46, 56)만을 도시하고 있다.
하부 전극 콘택(46, 56)을 통하여 상 변화 물질(44, 54)로 셋 전류 펄스 또는 리셋 전류 펄스가 인가된다. 여기서, 상 변화 물질은 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)을 구비한다.
도 5(a)의 하부 전극 콘택(46)의 면적(area)이 도 5(b)의 하부 전극 콘택(56)의 면적보다 좁으므로 도 5(a)의 콘택 저항이 도 5(b)의 콘택 저항보다 크다.
메모리 셀들의 리셋 동작 시 동일한 전류 량을 가지는 리셋 전류 펄스를 메모리 셀들로 흘려주어 상 변화 물질을 녹이기 위한 열을 발생시킨다고 가정한다. 그러면, 콘택 저항이 큰 메모리 셀(40)에서 발생되는 열량이 콘택 저항이 작은 메모리 셀(50)에서 발생되는 열량보다 커지게 되어 비 정질화 된 상 변화 물질의 체적이 콘택 저항이 큰 상 변화 물질(44)이 콘택 저항이 작은 상 변화 물질(54)보다 커진다.
메모리 셀들(40, 50)이 셋 상태로 변화되기 위해서 필요한 전력의 크기가 동일하다고 가정할 때, 콘택 저항의 값이 큰 메모리 셀(40)과 작은 메모리 셀(50)을 셋 상태로 변화시킬 경우, 작은 콘택 저항의 셀(50)로 인가되는 셋 전류 펄스의 전류량은 커야하고 큰 콘택 저항의 셀(40)로 인가되는 셋 전류 펄스의 전류량은 작아야 한다.
또한, 메모리 셀들(40, 50)이 리셋 상태로 변화된 후, 콘택 저항이 큰 메모리 셀(40)을 셋 상태로 변화시킬 때 리셋 된 상 변화 물질(44)의 체적이 크므로 상 변화 물질(44)이 셋 상태로 완전히 변화되기 위해서는 셋 전류 펄스를 콘택 저항이 작은 메모리 셀(50)을 셋 상태로 변화시킬 때보다 더 오랜 시간동안 인가하는 것이 필요하다.
이와 같은 원리를 종합해보면, 콘택 저항이 큰 메모리 셀(40)은 인가되는 셋 전류 펄스의 전류 레벨은 작으며 인가하는 시간이 길면 상 변화 물질(44)이 셋 상태로 변화되는데 유리하다.
반면에 콘택 저항이 작은 메모리 셀(50)은 인가되는 셋 전류 펄스의 전류 레벨은 크며 인가하는 시간이 짧아도 상 변화 물질(44)이 셋 상태로 변화되는데 문제가 없다.
따라서, 본 발명의 실시예에 따른 프로그래밍 방법은 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하며 각각의 스테이지의 지속시간은 점차로 증가하는 셋 전류 펄스를 메모리 셀들로 인가함으로써 다양한 콘택 저항 산포를 가지는 메모리 셀들의 결정화 확률을 높일 수 있다.
도 6은 본 발명의 실시예에 따른 전류 펄스의 파형을 나타내는 도면이다.
본 발명의 실시예에 따른 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법은 전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(ST1~STn)를 구비하는 전류 펄스를 메모리 셀들(미도시)로 인가하는 단계를 구비한다.
여기서, 전류 펄스는 메모리 셀들의 상 변화 물질을 셋 상태로 만드는 셋 전류 펄스를 의미한다. 셋 전류 펄스의 제 1 내지 제 n 스테이지(ST1~STn)의 각각의 지속시간(T1~Tn)은 순차적으로 증가한다.
도 6을 참조하면, 제 1 스테이지(ST1)의 전류 량이 가장 크지만 제 1 스테이지(ST1)의 셋 전류 펄스가 인가되는 시간(T1)이 가장 짧다. 반대로, 제 n 스테이지(STn)의 전류 량이 가장 작지만 제 n 스테이지(STn)의 셋 전류 펄스가 인가되는 시간(Tn)이 가장 길다.
셋 전류 펄스(I_SET)의 제 n 스테이지(STn)는 최소 전류 량이 기준 전류 량 이상다. 기준 전류 량은 메모리 셀들(미도시)을 제 1 상태로 만들기 위한 최소의 전류 량이다. 여기서, 제 1 상태는 상 변화 물질의 결정(crystalline) 상태이다.
제 1 스테이지(ST1)의 전류 량은 메모리 셀들을 제 1 상태로 만들기 위한 최대의 전류 량이며, 제 1 스테이지(ST1)의 전류 량은 메모리 셀들을 제 2 상태로 만드는 전류 량을 초과하지 않는다. 여기서, 제 2 상태는 상 변화 물질의 비정질(amorphous) 상태이다.
도 7은 본 발명의 다른 실시예에 따른 전류 펄스의 파형을 나타내는 도면이 다.
도 7을 참조하면, 셋 전류 펄스(I_SET)는 제 1 내지 제 n 스테이지(ST1~STn)의 사이마다 전류 량이 0인 구간(TZ)을 가진다는 점을 제외하고는 도 6의 셋 전류 펄스(I_SET)의 파형과 동일한 특징을 가진다.
본 발명의 다른 실시예에 따른 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법은 대응되는 메모리 셀(미도시)의 상태를 제 1 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 메모리 어레이로 인가하는 단계 및 상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 메모리 어레이로 순차적으로 인가하는 단계를 구비한다.
상기 제 2 내지 제 n 전류 펄스는 전류 량이 순차적으로 감소되고, 상기 제 1 내지 제 n 전류 펄스의 지속시간은 순차적으로 증가한다. 여기서, 제 1 전류 펄스는 도 6 및 도 7의 셋 전류 펄스(I_SET)의 제 1 스테이지(ST1)에 대응되며, 제 2 내지 제 n 전류 펄스는 제 2 내지 제 n 스테이지(ST2~STn)에 대응된다.
본 발명의 다른 실시예에 따른 복수개의 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법은 메모리 셀들(미도시)의 상태를 제 1 상태로 만들기 위하여 복수개의 전류 펄스들의 전류 량을 제 1 레벨까지 증가시키는 단계 및 상기 메모리 셀들의 상태를 상기 제 1 상태로 유지하면서, 상기 복수개의 전류 펄스들 중 일부의 전류량을 제 2 레벨까지 순차적으로 감소시키는 단계를 구비한다.
상기 전류량이 감소되는 전류 펄스들은 지속시간이 순차적으로 증가한다. 여기서 복수개의 전류 펄스들은 도 6 및 도 7에 도시된 셋 전류 펄스의 각각의 스테이지(ST1~STn)에 대응된다.
상기 제 1 레벨은 상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최대의 전류 량이고, 상기 제 2 레벨은 상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최소의 전류 량이다.
전류 펄스들의 전류 량을 제 1 레벨까지 증가시키는 단계와 전류 펄스들 중 일부의 전류량을 제 2 레벨까지 순차적으로 감소시키는 단계를 거치면 전류 펄스들의 파형은 도 6 또는 도 7에 도시된 셋 전류 펄스(I_SET)의 파형과 동일하다.
따라서, 셋 동작 시 여러 단계 레벨과 펄스 폭을 가지는 셋 전류 펄스들이 메모리 셀들로 인가되도록 함으로써 메모리 셀들이 셋 상태로 변화될 수 있는 확률을 높일 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 셀 어레이의 프로그래밍 방법은 메모리 셀들로 인가되는 셋 전류 펄스의 크기에 따라 셋 전류 펄스의 폭을 제어함으로써 메모리 셀들의 결정화 확률을 높일 수 있는 장점이 있다.

Claims (19)

  1. 복수개의 저항성(resistive) 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법에 있어서,
    전류 량이 순차적으로 감소하는 제 1 내지 제 n 스테이지(stage)를 구비하는 전류 펄스를 상기 메모리 셀들로 인가하는 단계를 구비하고,
    상기 제 1 내지 제 n 스테이지의 각각의 지속시간은 순차적으로 증가하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  2. 제 1항에 있어서, 상기 제 n 스테이지는,
    최소 전류 량이 기준 전류 량 이상이며, 상기 기준 전류 량은,
    상기 메모리 셀들을 제 1 상태로 만들기 위한 최소의 전류 량인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  3. 제 1항에 있어서, 상기 제 1 스테이지의 전류 량은,
    상기 메모리 셀들을 제 1 상태로 만들기 위한 최대의 전류 량인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  4. 제 1항에 있어서, 상기 제 1 스테이지의 전류 량은,
    상기 메모리 셀들을 제 2 상태로 만드는 전류 량을 초과하지 않는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  5. 제 1항에 있어서,
    상기 제 1 내지 제 n 스테이지의 사이마다 전류 량이 0인 구간이 존재하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  6. 제 1항에 있어서, 상기 메모리 셀들은,
    인가되는 상기 전류 펄스에 응답하여 제 1 상태 또는 제 2 상태로 상태가 변화되는 상 변화 물질(phase change material)을 구비하며,
    상기 제 1 상태는 결정(crystalline) 상태이고 상기 제 2 상태는 비결정(amorphous) 상태인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  7. 제 6항에 있어서,
    상기 상 변화 물질은 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)을 구비하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  8. 복수개의 저항성(resisitive) 메모리 셀들을 구비하는 메모리 어레이의 프로그래밍(programming) 방법에 있어서,
    대응되는 메모리 셀의 상태를 제 1 상태로 만들기 위하여 소정의 전류 량을 가지는 제 1 전류 펄스를 상기 메모리 어레이로 인가하는 단계 ; 및
    상기 제 1 전류 펄스의 전류 량보다 작은 전류 량을 가지는 제 2 내지 제 n 전류 펄스를 상기 메모리 어레이로 순차적으로 인가하는 단계를 구비하며,
    상기 제 2 내지 제 n 전류 펄스는 전류 량이 순차적으로 감소되고,
    상기 제 1 내지 제 n 전류 펄스의 지속시간은 순차적으로 증가하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  9. 제 8항에 있어서, 상기 제 n 전류 펄스는,
    최소 전류 량이 기준 전류 량 이상이며, 상기 기준 전류 량은,
    상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최소의 전류 량인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  10. 제 8항에 있어서, 상기 제 1 전류 펄스의 상기 소정의 전류 량은,
    상기 메모리 셀들을 상기 제 1 상태로 만들기 위한 최대의 전류 량인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  11. 제 8항에 있어서, 상기 제 1 전류 펄스의 상기 소정의 전류 량은,
    상기 메모리 셀들을 제 2 상태로 만드는 전류 량을 초과하지 않는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  12. 제 8항에 있어서,
    상기 제 1 내지 제 n 전류펄스의 사이마다 전류 량이 0인 구간이 존재하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  13. 제 8항에 있어서, 상기 메모리 셀들은,
    인가되는 상기 전류 펄스에 응답하여 상기 제 1 상태 또는 상기 제 2 상태로 상태가 변화되는 상 변화 물질(phase change material)을 구비하며,
    상기 제 1 상태는 결정(crystalline) 상태이고 상기 제 2 상태는 비결정(amorphous) 상태인 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  14. 제 13항에 있어서,
    상기 상 변화 물질은 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)을 구비하는 것을 특징으로 하는 메모리 어레이의 프로그래밍 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020050028086A 2005-04-04 2005-04-04 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법 KR100855959B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050028086A KR100855959B1 (ko) 2005-04-04 2005-04-04 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
US11/315,129 US7515459B2 (en) 2005-04-04 2005-12-23 Method of programming a memory cell array using successive pulses of increased duration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028086A KR100855959B1 (ko) 2005-04-04 2005-04-04 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법

Publications (2)

Publication Number Publication Date
KR20060105358A KR20060105358A (ko) 2006-10-11
KR100855959B1 true KR100855959B1 (ko) 2008-09-02

Family

ID=37070200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028086A KR100855959B1 (ko) 2005-04-04 2005-04-04 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법

Country Status (2)

Country Link
US (1) US7515459B2 (ko)
KR (1) KR100855959B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
KR100773095B1 (ko) 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
TWI323469B (en) * 2006-12-25 2010-04-11 Nanya Technology Corp Programming method of phase change memory
TWI330846B (en) * 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
US7577023B2 (en) * 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
KR101274190B1 (ko) 2007-07-30 2013-06-14 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR101291222B1 (ko) * 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US7894237B2 (en) * 2008-03-31 2011-02-22 Intel Corporation Programming multilevel cell phase change memories
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US8116115B2 (en) 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
WO2021223099A1 (en) * 2020-05-06 2021-11-11 Yangtze Memory Technologies Co., Ltd. Control method and controller of 3d nand flash
KR102554519B1 (ko) * 2021-06-24 2023-07-12 한양대학교 산학협력단 3차원 뉴로모픽 시스템 및 그 동작 방법
US20230027575A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory cell and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6687153B2 (en) 2001-06-29 2004-02-03 Ovonyx, Inc. Programming a phase-change material memory
KR20040104969A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법및 장치
KR20050017352A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR20050089500A (ko) * 2004-03-05 2005-09-08 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
EP1324345A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6687153B2 (en) 2001-06-29 2004-02-03 Ovonyx, Inc. Programming a phase-change material memory
KR20040104969A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법및 장치
KR20050017352A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR20050089500A (ko) * 2004-03-05 2005-09-08 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로

Also Published As

Publication number Publication date
US7515459B2 (en) 2009-04-07
KR20060105358A (ko) 2006-10-11
US20060221679A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
KR100855959B1 (ko) 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
KR100699837B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7457146B2 (en) Memory cell programmed using a temperature controlled set pulse
KR101394797B1 (ko) 상전이 메모리를 위한 이중 펄스 기록 방법
US7571901B2 (en) Circuit for programming a memory element
US7593255B2 (en) Integrated circuit for programming a memory element
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
KR100674997B1 (ko) 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
JP2004362761A (ja) 半導体メモリ装置及びそのプログラミング方法
JP2006228414A (ja) 相変化半導体メモリ装置
US20070267620A1 (en) Memory cell including doped phase change material
US7564710B2 (en) Circuit for programming a memory element
US8467239B2 (en) Reversible low-energy data storage in phase change memory
US20220199159A1 (en) Pcram analog programming by a gradual reset cooling step
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
US8120940B2 (en) Programmable resistance memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
E90F Notification of reason for final refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 12