CN101740601B - 电阻式存储器件及其制造方法 - Google Patents

电阻式存储器件及其制造方法 Download PDF

Info

Publication number
CN101740601B
CN101740601B CN2009101373910A CN200910137391A CN101740601B CN 101740601 B CN101740601 B CN 101740601B CN 2009101373910 A CN2009101373910 A CN 2009101373910A CN 200910137391 A CN200910137391 A CN 200910137391A CN 101740601 B CN101740601 B CN 101740601B
Authority
CN
China
Prior art keywords
wire
nanotube
resistive
diode
resistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101373910A
Other languages
English (en)
Other versions
CN101740601A (zh
Inventor
黄允泽
李有真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101740601A publication Critical patent/CN101740601A/zh
Application granted granted Critical
Publication of CN101740601B publication Critical patent/CN101740601B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/903—Catalyst aided deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843—Gas phase catalytic growth, i.e. chemical vapor deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Abstract

本发明涉及一种电阻式存储器件及其制造方法，所述存储器件包括：在衬底上的第一导线；垂直选择二极管，其包含纳米线或纳米管并且布置在所述第一导线之上；电阻元件，包含布置在所述垂直选择二极管之上的电阻层；以及布置在所述电阻元件之上的第二导线。

Description

电阻式存储器件及其制造方法
相关申请
本申请要求2008年11月10日提交的韩国专利申请10-2008-0110954的优先权，在此通过引用将其全文并入。
技术领域
本公开内容涉及一种存储器件以及制造这种存储器件的方法，更具体涉及一种类似非易失性电阻随机存取存储(ReRAM)器件的电阻式存储器件及其制造方法。
背景技术
近来，已研发了用于替代动态随机存取存储(DRAM)器件以及快闪存储器件的下代存储器件。
下代存储器件中的一种为电阻式存储器件，该器件使用的材料能够通过响应于施加至该材料的偏压的电阻剧烈变化而在至少二种不同电阻状态之间切换。下文中，该材料称为电阻层。包括过渡金属氧化物或钙钛矿(perovskite)材料的二元氧化物系被用作电阻层。
一般而言，电阻式存储器件中的每个单元(cell)具有用以选择该单元的选择元件以及电连接至该选择元件的可变电阻值的电阻元件。选择晶体管或选择二极管被用作选择元件。此外，电阻元件包括上电极、下电极以及在上电极与下电极之间插入的电阻层。
近来，已提出将垂直选择二极管与电阻元件互相堆叠的存储单元结构。特别地，在所提出的结构中，垂直选择二极管具有其中互相堆叠诸如TiO2的n型氧化物以及诸如NiO的p型氧化物的二元氧化物结构。
然而，对于一些应用，使用二元氧化物来作成垂直选择二极管造成某些问题，即通过二极管的电流密度不够高以及通过二极管的整流特性不够好。
发明内容
依据一个实施方案，电阻式存储单元包括：在衬底上的第一导线；垂直选择二极管，其包含纳米线或纳米管并且布置在第一导线之上；电阻元件，其包含布置在垂直选择二极管上方的电阻层；以及布置在电阻元件之上的第二导线。
依据另一实施方案，具有交叉点结构的电阻式存储器件包括：在衬底之上平行布置的第一导线；平行布置的第二导线，其与第一导线向上间隔并延伸横跨第一导线；以及多个第一电阻式存储单元，电阻式存储单元的每一个在第一导线之一与第二导线之一的交叉点处置于该一个第一导线与该一个第二导线之间。每一个第一电阻式存储单元包含互相堆叠的第一垂直选择二极管与第一电阻元件。第一垂直选择二极管包含纳米线或纳米管，第一电阻元件包括第一电阻层。
依据另一实施方案，制造电阻式存储器件的方法包括：在衬底之上的形成第一导线；通过在第一导线之上生长纳米线或纳米管形成垂直选择二极管；在垂直选择二极管之上形成包括电阻层的电阻元件；以及在电阻元件之上形成第二导线。
附图说明
在附图中，各种实施方案通过例示说明，但不局限于此。
图1A为依据一个实施方案的电阻式存储器件的透视图，图1B为沿着图1A中的线A-A’截取的电阻式存储器件的横截面图。
图2A为依据另一实施方案的电阻式存储器件的透视图，图2B为沿着图2A中的线B-B’截取的电阻式存储器件的横截面图。
图3A到3F为说明依据另一实施方案的制造电阻式存储器件的方法的横截面图。
图4A到4B为显示依照一个实施方案的垂直二极管的特性的I-V曲线图。
具体实施方式
在附图中，为了清晰起见，层与区域的尺寸被放大。应该理解的是，当将层称为在另一层或衬底的“上/下”时，其可直接在所述另一层或衬底之上/下，或也可存在多个插入层。此外，当将层称为在二层“之间”时，其可为所述二层之间的唯一层，或也可存在一个或多个插入层。在所有附图中，相同的附图标记表示相同元件。此外，在层的附图标记后面的不同英文字母是指层在一个或多个工艺步骤(诸如蚀刻工艺或抛光工艺)之后的不同状态。
图1A为依据一个实施方案的电阻式存储器件的透视图，图1B为沿着图1A中的线A-A’截取的电阻式存储器件的横截面图。特别地，这些附图显示具有交叉点(corss-point)结构的电阻式存储器件。交叉点结构包括第一导线、与第一导线交叉叉的第二导线以及单位单元，每一个单位单元置于第一导线之一与第二导线之一之间的相应交叉点处。在此，交叉点是指第一导线之一与第二导线之一互相交叉的各个位置。在某些实施方案中，第一导线互相平行，并且第二导线互相平行。此外，每一个单位单元包括垂直选择二极管和电阻元件。交叉点结构具有可获得高集成的存储器件的优点。
在图1A与1B中，第一导线11布置在包括预定底层结构(没有显示)的衬底之上。在某些实施方案中，第一导线11由诸如Al、W或Cu的金属形成，并且平行布置。
第二导线14布置在第一导线11之上。第二导线14在存储器件的厚度或高度方向上与第一导线11间隔开来，并且在与第一导线11交叉的方向上延伸。在某些实施方案中，第二导线14由诸如Al、W或Cu的金属形成，并且平行布置。
单位单元结构在第一导线11与第二导线14的每一个交叉点处置于第一导线11与第二导线14之间，其中用作选择元件的垂直选择二极管12以及用作数据储存元件的电阻元件13互相堆叠。如上所述，交叉点是指第一导线11之一与第二导线14之一互相交叉处的各个位置。
垂直选择二极管12由纳米线或纳米管形成。特别地，在某些实施方案中，纳米线为诸如Si纳米线、SiGe纳米线、Ge纳米线、III-V族化合物半导体纳米线或II-VI族化合物半导体纳米线的半导线纳米线，纳米管为纳米碳管。此外，在某些实施方案中，垂直选择二极管12包括具有n型掺杂剂的下部12A以及具有p型掺杂剂的上部12B。在其它一些实施方案中，垂直选择二极管12包括具有p型掺杂剂的下部以及具有n型掺杂剂的上部。
在垂直选择二极管12之上布置的电阻元件13包括互相堆叠的下电极13A、电阻层13B和上电极13C的结构。在某些实施方案中，形成下电极13A和/或上电极13C的材料为诸如Pt、Ni、W、Au、Cu、Ti、Zn、Al、Ta或Ir的金属，电阻层13B由二元氧化物或金属掺杂的二元氧化物来形成，其中金属掺杂剂包括Ti、Ni、Al、Au、Pt、Zn或Co。在某些实施方案中，因为电阻元件13通过图案化工艺而形成，同时垂直选择二极管12由纳米线或纳米管形成，由此电阻元件13的宽度大于垂直选择二极管12的宽度。
在上述电阻式存储器件中，用作选择元件的纳米线或纳米管的直径范围为数nm到数十nm，使得电阻式存储器件可被有利地高度集成。此外，由半导体纳米线或纳米碳管所形成的二极管相比于由氧化物所形成的已知二极管来说，具有增加的电流密度以及改良的整流特性。
附图标记ILD1与ILD2表示层间介电层，为了简化起见，因此没有显示在图1A中，但显示在图1B中。
虽然在上述附图中没有显示，但在某些实施方案中，省略图1A与1B中的电阻式存储器件的下电极13A是可行的。在此情况下，垂直选择二极管12不仅作为选择元件，而且也作为下电极，并且电阻层13B直接与垂直选择二极管12接触。
省略下电极13A具有下列优点。由纳米线或纳米管所形成的垂直选择二极管12的直径非常小，其大小在数nm到数十nm的范围。因此，垂直选择二极管12与电阻层13B之间的接触面积减少，使得电阻式存储器件中的重置电流减小。
当以如上所述的交叉点结构来配置电阻式存储器件时，可轻易实现包括彼此互相堆叠的多个层的多层堆叠结构(multi-stack structure)，使得电阻式存储器件可更加高度地集成。之后，将参照图2A与2B详细说明此多层堆叠结构。
图2A为依据另一实施方案的电阻式存储器件的透视图，图2B为沿着图2A中的线B-B’截取的电阻式存储器件的横截面图。特别地，这些附图显示具有多层堆叠结构的电阻式存储器件。
在图2A与2B中，第一堆叠结构210类似于图1A与1B中所述的电阻式存储器件，其包括：第一导线21；第一垂直选择二极管22，其由纳米线或纳米管来形成并且包括具有n型(或p型)掺杂剂的第一下部22A与具有p型(或n型)掺杂剂的第一上部22B；通过相互堆叠第一下电极23A、第一电阻层23B以及第一上电极23C形成的第一电阻元件23；以及与第一导线21交叉的第二导线24。
在某些实施方案中，电阻式存储器件可包括至少一个或多个类似于第一堆叠结构210的结构。
例如在这些附图中显示具有二个堆叠结构的电阻式存储器件。具体而言，第二堆叠结构220布置在第一堆叠结构210上方。第二堆叠结构220包括：第二导线24；第二垂直选择二极管25，其由纳米线或纳米管形成并且包括具有n型(或p型)掺杂剂的第二下部25A和具有p型(或n型)掺杂剂的第二上部25B；通过相互堆叠第二下电极26A、第二电阻层26B以及第二上电极26C形成的第二电阻元件26；以及与第二导线24交叉的第三导线27。在此实施方案中，第二导线24用作第一堆叠结构210和第二堆叠结构220的公共线(common lines)。
在这些附图中，虽然显示具有二个堆叠结构的电阻式存储器件，但不局限于此，所述堆叠结构可被反复配置。换言之，在其它实施方案中，电阻式存储器件可包含超过三个的堆叠结构。
为了简化起见，附图标记ILD1、ILD2、ILD3及ILD4表示在图2A中没有显示但显示于图2B中的层间介电层。
图3A到3F为说明依据另一实施方案的制造电阻式存储器件的方法的横截面图。特别地，这些附图基于图1A的A-A’剖面来图示。
在图3A中通过在衬底上沉积金属并将金属图案化而在包含预定底层结构(没有显示)的衬底上形成第一导线31。不排除其它导电材料。但是，使用如同第一导线31的金属具有容易生长纳米线或纳米管的优点。
接着，在包括第一导线31的整个所得结构之上形成第一介电膜32A。
在图3B中，通过选择性蚀刻在将形成垂直选择二极管的区域中的第一介电膜32A来形成具有暴露出第一导线31的孔(H)的第一介电膜图案32A’。
接着，在孔(H)内的第一导线31之上生长用作垂直选择二极管33的纳米线或纳米管。生长纳米线或纳米管的方法的范例将在下文说明。首先，用作催化剂层的金属(没有显示)沉积在孔(H)内的第一导线31之上，其中所述金属为选自由Ni、Fe、Co、Pt、Mo、W、Yt、Au、Pd、Ru及其合金所组成的集合中之一，并且金属的厚度范围为3nm到50nm。接着，热处理用作催化剂层的金属，由此形成具有nm尺寸的量子点。接着，通过在量子点上注入源气体来生长纳米线或纳米管。
当生长纳米线或纳米管时，利用n型掺杂剂掺杂纳米线或纳米管至纳米线或纳米管的预定部分高度；接着利用p型掺杂剂掺杂纳米线或纳米管，从所述预定部分高度至纳米线或纳米管的预定目标高度。因此，垂直选择二极管33可包括具有n型掺杂剂的下部33A和具有p型掺杂剂的上部33B。
在图3C中，在包括垂直选择二极管33的整个所得结构之上形成第二介电膜32B，由此利用第二介电膜32B填充孔(H)。
在图3D中，对包括第二介电膜32B和垂直选择二极管33的所得结构实施平坦化工艺，直到暴露出第一介电膜图案32A’。附图标记32b’、33b’和33’分别表示平坦化的第二介电膜、具有p型掺杂剂的上部和垂直选择二极管。
在图3E中，在平坦化的所得结构上依次形成用于下电极的导电膜、用于电阻层的材料膜，以及用于上电极的导电膜，并接着实施图案化。因此，形成包括相互堆叠下电极34A、电阻层34B与上电极34C的结构的电阻元件34。
接着在包括电阻元件34的整个所得结构之上形成第三介电膜，并接着对第三介电膜实施平坦化工艺，直到暴露出上电极34C。因此，形成第三介电膜图案35。
在图3F中，通过在平坦化的所得结构上沉积金属并图案化该金属而在所述平坦化所得结构上形成第二导线36，其中第二导线36在与第一导线31交叉的方向上延伸。
接着，在包括第二导线36的整个所得结构上形成第四介电膜，并接着对第四介电膜实施平坦化工艺直到暴露出第二导线36。因此，形成第四介电膜图案37。
上述具多层堆叠结构的电阻式存储器件可通过重复图3A到3F中所述的工艺来制造。
图4A到4B为显示依照一个实施方案的垂直选择二极管特性的I-V曲线图。特别地，显示出Si纳米线二极管的特性。
在图4A与4B中，显示出Si纳米线二极管的正向电流的范围与反向电流的范围。
上述电阻式存储器件及其制造方法可增加通过垂直选择二极管的电流密度以及改善通过垂直选择二极管的整流特性，此外，通过使用纳米管或纳米线来形成垂直选择二极管可高度集成电阻式存储器件。
虽然已说明示例性实施方案，但实施方案仅为示例性说明而不局限于此。对本领域技术人员而言显而易见的是，可作出各种改变和修饰。

Claims (15)

1.一种电阻式存储单元，包括：
在衬底之上的第一导线；
垂直选择二极管，其包含纳米管并布置在所述第一导线之上；
布置在所述垂直选择二极管之上的包括电阻层的电阻元件；和
布置在所述电阻元件之上的第二导线，
其中所述纳米管包括纳米碳管，并且所述电阻层与所述垂直选择二极管直接电接触。
2.根据权利要求1所述的存储单元，其中所述第一导线或所述第二导线由金属形成。
3.根据权利要求1所述的存储单元，其中所述垂直选择二极管包括分别具有n型或p型掺杂剂的下部和具有p型或n型掺杂剂的上部。
4.根据权利要求1所述的存储单元，其中所述电阻元件还包括：
上电极，其布置在所述电阻层上并与所述第二导线电接触。
5.一种具有交叉点结构的电阻式存储器件，所述器件包括：
在衬底之上平行布置的第一导线；
平行布置的第二导线，其与所述第一导线在上方间隔开并延伸横跨所述第一导线；和
多个第一电阻式存储单元，所述第一电阻式存储单元的每一个在所述第一导线之一与所述第二导线之一的交叉点处置于该一个第一导线与该一个第二导线之间，每一个第一电阻式存储单元包含互相堆叠的第一垂直选择二极管和第一电阻元件；
其中所述第一垂直选择二极管包含纳米管，所述第一电阻元件包括第一电阻层，
其中所述纳米管包括纳米碳管，并且所述第一电阻层与所述第一垂直选择二极管直接电接触。
6.根据权利要求5所述的器件，其中所述第一导线或所述第二导线由金属形成。
7.根据权利要求5所述的器件，其中所述第一垂直选择二极管包括分别具有n型或p型掺杂剂的下部以及具有p型或n型掺杂剂的上部。
8.根据权利要求5所述的器件，其中所述第一电阻元件还包括：
第一上电极，其布置在所述第一电阻层上并与相应的第二导线电接触。
9.根据权利要求5所述的器件，还包括：
平行布置的第三导线，其与所述第二导线在上方间隔开并延伸横跨所述第二导线；和
多个第二电阻式存储单元，所述第二电阻式存储单元的每一个在所述第二导线之一与所述第三导线之一的交叉点处置于该一个第二导线与该一个第三导线之间，每一个第二电阻式存储单元包含互相堆叠的第二垂直选择二极管和第二电阻元件；
其中所述第二垂直选择二极管包含纳米管，所述第二电阻元件包括第二电阻层，并且所述第二电阻层与所述第二垂直选择二极管直接电接触。
10.一种制造电阻式存储器件的方法，所述方法包括：
在衬底之上形成第一导线；
通过在所述第一导线之上生长纳米管形成垂直选择二极管；
在所述垂直选择二极管之上形成包括电阻层的电阻元件；和
在所述电阻元件之上形成第二导线，
其中所述纳米管包括纳米碳管，并且所述电阻层与所述垂直选择二极管直接电接触。
11.根据权利要求10所述的方法，其中所述第一导线的形成或所述第二导线的形成通过沉积金属并将所述金属图案化来实施。
12.根据权利要求10所述的方法，其中所述垂直选择二极管的形成包括生长所述纳米管，同时利用不同导电型的掺杂剂掺杂生长中的所述纳米管的上部和下部。
13.根据权利要求10所述的方法，其中所述垂直选择二极管的形成包括：
在包括形成于其上的所述第一导线的所述衬底之上形成图案化的第一介电层，以暴露出将生长所述纳米管的所述第一导线的区域；
在所述第一导线的所述露出区域之上形成金属催化剂层；和
基于所述金属催化剂层生长所述纳米管。
14.根据权利要求13所述的方法，其中所述电阻元件的形成包括：
在包括所述生长的纳米管的衬底之上形成第二介电层；
平坦化所述第二介电层直到暴露出所述纳米管的上部；
在所述纳米管的暴露出的上部上至少堆叠所述电阻层和限定上电极的上导电膜，以形成所述电阻元件。
15.根据权利要求10所述的方法，还包括：
通过在所述第二导线之上生长另外的纳米管形成另外的垂直选择二极管；
在所述另外的垂直选择二极管之上形成包括另外的电阻层的另外的电阻元件；和
在所述另外的电阻元件之上形成第三导线。
CN2009101373910A 2008-11-10 2009-04-29 电阻式存储器件及其制造方法 Expired - Fee Related CN101740601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080110954A KR20100052080A (ko) 2008-11-10 2008-11-10 저항성 메모리 소자 및 그 제조 방법
KR10-2008-0110954 2008-11-10

Publications (2)

Publication Number Publication Date
CN101740601A CN101740601A (zh) 2010-06-16
CN101740601B true CN101740601B (zh) 2013-01-23

Family

ID=42114726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101373910A Expired - Fee Related CN101740601B (zh) 2008-11-10 2009-04-29 电阻式存储器件及其制造方法

Country Status (6)

Country Link
US (1) US8148708B2 (zh)
JP (1) JP2010114422A (zh)
KR (1) KR20100052080A (zh)
CN (1) CN101740601B (zh)
DE (1) DE102009006402B4 (zh)
TW (1) TW201019468A (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US8144506B2 (en) 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8716688B2 (en) 2010-02-25 2014-05-06 The University Of Kentucky Research Foundation Electronic device incorporating memristor made from metallic nanowire
KR101448412B1 (ko) * 2010-08-30 2014-10-07 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층 메모리 어레이
JP2012069664A (ja) 2010-09-22 2012-04-05 Toshiba Corp 抵抗変化型メモリ
CN102452648B (zh) * 2010-10-27 2013-09-25 北京富纳特创新科技有限公司 碳纳米管膜承载结构及其使用方法
KR101485024B1 (ko) * 2011-01-03 2015-01-22 서울대학교산학협력단 저항 변화 메모리 소자
EP2686883B1 (en) * 2011-03-29 2015-07-01 Hewlett-Packard Development Company, L.P. Dual-plane memory array
KR101320875B1 (ko) * 2012-01-05 2013-10-23 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자 및 그 제조 방법
SG192371A1 (en) 2012-01-20 2013-08-30 Agency Science Tech & Res A resistive memory arrangement and a method of forming the same
JP5977633B2 (ja) * 2012-09-20 2016-08-24 株式会社ディスコ 加工方法
US20140284537A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Memory element
US9130157B2 (en) 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
GB2516841A (en) 2013-07-31 2015-02-11 Ibm Resistive memory element based on oxygen-doped amorphous carbon
US9257486B2 (en) * 2014-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM array having lateral RRAM cells and vertical conducting structures
KR20150132952A (ko) * 2014-05-19 2015-11-27 에스케이하이닉스 주식회사 전자 장치
CN104701454A (zh) * 2015-02-06 2015-06-10 北京大学 一种三维交叉阵列透明阻变存储器及其制备方法
CN105448320B (zh) * 2015-10-15 2018-09-21 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
CN108780842A (zh) * 2016-03-23 2018-11-09 于利奇研究中心有限公司 用于制造存储器的方法、存储器以及该存储器的应用
CN110211961B (zh) * 2019-05-28 2021-06-11 华中科技大学 一种长纳米管3d nand存储器及其制备方法
CN112086556B (zh) 2019-06-13 2024-03-15 联华电子股份有限公司 存储器单元及其形成方法
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983618A (zh) * 2005-12-12 2007-06-20 日立环球储存科技荷兰有限公司 单极电阻随机存取存储器及垂直堆叠架构
CN101114585A (zh) * 2006-07-27 2008-01-30 三星电子株式会社 多晶硅图案形成方法、多层交叉点电阻存储器及制造方法
CN101208752A (zh) * 2005-05-09 2008-06-25 桑迪士克3D公司 包括二极管和电阻切换材料的非易失性存储器单元

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003620A1 (en) * 2004-06-30 2006-01-12 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
EP1797604A1 (en) * 2004-09-27 2007-06-20 Koninklijke Philips Electronics N.V. Electric device with nanowires comprising a phase change material
TW200633193A (en) 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
US8013363B2 (en) * 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
US7646622B2 (en) * 2006-03-23 2010-01-12 Toshiba America Research, Inc. Memory based computation systems and methods of using the same
US7626190B2 (en) 2006-06-02 2009-12-01 Infineon Technologies Ag Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
US7405420B1 (en) * 2006-09-29 2008-07-29 The Board Of Trustees Of The Leland Stanford Junior University Method and system for chalcogenide-based nanowire memory
KR100881181B1 (ko) 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20080110954A (ko) 2006-12-19 2008-12-22 (주)보광훼미리마트 판매 기한 관리 기능을 가지는 판매 시점 관리 시스템 및그 방법
WO2008118486A1 (en) * 2007-03-27 2008-10-02 Sandisk 3D, Llc Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same
US7667999B2 (en) * 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7847588B2 (en) * 2008-08-14 2010-12-07 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
JP2012507150A (ja) * 2008-10-23 2012-03-22 サンディスク スリーディー，エルエルシー 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法
JP4913190B2 (ja) * 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
US8436447B2 (en) * 2010-04-23 2013-05-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208752A (zh) * 2005-05-09 2008-06-25 桑迪士克3D公司 包括二极管和电阻切换材料的非易失性存储器单元
CN1983618A (zh) * 2005-12-12 2007-06-20 日立环球储存科技荷兰有限公司 单极电阻随机存取存储器及垂直堆叠架构
CN101114585A (zh) * 2006-07-27 2008-01-30 三星电子株式会社 多晶硅图案形成方法、多层交叉点电阻存储器及制造方法

Also Published As

Publication number Publication date
KR20100052080A (ko) 2010-05-19
US20100117041A1 (en) 2010-05-13
DE102009006402A1 (de) 2010-05-27
TW201019468A (en) 2010-05-16
DE102009006402B4 (de) 2015-01-22
US8148708B2 (en) 2012-04-03
CN101740601A (zh) 2010-06-16
JP2010114422A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
CN101740601B (zh) 电阻式存储器件及其制造方法
CN103247655B (zh) 可变电阻存储器件及其制造和驱动方法
US8772748B2 (en) Semiconductor memory device using variable resistance element or phase-change element as memory device
JP5044042B2 (ja) 側壁構造化スイッチャブル抵抗器セル
US8679967B2 (en) Apparatus and methods of forming memory lines and structures using double sidewall patterning for four times half pitch relief patterning
CN102522419B (zh) 具有大而均匀的电流的大阵列上指pin二极管及其形成方法
CN102473706B (zh) 肖特基二极管开关和包含它的存储部件
KR20100032572A (ko) 저항성 메모리 소자 및 그 제조 방법
CN103460384B (zh) 包含二极管结构的半导体结构及半导体装置及其形成方法
JP2011508980A (ja) 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
KR20080105979A (ko) 저항성 메모리 소자
US20200075676A1 (en) Memory selector and memory device including same
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
Woo et al. Vertically stacked ReRAM composed of a bidirectional selector and CB-RAM for cross-point array applications
CN109786548A (zh) 交叉点阵列器件及其制造方法
US10249681B2 (en) Cross-point memory array device and method of manufacturing the same
KR100983511B1 (ko) 나노 튜브 또는 나노 와이어의 네트워크를 이용하는 메모리소자 및 그 제조 방법
CN110176471B (zh) 交叉点阵列器件及其制造方法
US20230292636A1 (en) Semiconductor device including resistance change layer and metal particle-embedded metal-organic framework layer and method of manufacturing the same
US9627438B1 (en) Three dimensional memory arrays and stitching thereof
KR101735146B1 (ko) 3차원 비휘발성 메모리 장치
CN116056465A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20160429