CN108780842A - 用于制造存储器的方法、存储器以及该存储器的应用 - Google Patents

用于制造存储器的方法、存储器以及该存储器的应用 Download PDF

Info

Publication number
CN108780842A
CN108780842A CN201780014562.3A CN201780014562A CN108780842A CN 108780842 A CN108780842 A CN 108780842A CN 201780014562 A CN201780014562 A CN 201780014562A CN 108780842 A CN108780842 A CN 108780842A
Authority
CN
China
Prior art keywords
redox active
active molecule
redox
printed conductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780014562.3A
Other languages
English (en)
Inventor
A.亚库申科
R.富纳里
K.J.克劳泽
J.H.施尼特克
D.迈尔
N.Y.阿德利哈桑
A.奥芬霍伊泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102016003461.0A external-priority patent/DE102016003461A1/de
Priority claimed from DE102016003770.9A external-priority patent/DE102016003770A1/de
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of CN108780842A publication Critical patent/CN108780842A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于制造电化学存储器的方法，其特征在于如下步骤：a)提供不导电的衬底；b)将由导电材料构成的第一印制导线布置在该衬底上；c)将具有氧化还原活性分子的多孔介电层点状地布置到第一印制导线上；d)与第一印制导线正交地布置第二印制导线，其中这些印制导线在交叉点处具有电极功能，在所述电极功能之间布置介电层；e)将钝化层布置到衬底、第一印制导线、介电层和第二印制导线上，其中第一和第二印制导线在它们的交叉点处与布置在其间的介电层构造出存储器，在该存储器中，通过经由印制导线施加电压来驱动氧化还原活性分子在电极上的氧化还原反应，从而产生一个比特。公开了不同的存储器及其应用。

Description

用于制造存储器的方法、存储器以及该存储器的应用
技术领域
本发明涉及用于制造存储器的方法、存储器以及该存储器的应用。
背景技术
在现有技术中，公知非易失性存储技术，所述非易失性存储技术大规模地被用在处理信息的电子设备中或被用于商品标记。
存在商业上非常流行的1比特ROM/WORM存储器，该1比特ROM/WORM存储器以LC振荡电路的形式来建立。该振荡电路具有由构件参数所确定的固有频率。测试波可以通过振荡电路的能量吸收来确定“是/否”信息。这种标签成本很低而且可以通过施加强磁场而轻易被关断或破坏（1比特ROM/WORM存储器）。
而用于更复杂的处理信息的电子设备的存储技术在很大程度上基于硅技术（CMOS）的使用，以便制造这些存储器。当前正在使用的非易失性存储器利用了固体物理特性，以便可以存储信息并且也可以在没有外部能量供应的情况下在长时间段（>10年）内维持。
EPROM/EEPROM/闪速（Flash）EPROM：
存储模块的种类基于硅半导体技术。EPROM/EEPROM和闪速EPROM的基本元件是具有四周都绝缘的栅极的MOSFET（Feldeffekt-Transistor（场效应晶体管））。通过SiO2层来实现绝缘。施加到栅极上的电荷通过绝缘的、起介电层作用的SiO2持续地保持并且必要时使晶体管截止。
EPROM：该存储器类型能电地写入和读出。在可以进行电重写之前，必须用UV来照射存储器芯片。该基本类型通过FAMOS（floating gate avalanche injection MOS（浮动栅雪崩注入型MOS管））单元来实现，其中使用p沟道MOSFET，或者该基本类型通过n沟道MOSFET来实现，该n沟道MOSFET在浮动栅旁边具有控制栅极。通过热载流子注入（hot carrierinjection ，HCI）来实现写入，这充分利用了：动能足够的电子可以打破电位障碍并且被存储在栅极上。
为了重写，必须用UV照射存储单元。动能足够的光子取决于栅极材料地激励浮动栅的电子，使得这些电子可以离开栅极。擦除时长为10分钟的量级而且需要利用石英玻璃窗使存储单元的眩光保护机械移动，该眩光保护必须在正常运行/读取模式下被遮盖。
写入能量为~1µJ/Bit（比特）。写入时间为~3 - 50ms，在重写时为+10分钟。工作电压为3-6V而写入电压为~12V。
EEPROM（也称为E²PROM）：
电可擦除PROM（EEPROM）是存储单元，该存储单元不仅可以电地读取而且可以电地写入。被施加到栅极上的电荷通过量子物理隧道效应来实现。因而，写入/擦除模式在施加高电场的情况下通过场发射（Fowler-Nordheim隧穿（Tunneling））来进行并且逐比特地进行。
典型的存储容量为1 - 4 Mbit（兆比特）。写入能量为~1µJ/Bit。写入时间为~1 -10ms，而工作电压为3-6V。RFID EEPROM的市场主导者是美国（USA）的Atmel公司。例如，通过商用产品ATA5575M1 16字节EEPROM微控制器来及你选哪个销售。
闪速EPROM（也称作“Flash-Speicher（闪速存储器）”）：
该存储单元的结构基于EPROM技术。在该存储器类型的情况下，电荷通过热载流子注入方法被施加到栅极上而且通过Fowler-Nordheim隧穿来实现写入/擦除过程（如在EEPROM中那样）。大量的存储单元布置为矩阵而且在双架构形式NAND（非与）闪速和NOR（异或）闪速下广泛商业化。由于矩阵架构和针对源极/漏极使用共同的支路，对各个比特的完全的切换是不可能的。尤其是对状态的擦除只能逐块地实现。
典型的存储容量为1 MBit - 128 GBit。写入能量为~1µJ/Bit，写入时间为~0.1 -1ms。工作电压为3-6V、12V。
MLC NAND（Multi-Level-Cell Flash（多级单元闪速））存储器：
该存储器类型以闪速存储器为蓝本，所述闪速存储器只能每个单元存储1比特，而该存储器类型可以每个单元存储多个比特。通过区分每个晶体管的多种电荷状态来实现更高的存储密度。如今，MLC存储器达到直至4比特，其中区分16种电荷状态。具有该存储器类型的晶体管的典型的结构尺寸为10 - 20nm。在该环节的市场主导者是闪迪公司（SanDisk）和三星公司（Samsung）。
铁电（Ferroelectric）RAM（FRAM或FeRAM）：
FRAM同样基于硅半导体技术。在场效应晶体管的栅极上涂覆有铁电晶体，该铁电晶体可以通过施加场来极化而且对晶体管进行切换。写入能量为~0.1µJ/Bit。写入时间为~1-10µs。工作电压为1-3V。RFID FRAM的市场主导者是日本的富士通公司（Fujitsu）。
对于被建立为RW RFID/NFC标签并且具有超过>1比特的存储器的可无线地读出的存储器来说，尤其是用EEPROM和FRAM存储器（市场主导者是NXP公司）。
到目前为止，对于印刷的RFID/NFC标签来说存在少量商业产品。最有名的方案是Thin Film Electronics ASA公司的方案。在那里使用基于铁电聚合物的印刷的非易失性存储器。在这些存储单元中，将铁电聚合物在两个电极之间插入到无源矩阵中。这样，在导电金属接触线的每个交叉点上都成型有铁电电容器，该铁电电容器限定了存储单元。
公知的是电化学存储器。这样，例如是电化学金属化存储器（electrochemicalmetallization memory，ECM）或者一般地是忆阻器设备。这些电化学存储器大多基于如从Valov等人公知的那样的电化学方法（Ilia Valov, Rainer Waser, John R. Jameson和Michael N Kozicki, 2011年， 电化学金属化存储器：基础，应用，前景。 纳米技术 22,254003 (22pp) doi:10.1088/0957-4484/22/25/254003）。
ECM的工作原理是电化学忆阻器的工作原理。忆阻器是无源电子器件，该无源电子器件的电阻不是恒定的，而是取决于它的过去。该器件的当前的电阻取决于在过去有多少个电荷朝哪个方向流动。借此，能在电流的时间变化过程内调节电阻值。该电阻也在没有能量输送的情况下持续地得到。由金属盐或者金属氧化物构成的电解质有时液态地但是大多数固态地处在存储单元的电极之间。如果在电极之间施加还原电位，那么在元素金属中的金属阳离子减少而且形成从工作电极到对应电极的纤维、所谓的长丝，所述纤维在电极之间建立导电连接。在施加相反的氧化电位时，金属发生氧化而且这些纤维重新解体。如果两个电极通过导电细丝被跨接，那么电流可以在电阻小的情况下流动而且存储单元具有状态“1”。如果单元中的电极没有通过纤维连接，那么电阻大而且存储单元为“0”。
现有技术具有下列缺点：
LC振荡电路的缺点是将存储容量限制到1比特。
EEPROM和FRAM两者由于所需的硅半导体技术而在制造方面昂贵（例如每个RFID标签~0.5-1.0 €）。此外，对于切换来说所需的能量恰好在EEPROM的情况下很高。因为在作为RFID使用的情况下只有被用于读出的能量的大约1/1000可以被标签天线吸收，所以作用范围和导电性受存储单元的能量需求限制。
而FRAM虽然更节约能量，但是由于制造更复杂以及所需的铁电晶体结构而还比EEPROM贵得多。如果有的话，只有当可以制造很高的集成度和高的绝对存储量时，这些方法才在经济上是能赚钱的。但是，在几个比特的范围内直至在兆比特范围内的存储量在经济上不能用该技术来实现，因为在该技术的情况下的基本成本已经很高了。
电化学金属化存储器通过用于微观和纳米结构化的光刻方法来制造。该方法同样就其本身而言花费高并且借此昂贵。
不利地，到目前为止公开的用于制造非易失性存储器的方法都花费高并且借此费时和/或成本高。
本发明的任务
本发明的任务是提供一种新型的存储器，该存储器不具有来自现有技术的缺点。此外，本发明的任务是提供一种用于制造存储器的方法以及指明对该存储器的应用。
该任务的解决方案
该任务利用根据专利权利要求1所述的方法和根据并列权利要求所述的存储器和该存储器的应用来解决。对此的有利的设计方案分别从回引它们的专利权利要求中得到。
发明内容
按照本发明的用于制造电化学存储器的方法的特点在于如下步骤：
a) 提供不导电的衬底；
b) 将由导电材料构成的第一印制导线布置在该衬底上；
c) 将具有确定浓度的氧化还原活性分子的多孔介电层点状地布置到第一印制导线上，其中在有些情况下氧化还原活性分子的浓度应该为零；
d) 与第一印制导线正交地或者成5-90度的角度地布置第二印制导线，其中印制导线在交叉点处具有电极功能，在所述电极功能之间布置介电层；这允许氧化还原活性分子在电极上的电压驱动的氧化还原反应。
e) 将钝化层布置到衬底、第一印制导线、介电层和第二印制导线上。
可以布置附加的钝化层，用于使印制导线钝化。例如，可选地，也可以紧接着步骤c)地通过布置钝化层使该结构钝化，例外是介电层。
因此，不同于氧化还原活性传感器，在电极上不存在入口（例外是在印制导线的末端处的接触部），而是涉及没有漏电和/或氧化还原活性分子的蒸发的完全封闭的系统。
按照本发明，第一和第二印制导线在它们的交叉点处与布置在其间的介电层构造出非易失性1比特存储器，在该非易失性1比特存储器中，通过经由印制导线施加电压来驱动氧化还原活性分子在电极上的氧化还原反应。
可以将玻璃、二氧化硅或聚合物等等用作不导电衬底。
例如，可以将金、铂、碳、导电聚合物等等用作第一印制导线或电极的材料。
多根印制导线优选地可以彼此正交地来布置。接着，有利地提供了“crossbar（交叉）”结构。
一根或多根印制导线优选地借助于喷墨印刷方法或者其它印刷方法在完成的结构中涂覆。这优选地降低在制造存储器时的成本。
有利地，印刷方法、尤其数字印刷方法，如喷墨印刷或者气溶胶喷涂印刷能快速地、价格低廉地以及非常良好地来再现。此外，数字方法能够实现不同的墨水、尤其是具有不同浓度的氧化还原分子的墨水点状地布置在交叉点上，这对于存储器来说是特别有利的。
因此，用于制造氧化还原循环存储器的方法尤其包括、但不仅仅包括对导电的和/或绝缘的、尤其是可印刷的颗粒的选择，利用所述颗粒可以使印制导线或电极和/或介电层结构化地重叠地布置。尤其是，但是不仅仅应用喷墨印刷、气溶胶喷涂方法、丝网印刷、胶印印刷、微接触印刷、纳米压印印刷或者烫印印刷。可以执行涂层步骤和剥除步骤的组合，所述涂层步骤和剥除步骤与不同的涂层方法（诸如插槽法（Slot-die））、激光剥除等等相结合地涂覆相同的层。尤其是，仅仅使用喷墨印刷，因为它是价格特别低廉的方法。
与要布置在第一印制导线上方的介电层相比，第一印制导线或者没有孔或者只有非常小的孔。印制导线必须相对应地导电、化学惰性而且具有低的电荷转移电阻并且借此具有良好的电化学特性。由此，有利地造成：可以用标准氧化还原分子来测量无干扰的循环伏安图。
在喷墨印刷的情况下，在印刷之后应该优选地将墨水烧结到衬底上。为此，可以执行热烧结方法、光子烧结方法、UV烧结方法或其它烧结方法，以便形成针对第一印制导线的均匀的导电层。
紧接着，将介电墨水印刷到将来的交叉点上。优选地，使用溶胶-凝胶或水凝胶作为墨水，而且可选地，墨水也已经包含氧化还原分子作为活性材料而且稍后形成纳米多孔介电层。
附加地，墨水可包含其它添加剂，如用于被提高的弹性的软聚合物以及改善墨水的印刷特性的物质。
在印刷下一个上方的导电印制导线或电极之前，墨水应该进行时效硬化但是不变干。在基于溶胶-凝胶的墨水的情况下，这意味着：应该进行溶胶-凝胶的缩合反应。在本发明的一个设计方案中，通过溶胶-凝胶反应成型的孔小于上方的印制导线或电极的导电墨水的颗粒。
紧接于此地，第二印制导线优选地由导电墨水与下方的印制导线正交地印刷，使得在上方的印制导线与下方的印制导线的交叉点处，印制导线可以承担电极功能。优选地，在“交叉（crossbar）”结构中，多根第二印制导线与第一印制导线正交地来布置。
在“Sandwich（三明治）”结构中，在下方的第一印制导线与上方的第二印制导线的相应的交叉点处分别连接有纳米多孔介电层，所述纳米多孔介电层借此使存储器矩阵成型。
在喷墨印刷的情况下，用于一根或多根第二印制导线的墨水应该包括优选地由金、铂、碳、导电聚合物等等构成的纳米颗粒。那么，用于第二印制导线的墨水的纳米颗粒尺寸应该小于在下方的介电层中的孔，以便用于构造第二印制导线的纳米颗粒不能侵入到中间层、即介电层中而且不能造成电极之间的短路。该墨水也应该优选地被烧结，例如热地、光子地、通过UV或其它方法来烧结，以便使导电轨道成型。
可选地，通过本发明，使用印刷方法在Z轴的高分辨率，以便产生电化学纳米结构。
在此，优选地，按照本发明的用于制造一个或印刷的氧化还原循环单元的方法被转用于“交叉（cross-bar）”架构而且被扩展到该“交叉”架构，使得不仅1x1根印制导线和单元，而且例如2x2根或例如4x4根印制导线和相对应的数目的氧化还原循环单元都并排地布置。
在这些配置下，在交叉点处，第一印制导线的表面区域同时用作多个氧化还原循环单元的下方的电极。此外，在交叉点处，第二印制导线的表面区域作为上方的电极用于所需的氧化还原循环方法。
因此，借助于印刷方法、例如借助于喷墨印刷方法来构造各个氧化还原循环单元或存储单元可具有如下步骤中的至少一个步骤：
a) 在衬底上布置有导电的第一电极；
b) 在第一电极上布置有多孔介电层，其中孔延伸直至第一电极的表面；
c) 将导电的第二电极布置到介电层上，
其中步骤a)至c)中的至少一个步骤用对导电的和/或电绝缘的颗粒的印刷方法来执行；
d) 使层结构钝化。
易于理解的是，电极被设计成能接触到，其方式是这些电极通过能以这种方式接触到的印制导线的自由端来接触。
因此，在交叉点处，至少将多孔介电层点状地布置到第一电极上，其中介电层的孔延伸直至第一电极的表面。在介电层中的孔用氧化还原活性分子来填充。优选地，氧化还原活性分子已经包含在墨水中。
纳米尺寸的氧化还原循环存储器优选地只借助于印刷技术而且没有附加的蚀刻步骤或牺牲层地来制造。在该设计下，在Z轴重叠地布置的电极优选地完全被印刷，所述电极通过纳米尺寸的介电层分开。
在该方法的情况下，有利地，不存在蚀刻步骤。这通过如下方式来实现：三个层、即1.下方的第一印制导线、2.纳米多孔介电层和3.上方的第二印制导线优选地具有不同的多孔性。
每个其它层的墨水都应该具有比先前的下方的层更大的颗粒尺寸，使得这些层在液相下印刷、例如借助于喷墨印刷来印刷期间不能流入到下方的层中。由此可能的是，使不同的层可靠地电分开并且防止由于由如下导电材料构成的桥引起的短路，所述导电材料流经介电隔离层。
有利地，准备墨水用于多孔介电层，使得该墨水在其沉积到第一印制导线上、例如借助于喷墨印刷沉积到第一印制导线上之后进行时效硬化并且具有所希望的多孔性，但是同时还始终包含足够的流动性，以便确保将氧化还原分子转移到电极。
按照本发明，该效果可以通过使用具有如下溶剂的溶胶-凝胶材料和溶胶-凝胶墨水来实现，该溶剂具有低蒸气压或低汽耗率或高沸点。
优选地，墨水为此例如具有原硅酸四甲酯（TMOS）、原硅酸四乙酯（TEOS）、原硅酸四异丙基酯（TPOS），作为溶胶-凝胶的硅酸盐。墨水也可以用其它材料、诸如用（2-丙醇）铝、（2-丁醇）铝、丙酸锆、乙醇钛、（2-丙醇）钛或者类似的材料来制造。一般地，对于用于纳米多孔介电层的溶胶-凝胶墨水来说，使用如下元素的醇化物，该元素从如下元素的组中选择：硅、钛、铝、锆、锗、锡、铅和锑。
制造该墨水的另一方面涉及醇化物溶液与具有氧化还原活性分子的乙醇、去离子水和酸催化剂和/或碱催化剂的混合，从而制造用于纳米多孔介电层的墨水。
但是，用于纳米多孔介电层的墨水例如也可以包括作为纳米多孔介电材料的水凝胶或用于构造水凝胶的组成部分。
但是，尤其可以不仅仅使用甘油、不同的乙二醇、诸如乙烯乙二醇、二甘醇、三甘醇、丙二醇、二丙二醇、三丙烯乙二醇醚等等，以及也可以使用具有不同的链长度、例如具有直至200、300、400或者更多个单体的聚乙二醇，作为用于在纳米多孔介电层干燥之后剩下的液体的溶剂。因此可设想的是，使用聚乙二醇、聚丙二醇等等。
附加地，如所提及的那样，墨水可以可选地并且与存储器类型和布局无关地已经包括氧化还原活性分子。
例如，考虑氰化铁、六氯化铱、二茂铁及其衍生物、诸如二茂铁甲醇、二茂铁二甲醇、二茂铁羧酸、二茂铁二羧酸、醌类染料及其延伸无、诸如邻醌、多巴胺、苯醌等等，以及其它氧化还原分子，作为氧化还原分子。
在作为上方的电极的第二印制导线沉积在介电层上方之后，氧化还原分子应该在纳米多孔介电层的剩下的液体中自由地扩散而且到达氧化还原反应的电极。
纳米多孔介电层满足至少两个功能：
1.) 该纳米多孔介电层使两个电极彼此间电地解耦合，也就是说下方的电极和上方的电极具有很薄的、通常小于1000nm、最好100-300nm厚的介电层。
2.) 在构造完成的状态下，该介电层允许电化学活性分子（氧化还原分子）扩散到电极上，以便可以在下方的电极与上方的电极之间发生氧化还原循环过程。
满足这两个要求的所有材料都可以被用于纳米多孔介电层，尤其是所谓的溶胶-凝胶材料或者水凝胶，但是也包括其它材料。在此，硅胶在点状地涂覆的介电层上的溶胶-凝胶形成遵循如在公开文献“The Sol-Gel Preparation of Silica Gel”中已经描述的那样的步骤（Buckley, AM, Greenblatt, M. 1994年. Journal of Chemical Education.第71卷, 第7期, 第599-602页），而且该公开文献的内容尤其为了制造溶胶-凝胶而借此在参考的情况下被吸收到该专利申请中。
在另一步骤中，由多个存储单元组成的存储结构用非多孔介电层来涂层，即完全被钝化。为此，例如可以执行层压方法。只有印制导线的用于电接触和施加电压的接触部保持自由。
有利地，具有非多孔的、和/或蒸气不能透过和/或气体不能透过的层的钝化层造成：如果存在的话，液体没有在纳米多孔介电层中蒸发。附加地，钝化层作为保护层用于结构的更大的机械稳定性。
有利地，可能的是，也使单元阵列在高度方面扩展，以便使每个面积上的单元的数目以及借此存储密度增加。在这种设计下，将另一介电层涂覆在上方的电极上而且接着在下一步骤中涂覆上方的第二电极。
该配置可以进一步被扩展到Z方向，而且对于存储器控制来说只受到印制导线的接触的问题限制。此外，这些印制导线也可以沿Z方向联结。
接着，在两层的氧化还原循环架构下，将“上方的第一电极”用作针对上方的单元的下方的电极，而“上方的第二电极”作为针对该单元的上方的电极起作用。
在氧化还原循环期间，电化学活性分子、即氧化还原分子可以持续地在电极上在介电层的纳米多孔介电中间层的液体容积内交替地氧化和还原。因此，该反应发生在电极之间。为此，在电极上施加相对应的氧化和还原电位，使得氧化还原分子在接触到电极时直接被氧化或被还原、由于每个分子都可以交替地在其中一个电极上被氧化而且接着在另一电极上重新被还原，所以每个分子都多次为电极之间的电荷转移做贡献，这又导致了总电流的增强。
对于某些应用来说（例如对于WORM-write once read many memory（写一次读很多存储器）来说），也可以争取达到不可逆的氧化状态。在这种情况下，逆反应是不可能的。例如，由紫精系列构成的分子有利地具有这种特性。这些分子大多出现在三个氧化状态下，在所述三个氧化状态下，第二氧化反应大多不可逆地进行：
V2+ ↔ V+ → V0。
遵循该反应的所有分子原则上都可以被用于WORM存储单元。
氧化还原分子在电极之间的介电层的液态介质中的运动通过在纳米多孔介电层中的扩散来驱动。在扩散驱动的运动的情况下，转移时间与路程的平方成比例，因而对于这种存储器的实现方案来说，需要电极的特殊的布局，在该布局中，电极靠得很近。氧化还原循环的效率或信号的增强取决于电极之间的距离的平方。
理想地，对于电极来说，使用在纳米直至微米范围内的距离，这允许大的电流增强。在此，绝对的氧化还原循环电流与氧化还原分子的浓度线性地成比例。
以这种方式，尤其是提供印刷的、基于氧化还原循环的电化学存储设备，该电化学存储设备作为非易失性存储器来起作用。该设备具有的特殊的特性是：
- 非易失性存储器；
- 由于印刷方法（滚轮对滚轮）引起的低生产成本（<1分钱）；
- 节约能量（每个过程fJ-nJ）的读出和写入过程；
- 根据所使用的氧化还原活性分子的不同的配置：“read-only memory（只读存储器）”（ROM）、“write once read many memory（写一次读很多存储器）”（WORM）和“re-writablememory（可重写存储器）”（RW）；
- 从几个比特直至几个千字节的典型的绝对存储容量；
- 在实现存储密度方面可能取决于制造计算和读出方法的很大的差异；
- 多级编码、也就是说存储单元的可能性，其中不仅可以写下两个状态“0”和“1”，而且可以写下更多个状态，诸如“0”、“1”、“2”和“3”等等。 这些状态可以通过制造和/或读出方法来实现。 按照本发明，“写入”被理解为使分子激活/去活，以便使该分子相对应地有氧化还原活性/氧化还原不活跃。 例如，可以通过如在紫精的情况下那样改变分子的氧化状态（V2+ ↔ V+ → V0）来实现这一点。
但是，也可能实现分子的结构变化，诸如在二茂铁衍生物（A ↔ B ↔ C）不同的情况下实现分子的结构变化，所述结构变化由于氧化/还原而造成。为了概括所有这些可能的变化并且为了避免在化学式中的电荷平衡问题，分子示意性地被表示为A ↔ B、B ↔ C、A↔ D，等等。
- 传感器的典型的可实现的存储密度（在没有引线的情况下）：10 – 105每Bit/mm2，取决于制造方法。 在多级存储单元的情况下，存储密度高得多。
- 与用于RFID/NFC和其它无线通信系统的设备和协议的兼容性，所述设备和协议被用在物联网（Internet-of-Things，IoT）中；
- 与用于IoT中的应用的印刷的电子设备的设备和过程的兼容性；
- 可能将无毒的/对环境无害的材料用于存储器制造（尤其是用于在食品包装中使用）；
- 因为存储系统封闭而在没有参考电极的情况下的氧化还原方法。
用于制造一个或多个存储单元的方法的特点尤其在于，第一印制导线和/或介电层和/或第二印制导线可以用印刷方法、更确切地说尤其是用喷墨印刷来提供。有利地，这比硅制造技术价格更低廉。
该方法可以通过选择用于介电层的墨水来实施，所述墨水在涂覆到第一印制导线上之后干燥并且构造出带孔的溶胶-凝胶或水凝胶。这尤其是在打印过程之后是一种比较简单的可能性：限定纳米多孔介电层并且以确定尺寸的孔来提供纳米多孔介电层。为此，可以使用诸如在“The Sol-Gel Preparation of Silica Gels”中已经描述的方法（Buckley,AM, Greenblatt, M. 1994年， Jouranl of chemical education. 第71卷, 第7期, 第599-602页）。该公开文献和用于制造溶胶-凝胶的方法都通过参阅而被引用到本专利申请中。
按照本发明，可以选择如下墨水，所述墨水除了用于构造凝胶的组成部分之外也已经包括氧化还原分子，所述氧化还原分子在介电层的孔中印刷或构造纳米多孔介电层之后扩散到电极中并且在这些电极上发生电化学反应。有利地，这是对该方法的明显简化。
易于理解的是，可以重复根据专利权利要求1所述的方法步骤。由此，有利地造成：可以将这些步骤用于在一个存储器阵列中构造多根彼此正交地布置的印制导线。由此，有利地造成：提供“交叉”结构。
借助于多个氧化还原循环存储单元在交叉点处的“交叉”架构，有利地造成：每2n个接触点产生n^2个氧化还原循环单元并且相对应地产生n^2个比特。这导致尽可能高的二维排列密度。
重要的是要理解：在该存储器类型下，在没有氧化还原循环反应的情况下也可以实现电化学电流。如果在两个正交的印制导线上施加相对应的读出电位（阴极读出电位red和阳极读出电位Ox）以便读出比特的状态，那么在印制导线上的具有氧化还原分子的所有交叉点处都产生电化学电流。但是，因为在除了印制导线的交叉点之外的所有比特上，只有一个电极被置于两个读出电位之一（Ox或Red），所以在其它比特中只有部分反应、即A→B，或者B → A是可能的。 因此，电流未被增强而且借此具有比对于在两个被编地址的印制导线的交叉点处的比特来说低得多的值，在两个被编地址的印制导线的交叉点处正向和逆向反应都是可能的。
按照本发明，所要超过的阈值优选地是未被增强的噪声（电流噪声（currentnoise））的至少三倍那么高，在所述阈值处，所测量的电流由于对反应A ↔ B的氧化还原循环增强来评价并且借此被评价为状态1。该限定适用于所有提到的存储单元ROM/WORM/RW。
由于在交叉点处相对阵列的所有其它存储单元的这些较大的电流强度差，得到高的信号噪声比。该信号噪声比能够实现基于氧化还原循环的电化学存储器。接着，使一个比特的为“1”的状态与一定的最小电流相关联，该最小电流必须在施加读出电位时被实现。当然，该最小电流必须被限定得大于由于在相应的印制导线上的未被寻址的比特上的半反应而引起的背景电流。
此外，利用该方法，通过选择具有在用于存储器阵列的氧化还原活性分子方面的不同浓度和/或物质的墨水，可以利用该方法中的如下优点：
这样可能的是，实现具有多级编码的存储单元，在该多级编码中除了两个二进制状态“0”（没有氧化还原分子）和“1”（有氧化还原分子）之外也存在其它状态。这例如通过使具有不同浓度的氧化还原分子的墨水在存储单元中沉淀来实现。
示例：在读出方法的情况下，区分氧化还原活性分子二茂铁二甲醇的16个不同的浓度，例如0 µM、1 µM、5 µM、10 µM、25 µM、50 µM、100 µM、200 µM、300 µM、400 µM、500 µM、600 µM、700 µM、800 µM, 900 µM、1000 µM。由此，有利地，可以将16个不同的状态写到每个单个的存储单元中。接着，对于存储器来说，替代二进制基础，例如可以使用十六进制系统，而且写入十六进制系统的单元、即16进制基础（HEX）：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，简称0至F。
由此，有利地，提高了存储密度，也就是说提高了每个物理区的存储状态的可能的类型。借此，具有多级编码的这些存储单元提供高得多的容量，即使存储节点的数目保持相同。例如，通常将八个比特合并在一个字节中。在二进制（“0”或“1”）比特的情况下，一个字节最大对应于数字 求和（n=从0至7）2n = 20 + 21 +22 + 23 + 24 + 25 + 26 + 27 = 255。也就是说，可以用二进制字节存储数字0至255。
按照本发明，不同于此，由于使用十六进制字节（“A”至“9”），在一个字节中能最大呈现的数字对应于数字 求和（n=从0至7）16n = 160 + 161 +162 + 163 + 164 + 165 + 166+ 167 = 286331153，也就是说可以存储数字0至286331153。按照本发明，这导致比在传统的存储系统的情况下高得多的存储密度。从表格1（二进制）和2（HEX（十六进制））中可得知二进制存储单元系统与十六进制存储单元系统之间的区别。
按照本发明，实现了两种存储系统以及其它系统。
按照本发明的电化学存储器或这种存储单元首先包括至少一个由在不导电衬底上的能电接触的第一印制导线、与此正交地布置的能电接触的第二印制导线，其中这些印制导线在交叉点处具有电极功能而且其中在这两个印制导线的交叉点之间布置多孔介电层，所述多孔介电层具有能在孔中自由地扩散的氧化还原活性分子。这些氧化还原活性分子在印制导线的电极上由于施加电压（读出电位Ox和Red）用来产生所限定的状态或用来读出该状态而被氧化和还原，其中由衬底、印制导线和介电层构成的存储器完全通过钝化层来钝化。不存在对于氧化还原活性分子的单独的输送或排出,使得涉及非易失性存储器、更准确地说涉及其中唯一的存储单元。用于WORM和RW存储单元的写入过程同样是可能的，如将要示出的那样。
按照本发明的存储器阵列具有在“交叉”配置下的多个这种钝化的电化学存储器（存储单元），利用上面描述的方法来制造。
优选地，在本发明的一个设计方案中，通过多个存储单元来表征一个存储器阵列。尤其是，按照本发明的存储器阵列的特点在于：存储器或各个存储单元具有介电层，所述介电层具有浓度分别不同的氧化还原活性分子和/或不同的氧化还原活性分子和/或没有氧化还原活性分子。由此，有利地，从所提出的设备中发展出具有多级编码的存储单元。
此外，特别有利地，具有多种氧化还原分子的配置可以与多种浓度的氧化还原活性分子的配置相结合，以便制造还更复杂的具有多级编码的存储单元。
由此，有利地造成：通过印刷设备基于氧化还原循环和“交叉”架构来提供非易失性存储器。为此，该存储器利用包括氧化还原分子的纳米多孔介电墨水来制造。
存储器阵列可包括至少一个在没有氧化还原活性分子的情况下用于构造状态0的存储状态和至少一个具有氧化还原活性分子的存储状态，其中氧化还原活性分子通过将电压（读出电位Ox和Red）经由印制导线施加到电极上而可逆地只构造出一个氧化形式和一个还原形式用来构造状态1。
在接下来的表格3至5中，符号问号（“”）是未知的存储单元值。GND=接地；读出电位=在阴极上以及在阳极上的如下电位，该电位只足以用来驱动可逆的氧化还原反应A ↔B从而读出存储单元值或状态“1”，然而并不足以产生写入过程：写入电位=在阴极上以及在阳极上的如下电位，该电位足以用来驱动可逆的或不可逆的氧化还原反应从而通过氧化和/或还原来改写氧化还原活性分子A和/或B而且产生存储单元值或状态“0”（二进制）或者中间值（hex（十六进制）或其它系统）。在WORM的情况下，写入电位有针对性地产生在存储单元中的[A和B]的不断更低的浓度的状态，在RW的情况下，[A和B]的浓度能恢复。
ROM
1.a.ROM：有利地，ROM存储单元的特点在于：该ROM存储单元包括或者没有氧化还原活性分子或者有氧化还原活性分子的纳米多孔介电层。在有氧化还原活性分子的ROM中恰好发生氧化还原反应，利用该氧化还原反应，氧化还原活性分子在它的两个氧化级、即氧化状态与还原状态之间可逆地变换。
用于写入和读出的如下模式都是可能的，参见表格3a、3b以及具有相对应的循环伏安图的图1a。
表格3a：ROM - 二进制系统。
值（二进制） 0 1
电流值（离散） 1 2
浓度[A+B]（离散） 0 1
因此，对于二进制ROM配置来说，在交叉点处涂覆两种不同类型的纳米多孔介电层：一个纳米多孔介电层具有氧化还原活性分子（所谓的状态“1”）和一个没有氧化还原活性分子（状态“0”）。如果在下方的电极上以及在上方的电极上通过印制导线施加超过氧化还原活性分子的正常电位的氧化和还原电位，作为读出电位，那么在具有氧化还原活性分子的单元中将发生氧化还原循环，而在没有氧化还原分子的单元中只出现背景噪声。通过读出电极的电流信号，可以相对应地识别出存储单元的状态“1”和“0”。氧化还原活性分子应该相对应地具有尽可能低的可能的氧化和还原电位，以便减少读出能量。对于ROM来说只发生如下反应：
A ↔ B
1.b.多级ROM：如1.a.那样，但是具有多种浓度的氧化还原分子，例如在二茂铁二甲醇方面例如具有16个不同的浓度，例如0 µM、1 µM、5 µM、10 µM、25 µM、50 µM、100 µM、200 µM、300 µM、400 µM、500 µM、600 µM、700 µM、800 µM、900 µM、1000 µM，作为用于在存储器阵列中产生十六进制的存储单元的氧化还原活性分子。
接着，按照表格3b得到如下用于读出ROM存储器阵列的模式。
表格3b：ROM - 十六进制系统（HEX）。该部分在WORM存储器阵列和RW存储器阵列中的写入过程之后也是有效的。
值（HEX） 0 1 2 3 4 5 6 7 8 9 A B C D E F
电流值（离散） 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
浓度[A+B]（离散） 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
多级ROM（HEX）-示例性的，也就是说不是所有16个状态都被写入：
相对应地，在阴极上施加读出电位V读出(red)和/或在阳极上施加读出电位V读出(ox)，所述读出电位高于氧化还原活性分子的正常电位（氧化）或低于氧化还原活性分子的正常电位（还原），而且因此驱动在介电层中的循环氧化还原反应A ↔ B。
所测量的电流的绝对值与氧化还原活性分子的浓度线性相关而且可以被分配给不同的存储单元值（也参见图4）。
WORM
2.a.WORM：有利地，WORM存储单元的特点在于：该WORM存储单元包括具有氧化还原活性分子的纳米多孔介电层。
为了制造WORM存储单元，制造具有高浓度的氧化还原活性分子的介电层。氧化还原分子的浓度被选择得特别高，以便能够尽可能地实现很多不可逆的写入过程。
在每个WORM存储单元中都发生可逆的氧化还原反应，而且发生至少一次不可逆的氧化和/或还原。
用于写入和读出的如下模式都是可能的，参见表格4a、4b以及具有相对应的循环伏安图的图1b。
表格4a：WORM（二进制）：读出1 - 在写入之前；读出2 - 在写入之后；写入 - 施加写入电位；缺省 - 所有单元都是“1”。
通过在墨水中选择适当的氧化还原活性分子，可能的是利用按照本发明的方法也提供WORM存储器。为此，存储单元具有至少两个存储状态，所述至少两个存储状态分别具有相同的分子，其中该分子在没有施加电压的情况下构造出第一状态0（无氧化还原活性）或1（氧化还原活性）而通过施加电压相对应地不可逆地构造出第二状态1（氧化还原活性）或0（无氧化还原活性）。氧化还原活性状态“1”表明氧化还原反应可逆，该氧化还原反应通过按照本发明的设备在氧化还原循环电流中引起。
对于WORM配置来说，在所有交叉点处，将纳米多孔介电层布置在第一印制导线上并且用上方的第二印制导线封闭，以便使氧化还原循环存储单元成型，所述纳米多孔层具有能溶解的氧化还原分子（状态“1”），所述能溶解的氧化还原分子具有相对应地高的扩散常数。也就是说，所有这些单元在制造之后立即具有缺省值“1”。
为了从值“1”产生值“0”，应该在交叉点的两个电极之间施加电位，该电位不可逆地改变氧化还原分子，使得在施加“正常的”低读出电位时在该交叉点处不再发生氧化还原循环反应。不再发生氧化还原循环反应，因为不可逆地被改变的分子不再有氧化还原活性。也参见具有针对WORM存储单元的相对应的循环伏安图的图1b。
这些氧化还原分子必须相对应地具有低的可逆的氧化和还原状态，而且附加地也具有更高的不可能的氧化或还原状态。
例如，由紫精系列构成的分子都具有这种特性。这些分子具有直至三个氧化状态，在所述三个氧化状态中，第二氧化反应大多不可逆地进行。
因此，一般地，在WORM存储单元中必须能够发生如下电压驱动的反应：
1.) A ↔ B和
2.) B → C和/或
3.) A → D
其中步骤1)可逆而步骤2)和/或步骤3)不可逆。
可替换地，对于WORM配置来说，在所有交叉点处都可以布置纳米多孔介电层，该纳米多孔介电层在所谓的缺省状态“0”下具有不能溶解的氧化还原分子或氧化还原活性分子，该不能溶解的氧化还原分子或氧化还原活性分子具有相对应地小的扩散常数。
也就是说，在制造这些存储单元之后，这些存储单元立即具有值“0”。为了从值“0”产生值“1”，应该在交叉点的两个电极之间施加电位，该电位不可逆地改变氧化还原分子，使得这些氧化还原分子变得能溶解并且获得大的扩散常数。接着，在施加“正常的”低读出电位时，在该交叉点处将发生按照步骤3.)的氧化还原循环反应。
1.) C → B和/或
2.) D → A和
3.) A ↔ B
氧化还原活性分子必须能相对应地不可逆地氧化或还原。在第一氧化状态下，氧化还原活性分子不能溶解而且不能在电极之间扩散。在不可逆的氧化之后，这些分子变得能溶解或能移动而且可以在电极之间自由地扩散。接着，这些分子可以通过施加读出电位而可逆地氧化和还原，参见步骤3)。
氧化还原分子应该被选择得与纳米多孔介电层相对应地匹配，因为溶解性与物质溶解在其中的介质有关。也状态“0”下也可能出现多余的氧化或还原电流，所述多余的氧化或还原电流由紧挨着电极的分子引起。那么，这些紧挨着电极的分子也应该具有可逆的氧化和还原状态，以便被读出（参见图1b）。
2.b.多级WORM：多级WORM如针对2.a.那样来提供。以在介电层中的高浓度的氧化还原活性分子开始，该高浓度的氧化还原活性分子逐渐通过不一样高的写入电位改写成不同的逐渐降低的浓度的氧化还原分子。
原则上，通过被施加的时间、写入电位或电流的大小来施加写入电位，以便可以形成不同浓度的氧化还原活性分子。该陈述同样适用于RW存储单元。
改写的程度取决于这些参数。不同于在其中可以实现一次改写的二进制WORM存储单元的情况下，在多级编码的情况下，通过写入过程，多种浓度的氧化还原活性分子都是可能的。例如，以这种方式，不可逆地改写和读出总共16个不同的浓度，用来产生十六进制存储单元。
扼要地，按照表格4b中所说明的示例得到如下用于读出和存储的模式（也参见图1b和表格3b的上方部分，所述表格3b同样能被用于WORM存储单元）。
表格4b：多级WORM（HEX），示例性地只针对两个写入过程来说明，也就是说不是所有16个状态都在该表格中重新给出：读出1 - 在写入之前；读出2 - 在写入之后；写入1 -具有确定的参数的电压脉冲1；写入2 - 具有其它参数的电压脉冲2；缺省 - 所有单元都是“1”。
因此，如所描述的那样，制造具有高浓度的氧化还原活性分子的WORM存储单元。第一写入过程通过施加写入电位来引起而且使氧化还原活性分不可逆地改写，直至其具有更低的浓度的[A+B]、这里是离散的浓度4。该写入过程或者通过氧化或者通过还原来实现。
有利地，所有中间级都可以通过写入脉冲的形状来设定。例如，通过改变来自值“1”的电压脉冲的形状和强度，可以不可逆地改变氧化还原分子的仅仅一部分而且由此可以达到确定的浓度。在这种情况下的特点是：始终可以重复地以正确的脉冲朝氧化还原分子的更低浓度的方向（较少是“1”，更多是“0”）写，但是不朝其它方向写。
替换于此地，对于首先使用不能溶解的分子的情况来说，第一状态是缺省“0”。也就是说，通过其它电压脉冲，可以越来越多地使不能溶解的分子氧化而且提高能溶解的氧化还原活性分子的浓度，所述能溶解的氧化还原活性分子按照反应A ↔ B更多产生“1”状态而较少产生“0”状态。
RW
可能的是，利用按照本发明的方法来提供RW存储器阵列、即可重写的存储单元。
有利地，RW存储单元的特点在于：该RW存储单元包括具有氧化还原活性分子的纳米多孔介电层。在RW存储单元中，通过施加电压，发生至少两次可逆的氧化还原反应，利用所述至少两次可逆的氧化还原反应，氧化还原活性分子在至少三个氧化级之间变换。只有氧化还原反应A ↔ B产生状态1。
该存储器阵列具有至少两个存储状态，所述至少两个存储状态分别具有相同的分子，其中该分子在没有施加电压的情况下构造出第一状态“0”（无氧化还原活性）或“1”（氧化还原活性）而通过施加电压可逆地变换第二状态“1”（氧化还原活性）或“0”（无氧化还原活性）。
3a. RW存储器（二进制）：对于RW配置来说，在所有交叉点处都涂覆具有氧化还原活性分子的纳米多孔介电层（缺省“1”）。也就是说，所有单元在制造之后立即具有值“1”。为了从值“1”产生值“0”，应该在交叉点的两个电极之间施加电位，该电位可逆地改变氧化还原分子，例如通过氧化或还原可逆地改变到更高的或更低的第二氧化状态下。
在读出电位低的情况下，在该交叉点处不再进行氧化还原循环反应，也就是说不发生氧化还原循环反应，因为被改变的分子不再有氧化还原活性。
为了重新从值“0”产生值“1”，在交叉点的两个电极之间应该施加相反的电位，该电位使氧化还原分子重新可逆地恢复到更低的（或更高的）氧化状态，使得在施加存储状态的读出电位时，在该交叉点处重新发生按照氧化还原反应A ↔ B的氧化还原循环反应，参见具有相对应的循环伏安图的图1c以及表格5a。
表格5a：RW（二进制）。读出1 - 在写入之前；读出2 - 在写入之后；读出3 - 在改写之后；写入 - 施加写入电位；改写 - 施加相反的写入电位；所有单元都具有缺省“1”。
该氧化还原分子必须相对应地具有低的可逆的氧化和还原状态，而且附加地也具有更高的或更低的第二氧化或还原状态。
这种分子例如是芳香偶氮化合物，如偶氮苯、偶氮甲苯，等等，所述芳香偶氮化合物溶解在二甲基甲酰胺与四丁基高氯酸铵（TBAP）的溶液中并且可以形成按照本发明的RW存储单元。
一般地，对于存储单元来说一定发生如下反应：
1.) A ↔ B和
2.) B ↔ C和/或
3.) A ↔ D
可替换地，对于RW配置来说，在所有交叉点处，在制造时在介电层中都垫上具有不能溶解的氧化还原分子的纳米多孔介电层，所述不能溶解的氧化还原分子相对应地具有小的扩散常数。因此，在制造这些存储单元之后，这些存储单元立即具有缺省“0”。为了从值“0”产生值“1”，应该在交叉点的两个电极之间施加电位，该电位可逆地改变氧化还原分子，使得这些氧化还原分子变得能溶解并且获得大的扩散常数。
1.) C ↔ B和/或
2.) D ↔ A和
3.) A ↔ B
接着，在施加“正常的”低读出电位时，在该交叉点处将按照步骤3)发生氧化还原循环反应并且将产生状态“1”。接着，在状态“0”下，分子的扩散被限制到如下程度：紧挨着电极表面只能发生分子的半反应，却不发生氧化还原循环被增强的电流。为了使这些电流不被识别为“1”，只有当信号超过阈值时，该信号才作为“1”来读取。
为了从值“1”重新产生值“0”，在交叉点的两个电极之间应该施加相反的电位，该电位使氧化还原分子重新可逆地恢复到更低的（或更高的）氧化状态，使得这些分子重新变得不能溶解并且借此在介电层中不能移动，而且在施加存储状态的“正常的”低读出电位的情况下，在该交叉点处又不再能够发生氧化还原循环反应。RW存储单元的氧化还原分子必须能相对应地可逆地氧化。在第一氧化状态下，氧化还原分子不能溶解而且不能在电极之间扩散。那么，这些氧化还原分子也应该具有可逆的第二氧化或还原状态，以便被读出。例如，为此可以使用二茂铁（在水中不能溶解）及其衍生物，如二茂铁甲醇（在水中能溶解），它们可以从一个状态可逆地被转变到该可逆的第二氧化或还原状态。
3.b.多级RW：该存储器阵列如在3.a.中示出的那样来提供，但是具有多个浓度的氧化还原分子，例如具有直至16个不同的浓度，用来产生十六进制存储单元。如在WORM存储单元的情况下那样，通过写入来产生不同浓度的氧化还原活性分子。在制造时，提供具有最高浓度的氧化还原活性分子的介电层。
如下读出和写入模式都是可能的，参见表格5b和图1c中扼要地示出的示例：
表格5b：多级RW（HEX），例如（不是所有16个状态都重现）：读出1 - 在写入之前；读出2- 在写入之后；读出3 - 在改写之后；写入 - 具有确定的参数的电压脉冲；改写 - 具有确定的参数的相反的电压脉冲；缺省 - 所有单元都是“1”。
因此，例如制造具有在介电层中高浓度的氧化还原活性分子的RW存储单元。第一写入过程通过施加写入电位来引起而且使氧化还原活性分可逆地改写，直至其具有更低的浓度的[A+B]、这里是离散的浓度3。第一写入过程或者通过氧化或者通过还原来实现。
可以通过写入脉冲的形状来设定中间级。例如，通过改变来自值“1”的电压脉冲的形状和强度，可以可逆地改变氧化还原分子的仅仅一部分而且由此可以实现确定的浓度，也就是说降低了能读出的氧化还原分子的浓度。
然后，可以用适合的脉冲使被改变的、不能读出的氧化还原分子重新可逆地变成最初的状态，或者变成另一中间状态，这里是离散的浓度的具有值11的中间状态，而且可以重新提高能读出的氧化还原分子的浓度。
易于理解的是：对于ROM存储单元、WORM存储单元和RW存储单元来说只是示意性地说明的分子A和B，以及必要时也包括C和D实际上都必须是不同的，以便满足上面描述的前提条件。因此，实际上存在AROM、BROM、AWORM、BWORM、CWORM、DWORM、ARW、BRW、CRW、DRW。
因此，存储单元ROM、WORM和RW通过化学上不同的氧化还原活性分子或氧化状态AROM、BROM、AWORM、BWORM、CWORM、DWORM、ARW、BRW、CRW、DRW来区分，其中发生用于生成高于阈值的电流的循环反应并且借此发生在A ↔ B之间的存储状态1，如尤其是在实施例中所说明的那样。
因此，存储单元WORM和RW同样通过化学上不同的能借助于写入电位产生的分子C和D来区分。
按照本发明的存储器（阵列）被用作非易失性存储器，用来基于二进制或十六进制或者基于任何其它进制来产生比特和字节。
用于制造这种存储器的墨水也已经解决了本发明的任务。为此，该墨水包括溶胶-凝胶反应的前驱体或者用于水凝胶的前驱体以及氧化还原活性分子，所述氧化还原活性分子由于墨水在印制导线上的干燥或时效硬化而可以在电极之间扩散，或者立即作为缺省“1”或者在施加使介电层中的分子变得能溶解的电压脉冲之后（缺省“0”）在电极之间扩散。
可以将任何尤其是可以用印刷方法来布置的液态成分用作墨水，所述液态成分在沉积之后构造介电层、优选地具有氧化还原活性分子的介电层，而且所述液态成分能够实现氧化还原活性分子的扩散。该扩散延伸经过纳米多孔介电层的纳米孔。为此，孔大小应该大于氧化还原活性分子的分子大小。在氧化还原活性分子的约为1-5nm的常见大小的情况下，孔大小例如应该为至少2-10nm或者更多（2倍）。如果介电层具有固态的但是类似液态的相，如在水凝胶的情况下那样，那么扩散直接经过该相。
与物理作用原理无关地，氧化还原活性分子在扩散经过孔时的扩散常数应该尽可能类似于在没有孔的情况下在液相下的扩散常数而且为其至少1%或者更多，例如至少5%、10%、15%、20%、30%、40%、50%、60%、70%、80%、90%或者甚至100%。
根据针对氧化还原活性分子的按照本发明的限定，这些氧化还原活性分子不是酶。
墨水应该具有固体成分，以便介电层的层厚度在印刷和干燥之后具有约50-1000nm，最好具有100–300nm。
优选地，在印刷到第一印制导线上之后制造在电极之间的具有所说明的组成部分的纳米多孔介电层。为此，有利地，该墨水包括用于溶胶-凝胶反应的原料成分，例如原硅酸四甲酯、四乙氧基硅烷等等。在第一步骤中，在水和酒精中进行水解，而且然后在另一步骤中以剩余液体缩合成溶胶-凝胶基质。
为此，该墨水优选地具有如下溶剂，该溶剂具有低蒸气压并且相对应地具有高沸点。
附图说明
在下文，本发明依据实施例和随附的附图进一步予以阐述，而经此不应该造成对本发明的限制。
其中：
图1示出了所测量的氧化还原循环电流与所施加的电压的关系，通过所使用的氧化还原活性分子的循环伏安图来示出，
a) ROM；b) WORM和c) RW。
图2示出了按照本发明的存储器阵列的示意图，
a) ROM二进制，b) WORM/RW二进制；c) 多级Multi-level ROM/WORM/RW。
图3示出了于制造存储器阵列（ROM/WORM/RW）的方法。
图4示出了所测量的CV伏安图与氧化还原活性分子的浓度的关系，这里以二茂铁二甲醇为例。
图1a) 示出了ROM单元的循环伏安图。图1b) 示出了WORM单元的循环伏安图。图1c) 示出了RW单元的循环伏安图。能从对表格3至5的描述中得知用于写入和读出的模式。
图2a示意性地示出了在ROM存储器阵列（二进制）中在电极之间的16个交叉点处的纳米多孔介电层的布局。又在其右侧给出存储状态，这里只有“0”和“1”。根据ROM，只有状态“0”和“1”是可能的，参见表格3a。浅色的圆圈涉及没有氧化还原活性分子的存储单元，而被填满的圆圈涉及有氧化还原活性分子的存储单元，也就是说这种其中可以产生电流的存储单元。
图2b示意性地示出了在WORM或RW存储器阵列中在电极之间的16个交叉点处的纳米多孔介电层的布局。在其右侧说明存储状态，这里只有“0”和“1”（二进制），参见表格4a和5a。被填满黑色的圆圈表示有氧化还原活性分子的存储单元，在所述存储单元中可以产生电流，配上灰色的圆圈表示电流不足的存储单元。
图2c示意性地示出了在多级ROM/WORM或RW存储器阵列中在电极之间的16个交叉点处的纳米多孔介电层的布局。在其右侧说明不同的存储状态，“0”至“F”。这些存储状态在该图的左侧部分通过在交叉点处的不同的阴影线并且借此通过不同的浓度来示出。
具体实施方式
实施例1：
25位（二进制）印刷的基于氧化还原循环的电化学ROM存储模块（图1a、2a和3至4）。
图2a示意性地示出了ROM存储器阵列在完成状态下的布局。图3在左侧以俯视图而在该图中右侧以按照线A-A的截面来示出所属的制造方法。出于空间原因，已经在图3中只给各一个结构配备一个附图标记。
1.金墨被用作针对第一印制导线2或针对下方的电极的材料。由金墨制成的导电结构2（通过总共五条线来示出（100µm宽，在印制导线之间的距离为100µm））利用喷墨印刷机被印刷在PEN（聚萘二甲酸乙二醇酯）衬底1上并且然后在125℃下被烧结1小时。
2.准备两种溶胶-凝胶墨水：
a. 没有氧化还原分子：TMOS（原硅酸四甲酯）与去电离的水和甘油在100mL瓶子中以1：1：1的比例（重量份额）来混合而且在室温下在磁盘上用磁力搅拌器搅拌一小时长。然后，为了使缩合反应开始，为此给出以500：1的比例（溶胶-凝胶：酸，重量份额）的盐酸的100mM溶液。
b. 有氧化还原分子：在去电离的水中准备氧化还原分子氰化铁（II）/氰化铁（III）的混合物的1mM溶液（相对甘汞电极SCE的正常电位为+200mV）。TMOS与二茂铁二甲醇溶液和甘油在100mL瓶子中以1：1：1的比例（重量份额）来混合而且在室温下在磁盘上用磁力搅拌器搅拌一小时长。然后，为了使缩合反应开始，为此给出以500：1的比例（溶胶-凝胶：酸，重量份额）的盐酸的100mM溶液。在需要时，为此给出10-100mM盐溶液（例如NaCl），以便改善层的导电性和电子转移。
3.在将来的交叉点上印刷溶胶-凝胶墨水。在应该读出状态“1”（图3b）的位置，针对纳米多孔介电层3a印刷具有氧化还原分子的墨水，通过在图3b的左侧部分深色圆圈来示出。在应该读出状态“0”的位置，针对纳米多孔介电层3b印刷没有氧化还原分子的墨水，通过未被填满的圆圈来示出。
4.在印刷纳米多孔介电层3a、3b之后，被印刷的墨水在室温下干燥一小时，使得被印刷的介电层还包含剩余液体。
相对应地，形成有氧化还原活性分子（附图标记3a）和没有氧化还原活性分子（附图标记3b）的点状的纳米多孔介电层。
5.由300-400nm大的碳纳米颗粒制成的碳墨被用作针对第二印制导线4或上方的电极的材料。该墨水与第一印制导线2正交地在纳米多孔介电层内被印刷，以便使“交叉”结构（矩阵）和接触部成型。如针对印制导线2那样，总共又示出了五根印制导线或电极4。在印刷之后，该墨水在125℃下被烧结1小时。
6.大面积地涂覆、例如印刷由聚酰亚胺构成的层，作为钝化层5，使得只有在电极的端部上的接触部保持敞开或能接触到，如在图3中在左侧部分示出的那样。
7.为了读出存储器，所有电极同时被接触或者一个接着另一个（通过开关）被接触。在每个交叉点处，在下方的电极上相对接地施加0mV的电位，而在上方的电极上相对接地施加+300mV的电位。在该设计下取消了参考电极，而且在没有参考电极的情况下相对接地来测量电流。如果所读出的电流在确定的时间之后（取决于单元设计，对于该示例来说大约3ms）超过确定的电流值（取决于单元设计和氧化还原分子的浓度，对于该示例来说大约40pA），那么该单元被标识为状态“1”。如果没有超过，则该单元被标识为状态“0”。
实施例2：
制造25位（HEX）印刷的基于氧化还原循环的电化学ROM存储模块（图1a、图2c、图3）。
步骤1至6对应于实施例的步骤1至6。但是，提供了具有直至16个不同浓度的氧化还原分子的直至16种不同的墨水。以这种方式，准备具有氧化还原分子氰化铁（II）/氰化铁（III）的16个浓度的16种墨水，所述16个浓度例如为0µM、1µM、5µM、10µM、25µM、50µM、100µM、200µM、300µM、400µM、500µM、600µM、700µM、800µM、900µM、1000µM。在图2c中，用具有不同的填塞物的圆圈来呈现浓度。
这些墨水通过多个印刷头或喷嘴相继被印刷到存储器阵列的作为纳米介电层3的交叉点中，以便产生25位（HEX）存储模块。
7.为了读出存储器，所有电极同时被接触或者一个接着另一个（通过开关）被接触。在每个交叉点处，在下方的电极2上相对接地施加-300mV的电位，而在上方的电极4上相对接地施加+300mV的电位。在该设计下取消了参考电极，而且在没有参考电极的情况下相对接地来测量电流。在确定的时间（取决于时间单元设计，对于该示例来说大约3ms）之后读出的电流被分配给确定的浓度（总共由16个预校准的电流值构成，也参见图4），以便读出单元的存储状态。那么，在“0”与“F”之间的状态（0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F）都是可能的。
示例性地，在图4中示出：所测量的电流可以被分配给用来读出这16个状态的浓度。
实施例3：
制造25位（二进制）印刷的基于氧化还原循环的电化学WORM存储模块（图1b、图2b、图3）。
步骤1-7对应于来自实施例1的步骤1-7。区别在于步骤2和3，而且还进行步骤6*：
1.如实施例1那样，但是取消了步骤2a。因此，每个纳米多孔介电层都包含具有氧化还原活性分子的墨水。在步骤2b中，替代氰化铁（II）/氰化铁（III）的混合物，使用庚基紫精溴化物，其具有第一可逆还原反应的为-300mV的正常电位和第二不可逆还原反应的为-700mV的正常电位。
2.该溶胶-凝胶墨水被印刷在所有将来的交叉点上，以便形成缺省“1”（步骤3）。
在步骤7之前，必要时可以进行不可逆的写入步骤：
6*.为了在一些确定的交叉点（来自阵列的存储单元）处从状态“1”产生状态“0”，在这些交叉点处在上方的电极与下方的电极之间施加为-1V的还原电位1秒。所施加的电位足以驱动不可逆的反应A→D。 然后，这些分子在就氧化还原反应A ↔ B而言的读出电位的范围内不再有氧化还原活性。换言之，氧化还原活性分子以不活跃的被还原的形式D存在。
7.如在实施例1中那样。
实施例4：
制造25位（二进制）印刷的基于氧化还原循环的电化学RW存储模块（图1c、图2b、图3）。
步骤1和3-5以及7对应于来自实施例3的步骤1和3-5以及7。区别在于步骤2和6*，此外还有步骤8：
2.替代庚基紫精溴化物，使用偶氮甲苯，其具有第一可逆氧化反应的为+300mV的正常电位和第二可逆还原反应的为+700mV的正常电位。在涂覆具有氧化还原活性分子的墨水之后，所有存储单元都具有缺省“1”。
6*.为了在确定的交叉点或来自阵列的存储单元处从状态“1”产生状态“0”，在这些交叉点处在上方的电极与下方的电极之间施加为+1.5 V的氧化电位1秒。然后，这些分子在氧化还原反应A ↔ B的读出电位的范围内不再有氧化还原活性，因为已经产生了分子C。可替换地，也可以通过相对应的为-1.5V的还原电位来产生分子D。
8.为了在确定的交叉点处从被写入的状态“0”重新获得状态“1”，在这些交叉点处在上方的电极与下方的电极之间施加为-1.5 V的相反的还原电位（或氧化电位）1秒。然后，这些分子在氧化还原反应A ↔ B的读出电位的范围内重新有氧化还原活性。
实施例5：
制造25位（十六进制的）印刷的基于氧化还原循环的电化学RW存储模块。
该做法对应于实施例2的步骤1-6。只是在步骤2中在氧化还原活性分子中存在区别。这里所使用的分子对应于来自实施例4（RW二进制存储器）中的步骤2的分子。为了对存储器进行写入（步骤7），施加写入电位所限定的短时间段、例如100ms。为了降低所存储的状态，施加氧化电位，使得颗粒的一部分被转变为可逆的更高的氧化状态（B→C）。 为了提高所存储的状态，施加还原电位，使得颗粒的一部分从更高的状态转变到更低的状态（C→B）而且重新提供用于氧化还原循环。 也可以朝着第二还原的方向进行该过程。为此，电位恰好相反地被施加。接着，类似于实施例2的步骤7地进行读出。
其它实施例：
其它实施例涉及这种存储单元的制造和对于食品工业来说的应用。在实施例中以及尤其是在实施例1和2中公开的ROM存储单元尤其适合于在食品工业中在外包装上制造印刷的存储单元。原因在于：氧化还原分子、诸如氰化铁（II）/氰化铁（III）在很大程度上是对食品无害的，尤其是当它们布置在包含食品的包装材料或其它外包装的表面上时。
接着，这种ROM存储单元可以被用于：存储关于食品的信息，如生产日期、失效日期、食品的装填日期和在生产期间的其它相关参数，诸如食品或包装材料等等的来源，而且也以简单的方式重新读出它们。
可设想的是：为了读出，在没有电子引线的情况下也对存储单元施加所需的电压，而且重新读出相对应的参数，例如通过无线电波，如在RFID标签的情况下那样重新读出相对应的参数。
为此，可以实施按照本发明的方法，其方式是提供这种包装材料的组成部分作为不导电衬底。
接着，存储单元的按照本发明的应用涉及附加特征，该存储单元据此被布置在来自食品工业的外包装上。该存储单元也可能会粘贴在包装上。

Claims (19)

1.用于制造存储单元的方法
其特征在于如下步骤：
a) 提供不导电的衬底（1）；
b) 将由导电材料构成的第一印制导线（2）布置在所述衬底上；
c) 将具有氧化还原活性分子或没有氧化还原活性分子的多孔介电层（3a、3b）点状地布置到所述第一印制导线上；
d) 与所述第一印制导线正交地布置第二印制导线（4），其中所述第一和第二印制导线（2、4）在它们的交叉点处具有电极功能，而且所述介电层（3a、3b）布置在电极之间；
e) 将钝化层（5）布置到所述衬底、所述第一印制导线、所述介电层和所述第二印制导线上，使得所述印制导线保持能接触到；
其中所述第一和所述第二印制导线在它们的交叉点处与布置在其间的介电层构造出存储器，在所述存储器中，通过经由所述印制导线施加电压来驱动所述氧化还原活性分子在所述电极上的氧化还原反应，从而产生一个存储状态。
2.根据权利要求1所述的方法，
其特征在于，
所述第一印制导线和/或所述介电层和/或所述第二印制导线和/或所述钝化层利用印刷方法来布置。
3.根据上述权利要求之一所述的方法，
其特征在于
对用于所述介电层的溶胶-凝胶墨水或水凝胶墨水的选择，所述溶胶-凝胶墨水或水凝胶墨水在涂覆到所述第一印制导线上之后被干燥并且构造出带孔的纳米多孔层。
4.根据上一权利要求所述的方法，
其特征在于
对墨水的选择，所述墨水包括氧化还原活性分子，所述氧化还原活性分子能够在构造出纳米多孔介电层之后在所述介电层的孔中扩散到所述电极上并且在所述电极上被转化。
5.根据上述权利要求之一所述的方法，
其特征在于
重复用于在存储器阵列中构造多个彼此正交地布置的印制导线的步骤。
6.根据上一权利要求所述的方法，
其特征在于
针对所述存储器阵列选择具有不同浓度和/或物质的氧化还原活性分子的墨水。
7.存储单元，其包括至少一个装置，所述装置由在不导电的衬底（1）上的能电接触到的第一印制导线（2）、与所述第一印制导线正交地布置的能电接触到的第二印制导线（4），其中所述印制导线在交叉点处具有电极功能，而且其中在所述交叉点处在所述两根印制导线之间布置有多孔介电层（3a、3b），所述多孔介电层具有能在孔中自由扩散的氧化还原活性分子，所述氧化还原活性分子能在所述印制导线的电极上通过施加电压来被氧化和/或还原，从而产生存储状态，而且其中由衬底、印制导线和介电层构成的存储器完全被钝化层（5）钝化。
8.存储器阵列，其在“交叉”配置下具有多个钝化的电化学的根据上一权利要求所述的存储单元。
9.根据上一权利要求所述的存储器阵列，
其特征在于，
所述存储器阵列的不同的存储单元具有多种不同的氧化还原活性分子和/或不同浓度的氧化还原活性分子。
10.根据上述权利要求8或9之一所述的ROM存储器阵列，
其特征在于
多个纳米多孔介电层（3b）没有氧化还原活性分子而多个纳米多孔介电层（3a）有氧化还原活性分子，其中所述氧化还原活性分子能仅仅在它的两个氧化状态之间按照反应A ↔B可逆地氧化和还原。
11.根据上述权利要求8或9之一所述的WORM存储器阵列，
其特征在于
多个纳米多孔介电层（3a）有氧化还原活性分子，其中所述氧化还原活性分子能在它的两个氧化状态A与B之间按照第一反应A ↔ B可逆地氧化和还原，而且其中所述氧化还原活性分子附加地按照第二不可逆反应B → C和/或第三不可逆反应A → D具有至少一个其它的不可逆的氧化状态。
12.根据上述权利要求8或9之一所述的RW存储器阵列，
其特征在于
多个纳米多孔介电层（3a）有氧化还原活性分子，其中所述氧化还原活性分子能在它的两个氧化状态A与B之间按照第一反应A ↔ B可逆地氧化和还原，而且其中所述氧化还原活性分子附加地按照第二可逆反应B ↔ C和/或第三可逆反应A ↔ D具有至少一个其它的可逆氧化状态。
13.根据权利要求10所述的ROM存储器阵列的应用，
其中所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对电极施加电压来按照反应A ↔ B可逆地氧化和还原，而且所测量的电流在超过阈值时作为状态“1”来读出而且其中对于没有氧化还原活性分子的存储单元来说读出状态0。
14.根据权利要求11所述的WORM存储器阵列的应用，
其中所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对电极施加电压来按照反应A ↔ B可逆地氧化和还原，而且所测量的电流在超过阈值时作为状态1来读出。
15.根据上一权利要求所述的WORM存储器阵列的应用，
其中
所述氧化还原活性分子通过以写入电位对所述电极施加电压来按照反应B → C或A→ D来改写到不可逆的氧化状态下，使得所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对所述电极施加电压而不再按照反应A ↔ B来氧化或还原，而且所测量的电流作为状态0来读出。
16.根据权利要求12所述的RW存储器阵列的应用，
其中所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对电极施加电压来按照反应A ↔ B可逆地氧化和还原，而且所测量的电流在超过阈值时作为状态1来读出。
17.根据上一权利要求所述的RW存储器阵列的应用，
其中所述氧化还原活性分子通过以写入电位对所述电极施加电压来按照反应B ↔ C或A ↔ D来改写到可逆氧化状态下，使得所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对所述电极施加电压而不再按照反应A ↔ B来氧化或还原，而且所测量的电流作为状态0来读出。
18.根据上述两个权利要求所述的RW存储器阵列的应用，
其特征在于，
所述氧化还原活性分子通过对所述电极施加电压来按照反应 A ↔ B改写到可逆氧化状态下，使得所述氧化还原活性分子通过以高于和低于所述氧化还原活性分子的正常电位的读出电位对所述电极施加电压而重新按照反应A ↔ B可逆地氧化和还原，而且所测量的电流在超过阈值时作为状态1来读出。
19.根据上述权利要求13至18之一所述的存储器阵列的应用，
其特征在于，
对于ROM存储器阵列来说，提供多个在介电层中具有不同浓度的氧化还原活性分子的存储单元，而且所述多个在介电层中具有不同浓度的氧化还原活性分子的存储单元经由电极通过读出电位来寻址，而且所测量的电流在超过阈值时按照所述浓度被分配给不同的存储状态；而对于RW存储器阵列和WORM存储器阵列来说，通过写入电位可逆地（RW）或不可逆地（WORM）产生多个在介电层中具有不同浓度的氧化还原活性分子的存储单元，而且所述电极通过读出电位来寻址，而且所测量的电流在超过阈值时被分配给不同的存储状态。
CN201780014562.3A 2016-03-23 2017-03-08 用于制造存储器的方法、存储器以及该存储器的应用 Pending CN108780842A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102016003461.0A DE102016003461A1 (de) 2016-03-23 2016-03-23 Verfahren zur Herstellung eines Speichers, Speicher, sowie Verwendung des Speichers
DE102016003461.0 2016-03-23
DE102016003770.9 2016-04-01
DE102016003770.9A DE102016003770A1 (de) 2016-04-01 2016-04-01 Verfahren zur Herstellung eines Speichers, Speicher, sowie Verwendung des Speichers
PCT/DE2017/000063 WO2017162222A1 (de) 2016-03-23 2017-03-08 Verfahren zur herstellung eines speichers, speicher sowie verwendung des speichers

Publications (1)

Publication Number Publication Date
CN108780842A true CN108780842A (zh) 2018-11-09

Family

ID=58707265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014562.3A Pending CN108780842A (zh) 2016-03-23 2017-03-08 用于制造存储器的方法、存储器以及该存储器的应用

Country Status (5)

Country Link
US (1) US10833264B2 (zh)
EP (1) EP3433883B1 (zh)
JP (1) JP2019514195A (zh)
CN (1) CN108780842A (zh)
WO (1) WO2017162222A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10694872B2 (en) 2018-09-19 2020-06-30 Sensormatic Electronics, LLC Point of sale artificial intelligence quality determination system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367500B2 (en) 2019-12-20 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for LUT-free memory repair
DE102020120488A1 (de) 2019-12-20 2021-06-24 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zur nachschlagtabellenfreien speicherreperatur

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303387A (ja) * 1997-04-28 1998-11-13 Mitsubishi Electric Corp 半導体記憶装置
GB0008977D0 (en) * 1999-09-15 2000-05-31 Wang Frank Z Diode-free cross-point array architecture for magnetic random access memories
CN1271464A (zh) * 1997-07-22 2000-10-25 薄膜电子有限公司 带有或不带有功能元件的包含聚合物材料的电极部件和所述部件构成的电极装置
CN1481034A (zh) * 2002-07-12 2004-03-10 日本先锋公司 有机薄膜开关存储装置及存储器设备
CN1574070A (zh) * 2003-05-22 2005-02-02 株式会社东芝 Mram及其数据读法
WO2005095963A2 (en) * 2004-03-30 2005-10-13 Intel Corporation Sensor array integrated circuits
US20060081950A1 (en) * 2001-10-26 2006-04-20 The Regents Of The University Of California Molehole embedded 3-D crossbar architecture used in electrochemical molecular memory device
CN1770461A (zh) * 2004-03-24 2006-05-10 罗姆和哈斯公司 具有电场可编程存储元件的存储单元以及操作它的方法
CN1914688A (zh) * 2004-01-28 2007-02-14 泽塔科尔公司 分子存储器件和方法
CN101048886A (zh) * 2004-10-29 2007-10-03 爱克发-格法特公司 可印刷的有机永久性被动存储器元件和其制造方法
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
CN101593554A (zh) * 2009-06-24 2009-12-02 李昀 单层有机交叉点结构的电学存储器及其制备方法
CN101740601A (zh) * 2008-11-10 2010-06-16 海力士半导体有限公司 电阻式存储器件及其制造方法
US20140061757A1 (en) * 2012-09-06 2014-03-06 Sunggil Kim Semiconductor devices and methods of fabricating the same
CN104704565A (zh) * 2012-10-09 2015-06-10 沙特基础工业公司 由单一聚合物材料制成的电阻式存储装置
US20150303390A1 (en) * 2012-10-17 2015-10-22 Yeda Research And Development Co. Ltd Sequence dependent assembly to control molecular interface properties for memory devices, solar cells and molecular diodes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
US7330369B2 (en) * 2004-04-06 2008-02-12 Bao Tran NANO-electronic memory array
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US20080152792A1 (en) * 2006-12-21 2008-06-26 Motorola, Inc. Method of manufacturing a bistable microelectronic switch stack
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP5395799B2 (ja) * 2008-09-12 2014-01-22 株式会社東芝 不揮発性記憶装置
US8071972B2 (en) * 2008-10-20 2011-12-06 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
US9337474B1 (en) * 2010-05-20 2016-05-10 Halbert P. Fischel Electrodes for electrochemical cells
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303387A (ja) * 1997-04-28 1998-11-13 Mitsubishi Electric Corp 半導体記憶装置
CN1271464A (zh) * 1997-07-22 2000-10-25 薄膜电子有限公司 带有或不带有功能元件的包含聚合物材料的电极部件和所述部件构成的电极装置
GB0008977D0 (en) * 1999-09-15 2000-05-31 Wang Frank Z Diode-free cross-point array architecture for magnetic random access memories
US20060081950A1 (en) * 2001-10-26 2006-04-20 The Regents Of The University Of California Molehole embedded 3-D crossbar architecture used in electrochemical molecular memory device
CN1481034A (zh) * 2002-07-12 2004-03-10 日本先锋公司 有机薄膜开关存储装置及存储器设备
CN1574070A (zh) * 2003-05-22 2005-02-02 株式会社东芝 Mram及其数据读法
CN1914688A (zh) * 2004-01-28 2007-02-14 泽塔科尔公司 分子存储器件和方法
CN1770461A (zh) * 2004-03-24 2006-05-10 罗姆和哈斯公司 具有电场可编程存储元件的存储单元以及操作它的方法
WO2005095963A2 (en) * 2004-03-30 2005-10-13 Intel Corporation Sensor array integrated circuits
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
CN101048886A (zh) * 2004-10-29 2007-10-03 爱克发-格法特公司 可印刷的有机永久性被动存储器元件和其制造方法
CN101740601A (zh) * 2008-11-10 2010-06-16 海力士半导体有限公司 电阻式存储器件及其制造方法
CN101593554A (zh) * 2009-06-24 2009-12-02 李昀 单层有机交叉点结构的电学存储器及其制备方法
US20140061757A1 (en) * 2012-09-06 2014-03-06 Sunggil Kim Semiconductor devices and methods of fabricating the same
CN104704565A (zh) * 2012-10-09 2015-06-10 沙特基础工业公司 由单一聚合物材料制成的电阻式存储装置
US20150303390A1 (en) * 2012-10-17 2015-10-22 Yeda Research And Development Co. Ltd Sequence dependent assembly to control molecular interface properties for memory devices, solar cells and molecular diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10694872B2 (en) 2018-09-19 2020-06-30 Sensormatic Electronics, LLC Point of sale artificial intelligence quality determination system

Also Published As

Publication number Publication date
WO2017162222A1 (de) 2017-09-28
EP3433883A1 (de) 2019-01-30
JP2019514195A (ja) 2019-05-30
EP3433883B1 (de) 2020-04-22
US10833264B2 (en) 2020-11-10
US20190058116A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN108780842A (zh) 用于制造存储器的方法、存储器以及该存储器的应用
CN104916776B (zh) 用于两端点存储器的选择器装置
AU735299B2 (en) Electrically addressable device, method for electrical addressing of the same and uses of the device and the method
Raeis Hosseini et al. Resistive switching memory based on bioinspired natural solid polymer electrolytes
US6128214A (en) Molecular wire crossbar memory
AU776671B2 (en) Multidimensional addressing architecture for electronic devices
US6198655B1 (en) Electrically addressable volatile non-volatile molecular-based switching devices
CN100585731C (zh) 存储器件制造中的方法
JP4514016B2 (ja) 複合分子材料を使用したフローティングゲートメモリデバイス
JP4769860B2 (ja) ナノスケールクロスバーに対するマルチプレクサインターフェース
JP6208946B2 (ja) ポリマー／電解質の接点でスイッチングするコンダクタンスに基づくメモリデバイス
JP2003059282A5 (zh)
JP2004522189A (ja) 電気化学ピクセル装置
de Ruiter et al. Polymeric memory elements and logic circuits that store multiple bit states
US9059705B1 (en) Resistive random accessed memory device for FPGA configuration
CN101541489B (zh) 使用非易失性纳米管块的存储元件和交叉点开关及其阵列
JP4416951B2 (ja) ポリマ・ミキサおよび／またはメモリを具備する量子ランダム・アドレス・メモリ
Wang et al. Inkjet-printed multi-bit low-voltage fuse-type write-once-read-many memory cell
JP4555567B2 (ja) 分子メモリ及びその製造方法
Li et al. Experimental demonstration of a defect-tolerant nanocrossbar demultiplexer
CN107403866B (zh) 非化学计量电阻式切换内存装置和制造方法
DE102016003461A1 (de) Verfahren zur Herstellung eines Speichers, Speicher, sowie Verwendung des Speichers
DE102016003770A1 (de) Verfahren zur Herstellung eines Speichers, Speicher, sowie Verwendung des Speichers
Salaoru et al. Materials and challenges of 3D printing of emerging memory devices
US8144495B2 (en) Method for programming an electronic circuit and electronic circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181109

WD01 Invention patent application deemed withdrawn after publication