CN104916776B - 用于两端点存储器的选择器装置 - Google Patents

用于两端点存储器的选择器装置 Download PDF

Info

Publication number
CN104916776B
CN104916776B CN201510105630.XA CN201510105630A CN104916776B CN 104916776 B CN104916776 B CN 104916776B CN 201510105630 A CN201510105630 A CN 201510105630A CN 104916776 B CN104916776 B CN 104916776B
Authority
CN
China
Prior art keywords
selector
voltage
layer
electric current
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510105630.XA
Other languages
English (en)
Other versions
CN104916776A (zh
Inventor
S·H·乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Crossbar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crossbar Inc filed Critical Crossbar Inc
Publication of CN104916776A publication Critical patent/CN104916776A/zh
Application granted granted Critical
Publication of CN104916776B publication Critical patent/CN104916776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文涉及用于两端点存储器的选择器装置，公开提供具有非线性电流‑电压(I‑V)响应的固态存储器。本发明以举例的方式提供一种选择器装置。该选择器装置可经由整体制造工艺串联非易失性存储器装置而形成。此外，该选择器装置可以提供实质上非线性I‑V响应以适当减轻该非易失性存储器装置的漏电流。在各种揭露的实施例方式中，该选择器装置及该非易失性存储器装置的串连组合可充当1‑晶体管、多‑电阻电阻式存储器单元数组中的一组存储器单元的一个。

Description

用于两端点存储器的选择器装置
有关本申请的交互参考
本申请主张第61/951,454号美国临时专利申请案的权益，其名称为用于两端点装置的选择器装置(SELECTOR DEVICE FOR TWO TERMINAL DEVICE)并提交于2014年3月11日，以及主张第62/021,660号美国临时专利申请案的权益，其名称为FAST Applications并提交于2014年7月7日，于此将其各自分别完整内容并入本文且于各方面做为参考。
技术领域
本发明一般有关于电子存储器，例如，本发明描述一种用于存储器装置的经配制以提供非线性电流-电压响应的选择器装置。
背景技术
集成电路技术的领域中近期的创新为电阻式存储器(resistive memory)。在多数电阻式存储器技术开发阶段期间，各种用于电阻式存储器的技术概念已被本发明的受让人所验证，并且其在证实的一或多个阶段以证明或反驳相关的理论。即便如此，电阻式存储器技术被寄望在半导体电子工业的技术竞争中拥有巨大的优势。
电阻式随机存取存储器(Resistive random access memory；RRAM)是电阻式存储器的一种。本发明的发明人相信RRAM具有潜力以作为高密度非易失性讯息存储技术。一般而言，RRAM是在有区别的阻态(resistive state)之间透过可控地切换存储讯息。单一的电阻式存储器能够存储单一位元的讯息或多个位元，以及能够被配置作为一次性可编程单元(one-time programmable cell)、或可编程和可抹除的装置，以作为由该受让人提供的各种经验证的记忆模型。
发明人已提出各种理论以解释电阻式切换的现象。于一个此类理论中，电阻式切换是导电结构形成于相反电气绝缘介质中的结果。该导电结构可以由离子、可在适当环境下(如适合的电场)被离子化的原子，或其他携带电荷的机制形成。在其他此类理论中，可以出现原子的电场辅助扩散(field-assisted diffusion)以响应到施加于电阻式记忆单元的适合的电位。在另外其他由发明人提出的理论中，可以出现该导丝(conductivefilament)的形成以响应到二元氧化物(binary oxide)(如，NiO,TiO2,或类似物)中的焦耳热和电化学过程，或透过离子的导体包括氧化物、硫族化物、聚合物等的氧化还原过程。
发明人期待基于电极、绝缘体、电极模型的电阻式装置展现出良好的持久力和生命周期。而且，发明人预期此类装置具有高芯片上(on-chip)密度。因此，电阻式元件可以做为使用于数位讯息存储的金氧半导体(MOS)晶体管的其他可行的选择。例如，本专利申请案的发明人相信电阻-切换存储器装置的模型提供一些潜在技术优势优于非易失性快闪MOS装置。
根据上述，发明人试图对存储器技术以及电阻式存储器做出进一步改善。
发明内容
以下提出本说明书的简化的概述以为了提供有关本说明书一些方面的基本了解。此概述并非本说明书延伸的概观。其并不是意图标示本发明的重要或关键元件也不是意图描述任何本发明的具体实施例的范围或权利要求书的任何范围。其目的是为了以简化的形式提出本发明的一些概念以作为对本揭露中的更详细描述的前序。
本发明的各种具体实施例中，提供有一个用于固态存储器应用的选择器装置。于各种具体实施例中，该选择器装置可用以具有非线性电流-电压(I-V)关系。再者，该选择器装置可以，孤立地，为具有响应第一电气条件的第一电气状态以及缺乏该第一电气条件的第二电气状态的易失性装置。
于一或多个具体实施例中揭露整体的固态建构与非易失性存储器装置串联形成。该整体的固态建构可以是选择器装置，如于此所提供。而且，该选择器装置可提供本质上为非线性I-V响应，其适合用于该非易失性存储器装置以减轻漏电流。因此，在至少一些具体实施例中，该整体的固态建构和该非易失性存储器装置的串联组合可以充当1-晶体管、多-电阻(1T-nR)电阻式存储器单元阵列的存储器单元组之一(如，该存储器单元为1-选择器、1-电阻(1S-1R)的配置)。
又于另外的具体实施例中揭露一种用以展现非线性I-V关系至不同极性讯号的选择器装置。例如，该选择器装置可展现第一非线性I-V关系以响应第一极性的讯号，以及第二非线性I-V关系以响应第二极性的第二讯号。于一些具体实施例中，该第一非线性I-V关系和该第二非线性I-V关系可以具有相似或相同的曲度，然而于其他具体实施例中该第一非线性I-V关系和该第二非线性I-V关系可以具有不同曲度。于更多的具体实施例中，该选择器装置可被提供为与双极性存储器装置串联。于这些具体实施例中，该选择器装置可以提供非线性响应用于第一极性的读和写的操作，以及第二极性的抹除操作。
于更多具体实施例中，提供一种用于形成用于两端点存储器装置的选择器装置的方法。该方法可包括提供包括第一金属材料的第一层状结构以及提供接触该第一层状结构的选择器材料层。再者，该方法可以包括提供包括第二金属材料并接触该选择器材料层的第二层状结构。于各种具体实施例中，该第一金属材料或该第二金属材料可用以提供导电离子至该选择器材料以分别响应第一极性或第二极性的电压，该电压被施加跨过该第一层状结构和该第二层状结构，以及该选择器材料用以使该导电离子能够渗透入该选择器材料层以响应该施加跨过该第一层状结构和第二层状结构的电压。于其他替代或另外的具体实施例中，该第一层状结构、该选择器材料层、以及该第二层状结构形成该选择器装置以及该选择器装置与该两端点存储器装置电气串联。
由其他被揭露的具体实施例中，本发明主旨揭露提供一种用于两端点存储器的选择器装置。该选择器装置可包括第一层状结构以及接触该第一层状结构的选择器材料层，且该第一层状结构包括第一金属材料。而且，该选择器装置可包括接触该选择器材料层并包括第二金属材料的第二层状结构。于一些具体实施例中，该第一金属材料或该第二金属材料可分别用以提供导电离子至该选择器材料以响应第一极性或第二极性的阈电压，该阈电压被施加跨过该第一层状结构和该第二层状结构。于其他具体实施例，该选择器材料用以使该导电离子能够渗透入该选择器材料层以响应该施加跨过该第一层状结构和第二层状结构的阈电压。根据又其他的具体实施例，该选择器装置与该两端点存储器装置电气串联。
较上述更进一步，本发明提供一种操作包括多个两端点存储器装置和多个选择器装置的交叉存储器阵列的方法，其中该多个两端点存储器装置各自与该多个选择器装置的一个选择器装置串联，其中各选择器装置关联第一电气特性以响应小于阈电压的施加电压，以及关联第二电气特性以响应大于或等于该阈电压的施加电压。该方法可包括施加大于该阈电压的第一电压至包括串联第一选择器装置的第一两端点存储器装置的第一存储器结构。该方法可额外包括施加该第一电压的同时，施加小于该阈电压的第二电压至包括串联第二选择器装置的第二两端点存储器装置的第二存储器结构。而且，该方法可以包括决定电流以响应施加该第一电压同时施加该第二电压。于至少一具体实施例中，该电流包括关联该第一选择器装置的第一电流和关联该第二选择器装置的第二电流。于一或多个另外的具体实施例中，该第一电流和该第二电流的电流比落于选自由约1,000至约10,000、约10,000至约100,000、约100,000至约1,000,000、以及约1,000,000至约10,000,000的比例范围所组成的群组。根据本揭露，超出10,000,000的电流比为想象的。
以下叙述和附图展示本发明特定作为说明的方面。这些方面为象征性的，然而，但本发明的原则可被使用于该各种方法中的一些。自以下详尽的描述考虑与该附图协力将使本发明的其他优点和新颖性特征变得明白。
附图说明
本发明的各方面或特征是参考附图以描述，其中相似参考符号始终用来指相似元件。本说明书中，多数具体的细节被描述以为了提供对本揭露全面性的了解。然而，应注意的是，缺乏这些具体细节，或以其他方法、组成、材料等，本主题揭露的某些方面仍可被实行。于其他实例中，众所皆知的结构和装置以方块图形式显示以帮助描述揭露本发明主旨；
图1图是根据各种揭露的具体实施例描绘一个例示的配备有固态选择器装置的整体结构的方块图；
图2绘制一个作为范例的响应第一极性的电气特性的选择器装置行为的方块图；
图3描绘一个作为范例的响应第二极性的电气特性的选择器装置行为的方块图；
图4是根据本揭露其他选择或另外的方面绘制一个作为范例的选择器装置方块图；
图5绘制于一些具体实施例中，作为范例的选择器装置的电流-电压(I-V)响应的图形；
图6绘制于其他被揭露的具体实施例中，作为范例的选择器装置的I-V响应的图形；
图7是根据具体实施例绘制一个例示的提供以与存储器装置结合的选择器装置的方块图；
图8描绘一个例示的包括与两端点存储器串联的个别的选择器装置的存储器单元的排列的方块图；
图9绘制一个作为范例的交叉存储器结构图，说明漏电流的影响和非线性I-V响应的好处；
图10是根据各种经揭露的具体实施例，描绘一个作为范例的用于制造选择器装置的方法流程图；
图11绘制一个例示的用于制造与两端点存储器装置串联的固态选择器装置的方法流程图；
图12是根据更多经揭露的具体实施例描绘一个例示的用于操作存储器单元阵列的方法流程图；
图13是根据各种经揭露的具体实施例绘制一个用于存储器装置的范例操作和控制环境的方块图；
图14描绘一个例示的计算环境的方块图，其可以与各种具体实施例结合实行。
具体实施方式
本揭露关于一种用于两端点存储器单元的选择器装置，运用于数位讯息储存。在一些实施例中，该两端点存储器单元可包括电阻式技术，例如电阻式切换两端点存储器单元。电阻式切换两端点存储器单元(也称作为电阻式切换存储器单元或电阻式切换存储器)，如本文所使用，包括具有主动区域于两个导电触点之间的导电触点的电路部件。该两端点存储器装置的该主动区域，在电阻式切换存储器的配置中，显示多个的稳定或半稳定电阻式状态，每个电阻式状态具有不同的电阻。此外，该多个状态中的各自一个可成形或启动以响应于施加在该两个导电触点的合适的电子讯号。该适合的电子讯号可为电压值、电流值、电压或电流极性等等，或是上述项目的适当结合。尽管并不详尽，电阻式切换两端点存储器装置的范例可包括电阻式随机存取存储器(RRAM)、相变化随机存取存储器(PCRAM)以及磁性随机存取存储器(MRAM)。
本案揭露的实施例可提供一种能够与非易失性存储器单元整合的易失性选择器装置。在各种实施例中，该易失性选择器装置或该非易失性存储器单元可为丝状为基础(filamentary-based)的装置。丝状为基础的装置的一种范例可包括：导电层例如金属、p型掺杂(或n型)硅(Si)承载层(例如p型或n型多晶硅、p型或n型多晶SiGe等等)、电阻式切换层(RSL)以及能够离子化的主动金属层。在合适的条件下，该主动金属层可提供丝状形成离子至该RSL。在这样的实施例，导丝(conductive filament)(例如由该离子所形成)可有利于通过至少一部分的该RSL的电气导电性，并且该丝状为基础的装置的电阻可由介于该丝状以及该导电层之间的隧穿(tunneling)电阻来决定。
在本发明的存储器单元的各种实施例中，p型或n型硅承载层可包括p型或n型多晶硅、p型或n型多晶SiGe等等。RSL(在本技术领域中也可称作为电阻式切换介质(RSM))可包括，例如未掺杂的非晶硅层、具有固有特性的半导体层、硅亚氧化物(例如SiOx，其中x值介于0.1到2之间)、以及等等。适合用于该RSL的材料的其他范例可包括SiXGeYOZ(其中X、Y以及Z各自为适合的正整数)、硅氧化物(例如SiON，其中N为适合的正整数)、非晶硅(a-Si)、非晶SiGe(a-SiGe)、TaOB(其中B为适合的正整数)、HfOC(其中C为适合的正整数)、TiOD(其中D为适合的数)、Al2OE(其中E为适合的正整数)以及等等，或是上述项目的适当结合。在各种实施例中，该RSL包括数个空隙或缺陷。
用于丝状为基础的存储器单元的主动金属层可包括：银(Ag)、金(Au)、钛(Ti)、氮化钛(TiN)或其他适合的钛化合物、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、铂(Pt)、铪(Hf)、以及钯(Pd)等等。其他适合的导电材料，以及化合物、合金、或上述的结合或是类似材料，可被运用于该主动金属层在本案揭露的某些样态中。关于本案揭露的实施例的某些细节类似前述范例可于以下授权给本申请专利的受让人的美国专利申请中发现：申请号11/875,541申请于2007.10.19以及申请号12/575,921申请于2009.10.08，藉由引用于本文中并入其各自的全部内容并为了所有目的。
在各种所揭露的具体实施例中，揭露了丝状为基础的切换装置并且描述其运作方式。在某些具体实施例中，丝状为基础的切换装置可为易失性切换装置，其显现第一可测量独特状态在缺乏合适的外部刺激下，并且显示第二可测量独特状态以响应该适合的外部刺激。本文中该易失性切换装置通常称作为选择器装置或是选择装置、丝状选择器装置、丝状为基础的选择器装置等等；虽然这样的装置，其组成或应用不应被限制于此术语。在其他的具体实施例，丝状为基础的切换装置可为非易失性切换装置，其显现第一可测量独特状态直到施加合适的第一外部刺激以转换该非易失性切换装置至第二可测量独特状态。接着，该非易失性切换装置显现该第二可测量独特状态直到施加合适的第二外部刺激。非易失性丝状为基础的切换装置可具有多于两种可测量独特状态，导致多层级单元功能，虽然本揭露一般表示该二进制情况。本文中非易失性丝状为基础的切换装置一般表示为存储器单元、电阻式存储器单元、丝状为基础的存储器单元等等，但同样这类装置的组成、功能或应用不应被限制于此术语。
丝状选择器装置可显现第一状态(例如，第一电阻、或其他合适的可测量特性)在缺乏适合的外部刺激下。该刺激可具有当施加该刺激时，诱导该丝状选择器装置从第一状态转换至第二状态的阈值或这类数值的范围。该丝状选择器装置回到该第一状态以响应小于该阈值(或是数值的阈值范围)的该刺激。在某些所揭露的具体实施例中，丝状为基础的选择器装置可运作在双极性方式，以不同的行为响应不同的极性(或方向、能量流、能量源方向等等)的外部刺激。如说明性的范例，响应超出第一阈电压(或电压组)的第一极性刺激，该丝状选择器装置可从该第一状态转换至该第二状态。更进一步，响应超出第二阈值电压的第二极性刺激，该丝状选择器装置可从该第一状态转换至第三状态。在某些具体实施例中，该第三状态可实质上与该第一状态相同，具有相同或相似的可测量独特特性(例如，导电性等等)、具有相同或相似的阈值刺激的量值(虽然相反的极性或方向)等等。在其他的具体实施例中，该第三状态可与该第二状态不同，无论是在该可测量特性的项目(例如，不同导电性数值以响应当相对于之前极性为反转的极性)或是关联该第一状态的转换的阈值刺激的项目(例如，所需要以转换至该第二状态的正电压的不同量值，相对于所需要以转换至该第三状态的负电压的量值)。
在某些具体实施例中，并藉由举例的方式，所揭露的丝状为基础的选择器装置可成形导电路径或通过相对高电阻部分的细丝以响应合适的外部刺激。该外部刺激可引起主动金属层之内的金属粒子迁移(或离子化)在该丝状选择器装置的RSL层之内。进一步来说，该RSL可经选择以具有相对少的物理缺陷位置对于该易失性丝状切换装置，以利于该金属粒子的相对良好的迁移率于该RSL之内。因此，在关联的阈值刺激(或阈值数值的狭窄范围)以下，该金属粒子可消散在该RSL之内以防止形成足够的导电性路径通过该RSL以降低关联该第一状态的高电阻。在该阈值之上，该外部刺激维持该金属粒子于足够成形以提供该导电性路径，导致该第二状态的相对低电阻。类似的机制可控制该第三状态的运作于该双极性方面。
对于非易失性丝状为基础的电阻式切换存储器单元，RSL可经选择以具有足够物理缺陷位置于其中，从而于缺少合适的外部刺激下捕获粒子到适当之处，减轻粒子的迁移率以及消散。这，响应施加跨过该存储器单元的合适的编程电压，导电性路径或细丝形成通过该RSL。详而言之，依据编程偏压电压的应用，金属离子从该主动金属层产生并且迁移进入该RSL层。更进一步来说，金属离子迁移至该RSL层之内的该空隙或缺陷位置。于一些实施例中，当该偏压电压移除时，该金属离子变为中性金属粒子且仍被困在该RSL层的空隙或缺县尉至。当足够的离子变为被捕获时，细丝是成形并且该存储器单元从相对高电阻状态切换至相对低电阻状态。更详而言之，该被捕获的金属粒子提供通过该RSL层的导电性路径或细丝，并且典型上由通过该RSL层的隧穿电阻来决定电阻。在某些电阻式切换装置中，可实施抹除程序以解形成(deform)该导电性细丝，于至少一部分，导致该存储器单元从该低电阻状态回到该高电阻状态。更详而言之，依据抹除偏压电压的应用，被捕获在该RSL的空隙或缺陷中的金属粒子变为移动的并且迁移回朝向该主动金属层。此状态的改变，在存储器的背景下，可关联于二进制位的个别状态。对于多个存储器单元的阵列，存储器单元的字、字节、页面、块等等，可被编程或抹除以表示二进制讯息的零或一，并且藉由随时间保持这些状态以具有储存该二进制讯息的效果。在各种具体实施例中，多层级讯息(例如多个位)可被储存在这类的存储器单元中。
应理解到本文的各种具体实施例可运用各种存储器单元技术，具有不同的物理特性。举例来说，不同的电阻式切换存储器单元技术可具有不同的离散可编程电阻、不同的关联编程/抹除电压，以及其他差异特性。举例来说，本案揭露的各种具体实施例可运用双极性切换装置，其显现第一切换响应(例如，编程为编程状态组之一)至第一极性的电讯号，以及第二切换响应(例如，抹除至抹除状态)至具有第二极性的该电讯号。举例来说，该双极性切换装置与单极性装置为对比，该单极性装置同时显现该第一切换响应(例如编程)以及该第二切换响应(例如抹除)以响应具有相同极性以及不同量值的电讯号。
对于本文的各种样态与具体实施例，其中并未指定特定的存储器单元技术或编程/抹除电压，意指这类样态与具体实施例采用任何合适的存储器单元技术并且由合适于该技术的编程/抹除电压来运作，如本领域的技术人士所习知或本领域的技术人士藉由本文所提供内容而得知。应进一步理解到，其中以不同的存储器单元技术替代将需要由本领域的技术人士所知的电路修改，或变换至由本领域的技术人士所知的操作信息层级，包括替代的存储器单元技术或信息层级变换的具体实施例被认为是在本发明的范围之内。
本发明的发明人熟悉除了电阻式存储器之外的额外的非易失性、两端点存储器结构。举例来说，铁电随机存取存储器(RAM)为一范例。其他一些包括磁-电阻式RAM、有机RAM、相变RAM以及导电桥RAM等等。两端点存储器技术具有不同的优点以及缺点，并且常见于在优点以及缺点之间取舍。虽然在本文中许多的具体实施例中称作电阻式切换存储器技术，其他两端点存储器技术可运用于某些所揭露的具体实施例，其中适合于本领域之技术之一。
高密度集成的存储器通常运用阵列结构，其中多个单元沿着集成晶片的导电线连接，例如位线、字线、数据线、源线等等。然而，本发明的发明人相信，尽管连接多个单元至一般导电线可增强存储器密度，这样的配置也可能导致电气问题例如漏电流(例如，参阅下文图8)、减低感应幅度(sensing margin)、多余的电力耗损等等。这对于编程至低电阻状态的存储器单元可能特别明显。如说明性的范例，一操作电压施加至所选择的导电线，其一般连接至目标存储器单元以及数个非目标存储器单元，可能导致明显的电流于非目标存储器单元在低电阻状态下。其中大量数目的非目标存储器单元被连接至该所选择的导电线(例如，为了达成高存储器密度)，显著的电力被由此电流耗损。此外，由该操作电压所引起的在附近导电线的电容电压，可导致漏电流从该附近的导电线至该所选择的导电线。除了耗损额外的电力以外，此漏电流降低了感应幅度对于执行在该目标存储器单元上的存储器操作。
为了减少多余的电力耗损以及漏电流于存储器阵列中，一晶体管可连接至每个存储器单元，有时称作为1晶体管-1存储器单元(1transistor–1memory cell)架构。该晶体管可关闭以切断通过该存储器单元的电流，最小化于该存储器单元的漏电流。然而，额外的晶体管对于每一个存储器单元，可能显著的增加该存储器单元的尺寸(并且减少存储器的关联的阵列的密度)。某些存储器阵列平衡了存储器密度与漏电流，藉由实施1晶体管-n存储器单元架构，其中n为大于1的整数。在这架构中，对每个电晶体增加记忆体单元的数目n实现了于存储器密度与漏电流及电力耗损之间的折衷。因此，本案发明人了解传统上企图达成增加存储器密度可能导致增加电力耗损并伴随焦耳热、降低感应幅度以及其他问题。
本案发明的各种具体实施例提供一种选择器装置(例如易失性切换装置)，其用以提供非线性电流-电压(I-V)响响应于关联该选择器装置的存储器单元(例如非易失性切换装置)。详而言之，该非线性I-V响应可显著减低于所关联的存储器单元中的漏电流。更进一步，该选择器装置可为被制造与该所伴随的存储器单元结合的整体的固态构造，这并不实质上增加该存储器单元的尺寸。在电阻式存储器单元技术的背景下，该所揭露的选择器装置可促成具有高存储器密度的1晶体管-n电阻(1T-nR)架构。在某些具体实施例中，对每个晶体管的存储器单元的该数量，n，可为512、1024、或甚至更大，在没有显著影响的存储器阵列的漏电流下。因此，该所揭露的存储器装置可促成高存储器密度，在低漏电流、低电力耗损以及良好感应幅度之下。
现在请参照至图式，图1绘示范例选择器装置100的方块图，根据本案发明的一或多个具体实施例。选择器装置100可为用以响应合适的电讯号而可操作的两端点装置，该电讯号施加在选择器装置100的两端点的一个或多个。在各种所揭露的具体实施例中，选择器装置100可具有非线性I-V响应，其中选择器装置100显现出在第一范围中的电流以响应电压量值的第一范围，以及在第二范围(例如相当高于该第一范围的量值)中的电流以响应电压量值的第二范围(例如，参阅图5及图6，于下文)。该电压量值的第一范围以及电压量值的第二范围可为可区别的，如一范例，藉由阈电压或电压的阈值范围(例如，具有介于该电压量值的第一范围以及电压量值的第二范围之间的量值)。在进一步的具体实施例中，选择器装置100可被制造与两端点存储器装置串联(并未描绘，但参照下文图7及图8)于整体制造制程的部分(例如光刻制程、遮罩以及蚀刻制程等等)。在这些后来的具体实施例中，选择器装置100可用以提供非线性I-V响响应于该两端点存储器装置，减少漏电流以及降低电力耗损，而促进增加存储器密度以对于与选择器装置100的个别串联的这类存储器单元的阵列。举例来说，在两端点电阻式存储器单元的例子中，选择器装置100可促进具有相对高数值的n的高密度1T-nR存储器阵列，而减轻漏电流并且减低电力耗损对于该1T-nR存储器阵列。在各种具体实施例中，选择器装置100可实施为FASTTM选择器装置，目前由本案专利申请的当前受让人开发当中。
绘示在图1的选择器装置100具有顶部电极102以及底部电极106。顶部电极102以及底部电极106为电导体，并且包括适合于促进电流传导的材料。在一个或更多个具体实施例中，顶部电极102以及底部电极106可包括提供或是促进提供移动的原子或离子以响应合适刺激的材料。合适刺激的范例可包括电场(例如编程电压)、焦耳热、磁场或其他适合刺激以为了定向或部分定向的粒子运动。在至少一个具体实施例中，粒子迁移率可响应非定向或部分非定向消散或类似现象。
用于顶部电极102或是底部电极106的合适材料的范例可包括惰性金属(例如Ag、Pd、Pt、Au等等)或部分包含惰性金属的金属合金(例如Ag-Al、Ag-Pd-Cu、Ag-W、Ag-Ti、Ag-TiN、Ag-TaN等等)。举例来说，惰性金属或是其合金可运用以促进减轻介于顶部电极102或是底部电极106以及选择器层104之间的交互作用。作为范例，这样减轻粒子交互作用(例如，减轻或避免顶部电极102或是底部电极106的粒子与选择器层104的粒子的化学链结)可促进增强对于选择器装置的使用寿命以及可靠度，。用于顶部电极102或是底部电极106的合适材料的另一范例可包括具有相对快速扩散粒子的材料。举例来说，较快速的扩散可包括有能力在缺陷位置之间移动(例如，在分子材料的空隙或间隙)于固体内，在缺乏聚合力下促进该相对快速扩散粒子的消散，举例来说。具有相对快速扩散粒子的材料可促进选择器装置100的快速的状态切换(例如，从非导电状态至导电状态)，于低偏压数值。适合的快速扩散材料的范例可包括Ag、Cu、Au、Co、Ni、Al、Fe等等，其适合的合金或前述其适合结合。
在至少一个具体实施例中，顶部电极102可包括如底部电极106的相同材料或实质上相同材料。在其他的具体实施例中，顶部电极102以及底部电极106可为不同材料。在又一其他的具体实施例中，顶部电极102以及底部电极106可为至少部分相同材料，并且部分为不同材料。举例来说，顶部电极102可包括适合的导电材料，并且底部电极106可至少部分包括该适合的导电材料的合金，或是适该合的导电材料与另外的适合导体的结合，如说明的范例。
除了以上所述，选择器装置100包括选择器层104。与顶部电极102或是底部电极106相反，选择器层104可为电性绝缘体或离子导体。更进一步来说，选择器层104可为至少对于顶部电极102或是底部电极106的粒子为弱渗透的材料(例如氧化物)。在某些具体实施例中，选择器层104可为非计量比材料(non-stoichiometric meterial)。用于选择器层104的合适材料的范例可包括SiOX、TiOX、AlOX、WOX、TiXNYOZ、HfOx、TaOx、NbOx等等，或是其适合结合，其中x、y、z可为适合的非计量比数值。在一些具体实施例中，选择器层104可为硫族化物(chalcogenide)或包含Ge、Sb、S、Te中的一或多个的固态电解质(solid-electrolyte)材料。在又一另外的具体实施例中，该选择器材料可包括多个上述所提材料的迭加(例如SiOx/GeTe、TiOx/AlOx)。在本案发明的至少一个具体实施例中，选择器层104可在制造期间掺杂金属，以促进金属离子从该顶部或底部电极注入。
在操作中，适合的电子讯号可施加至顶部电极102或是底部电极106以诱导选择器装置100的状态转换。状态转换可为在电阻或是导电性上的转换，举例来说。如一说明性的范例，电压、场、电流等等，可施加在顶部电极102或是底部电极106，具有至少关联于诱导选择器装置100的该状态转换的阈值强度。响应这样的于该阈值强度的讯号，选择器装置100可从具有高电阻以及第一电流(或电流的第一范围)的非导电状态转换至具有低电阻以及第二电流(或电流的第二范围)的相对导电状态。在各种具体实施例中，该第一电流对该第二电流的电流比例可为至少大约1,000或是更大。举例来说，在一具体实施例中，该电流比例可选自约1,000至约10,000的电流比例的范围。在另一具体实施例中，该电流比例可选自约10,000至约100,000的电流比例的范围。在又另一具体实施例中，该电流比例可选自约100,000至约1,000,000的电流比例的范围。在还有其他的具体实施例中，该电流比例可选自约1,000,000至约10,000,000或更大的电流比例的范围。可提供对于选择器装置100的其他合适电流比例于各种其他适合的具体实施例中。
图2为根据本案发明其他的具体实施例绘示描述选择器装置200响应施加讯号的操作行为的方块图。举例来说，选择器装置200包括顶部电极202、选择器层204以及底部电极206，如图示。在至少一些具体实施例中，选择器装置200可实质上类似于图1的选择器装置100，于下文，尽管本发明并未如此限制。
于图2的顶部，绘示具有施加至选择器装置200的第一讯号202A的选择器装置200。第一讯号202A大于关联选择器装置200的非线性I-V响应的阈值量值。在各种具体实施例中，该阈值强度可实施为阈值量值的狭窄范围(例如，参阅下文)。应理解到，本文所称关联选择器装置的非线性I-V响应的阈值量值(例如电压量值)可包括阈值量值的狭窄范围(例如电压数值的范围)，在其中I-V响应从线性(或近似线性)行为转换至非线性行为。对于选为该选择器装置的组件的材料、这类材料的配置、这类材料的特性(例如，厚度、面积、导电率等等)或是其它等的不同组合，该量值的范围可变化以适用之。
尽管第一讯号202A被描述为电压，例如，其中顶部电极电压VTE大于选择器装置200的第一阈电压VTH1，在其他的具体实施例中，第一讯号202A可包括诱导顶部电极202或底部电极206的粒子的粒子迁移的其他讯号，例如电场、电流、或甚至关联于焦耳热的温度。除了前述以外，第一讯号202A可为第一极性(例如，至少在电性意义上)。举例来说，第一讯号202A可具有从顶部电极202至底部电极206被施加的正梯度(例如，正电压或电场于顶部电极202并且接地或负电压或电场于206、电流从顶部电极202至底部电极206，以及等等)。
为响应第一讯号202A(相对底部电极206的顶部电极202)，顶部电极202(或是底部电极206)的粒子可形成导电路径、或细丝于选择器层204内，如图示。在一些具体实施例中，该粒子可从顶部电极202(或是底部电极206)迁移进入选择器层204以响应第一讯号202A。在其他的具体实施例中-以其中选择器层204掺杂金属粒子的例子来说-在选择器层204内的粒子可被离子化或是对齐(例如，沿着该导电路径空间地组织化)以响应第一讯号202A。在还有其他的具体实施例中，粒子可从顶部电极202(或是底部电极206)迁移并结合在选择器层204内正被离子化或是对齐的现存粒子以响应第一讯号202A，以形成该导电路径，如果该选择器层掺杂金属粒子。该导电路径的形成可促进从非导电状态转换至导电状态，关联于选择器装置200的非线性I-V响应。更进一步来说，该适合的导电路径成形可为响应第一讯号202A的量值符合或超过第一阈值的量值的第一讯号202A的量值。因此，该第一阈值量值与导致该导电状态的转换有关。
在图2的底部，选择器装置200观察到第二讯号202B施加至顶部电极202(相对于底部电极206)。第二讯号202B可具有小于该第一阈值强度的量值(例如，VTE<VTH1例如，VTE≈0V)，并且响应，选择器装置200可从该(高)导电状态转换至该(相对上)非导电状态。再次，在各种具体实施例中，该第一阈值量值可横跨量值的狭窄范围。响应第一讯号202A而形成的导电路径可消散，于至少一部分，以响应第二讯号202B，如描绘在图2底部的选择器层204内，或是响应第一讯号202A的移除。当外部力量(例如，第二讯号202B)强度不足以将该粒子保持在从顶部电极202至底部电极206通过选择器204的导电路径中时、，由于粒子倾向迁移进入或外出选择器层204，则可能发生消散。因此，在一具体实施例中，低于量值的狭窄范围的最低阈值量值，该导电路径至少一部份解形成，反之，量值的狭窄范围的最高阈值量值或是之上，该导电路径可形成充分足够以导致选择器装置200的导电状态。重申以上所述，在本文各种具体实施例中，应理解到所称阈电压可实际上是指阈电压组(例如在电压的狭窄范围之内)，其关联导电路径的形成与解形成。
如以上所述，选择器装200可以易失性的方法从该非导电状态转换至该导电状态，并且返回该非导电状态。换句话说，选择器装置200可处于该导电状态以响应施加在选择器装置200的具有该第一阈值量值的第一讯号202A。选择器装置200可处于该非导电状态以响应施加在选择器装置200的具有小于该第一阈值强度的第二讯号202B。
在一些具体实施例中，选择器装置200可以电气串联方式与两端点存储器单元(例如，电阻式切换存储器等等)结合。当被提供以串联在一起时，选择器装置200可对两端点存储器单元提供非线性I-V特性。更进一步来说无论当该两端点存储器单元是在导电状态或是非导电状态，可提供该非线性I-V特性。举例来说，低于该第一阈值量值的讯号将导致选择器装置200处于该非导电状态。在该非导电状态，当该讯号低于该第一阈值时，选择器装置200将抵抗电流通过选择器装置200与该两端点存储器单元的串联结合。当该讯号等于或是在该阈值量值之上时，选择器装置200将为导电性，并且该两端点存储器单元的状态可判定“选择器装置200与该两端点存储器单元”的串联结合的电性特征。因此，启动选择器装置200将促进该两端点存储器单元的操作存取。停用选择器装置200将抵抗该两端点存储器单元的操作存取(例如，藉由抵抗电流通过该串联结合，以及藉由下降施加在跨过该串联结合的大部分电压，等等)。因为选择器装置200为易失性，并且在缺乏具有该第一阈值量值的讯号时处于该非导电状态，该两端点存储器单元为不可存取并且维持讯息(例如，维持电流状态于其中)。在另一方面，选择器装置200提供非线性I-V响响应于该串联结合，抵抗漏电流并且促进存储器阵列具有高密度。
图3绘示描述范例选择器装置300的操作行为的方块图，根据本案发明的进一步样态。选择器装置300可实质上类似于选择器装置100或是选择器装置200，在一或多个具体实施例中。然而，本发明并未如此限制。
说明选择器装置300的操作行为以响应第二极性的讯号，不同于第一讯号202A以及第二讯号202B的第一极性，参考上文关于图2的描述。举例来说，该第二极性可为相反或近似相反于该第一极性，于各种具体实施例中。如说明性的范例，该第二极性可包括讯号梯度(例如，电压梯度、电流梯度、焦耳热梯度等等)其从底部电极306测量为较大的数值并且从顶部电极302测量为较小的数值。
在图3顶部，具有量值等于或大于第二阈值量值(或是阈值量值的第二范围，如果适合的话)的第一讯号302A被施加在底部电极306相对于顶部电极302。底部电极306的粒子迁移进入并且通过选择器层304以响应第一讯号302A。该第二阈值量值与导电路径的合适形成有关，该导电路径从底部电极306至顶部电极302跨过选择器层304，以诱导选择器装置300的导电状态。请注意在一些具体实施例中，该第二阈值量值(或是量值的范围)可与该第一阈值量值(或是量值的范围)不同(不同数值)，该第一阈值量值与从顶部电极202相对于底部电极206的导电路径的成形有关，如于上文图2所描述。可能发生量值上的差异，举例来说，其中该顶部电极以及底部电极由具有不同粒子迁移率、不同离子强度、不同尺寸、不同形状等等的不同材料所形成。换句话说，对于顶部电极302或底部电极306运用不同材料、材料的顺序(例如，增加额外的层-例如障壁层-介于选择器层304以及顶部电极302或底部电极306之间)、材料性质或特性可导致不同的阈电压，其关联于从顶部电极202至底部电极206的细丝形成(如图2所示)相比从底部电极306至顶部电极302的细丝形成(如图3所示)。
如图3所示，导电路径的形成可包括从底部电极306迁移通过选择器层304至顶部电极302的底部电极306的适合粒子，或在选择器层304中预先存在的金属粒子对齐/迁移以成形该导电路径(例如，其中该选择器层掺杂金属粒子)。在图3的底部，具有小于该第二阈值量值(或量值的范围)的量值的第二讯号302B被施加在底部电极306。响应该第二讯号，该导电路径的粒子消散通过选择器层304(或朝向/进入底部电极306)，于至少一部分解形成该导电路径。这诱导了选择器装置300的非导电状态。因此，在一具体实施例中，低于量值的狭窄范围的最低阈值量值，该导电路径至少一部份解形成，反之，量值的该狭窄范围的最高阈值量值或是之上，该导电路径可形成充分足够导致选择器装置300的该导电状态。重申以上所述，在本文各种具体实施例中，应理解到所称阈电压可实际上是指阈电压组(例如在电压的狭窄范围之内)，取决于导电路径是否形成或解形成。
在其他的具体实施例中，如果该电压源的极性定义为正到负相对于顶部电极302及底部电极306，则低于量值的狭窄范围的最低阈值量值时，该导电路径可形成充分足够导致选择器装置300的该导电状态，反之，量值的该狭窄范围的最高阈值量值或之上时，该导电路径至少一部份解形成。此项范例将于以下说明。
在各种具体实施例中，选择器装置300可具有以上所述关于选择器装置200的特性以响应该第一极性的讯号。因此，选择器装置300可形成包含响应该第一极性的讯号从顶部电极302延伸通过选择器层304的粒子的导电路径，并且可形成响应该第二极性的讯号从底部电极306延伸通过选择器层304的粒子的第二导电路径。在至少一些具体实施例中，该导电路径可至少部分包括底部电极306的粒子(例如，接近底部电极306的边界)，以及同样的该第二导电路径可至少部分包括顶部电极302的粒子(例如，接近顶部电极302的边界)。因此，选择器装置300可具有第一阈值量值以促进顺着该第一极性转换至第一导电状态，以及第二阈值量值以促进顺着该第二极性转换至第二导电状态。此操作可在与双极性存储器单元结合下实施，提供非线性I-V特性对于第一极性讯号以及对于第二极性讯号。在实用方面，双向的非线性I-V特性可促进对于来自正或负极性讯号的漏电流的抵抗。因此，选择器装置300与两端点存储器单元的串联结合可减轻由编程讯号或读取讯号(例如，具有第一极性)或是抹除讯号(例如，具有第二极性)所导致的漏电流。在至少一些具体实施例中，应理解到选择器装置300的这样描述(以及对于图3的其他适合描述)，可具有类似的适用性对于上文图2的选择器装置200。还有，反过来说也是对的；描述关于选择器装置200的说明性具体实施例可适用于选择器装置300于适合的具体实施例中。因此，对于图3及图2的范例具体实施例的描述应被认为是可于适合之处互换的。
在各种具体实施例中，选择器装置300可于操作参数组内操作。在一些具体实施例中，该操作参数组可经选择以维持选择器层304的易失性状态切换(例如，藉由形成相对弱的细丝，其中至少一部分在低于阈值讯号量值之下解形成)、提供切换使用寿命、达成目标电力耗损等等，或是上述项目的合适结合。在一些实施中，通过选择器装置300的电流(并且，例如，选择器装置300与两端点存储器单元的串联结合)可被限制于最大电流数值。
举例来说，最大电流数值可限制于300微安培(μA)或以下，300μA或以下，或是另外适合的最大数值。在其他的具体实施例中，选择器层304可具有维持在厚度的目标范围内的厚度。举例来说，选择器层304的厚度可从大约0.5纳米(nm)至大约50nm。在各种具体实施例中，根据目前的实验数据，提供根据大约1伏特的阈电压的令人惊异的有效结果的典型厚度可为大约1到大约20nm的范围之内，并且更详细来说大约1nm至大约10nm。在至少一个具体实施例中，选择器层304(或是例如，上文图2的选择器层204)的厚度可经选择以提供关联于选择器装置300的状态切换的讯号阈值量值(例如阈电压、电流阈值、场强度阈值等等)以具有目标数值，或于目标范围之内。如一说明性的范例，该厚度可经选择以提供关联于状态切换的阈电压为介于大约0.1伏特以及4伏特之间。维持该阈电压于目标数值可减轻或避免非易失性细丝的形成。
在一些具体实施例中，运用于选择器层304(或选择器层204)的材料的计量比数值可提供于目标数值。举例来说，用于SiOx选择器层304(或是选择器层204)的计量比数值”x”可介于大约0.5以及大约2之间。在至少一些具体实施例中，该计量比数值可经选择以达成对于通过选择器层304(或是选择器层204)的导电路径(例如，细丝)的目标宽度。在一些具体实施例中，增加运用于选择器层304(或是选择器层204)的材料的计量比数值可减少选择器层304或204的缺陷密度(例如，悬键(dangling bonds)的密度、粒子空隙的密度等等)，并且该计量比数值可经选择以达成目标缺陷密度以提供对于该导电路径的该目标宽度。在至少一个所揭露的具体实施例中，选择器层厚度以及计量比数值可各自经选择以达成介于最大阈电压以及最大缺陷密度之间的目标折衷。
图4绘示范例固态切换装置400的方块图，根据本案发明的替换性或另外的样态。固态切换装置400可用以操作如与两端点存储器装置串联的易失性切换装置，在一或多个具体实施例中。在其他的具体实施例中，固态切换装置400可用以操作如单独固态电子部件，例如易失性开关，或是如与一个或更多个其他电子装置结合的电子部件(例如，可操作于与制造在CMOS基板中或上的一个或更多个CMOS装置结合)。
如图示，固态切换装置400可包括顶部电极402、离子导体层1404、选择器层406、离子导体层2408以及底部电极410。在各种替换性的具体实施例中，固态切换装置400可包括离子导体层1404或离子导体层2408中的一个或另一个，而不是两者。在替换性或额外的具体实施例中，顶部电极402、选择器层406以及底部电极410可实质上类似于上文图3以及图2的该相似名称的层，然而本案发明并未如此限制，且不同材料或特性可关联于选择器层406-当选择器层406邻近离子导体层1404或离子导体层2408时以适合性来选择-于本案发明的范围之内。
顶部电极402或是底部电极410可包括惰性金属、部分包含惰性金属的适合的金属合金、快速扩散材料(例如，Cu、Al、Ti、Co、Ni、Ag等等)或是该快速扩散金属的合适合金等等，或是前述的适合的结合。在各种具体实施例中，顶部电极402或是底部电极410可为主动金属，而在其他的具体实施例中顶部电极402或是底部电极410可为集成电路接线金属(例如，W、Al、Cu、TiN、TiW、TaN、WN等等)。在一些具体实施例中，顶部电极402以及底部电极410可为相同材料；在其他的具体实施例中，顶部电极402以及底部电极410可为不同材料。
对以上所述更进一步，固态切换装置400可包括选择器层406。选择器层406可包括对于顶部电极402或底部电极410的离子为弱渗透的电阻材料。弱渗透性可促进可靠的解形成或导电离子的消散于选择器层406之内，以响应低于阈值量值的讯号，如本文所述。换句话说，弱可渗透性可促进导电路径的易失性形成以及解形成于选择器层406之内。
对以上所述更进一步，固态切换装置400可包括离子导体层1404以及离子导体层2408。离子导体层1404或离子导体层2408可包括固态电解质(solidelectrolyte)(例如，Ag-Ge-S、Cu-Ge-S、Ag-Ge-Te、Cu-Ge-Te、GeSb等等)、金属-氧化物合金(例如，AgSiO2、CuAl2Ox等等)。在一些具体实施例中，固态状态切换离子导电层1404可至少部分取决于顶部电极402的离子的扩散性度量。在另外的具体实施例中，离子导电层2408的存在可至少部分取决于底部电极410的离子的扩散性度量。在更进一步的具体实施例中，离子导体层1404或离子导体层2408可经选择以产生更快的离子生成(从而更快的切换或更低的电压切换)对于选择器层406，当与顶部电极402或底部电极410相比。
图5绘示用于选择器装置的范例电气响应500的图形，根据本文描述的一或多个另外的具体实施例。详而言之，电气响应500可关联于本文描述的选择器装置的选择器层。如图所示，电气响应500的垂直轴描述传导跨过该选择器装置(例如从顶部电极至底部电极)的电流(以安培[A])，以及电气响应500的水平轴描述施加跨过该选择器装置的电压(以伏特[V])。请注意该水平轴的左边为负电压以及该水平轴的右边为正电压(于该顶部电极所测得，举例来说)。
于电流数值中的尖锐的非线性反曲点发生在接近正阈电压Vth1以及接近负阈电压Vth2处。在一些具体实施例中，正阈电压Vth1可具有与负阈电压Vth2实质上相同或相同的电压量值。然而在一些其他的具体实施例中，正阈电压Vth1可具有与负阈电压Vth2不同的量值。
在各种具体实施例中，标示选择器“关闭”电流502的蓝色箭头指出电流中的该反曲点，低于此处与电压相较下电流下降得更缓慢，以及高于此处电流随着电压增加而增加非常快速，直到电流符合水平506(例如，其由测试者或外部输入所设定)。该选择器“开启”电流504是于稍微高于Vth1或Vth2的电压达到。在图5的范例中，介于0以及大约1.5伏特，说明该关闭状态电流要低于大约1E-9安培。在其他的具体实施例中，已达成更低的关闭状态电流，举例来说，更低于1E-10安培、更低于1E-11安培等等，在具有接近1伏特的电压反曲点的具体实施例中。
如以上所述，Vth1可与负阈电压Vth2相似或不同。更进一步，于相反极性(例如V<0)中关联于该反曲点的电流量可与关联于V>0的该反曲点与电流量不同。在图5的范例中，该关闭状态电流可低于大约5E-9。在其他具体实施例中，已达成更低的关闭状态电流，举例来说，低于1E-10安培、低于1E-11安培等等，在具有接近-0.5伏特的反曲点电压的具体实施例中。在各种具体实施例中，电气响应500的特征在于，当电压符合Vth1或超过Vth1的更高范围且在电流符合之前，相较于小于Vth1的更低范围的电压，在作为电压的函数的电流中有一相对陡的变化，其中Vth1表示为电压的狭窄范围。举例来说，电气响应500可具有电流增加，该电流增加是量测作为每电压十进位(decade)电流的函数(例如，电流的数量级变化)，或是IDECADE/V，或是作为每十进位电流电压的函数，V/IDECADE。在一些具体实施例中，电气响应500可每100毫伏特(mV)增加介于大约3.5decades以及大约4decades，或是对于等于或大于Vth1的电压的子集，增加介于大约0.035decades/mV以及大约0.04decades/mV。
可替换性地，电气响应500的特征在于，介于大约25以及大约29V/decade之间、介于Vth的最低数值以及Vth的最高数值之间的变化。在其他的具体实施例中，电气响应500可具有介于大约0.030decades/mV以及大约0.04decades/mV之间的电气响应500(例如，以响应负电压)对于等于或小于Vth2的负电压的子集。换句话说，电气响应500可为介于大约25mV/decade以及大约33mV/decade之间对于在Vth2的范围内的电压的子集。在其他的具体实施例中，该电气响应已被量测为大约17mV/decade(大约100mV除以6decades的Vth范围)或是大约0.06decades/mv。在这类的具体实施例中，额定(nominal)Vth数值为在大约1伏特的量级上。在根据本案发明，在大约10mV/decade至大约100mV/decade的范围内的电气响应500可于现在达成。更进一步，在0.1mV/decade至大约0.01mV/decade量级上的电气响应于现在被认为能允许的。
对于电气响应500的额定阈电压量值为介于大约1.5伏特以及大约2伏特之间于量值上。在一些具体实施例中，该额定阈电压量值可为介于1.5伏特以及大约1.8伏特于量值上。对于阈电压的这些范围，于图5中，选择器“关闭”电流502以及选择器“开启”电流504于量值上的差异为大约4的数量级(例如，1x104或是10，000)对于正电压，以及大约3又一半的数量级(例如，5x103或是5,000)对于负电压。在具有较低阈电压Vth1及Vth2的具体实施例中，可达成选择器“关闭”电流502相较于选择器“开启”电流504于量值上的更高许多的差异。举例来说，在其中该额定阈电压Vth1为接近1.1伏特的具体实施例中，该电气响应为大约16mV/decade。
在各种具体实施例中，电气响应500可对于不同的选择器装置而有所变化。举例来说，运用于选择器装置的材料上的变化可导致于电响气应500上的变化，包括选择器“关闭”电流502、选择器“开启”电流504以及正与负阈电压。在另外的具体实施例中，选择器材料层的厚度可额外影响电气响应500。因此，目标电气响应500可在一定程度上藉由选择适合的顶部电极材料、选择器层材料或厚度、或是底部电极材料来达成，对于所揭露的选择器装置。
图6绘示对于选择器装置的电气响应600的图形，根据本案发明的另外的具体实施例。电气响应600的垂直轴表示由该选择器装置传导的电流(A)，以及电气响应600的水平轴表示施加跨过该选择器装置的电压(V)。绘示的选择器”关闭”电流602具有非常尖锐的非线性响应，从大约1x10-11安培(10.0x10-12)至大约1x10-4安培(100.0x10-6)并有在大约6至大约10数量级的范围内的开/关比例，对于选择器”开启”电流604，于电流符合水平606。在一个范例中，4的数量级的”开启”电流对”关闭”电流的电流比例、或是10,000,000的比例被达成。此比例在略低于300毫伏特的额定正阈电压，或Vth1，以及大约-200毫伏特的额定负阈电压，或Vth2，被达成。藉由运用具有适合选择器以及顶部电极或底部电极材料的选择器装置600，可达成”开启”电流对”关闭”电流的更小比例。举例来说，在一具体实施例中，可达成在1,000,000至大约10,000,000的范围内的电流比例。在另外的具体实施例中，可达成在大约100,000至大约1,000,000的范围内的电流比例。在又一另外的具体实施例中，可达成在大约10,000至大约100,000的范围内的电流比例。在还有另外的具体实施例中，可达成在大约1,000至大约10,000的范围内的电流比例。在至少一个所揭露的具体实施例中，可达成等于大约100,000或是更大的电流比例。在至少一个更进一步的具体实施例中，可达成如大约10.0x10-9一样大的电流比例。
电气响应600的特征也在于，作为电压的函数的电流上的增加，反之亦然。对于等于或大于Vth1的电压的子集，电气响应600可具有介于大约3.5mV/decade以及大约14mV/decade之间的电气响应600于一具体实施例中。在另外的具体实施例中，对于等于或大于Vth1的电压的子集，电气响应600可具有介于大约0.07decades/mV以及大约0.25decades/mV之间的电气响应600。在进一步的具体实施例中，对于等于或小于Vth2的电压的第二子集，电气响应600可为介于大约7mV/decade以及大约7.5mV/decade之间。在另外的具体实施例中，对于电压的该第二子集，电气响应600可为介于大约0.15decades/mV以及大约0.12decades/mV之间。在至少一个另外的范例中，所揭露的选择器装置的电气响应可为大约1.5mV/decade，或大约0.7decades/mV。在进一步的具体实施例中，该电气响应可选自大约1decade/mV以及大约0.15decades/mV的范围。
图7绘示范例存储器装置700的方块图，根据本案发明的进一步具体实施例。存储器装置700可包括两端点存储器部件702与选择器装置706电气串联。此外，存储器装置700可包括第一端点702A以及第二端点702B用于施加操作讯号跨过存储器装置700(例如，读取讯号、抹除讯号、编程讯号、重写讯号等等)。
存储器装置700可为非易失性、两端点切换元件。范例可包括电阻式存储器，电阻式切换存储器例如电阻式随机存取存储器(RRAM)、相变化存储器(PCRAM)、磁阻式存储器(MRAM)、铁电存储器(FeRAM)、有机存储器(ORAM)、导电桥存储器(CBRAM)、一次性可编程存储器(OTP)等等。在一特定的具体实施例中，存储器装置700可为双极性存储器装置。因此，存储器装置700可被编程或写入以响应第一极性的讯号。更进一步，存储器装置700可被抹除以响应第二极性的讯号。根据各种具体实施例，选择器装置706可用以作为双极性切换装置。在这类具体实施例中，选择器装置706可从非导电状态切换至导电状态以响应超出第一极性阈值量值，阈值1(例如，第一极性阈电压Vth1等等)的该第一极性的讯号。更进一步，选择器装置706可从该非导电状态切换至该导电状态以响应超出第二极性阈值量值，阈值2(例如，第二极性阈电压Vth1等等)的该第二极性的第二讯号。
在各种具体实施例中，在该非导电状态下，选择器装置706可具有比两端点存储器部件702的关联关闭状态(例如抹除状态)电阻还要大的电阻。同样的，在该导电状态下，选择器装置706可具有比两端点存储器部件702的关联开启状态(例如编程状态)导电性还要大的导电性。因此，选择器装置706可作为用于存储器装置700的启动/停用部件，抵抗存储器操作于两端点存储器部件702当在非导电状态下，并且致使存储器操作于两端点存储器部件702当在导电状态下。对于两端点存储器部件702以及选择器装置706为双极性切换装置的具体实施例，选择器装置706的启动/停用功效可产生以响应第一极性的讯号(例如，读取讯号、编程讯号等等)以及第二极性的讯号(例如，抹除讯号等等)。
在至少一个具体实施例中，存储器装置的启动/停用的特征可在于分压器(voltage divider)配置。举例来说，当在该关闭状态下，选择器装置706可经选择以具有合适地大于两端点存储器部件702的电阻。因此，当在该关闭状态下，选择器装置706可用以降低施加介于两端点702A以及702B之间的大部分电压，从而使两端点记忆部件702与适用于编程、抹除或读取两端点记忆部件702的电压隔绝。在该第一极性阈值量值之上的电压将转换选择器装置706至该开启状态，降低选择器装置706的电阻至低于两端点存储器部件702的电阻。这致使施加至存储器装置700的讯号能影响两端点存储器部件702。对于选择器装置706为双极性装置的具体实施例，选择器装置706可类似地响应于在该第二极性阈值量值之下的第二极性的讯号(使两端点记忆部件702与这样的讯号隔绝)，或是在该第二极性阈值量值之上(曝露两端点存储器部件702至这样的讯号)的第二极性的讯号，如同上文对于该第一极性讯号所述。然而在一些具体实施例中，选择器装置706可至少部分不同地响应于第一极性以及第二极性讯号。如一范例，选择器706可具有不同的第一阈值量值以响应第一极性讯号，对比于第二阈值量值以响应第二极性讯号。在另一范例中，选择器装置706可具有不同的非线性响应对于第一极性讯号，对比于关联非线性响应对于第二极性讯号等等，或是上述项目的适合结合。
本发明的发明人相信存储器装置700比其它已提出的或理论化的机制更能提供显著的优点以为先进技术节点提供高密度的存储器。如本文所述，选择器装置706能为两端点存储器部件702提供非线性I-V响应。该非线性响应能为具有大的n值(例如，n值为512,1024或甚至更大)的1T-nR存储器阵列大大减少漏电流(例如，参见下文图9)。
另外，选择器装置706比起其它非线性电子部件，像是固态二极体，更提供了显著的优点。作为一个例子，选择器装置706能够在相对低的温度下被制造出来，而固态二极体一般需要高于摄氏500度(℃)。高温能阻止在集成电路顶部上的后端装置制造(例如，线性处理的后端)，其中，这样的温度超过了该集成电路的热预算。选择器装置706能够在众多集成电路的热预算中被制造出，而固态二极体通常不能。在一些具体实施例中，选择器装置706能够在400℃以下被制造出来；在其它具体实施例中，选择器装置706能够在300℃被制造出来；又其它具体实施例中，选择器装置706能够在低达200℃甚至更低的温度下被制造出来。这些温度可使存储器装置700的后端制造能在许多包括预制造CMOS装置、绝缘体上硅(SoI)装置、或其他类似物、或前述的适合结合的集成电路上(例如，参见下文图8)。
除了前述之外，固态二极体可能无法在22纳米技术节点或以下被制造出或被可靠地操作。相较之下，在一些具体实施例中，选择器装置706能于22纳米技术节点操作；在其它的具体实施例中选择器装置706能于14纳米技术节点操作；又于其他的具体实施例中，选择器装置706能于10纳米技术节点、7纳米技术节点或5纳米技术节点等(或小于22纳米的合适半节点(half-nodes))操作。此外，固态二极体通常不以双极方式操作，从高电阻切换到低电阻以响应正极信号和负极信号。因此，固态二极体一般不能与双极存储器使用于重写存储器应用程式。选择器装置706并不如此受限，并且可为双极存储器提供非线性特征，除了对第二极性的抹除信号的非线性I-V响应之外，还有利于对第一极性的程式或读取信号的非线性I-V响应。接续上文所述，选择器装置706除了用在二维阵列中，还可利用在存储器装置700的三维阵列中，比受限于二维阵列的技术提供大得多的存储器密度。
在本发明的一替代或另外的实施例中，选择器装置706可包括关联于该第一电流的选择器材料以响应小于与选择器装置706有关的阈电压的施加电压。而且，该选择器材料可关联于该第二电流以响应大于或等于阈电压的施加电压。在具体实施例中，该第二电流对该第一电流的比例可选自从约1,000到约10,000的比例范围。在另外的具体实施例中，该第二电流对该第一电流的比例可选自从约10，000到约100,000的比例范围。在又其他具体实施例中，该第二电流对该第一电流的比例可选自从约100,000到1,000,000的比例范围。根据进一步的具体实施例，该第二电流对该第一电流的比例可选自从约1,000,000到约10,000,000的比例范围。
根据其它公开的具体实施例，选择器装置706可包括包含第一金属的顶部电极708及包含第二金属的底部电极716。在各种具体实施例中，该第一金属可和第二金属相似；而在至少一具体实施例中该第一金属可和该第二金属相同。在进一步的具体实施例中，该第一金属或第二金属能够选自由主动金属，W，Al，Cu，TiN，TaN，WN和TiW所组成的群组。在另外的具体实施例中，选择器装置706可包括第一离子导体710或第二离子导体714。在具体实施例中，第一离子导体710或第二离子导体714能选自由离子导体、电解质(例如，固态电解质)、硫族化物、金属氧化物、和金属氧化物合金所组成的群组中。
根据另外的具体实施例，选择器装置706可包括选择器层712。选择器层712可包括用以响应跨过顶部电极708和底部电极716的电压而使导电离子渗透入选择器层712的选择器材料中。在进一步的具体实施例中，该选择器材料可包括选自由绝缘体、非计量比氧化物、固态电解质、硫族化物、和金属掺杂材料所组成的群组的材料。
根据另外的具体实施例，选择器装置706可具有第一极性的阈电压或具有第二极性的第二阈电压，其约为两端点存储器部件702的编程电压的一半。在此类具体实施例中，该两端点存储器元件702的读取电压可小于该编程电压且大于该第一极性的阈电压或该第二极性的第二阈电压。
图8显示一例示性存储器架构800的侧视图的方块图，包括两端点存储器装置的多个阵列用以减轻该阵列的导体上的漏电流，根据本发明所揭露的主旨的一或多个具体实施例。在一些具体实施例中，存储器架构800甚至可在先进技术节点(例如，22纳米及以下)上促进改善存储器密度。在其他具体实施例中，存储器架构800能够在非常低的制造成本下有利于制造出高容量、快速切换及高寿命的存储器，其和包括预制造的电子部件的集成电路整体地结合在一起。
如所绘制，存储器装置800可包括基板802。基板802可以是硅晶圆，或其他适合的绝缘半导体材料用于制造一或多个电子装置804在基板802上、中或部分在基板802之中(例如，当中该电子装置804可包括电子装置、绝缘体上硅装置、或其他类似物、或前述的适合结合)。在图8的例子中，电子装置804可至少部分形成在基板802之中。虽然电子装置804是被描绘为完全在基板802之中，但应当理解的是电子装置804可至少部份建构在基板802上面或之上(例如，前端线处理层)。例如，一或多个电子装置804可包括晶体管，其具有形成于基板802之中的源极或漏极接点及在基板802之上的层中的浮动栅极或其他类似物。该一或多个电子装置804可以是驱动电路、逻辑电路、处理装置、阵列逻辑或其他类似物。后端线处理过程可以形成于一个或多个绝缘层807之中或穿插于其中。后端线处理过程可包括导电层、存储器层(例如，电阻切换层、或其他适合的两端点存储器主动区层)、选择器层、阻隔层、电接触层、绝缘层、或其他类似物、或前述的适合结合。
存储器装置800可包括一或多个选择晶体管806，用于启动或不启动存储器装置800的存储器单元812。选择晶体管806可通过第一通路层(via layer)，通路1808，连接到关联于存储器单元812的位线1810。当选择晶体管806被启动，适合的信号(例如，编程信号、读取信号、抹除信号等)能通过通路1808应用在位线1810。位线1810依次连接到第一组存储器单元812(绘制于图8的较下方的存储器单元组)的各个第一接点。选择晶体管806的不启动可将位线1810与操作信号隔离，阻挡通路1808上的电流。因此，选择晶体管806可作为在1T-nR存储器架构中的1T晶体管，其中n是由被选择晶体管806启动的存储器单元812的数目所定义。
在第一(较下方)阵列中的存储器单元具有个别的第一接点连接到位线1810，且各个第二接点连接到字线818中的每一个。注意各个存储器单元812包括选择器部件814与存储器部件816电气串联。存储器部件816可包括两端点切换装置(例如，电阻式存储器、相变式存储器、磁阻式存储器等等)，如同上文图7中关于两端点存储器元件702的叙述。同样地，选择器部件814可包括如本文所述的选择器装置(例如，参阅上文第1,2,3,4,7图所示)，其具有一或多个电极、选择器层和任选的一或多个离子导电层。
此外，应当理解的是选择器部件814和存储器部件816的方向可以颠倒；例如，存储器单元812的第一阵列描述选择器部件814在存储器部件816下方，然而存储器单元812的第二阵列(顶部阵列)描述选择器部件814在存储器部件816上方。应当理解存储器单元812并不限于该绘制出的配置；在一替代的具体实施例中，存储器单元812能均匀地具有各选择器部件814在各存储器部件816下方；其它具体实施例则是均匀地具有各选择器部件814在各存储器部件816上方；又其它具体实施例可具有前述的组合，且进一步的具体实施例可包括各选择器部件814和存储器部件816对于存储器单元812的子集合的不均匀方向。
存储器单元812的第二阵列(顶部阵列)在各存储器部件816被连接到各字线818，以及在关联的选择器部件814被连接到第二位线、位线2820。位线2820能通过一系列的通道被启动，包括第一层通道1806(由选择晶体管启动)、第二层通道2822和第三层通道3824。在其它具体实施例中，更多或更少的通道能被使用于连接位线2820与它所关联的选择晶体管806。
在一些具体实施例中，通道1806、通道2822或通道3824(统称为通道层806,822,824)能连接位线810,820或字线818、源极线等(未绘制)至电子装置804或两端点切换装置812的部件，如在本领域中已知或已由本领域中具备通常技术的人士通过本说明书所提供的上下文制成。通道层806,822,824可包括金属、导电硅基底材料等等。在一些公开的具体实施例中，通道层806,822,824或其它未绘制的通道层可被使用于形成一或多层的非线性存储器单元812(例如，当中一或多层存储器部件814或选择器部件816可至少部份地被制造出连同通道层806,822,824)。
应当被理解的是存储器装置800可具有存储器单元812的阵列，其被推算在二维或三维阵列中的额外维度中。例如，存储器装置800可包括存储器单元812的额外阵列在图8的页面之内或外。在进一步的具体实施例中，存储器装置800可具有在位线2820之上的位线和字线的附加层，和存储器单元812的各阵列存在于其之间，使得存储器单元812的数目在垂直方向增加。
注意存储器单元812被描绘为具有垂直排列(例如，在选择器部件816之上的存储器部件814)，在其他具体实施例中，非线性存储器单元812能以一倾斜角度来被排列。例如，存储器部件816、选择器部件814、或前述固态层的子集合，可以沿着不垂直基板802的顶部表面的方向依序排列。在至少一具体实施例中，存储器部件814和选择器部件816能以平行或接近平行基板802的顶部表面的方向，或其他适合的方向来排列。在此类具体实施例中，字线818或位线1810或位线2820能被重新定位(例如，作为薄膜或填充于通道中)以适于容纳该倾斜取向。
本发明的发明人了解一些用于制造非线性电子部件的传统技术可涉及到相当高的温度(例如，500℃、600℃或更高)。本发明人了解这些高温过程一般与先进的CMOS过程不相容(例如，当中最大容许的制程温度为小于370℃至430℃)。因此，本发明人了解存储器装置800的制造可能按惯例需要非整体的过程。本发明人相信非整体的制造可能更加地复杂，然而，比起整体的过程，举例来说，需要更高的成本、更长的制造时间、以及更大的管理费用。反之，整体的制造可仅涉及到一组另外的遮罩或蚀刻过程以形成非线性存储器单元812(或，例如，互连层806、通道层810,812、或金属导体818)在具有电子装置804预制于其中(或其上)的单一集成晶片上，作为一个例子。
图9描绘本发明另外的具体实施例中的存储器单元的例示性阵列900的方块图。阵列900可以如所绘制，为交叉存储器阵列，包括第一组导体，位线902，本质上平行第二组导体，字线904、与位于各位线902和字线904的交叉点的各两端点存储器装置。阵列900描绘出由施加到字线904的被选择的一个的编程供给信号所引起的潜行(sneak)通道电流(在本文中也被称为漏电流)，除了由位线间的电压电位(例如，电容电压)所引起的潜行通道电流之外。阵列900显示有关于潜行通道电流的问题，且因此有用于显示出两端点存储器之非线性特征的优点。
如上所述，阵列900包括本质上垂直于一组字线904的一组位线902。当中各位线902A,902B,902C与字线904A,904B,904C的其中一个的相交处是非线性两端点存储器的位置，具有第一端点连接到位线902中之一和第二端点连接到字线904中之一。此外，所选择的单元906是针对程式运作的非线性两端点存储器单元。尤其是，该程式运作包括约3伏特的编程信号910施加在字线904B。在一些具体实施例中，约1.5伏特的中间信号可被施加到未被选中的字线904A,904C，而在其他具体实施例中，字线904A,904C可保持浮动(floating)。此外，位线902B被驱动至0伏特(例如，提供3伏特的电位差跨过所选择的单元906)，而位线902A,902C可被驱动至1.5伏特(或例如，在至少一具体实施例中其可以维持浮动)。在位线902A,902C和字线904间的电容耦合将引起大于0伏特而小于3伏特的电压到位线902A,902C上。
该程式运作电压可造成多个潜行通道电流；由信号程式910引起的潜行通道，称为编程潜行通道912，而在位线902B上的潜行通道，称为位线潜行通道914。位线潜行通道914以虚线表示，而编程潜行通道912以细实线表示。两通道皆是为位线通道电流914在字线904A,904C上通过未选中的单元908而绘制。该位线通道电流914各自作为该各通道的共同部件来分摊位线902B。编程潜行电流912传播经过该被选中的局部字线904B，分别到位线902A,902C。
注意在不同于存储器阵列900的被选中的字线904B的字线上的该编程供给电流潜行通道未被绘制出。在一些具体实施例中，若该未被选中的字线904A,904C被允许浮动，电容耦合会引起在未被选中的字线904A,904C上的电压，其可接近1.5伏特(例如，根据字线间的电容)。在这些未被选中的字线的潜行通道可以存在但可能对感应幅度仅具有小影响，故不绘制出。
绘制于图5中的具有I-V响应的非线性存储器单元被使用于未被选中的单元908和被选中的单元906，在位线902A,902C和字线904A,904C上约有1.5伏特，将会小于该存储器单元的选择器元件的阈电压(其根据图5是高于1.5伏特)。据此，在阵列900中的潜行通道电流的强度将是相当小的，对于所选择的单元908的感应幅度上具有可忽略的影响，尽管事实上未被选中的单元908的存储器元件918是在“开启”的存储器状态。这是因为未被选中的单元908的选择器部件916是在非导通状态，从而降低通过未被选中的单元906的电流约4个量级的强度，尽管事实上未被选中的单元908的存储器部件918被编程到相对导通的状态。在其它具体实施例中，位线间与字线间的电容耦合效应甚至可被减得更少(例如，藉由使用具有小电容的相对小的局部字线或局部位线于阵列900)。当中电容耦合效应被减少(或当中的编程电压能被减少)以至于浮动位线902A,902C或浮动字线904A,904C各自具有的电压小于约200毫伏特，接着图6中的具有I-V响应的非线性存储器单元可被使用于阵列900。在这此情况中，潜行通道电流的强度藉由各选择器部件916甚至可被减少更多(例如，最多到约7个量级的强度)。此电流的大幅减少能确保1T-nR阵列架构中的存储器单元的n值，为相当大的数目，而对被选中的单元908维持可接受的感应幅度。因此，此类1T-nR架构可提供非常好的存储器密度甚至用于先进的技术节点(例如，22纳米或以下)。
前述方块图已经描述关于存储器单元的几个部件(例如，层)之间的交互作用、其导电层、或包含这样的存储器单元/导电层的存储器架构。应当理解在本发明主旨的一些适合的替代方面，这样的图示可包括在在其中指定的那些部件和层、某些指定的部件/层、或另外的部件/层。子部件也可以被实现为电接触到其他子部件而非包含于母部件/层中。例如，中间层可以被建立在相邻于一或多个所揭露的层。作为一个例子，一个用于减轻或控制非有意氧化的适合的阻挡层可被置于一或多个被揭露的层之间。又在其它具体实施例中，所揭露的存储器堆积或薄膜层组可具有比绘制出的还要少的层。例如，切换层可直接电接触导电线，而不用具有一电极层于其中。此外，要注意的是一或多个被揭露的制程可被组合成单一制程提供聚合功能。该被揭露的架构之部件也可与一或多个未在本文中具体描述但本领域之技术人士已知的其他元件交互作用。
鉴于上文所述的例性示的方块图，可根据本文所公开的主旨而能实现的制程方法将参照图10到图12之流程图而更好理解。而为便于说明，图10到图12中的方法被显示并描述成一系列的方块，应被理解和意识到的是，本发明的主旨并不受方块的顺序所限制，因为一些方块可能与其他在本文中绘制和描述的方块以不同顺序或同时间发生。再者，并非所有被描绘的方块对于实现本文所述之方法都是必需的。此外，应当进一步理解的是本说明书全部所揭露的一些或全部方法能够被存在制造品中以利于运输或传送这样的方法给电子装置。该术语制造品，如使用的，涵盖容易从任何连接载体或储存媒介的可读取计算机装置的计算机程式。
图10描绘用于制造固态选择器装置的例示性方法1000的流程图。在1002，方法1000可包括提供包含第一金属材料的第一层状结构。在1004，方法1000提供一层选择器材料相邻于该第一层状结构。在至少一具体实施例中，该选择器材料层可接触该第一层状结构。在1006，方法1000可包括提供包含第二金属材料相邻于该选择器材料层的第二层状结构。在至少一具体实施例中，该第二层状结构可接触该选择器材料。在可替代或另外的具体实施例中，该第一金属材料可用以提供导电离子至该选择器材料中以响应施加跨过该第一层状结构和该第二层状结构的电压。在其它具体实施例中，该选择器材料可用以使该导电离子渗透入该选择器材料层中以响应施加于跨在该第一层状结构和该第二层状结构的电压。根据又其他的具体实施例，该第一层状结构、该选择器材料层、和该第二层状结构可形成该固态选择器装置。又进一步的具体实施例中，该选择器装置可与两端点存储器装置电气串联。
根据其他的具体实施例，该第二金属材料可用以提供更多的导电离子至该选择器材料中以响应施加跨过该第一层状结构和第二层状结构的第二电压，其与该电压极性不同(例如，反极性)。在至少一具体实施例中，更多的导电离子至少部分自该选择器材料中消散以响应在阈电压量值以下的该电压或该第二电压的量值。在进一步的具体实施例中，该选择器材料层的导电度可减少以响应该至少部分自该选择器材料中消散的更多的导电离子。
又其它的具体实施例中，该第一金属材料或该第二金属材料可选自由惰性金属(例如，Pt,Pd,Ag,Au)、至少部分包含惰性金属的金属合金、快电场增强扩散材料(例如，Ni,Cu,Ag,Co,Fe)和CMOS配线金属(例如，W,Al,Ti,TiN,TaN,WN)所组成的群组。在另外的具体实施例中，该选择器材料层可选自由绝缘体、非计量比氧化物，硫族化物、包括Ge,Sb,S和Te的固态电解质以及金属掺杂材料所组成的群组。在又一实施例中，提供该第一层状结构更可包括提供包含选自由主动金属，W，Al，Cu，TiN和TiW所组成的群组的金属材料的第一电极。又另一具体实施例中，提供该第一层状结构可额外包括提供置于该选择器材料层和该选自由离子导体、固态电解质、金属氧化物和金属氧化物合金所组成的第二群组的金属材料之间的第一离子导体。
根据进一步的具体实施例，方法1000可进一步包括形成多个两端点存储器装置于半导体基板上，以及形成多个选择器装置。在一或多个具体实施例中，该两端点存储器装置可各自与至少一个来自该多个选择器装置的选择器装置相关联。在另外的具体实施例中，该多个两端点存储器装置可包括该两端点存储器装置而该多个选择器装置可包含该选择器装置。在其它具体实施例中，该方法可进一步包括自该多个两端点存储器装置和该多个选择器装置形成交叉存储器结构。
图11描绘例示性方法1100用于制造具有非线性I-V特性的两端点存储器装置的流程图，根据本发明的另一具体实施例。在1102，方法1100可包括形成包含第一金属材料的第一层状结构于基板上。在至少一具体实施例中，该基板可包括一或多个电子装置(例如，CMOS装置、SOI装置等等)形成于其中或其上。在1104，方法1100可包括形成接触该第一层状结构的离子导体层。另外，在1106，方法1100可包括形成接触该离子导体层的选择器材料层。在1108，方法1100可包括形成接触该选择器材料的第二离子导体层。此外，在1110，方法1100可包括形成包含金属材料并接触该第二离子导体的第二层状结构。除前述之外，在1112，方法1100可包括形成两端点存储器装置与该第二层状结构电气串联。在1114，方法1100可包括连接存储器装置的第一导体到该第一层状结构。在1116，方法1100可包括连接该存储器装置的该第二导体到该两端点存储器装置。
图12描绘例示性方法1200用于根据本主要发明的进一步具体实施例来操作交叉存储器阵列的流程图。例如，该交叉存储器阵列可包括多个两端点存储器装置和多个选择器装置，其中该多个两端点存储器装置可各自串联一个来自该多个选择器装置的选择器装置，其中各选择器装置是关联于响应小于阈电压的施加电压的第一电气特性，也可关联于响应大于或等于该阈电压的施加电压的第二电气特性。在1202，方法1200可包括施加大于该阈电压的第一电压至包括第一两端点存储器装置串联第一选择器装置的第一存储器结构。在1204，方法1200可包括在施加第一电压的同时，施加小于该阈电压的第二电压至包含第二两端点存储器装置串联第二选择器装置的第二存储器结构。在1206，方法1200可包括决定电流以响应施加该第一电压同时施加该第二电压。在各种具体实施例中，该电流包括关联于该第一选择器装置的第一电流和关联于该第二选择器装置的第二电流。此外，该第一电流和该第二电流的电流比可落于选自由约1,000至约10,000，约10,000至约100,000，约100,000至约1,000,000，以及约1,000,000至约10,000,000的比例范围所组成的群组。在进一步的具体实施例中，该第一两端点存储器装置和该第二两端点存储器装置可皆为编程状态。
根据一或多个另外的具体实施例，该多个选择器装置的一个选择器装置可包括第一主动金属层、第二主动金属层、以及于该第一主动金属层和该第二主动金属层之间的选择层。在另外的具体实施例中，施加该第二电压同时施加该第一电压更可包括施加大于该阈电压的该第一电压于该第一选择器装置，从而导致在该第一选择装置的该选择层中形成第一主动金属层的金属化离子粒子的导丝，以及施加小于该阈电压的该第二电压于该第二选择器装置，其中第一主动金属层的金属化离子粒子的导丝不会形成于该第二选择器装置的选择层中(或只形成在该第二选择器装置的选择层的子集合中，且不提供导电通道通过该第二选择器装置的选择层)。
根据进一步的具体实施例，该阈电压可介于由约0.1伏特至约2伏特，和约2伏特至约4伏特的范围所组成的群组中。在另一具体实施例中，该第二电流可选自由约1x10-8安培至约1x10-14安培的范围中。又其他具体实施例中，该第一电流可选自由约1x10-3安培至约1x10-6安培的范围中。
在另外的具体实施例中，施加该第二电压同时施加该第一电压更可包括施加小于该阈电压的该第二电压至相异于该多个两端点存储器装置的第二多个两端点存储器装置，串联相异于该多个选择器装置的第二多个选择器装置。在另外的具体实施例中，该第二多个两端点存储器装置中的两端点存储器装置的数量可选自约1,000至约250,000的范围中。又其他具体实施例中，该第一两端点存储器装置和该第二两端点存储器装置皆在消除状态。又其他的具体实施例中，该两端点存储器装置包括丝状为基础的电阻式存储器装置。
在本发明的各种具体实施例中，所揭露的存储器或存储器架构可被采用作为具有CPU或微处理器的独立或集成的嵌入式存储器装置。一些具体实施例可被实现，例如，作为计算机存储器的一部分(例如，随机存取存储器、快取存储器、唯读存储器、储存存储器、或其他类似物)。其他具体实施例可被实现，例如，作为可携式存储器装置。适当的可携式存储器装置的例子可包括移动式存储器，像是保全数位(SD)卡、通用串列总线(USB)、记忆棒、压缩闪存(CF)卡、或其他类似物、或前述的适当组合(例如，参见下文图13和图14)。
NAND FLASH被用于小型快速闪存装置、USB装置、SD卡、固态装置(SSDs)、和储存类存储器，以及其它规格(form-factors)。虽然NAND在过去十年已被证明是推动磁碟机向下扩展为更小型的装置及更高晶片密度的成功技术，随着技术的缩小尺寸越过25纳米存储器单元技术，一些结构、性能和可靠度的问题变得明显。这些细节或类似的考量被本发明所揭露的各方面来解决。
为了提供本发明主旨的各方面的全貌，图13，以及下面讨论中，旨在提供在一适当情境下的一简要的、一般性的描述，其中本发明主旨的各方面能够被实现或处理。而该主旨已在上文于固态存储器和半导体架构和用于制造和操作这样的存储器或架构的制程方法的上一般性上下文中被描述，本领域的技术人士将认识到本说明书的内容也可结合其它架构或制程方法来被实现。再者，本领域的技术人士将理解到本发明所公开的方法可透过一处理系统或一计算机处理器来实施，不论是单独实施还是连接主计算机(例如，下文图14中的计算机1402)，其可包括单一处理器或多处理器计算机系统、小型计算机装置、大型计算机、以及个人计算机、手持式计算设备(例如，PDA、智慧型电话、手表)、微处理器型式的或可编程消费或工业用电子设备等。所说明的各方面也可用分布式计算环境来实施，其工作任务是由透过通信网络连接的远端处理装置来实行。然而，一些如果不是本发明创新的所有方面可在独立电子装置上实施，像是记忆卡、快闪记忆模组、移动式存储器或其他类似物。在分布式计算环境中，程序模组皆可位于本地和远端的储存模组或装置上。
图13是根据本说明书主旨的各方面所描绘的例示性的存储器单元阵列1302的操作和控制环境1300的方块图。在本说明书的主旨的至少一方面，存储器单元阵列1302可包括各种存储器单元技术。在至少一具体实施例中，该存储器单元技术的存储器单元可包括具有非线性I-V响应的两端点存储器，如本文所述。在另一具体实施例中，存储器单元阵列1302可储存操作模式用以致使制造两端点存储器单元电气串联选择器装置。
列控制器1306可被形成在相邻于存储器单元阵列1302。此外，列控制器1306可与存储器单元阵列1302的位线电性耦合。列控制器1306可控制各位线，施加合适的程式，消除或读取电压到所选择的位线。
此外，操作和控制环境1300可包括行控制器1304。行控制器1304可被形成相邻于列控制器1306，以及电连接到存储器单元阵列1302的字线。行控制器1304可选择具有适当选择电压的存储器单元的特定行。而且，行控制器1304可藉由施加适当电压于所选择的字线来促进编程、消除或读取操作。
时钟源1308可提供各时序时钟脉冲以利于行控制器1304和列控制器1306的定时读取、写入、以及编程操作。时钟源1308可进一步利于选择字线或位线响应被操作和控制环境1300所接收的外部或内部命令。输出/输入缓冲器1312可通过I/O缓冲器或其它I/O通信接口被连接到外部主机装置，像是计算机或是其它处理装置(未绘制，但见例如下文图12的计算机802)。输入/输出缓冲器1312可用于接收写入的数据、接收消除指令、输出读出的数据、和接收位址数据和命令数据以及各指令的位址数据。位址数据可藉由位址暂存器1310转移到行控制器1304和列控制器1306。此外，输入数据经由信号输入线传递到存储器单元阵列1302，而输出数据经由信号输出线从存储器单元阵列1302接收。输入数据可从主机装置接收，而输出数据可经由I/O缓冲器被传送到主机装置。
从主机装置接收的命令可被提供给命令接口1314。命令接口1314可用于接收来自主机装置的外部控制信号，并决定数据输入到输入/输出缓冲器1312是为写入数据、命令或是位址。输入命令可被转移到状态机1316。
状态机1316可用于管理存储器单元1302的编程和重编程。状态机1316经由输入/输出缓冲器1312和命令接口1314从主机装置接收命令，并管理读取、写入、消除、数据输入、数据输出、以及与存储器单元1302有关的相似功能。在一些方面，状态机1316可发送和接收关于成功接收或执行各命令的确认或否定。
为了实现读取、写入、消除、输入、输出等功能，状态机1316可控制时钟源1308。时钟源1308的控制可引起输出脉冲用于有利行控制器1304和列控制器1306实现特定功能。输出脉冲，例如，可被列控制器1306传送到所选择的位线，或例如，被行控制器1304传送到字线。
连同图14，以下所述的系统和方法可在硬件中实施，像是单一集成电路(IC)晶片、多的ICs、特定用途集成电路(ASIC)、或其它类似物。再者，发生在每个过程中的一些或全部的过程方块其中的顺序不应被认为是限制性的。而是应当理解，一些过程方块可以不同的顺序来执行，而不是所有这些都可以在本文中明确说明。
参考图14，适合的操作环境1400以实现本发明所要求保护主旨的各方面包括计算机1402。计算机1402包括处理单元1404、系统存储器1406、解码器1435、以及系统总线1408。系统总线1408耦合系统元件包括，但不限于，系统存储器1406到处理单元1404。处理单元1404可以是任何可用的处理器。双微处理器和其它多处理器架构也可被采用作为处理单元1404。
系统总线1408可以是任何若干类型的总线结构，包括存储器总线或存储器控制器、周边总线或外部总线，和/或使用任何各种可用总线架构的局部总线包括，但不限于，工业标准架构(ISA)、微通道架构(MSA)、扩展的ISA(EISA)、智能驱动电子装置(IDE)、VESA局部总线(VLB)、周边组件互连(PCI)、卡总线、通用串列总线(USB)、先进图形端口(AGP)、个人电脑记忆卡国际协会总线(PCMCIA)、火线(IEEE1934)、以及小型计算机系统接口(SCSI)。
系统存储器1406包括易失性存储器1410和非易失性存储器1414，其可以使用一或多个本发明的存储器架构，在各种具体实施例中。该基本输入/输出系统(BIOS)，包含基本规则以传输计算机1402之中的元件之间的讯息，像是在启动期间，被储存在非易失性存储器1412。此外，根据本发明，解码器1435可包括至少一编码器或解码器，其中该至少一编码器或解码器可由硬件、软件、或硬件和软件的组合来组成。虽然，解码器1435被描示为单一元件，解码器1435可被包含在非易失性存储器1412中。通过说明而非限制的方式，非易失性存储器1412可包含唯读存储器(ROM)、可编程ROM(PROM)，电性可编程ROM(EPROM)，电性可消除式可编程ROM(EEPROM)、或快闪存储器。非易失性存储器1412可采用一或多个本发明的存储器架构，在至少一些本发明的具体实施例中。而且，非易失性存储器1412可为计算机存储器(例如，以计算机1402或其中的主机板物理集成)，或移动式存储器。合适的移动式存储器与配合本发明中可被实现的具体实施例的例子可包括保全数位(SD)卡、压缩闪存(CF)卡、通用串列总线(USB)记忆棒、或其他类似物。易失性存储器1410包括随机存取存储器(RAM)，其作用类似外部快取存储器，且也可在各具体实施例中使用一或多个本发明的存储器架构。通过说明而非限制的方式，RAM可用在许多型式像是静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍资料率SDRAM(DDR SDRAM)、以及增强型SDRAM(ESDRAM)等等。
计算机1402也可包括移动式/非移动式、易失性/非易失性计算机储存媒介。图14显示，例如，磁盘存储器1414。磁盘存储器1414包括，但不限于，装置像是磁盘存储器驱动器、固态磁盘存储器(SSD)软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、快闪记忆卡、或记忆棒。此外，磁盘存储器1414，可包括储存媒介单独或与组合其它储存媒介包括，但不限于，光盘驱动器像是光盘ROM装置(CD-ROM)、CD可记录驱动器(CD-R drive)、CD可重写驱动器(CD-RW驱动器)或数位多功能碟ROM驱动器(DVD-ROM)。为利于连接磁盘存储器1414到系统总线1408，移动式或非移动式接口常被使用，像是接口1416。可理解的是磁盘存储器1414可储存关于用户的讯息。这样的讯息能被储存在或被提供给服务器或给运行在用户装置上的应用程式。在一具体实施例中，用户可被通知(例如，通过输出装置1436的方式)储存在磁盘存储器1414和/或传送到服务器或应用程式的讯息类型。用户可被提供机会以选择加入或退出收集和/或与服务器或应用程式分享这样的讯息(例如，通过从输入装置1428输入的方式)。
应当理解的是，图14描述做为用户和在合适作业环境1400中所述的基本计算机资源之间的媒介的软件。这样的软件包括作业系统1418。作业系统1418，其可被存在磁盘存储器1414中，作为控制和分配计算机1402的资源。应用程式1420有益于管理资源，藉由作业系统1418通过编程模组1424，和编程数据1426，像是引导/关闭事务表及其它类似物，不论是储存在系统存储器1406还是磁盘存储器1414。应当理解的是本发明所要求保护的主旨可以各种作业系统或作业系统的组合来实现。
用户通过输入装置1428输入命令或讯息到计算机1402。输入装置1428包括，但不限于，指向装置像是鼠标、跟踪球、指示笔、触控面板、键盘、麦克风、操纵杆、游戏垫、圆盘式卫星天线、扫描仪、TV调谐卡、数位相机、数位摄像机、网络摄像机、及其它类似物。这些和其它输入装置通过系统总线1408经由接口端口1430连接到处理单元1404。接口端口1430包括，例如，串列端口、并行端口、游戏端口、以及通用串列总线(USB)。输出装置1436使用一些像输入装置1428一样类型的端口。因此，例如，USB端口可被用于提供输入到计算机1402和从计算机1402输出讯息到输出装置1436。输出转接器1434被提供以说明存在一些输出装置，像是显示器、扬声器、和印表机，在其它输出装置中，需要特殊的转接器。输出转接器1434可包括，通过说明但不限制，视频和声音卡提供输出装置1436和系统总线1408之间的连接方式。应当注意的是其它装置和/或装置系统皆提供输入和输出能力，像是远端计算机1438。
计算机1402可操作在网络工作环境中使用逻辑连接到一或多个远端计算机，像是远端计算机1438。远端计算机1438可为个人电脑、服务器、路由器、网络PC、工作站、微处理器的电器、对等装置、智慧型电话、平板电脑、或其它网络节点，且通常包括许多描述关于计算机1402的元件。为简明起见，仅存储器储存装置1440与远端计算机1438被示出。远端计算机1438通过网络接口1442逻辑连接到计算机1402，然后再经由通信连接器1444连接。网络接口1442包括有线和/或无线通信网络像是局部网络(LAN)和广域网络(WAN)和蜂巢式网络。LAN技术包括光纤分布式数据接口(FDDI)、铜分布式数据接口(CDDI)、乙太网络、信号环和其他类似物。WAN技术包括，但不限于，点对点连结、电路交换网络像是整合服务数位网络(ISDN)及其变体、封包交换网络、和数位用户线路(DSL)。
通信连接器1444指的是硬件/软件用于连接网络接口1442到系统总线1408。而通信连接器1444被示出以说明清晰度内部计算机1402，它也可以被外接到计算机1402。用于连接到网络接口1442的必需硬件/软件包括，仅为说明性的目的，内部和外部科技，像是包括一般性电话级数据机的的数据机、电缆数据机和DSL数据机、ISDN转接器、和有线与无线的以太网络卡、集线器和路由器。
本说明书中所说明的方面也可被实施在分布式计算环境中，其中的某些工作是藉由通过通信网络所连结的远端处理装置来进行。在分布式计算环境中，编程模组或储存资讯、指令、或其他类似物可位于本地或远端的存储器储存装置。
再者，可理解的是本文中所描述的各种元件可包括电子电路，其可包括组件和合适值的电路元件以实现本说明书主旨的具体实施例。此外，可理解的是许多各种元件能被实现在一或多个IC晶片上。例如，在具体实施例中，一组元件可被实现在单个IC晶片上。在其它具体实施例中，各元件中的一或多个被制造或实现在单独的IC晶片上。
如本文中所使用的术语“部件”、“系统”、“架构”等是意在称呼计算机或电子相关的实体、或是硬件、硬件和软件的组合、软件(例如，执行中的)或韧体。例如，元件可以是一或多个晶体管、存储器单元、晶体管或存储器单元的布置、栅阵列、可编程栅阵列、特定用途集成电路、控制器、处理器，在该处理器运作的过程、目的物、可执行文件、程式或出入或连接半导体存储器的应用程式、计算机、或其他类似物、或其适当组合。该元件可包括可消除编程(例如，至少部分存在可消除存储器中的处理指令)或硬编程(例如，在制造时烧入到非消除式存储器的处理指令)。
通过说明的方式，一个执行过程从存储器和处理器皆可以是部件。作为另一个例子，一个架构可包括电子硬件的配置(例如，并联或串联晶体管)、处理指令和处理器，其在适当的电子硬件的配置方式实现该处理指令。另外，架构可包括单个元件(例如，晶体管、栅阵列…)或多个元件的配置(例如，晶体管的串联或并联配置、栅阵列连接编程电路、电源线、电接地线、输入信号线和输出信号线等等)。系统可包括一或多个部件，以及一或多个架构。一例示性系统可包括切换区块架构，其中该切换区块架构包含交叉的输入/输出线和通过栅极晶体管，以及电源、信号产生器、通信总线、控制器、I/O接口、位址暂存器等等。应当理解的是一些重复的定义是可预期的，且架构或系统可以是独立的部件，或另一架构的元件，系统等。
除上述之外，本发明的主旨可作为一方法、装置或用一般制造，编程或工程技术制出的制造品来实现以制造出硬件、韧体、软件、或其任何适当组合以控制电子装置来实现本发明的主旨。文中使用的术语“装置”、“制造品”意在包含电子装置、半导体装置、计算机、或任何从计算机可读装置、载体或媒介中存取的计算机程式。计算机可读媒介可包括硬件媒介，或软件媒介。另外，该媒介可包括非临时性的媒介或传输媒介。在一例子中，非临时性媒介可包括计算机可读硬件媒介。计算机可读硬件媒介的具体实例可包括但不限于，磁性储存装置(例如，硬盘、软盘、磁条…)、光碟(例如，光盘片(CD)、数位多用途光盘(DVD)…)、智能卡、和快闪存储器装置(例如，卡、杆、键驱动…)。计算机可读传输媒介可包括载波，或类似物。当然，本领域的技术人士将理解可在不偏离本发明主旨的精神和范围的情况下对本文的型态做许多修改。
已于上文中描述了本发明的具体实施例。这当然，不可能为了详述本发明而描述出每个可想到的部件或方法的组合，但任一个本领域的技术人士可认识到本发明的许多进一步的组合和排列是有可能的。因此，本发明主旨意在涵盖落入本发明的精神和范围之内的所有这类更改，修改和变化。此外，就术语“包括”、“包含”、“具”或“具有”及其变化的范围被用在说明书还是权利要求中，这样的术语旨在是包容性的，类似当“包括”在权利要求中作为衔接词来解释时该术语“包括”的形式。
此外，本文中使用的字词“例示性”是表示充当为范例、例子、或说明。本文中描述为“例示性”的任何方面或设计并不一定要被解释为优于或者胜过其他方面或设计。相反的，字词例示的使用是旨在以具体方式呈现概念。如本说书中使用的，术语“或”是意在表示包含性的“或”而非排他性的“或”。即是说，除非另有指定，或从上下文中清楚可见，“X采用A或B”是意在表示任何自然的包括性排列。即，如果X采用A；X采用B；或X采用A和B，那么“X采用A或B”满足前述任何情况。此外，冠词“一”或“一个”用在本说明书和权利要求中一般应被解释为“一个或多个”，除非另有指定或从上下文中明确得知其针对单数形式。
此外，本说明书中的某些部分已经被以在电子存储器中的数据位元上的演算法或处理操作的形式呈现。这些过程描述或表示是被这些本领域中熟习此技艺的人士有效传达他们的工作内容给其他熟练人士所采用的机制。这里的方法，通常被认为是一种导致所期望结果的行为的自相容序列。该行为是那些需要物理量的物理操作。通常，虽然不是一定，这些物理量是采用能被储存、传输、组合、比较、和/或以其他方式操纵的电性和/或磁性信号的形式。
已经被证明主要是出于公用原因的便利性，将这些信号称为位、值、元素、符号、字符、术语、数字、或诸如此类。然而，应当被牢记所有这些和类似的术语都将与合适的物理量相关且仅仅是方便应用这些物理量的标签。除非特别声明，否则或从前文讨论中显而易见，应当理解整个发明的主旨，利用诸如处理、计算、复制、模仿、确定或发送等来讨论，指的是处理系统的行为和过程和/或类似的消费行为，或工业用电子装置或机器，其操纵或转换由电路、电子装置的暂存器或存储器中的物理量(电气或电子)所表示的数据或信号为在机器或计算机系统存储器或暂存器或其他这种资讯储存、传送、和/或显示装置中所表示的其他数据或类似信号。
对于由上述部件、架构、电路、处理过程等所执行的各种功能，用于描述这些元件的术语(包括所提及的“工具”)，除非另有说明，都旨在响应到任何执行所描述元件的指定功能的元件(例如，功能等效件)，即使结构上不等同于本发明的结构，其系执行本文中所说明知各实施方面中的功能。另外，虽然仅有关于若干具体实施例中一个特定特征已经被公开，这样的特征可以与其他具体实施例中的一个或多个特征合并而成为任何所期望的或有利的给定或特定的应用。也应当理解到，该具体实施例包括系统以及具有计算机可执行指令的计算机可读媒介用以执行各种过程的行动和/或事件。

Claims (20)

1.一种形成用于两端点存储器装置的选择器装置的方法，包括：
提供包括第一金属材料的第一层状结构；
提供接触该第一层状结构的选择器材料的层；以及
提供包含第二金属材料且接触该选择器材料的该层的第二层状结构，其中：
该第一金属材料用以提供包含该第一金属材料的金属离子的导电离子至该选择器材料以响应施加跨过该第一层状结构和该第二层状结构的电压，
该选择器材料用以使包含该第一金属材料的该金属离子的该导电离子能渗透入该选择器材料层且在该选择器材料中形成该导电离子的导丝以响应该施加跨过该第一层状结构和该第二层状结构的电压，
该第一层状结构、该选择器材料层、以及该第二层状结构形成该选择器装置，以及
该选择器装置与该两端点存储器装置电气串联。
2.根据权利要求1中所述的方法，其中该第二金属材料用以提供更多的导电离子至该选择器材料以响应第二电压，该第二电压与该电压极性相反、被施加跨过该第一层状结构和该第二层状结构。
3.根据权利要求2所述的方法，其中：
该更多的导电离子至少部分自该选择器材料层消散以响应在阈电压量值以下的该电压或该第二电压的量值；以及
该选择器材料层的导电度减少以响应该至少部分自该选择器材料层消散的更多的导电离子。
4.根据权利要求1所述的方法，其中至少其中之一为：
该第一金属材料或该第二金属材料是选自由惰性金属、至少部分包含惰性金属的金属合金、快电场增强扩散材料、镍(Ni)、铜(Cu)、银(Ag)、钴(Co)、铁(Fe)、钨(W)、铝(Al)、钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、以及前述一或多种的合金所组成的群组；或
该选择器材料的该层是选自由绝缘体、非计量比氧化物、硫族化物、包括锗(Ge)、锑(Sb)、硫(S)和碲(Te)的固态电解质、以及金属掺杂材料所组成的群组。
5.根据权利要求1所述的方法，其中该提供该第一层状结构和该第二层状结构更包括：
提供第一电极或第二电极，分别包括选自由钴(Co)、镍(Ni)、铁(Fe)、银(Ag)、钛(Ti)、钨(W)、铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(TiW)、以及前述一或多种材料的合金所组成的群组的金属材料；以及至少其中之一为：
提供置于该选择器材料层与该第一电极之间的第一离子导体，该第一电极是选自由离子导体、固态电解质、金属氧化物和金属氧化物合金所组成的第二群组；或
提供置于该选择器材料层与选自该第二群组的该第二电极之间的第二离子导体。
6.根据权利要求1所述的方法，更包括：
形成多个两端点存储器装置于半导体基板上；以及
形成多个选择器装置，其中：
该两端点存储器装置的每个与至少一个来自该多个选择器装置的选择器装置相关联，
该多个两端点存储器装置包括该两端点存储器装置，以及
该多个选择器装置包括该选择器装置。
7.根据权利要求6所述的方法，更包括自该多个两端点存储器装置和该多个选择器装置形成交叉存储器结构。
8.一种用于两端点存储器的选择器装置，包括：
包含第一金属材料的第一层状结构；
接触该第一层状结构的选择器材料的层；以及
接触该选择器材料的该层并包含第二金属材料的第二层状结构，其中：
该第一金属材料用以提供包含该第一金属材料的金属离子的导电离子至该选择器材料以响应施加跨过该第一层状结构和该第二层状结构的阈电压，
该选择器材料用以使包含该第一金属材料的该金属离子的该导电离子能渗透入该选择器材料层以响应该施加跨过该第一层状结构和该第二层状结构的阈电压，以及
该选择器装置与该两端点存储器装置电气串联。
9.根据权利要求8所述的选择器装置，其中：
该选择器材料是关联于第一电流以响应小于该阈电压的施加电压；
该选择器材料是关联于第二电流以响应大于或等于该阈电压的该施加电压；以及
该第二电流和第一电流的比例为约1,000或更大。
10.根据权利要求9所述的选择器装置，其中该选择器材料从关联该第二电流改为关联该第一电流，以响应从大于或等于该阈电压降至小于该阈电压的该施加电压。
11.根据权利要求8所述的选择器装置，其中：
该第二层状结构用以提供额外的导电离子至该选择器材料以响应第二电压，该第二电压施加跨过该第一层状结构和该第二层状结构、具有与该阈电压不同的极性；
该额外的导电离子渗透入该选择器材料以形成导电子区域，以响应该第二电压；
该选择器材料层是关联于增加的电流以响应该额外的导电离子渗透入该选择器材料；
该额外的导电离子至少部份使该选择器材料层的该导电子区域解形成以响应小于第二量值阈值的该第二电压的量值；
该选择器材料层是关联于减少的电流以响应该至少部份使该导电子区域解形成的该额外的导电离子；以及
该减少的电流和该增加的电流的比例为1,000或更大。
12.根据权利要求8所述的选择器装置，其中该阈电压是选自约0.1伏特至约4伏特的范围以及该选择器装置的电气响应是介于下列范围中至少一者：
自约1mV/decade至约60mV/decade；或
自约0.15decades/mV至约1decade/mV。
13.根据权利要求8所述的选择器装置，其中该选择器材料具有厚度选自约0.5nm至约50nm的范围。
14.根据权利要求8所述的选择器装置，其中至少一者为：
该第一金属材料是选自由惰性金属、至少部份包括惰性金属的金属合金、快电场增强扩散材料、镍(Ni)、铜(Cu)、银(Ag)、钴(Co)、铁(Fe)、钨(W)、铝(Al)、钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、以及前述材料的适当合金所组成的群组；
该选择器材料层是选自由绝缘体、非计量比氧化物、硫族化物、包括锗(Ge)、锑(Sb)、硫(S)和碲(Te)的固态电解质、以及金属掺杂材料所组成的群组。
15.根据权利要求8所述的选择器装置，其中该第一层状结构或该第二层状结构包括：
包括金属材料的第一电极；以及
置于该选择器材料层和该金属材料之间的第一离子导体。
16.一种操作包括多个两端点存储器装置和多个选择器装置的交叉存储器阵列的方法，其中该多个两端点存储器装置的每个关联串联一个来自该多个选择器装置的选择器装置，其中各选择器装置关联第一电气特性以响应小于阈电压的施加电压，以及关联第二电气特性以响应大于或等于该阈电压的施加电压，其中该多个选择器装置中的一个选择器装置包括第一主动金属层、第二主动金属层、以及置于该第一主动金属层和该第二主动金属层之间的选择层，该方法包括：
施加大于该阈电压的第一电压至包括第一两端点存储器装置串联第一选择器装置的第一存储器结构，从而导致该第一主动金属层的金属化离子粒子渗透入该第一选择器装置的该选择层中；
施加该第一电压的同时，施加小于该阈电压的第二电压至包括第二两端点存储器装置串联第二选择器装置的第二存储器结构；以及
决定电流以响应施加该第一电压同时施加该第二电压，其中：
该电流包括关联该第一选择器装置的第一电流和关联该第二选择器装置的第二电流；以及
该第一电流和该第二电流的电流比落于选自由约1,000至约10,000、约10,000至约100,000、约100,000至约1,000,000、以及约1,000,000至约10,000,000的比例范围所组成的群组。
17.根据权利要求16所述的方法，其中该第一两端点存储器装置和该第二两端点存储器装置皆为编程状态。
18.根据权利要求16所述的方法，其中该金属化离子粒子形成通过该第一选择器装置的该选择层的导丝以响应大于该阈电压的该第一电压，且其中：
施加该第二电压同时施加该第一电压，更包括：
施加小于该阈电压的该第二电压于该第二选择器装置，其中金属化离子粒子的第二导丝不会形成于该第二选择器装置的选择层中。
19.根据权利要求16所述的方法，其中至少一者为：
该阈电压介于由约0.1伏特至约2伏特和约2伏特至约4伏特的范围所组成的群组中；
该第二电流选自由约1x10-8安培至约1x10-14安培的范围中；以及
该第一电流选自由约1x10-3安培至约1x10-6安培的范围中。
20.根据权利要求16所述的方法，其中：
施加该第二电压同时施加该第一电压更包括，施加小于该阈电压的该第二电压至第二多个两端点存储器装置，该第二多个两端点存储器装置相异于该多个两端点存储器装置、串联相异于该多个选择器装置的第二多个选择器装置；以及
该第二多个两端点存储器装置中的两端点存储器装置的数量是选自约1,000至约250,000的范围中。
CN201510105630.XA 2014-03-11 2015-03-11 用于两端点存储器的选择器装置 Active CN104916776B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201461951454P 2014-03-11 2014-03-11
US61/951,454 2014-03-11
US201462021660P 2014-07-07 2014-07-07
US62/021,660 2014-07-07
US14/588,185 US9425237B2 (en) 2014-03-11 2014-12-31 Selector device for two-terminal memory
US14/588,185 2014-12-31

Publications (2)

Publication Number Publication Date
CN104916776A CN104916776A (zh) 2015-09-16
CN104916776B true CN104916776B (zh) 2017-10-27

Family

ID=54069787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510105630.XA Active CN104916776B (zh) 2014-03-11 2015-03-11 用于两端点存储器的选择器装置

Country Status (7)

Country Link
US (6) US9425237B2 (zh)
EP (1) EP3117436B1 (zh)
JP (1) JP6714512B2 (zh)
KR (1) KR102388557B1 (zh)
CN (1) CN104916776B (zh)
TW (1) TWI597725B (zh)
WO (1) WO2015138119A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992503B2 (en) 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
US7112994B2 (en) 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US8643162B2 (en) 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US9595670B1 (en) * 2014-07-21 2017-03-14 Crossbar, Inc. Resistive random access memory (RRAM) cell and method for forming the RRAM cell
KR20170037965A (ko) * 2014-07-29 2017-04-05 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 다상 셀렉터
US20160043135A1 (en) * 2014-08-05 2016-02-11 Yoshinori Kumura Semiconductor memory device and manufacturing method thereof
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
US9419058B1 (en) * 2015-02-05 2016-08-16 Sandisk Technologies Llc Memory device with comb-shaped electrode having a plurality of electrode fingers and method of making thereof
US9583187B2 (en) 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
US20180075904A1 (en) * 2015-04-27 2018-03-15 Hewlett Packard Enterprise Development Lp Memristive crossbar array having multi-selector memristor cells
US9577190B2 (en) * 2015-06-27 2017-02-21 Intel Corporation Thermal management structure for low-power nonvolatile filamentary switch
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
US20170141306A1 (en) * 2015-11-17 2017-05-18 Chang Gung University Memory structure
KR102444945B1 (ko) * 2015-12-09 2022-09-21 에스케이하이닉스 주식회사 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치
EP3391426B1 (en) * 2015-12-14 2021-08-11 Shih-Yuan Wang Resistive random-access memory with protected switching layer
WO2017111776A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Non-volatile memory devices including integrated ballast resistor
US10008423B1 (en) * 2015-12-28 2018-06-26 Apple Inc. Transistor work function adjustment by laser stimulation
US9754665B2 (en) 2016-01-29 2017-09-05 Sandisk Technologies Llc Vacancy-modulated conductive oxide resistive RAM device including an interfacial oxygen source layer
US9859337B2 (en) 2016-02-26 2018-01-02 Sandisk Technologies Llc Three-dimensional memory device with vertical semiconductor bit lines located in recesses and method of making thereof
CN107204397B (zh) * 2016-03-18 2019-06-21 中国科学院微电子研究所 用于双极性阻变存储器的选择器件及其制备方法
US10840431B2 (en) 2016-03-31 2020-11-17 Intel Corporation Multilayer selector device with low holding voltage
WO2017171820A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low leakage current
US9953697B2 (en) 2016-04-25 2018-04-24 Sandisk Technologies Llc Volatile memory device employing a resistive memory element
US11848039B2 (en) * 2016-05-18 2023-12-19 Avalanche Technology, Inc. Cross-point MRAM including self-compliance selector
US10593727B2 (en) * 2016-05-18 2020-03-17 Avalanche Technology, Inc. Magnetic memory cell including two-terminal selector device
US10224367B2 (en) * 2016-05-18 2019-03-05 Avalanche Technology, Inc. Selector device incorporating conductive clusters for memory applications
US11538857B2 (en) * 2016-05-18 2022-12-27 Avalanche Technology, Inc. Bidirectional selector device for memory applications
JP2018006696A (ja) * 2016-07-08 2018-01-11 東芝メモリ株式会社 記憶装置
US9613689B1 (en) 2016-07-08 2017-04-04 Sandisk Technologies Llc Self-selecting local bit line for a three-dimensional memory array
KR102571566B1 (ko) * 2016-07-15 2023-08-29 삼성전자주식회사 반도체 메모리 장치
US9748266B1 (en) 2016-07-20 2017-08-29 Sandisk Technologies Llc Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof
US9767901B1 (en) 2016-08-24 2017-09-19 Hewlett Packard Enterprise Development Lp Circuits having selector devices with different I-V responses
FR3056011B1 (fr) * 2016-09-09 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de selection d’une cellule memoire
SG10201912382TA (en) * 2016-09-29 2020-02-27 Univ Nanyang Tech Memory device, method of forming the same, method for controlling the same and memory array
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
WO2018125238A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Systems, methods, and apparatus for semiconductor memory with porous active layer
US10163982B2 (en) * 2017-03-30 2018-12-25 Intel Corporation Multi-deck memory device with inverted deck
JP6870476B2 (ja) * 2017-05-26 2021-05-12 富士通株式会社 半導体装置及び半導体装置の製造方法
US10340449B2 (en) 2017-06-01 2019-07-02 Sandisk Technologies Llc Resistive memory device containing carbon barrier and method of making thereof
KR20180136304A (ko) * 2017-06-14 2018-12-24 포항공과대학교 산학협력단 문턱 스위칭 소자
US10157653B1 (en) 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
US10256272B2 (en) 2017-06-26 2019-04-09 Sandisk Technologies Llc Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof
WO2019005019A1 (en) * 2017-06-27 2019-01-03 Intel Corporation FERROELECTRIC MEMORY MATRIX WITH CROSS POINTS
JP6672224B2 (ja) * 2017-07-12 2020-03-25 株式会社東芝 磁気メモリ
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
WO2019022732A1 (en) * 2017-07-26 2019-01-31 Intel Corporation BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
WO2019055003A1 (en) * 2017-09-13 2019-03-21 Intel Corporation SELECTOR ELEMENT WITH BALLAST FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
US11233090B2 (en) 2017-09-27 2022-01-25 Intel Corporation Double selector element for low voltage bipolar memory devices
US10991435B2 (en) 2017-09-29 2021-04-27 Intel Corporation Vertical flash memory cell with selector for fast read
US11152569B2 (en) * 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM structure with selector device
WO2019132995A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Selectors for memory devices
US10957410B1 (en) * 2018-03-02 2021-03-23 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices
JP2019160981A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 磁気記憶装置
JP2019169573A (ja) 2018-03-23 2019-10-03 東芝メモリ株式会社 記憶装置
WO2019187032A1 (ja) * 2018-03-30 2019-10-03 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置
US10497867B1 (en) * 2018-07-02 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure to increase crystalline temperature of a selector device
US20200013951A1 (en) * 2018-07-06 2020-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pcram structure
KR102571555B1 (ko) * 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
US10658427B2 (en) * 2018-10-18 2020-05-19 Micron Technology, Inc. Memory for embedded applications
US10971684B2 (en) 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
CN109545964B (zh) * 2018-12-14 2021-03-19 中国科学院上海微系统与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
US11164627B2 (en) * 2019-01-25 2021-11-02 Micron Technology, Inc. Polarity-written cell architectures for a memory device
US10916698B2 (en) 2019-01-29 2021-02-09 Toshiba Memory Corporation Semiconductor storage device including hexagonal insulating layer
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
US11194726B2 (en) 2019-02-25 2021-12-07 Micron Technology, Inc. Stacked memory dice for combined access operations
JP2020144959A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
JP2020150082A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置
JP2020155441A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN110148667B (zh) * 2019-04-12 2020-10-09 华中科技大学 一种选通管器件的预处理方法
US20200342926A1 (en) * 2019-04-28 2020-10-29 Sandisk Technologies Llc One selector one resistor mram crosspoint memory array fabrication methods
US11075338B2 (en) 2019-05-24 2021-07-27 International Business Machines Corporation Resistive memory cell structure
US11211426B2 (en) 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
JP2021129071A (ja) 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20210128661A (ko) 2020-04-17 2021-10-27 삼성전자주식회사 반도체 장치
US11664848B2 (en) 2020-05-14 2023-05-30 International Business Machines Corporation Adjustable attenuation wrap plug
DE102021106752B4 (de) * 2020-05-29 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Speichervorichtung, integrierte schaltungsvorrichtung und verfahren
US11222844B2 (en) * 2020-06-11 2022-01-11 Globalfoundries U.S. Inc. Via structures for use in semiconductor devices
US11653504B2 (en) * 2020-07-02 2023-05-16 Samsung Electronics Co., Ltd. Semiconductor memory device with selection transistors with substrate penetrating gates
US11404638B2 (en) * 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance
JP2022049883A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置
WO2022056760A1 (en) * 2020-09-17 2022-03-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
US11411125B2 (en) 2020-10-06 2022-08-09 Applied Materials, Inc. Ferroelectric-assisted tunneling selector device
US20220231026A1 (en) * 2021-01-21 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid memory device and method of forming the same
US11557354B2 (en) * 2021-02-03 2023-01-17 Macronix International Co., Ltd. Flash memory and flash memory cell thereof
US11437083B2 (en) 2021-02-05 2022-09-06 International Business Machines Corporation Two-bit magnetoresistive random-access memory device architecture
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
CN1961378A (zh) * 2004-06-30 2007-05-09 英特尔公司 访问相变存储器
CN102986048A (zh) * 2010-06-18 2013-03-20 桑迪士克3D有限责任公司 具有电阻开关层以及侧向布置的存储单元

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123645A (ja) 1987-11-05 1989-05-16 Fuji Electric Co Ltd 電気集じん装置
JP2000058681A (ja) 1998-08-05 2000-02-25 Matsushita Electron Corp 不揮発性半導体メモリ装置及びその駆動方法
JP4212079B2 (ja) 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
US8218350B2 (en) 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
JP2001249324A (ja) 2000-03-03 2001-09-14 Hitachi Ltd 液晶表示装置
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6795338B2 (en) 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
JP2004319587A (ja) 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
DE10320239B4 (de) 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
US7274064B2 (en) 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7176530B1 (en) 2004-03-17 2007-02-13 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having n-channel channel-junction field-effect transistor
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7105408B2 (en) 2004-09-24 2006-09-12 Intel Corporation Phase change memory with a select device having a breakdown layer
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7382028B2 (en) 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
TWI255018B (en) 2005-06-15 2006-05-11 Winbond Electronics Corp Method of fabricating a non-volatile memory
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
KR100970383B1 (ko) 2005-10-19 2010-07-15 후지쯔 가부시끼가이샤 불휘발성 반도체 기억 장치의 기입 방법
US7187577B1 (en) 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7599209B2 (en) 2005-12-23 2009-10-06 Infineon Technologies Ag Memory circuit including a resistive memory element and method for operating such a memory circuit
KR100684908B1 (ko) 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US8014199B2 (en) 2006-05-22 2011-09-06 Spansion Llc Memory system with switch element
US7824943B2 (en) 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
JP2008021750A (ja) 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
WO2008047530A1 (en) 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage device and method for manufacturing the same
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2008160031A (ja) 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
CN101501851B (zh) 2006-12-28 2010-11-17 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
JP4221031B2 (ja) * 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7755941B2 (en) 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
WO2008107941A1 (ja) 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7579612B2 (en) 2007-04-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory device having enhanced resist ratio and method of manufacturing same
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US7577024B2 (en) 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
US20080301497A1 (en) 2007-06-04 2008-12-04 Silicon Motion, Inc. Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
JP2009117003A (ja) 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
US7786464B2 (en) 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
JP2009267185A (ja) 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2010003916A (ja) 2008-06-20 2010-01-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
JP5459999B2 (ja) * 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP2010087007A (ja) 2008-09-29 2010-04-15 Elpida Memory Inc 相変化メモリ装置及びその製造方法
US7933136B2 (en) 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
JP2010118128A (ja) 2008-11-14 2010-05-27 Toshiba Corp 強誘電体メモリ
US8067815B2 (en) 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
JP2010146665A (ja) 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
JP5367400B2 (ja) 2009-02-12 2013-12-11 株式会社東芝 半導体記憶装置、及びその製造方法
US7978510B2 (en) * 2009-03-01 2011-07-12 International Businesss Machines Corporation Stochastic synapse memory element with spike-timing dependent plasticity (STDP)
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR20100111165A (ko) 2009-04-06 2010-10-14 삼성전자주식회사 3차원 메모리 소자
JP2011014640A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
KR101530118B1 (ko) 2009-07-10 2015-06-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 진성 정류기를 갖는 멤리스티브 접합
JP2011023645A (ja) 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
KR20110020533A (ko) 2009-08-24 2011-03-03 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
US8274130B2 (en) 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
WO2011056281A1 (en) * 2009-11-06 2011-05-12 Rambus Inc. Three-dimensional memory array stacking structure
WO2011062067A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8279665B2 (en) * 2009-11-23 2012-10-02 International Business Machines Corporation Memory cell and select element
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
SG10201700467UA (en) * 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US20120007035A1 (en) 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
JP5566217B2 (ja) * 2010-07-30 2014-08-06 株式会社東芝 不揮発性記憶装置
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
KR101755234B1 (ko) 2010-08-26 2017-07-07 삼성전자 주식회사 비휘발성 메모리 장치
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US8891319B2 (en) 2010-11-30 2014-11-18 Micron Technology, Inc. Verify or read pulse for phase change memory and switch
JP2012134439A (ja) 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012174766A (ja) 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5584155B2 (ja) 2011-03-16 2014-09-03 株式会社東芝 半導体メモリ
US8320160B2 (en) 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
FR2973554B1 (fr) 2011-04-04 2013-04-12 Commissariat Energie Atomique "dispositif electronique de type selecteur"
RU2468471C1 (ru) 2011-04-07 2012-11-27 Государственное образовательное учреждение высшего профессионального образования "Петрозаводский государственный университет" Способ получения энергонезависимого элемента памяти
US9305644B2 (en) * 2011-06-24 2016-04-05 Rambus Inc. Resistance memory cell
US8598562B2 (en) 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
JP5548170B2 (ja) 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
WO2013052321A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
CN103238214B (zh) * 2011-12-02 2015-10-21 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
KR101338360B1 (ko) * 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
JP5996324B2 (ja) 2012-08-07 2016-09-21 シャープ株式会社 不揮発性半導体記憶装置とその製造方法
US8987796B2 (en) 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar
TWI489461B (zh) 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
KR101357847B1 (ko) 2012-09-07 2014-02-05 창원대학교 산학협력단 싱글 폴리 이이피롬 메모리
JP2014075424A (ja) 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US8969843B2 (en) * 2013-02-21 2015-03-03 Kabushiki Kaisha Toshiba Memory device
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9099645B2 (en) * 2013-03-22 2015-08-04 Kabushiki Kaisha Toshiba Resistance random access memory device
US9128119B2 (en) 2013-03-29 2015-09-08 Hamilton Sundstrand Corporation Electrical circuit testing
CN103280526B (zh) 2013-05-29 2015-03-11 北京大学 一种忆阻层及忆阻器
CN105474397B (zh) 2013-08-19 2019-06-18 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管
US9312005B2 (en) * 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US8995169B1 (en) 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
JP2015056642A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体記憶装置
US9460931B2 (en) 2013-09-17 2016-10-04 Sandisk Technologies Llc High aspect ratio memory hole channel contact formation
EP2887396B1 (en) * 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
US9275730B2 (en) * 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9425390B2 (en) * 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US9356074B1 (en) * 2014-11-17 2016-05-31 Sandisk Technologies Inc. Memory array having divided apart bit lines and partially divided bit line selector switches
US20170104031A1 (en) * 2015-10-07 2017-04-13 Intermolecular, Inc. Selector Elements
US10090840B1 (en) 2017-06-29 2018-10-02 Intel Corporation Integrated circuits with programmable non-volatile resistive switch elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
CN1961378A (zh) * 2004-06-30 2007-05-09 英特尔公司 访问相变存储器
CN102986048A (zh) * 2010-06-18 2013-03-20 桑迪士克3D有限责任公司 具有电阻开关层以及侧向布置的存储单元

Also Published As

Publication number Publication date
KR102388557B1 (ko) 2022-04-20
WO2015138119A4 (en) 2015-11-05
EP3117436A1 (en) 2017-01-18
US20190122732A1 (en) 2019-04-25
US20210280246A1 (en) 2021-09-09
US10121540B1 (en) 2018-11-06
US10964388B2 (en) 2021-03-30
EP3117436B1 (en) 2021-01-06
KR20160132444A (ko) 2016-11-18
CN104916776A (zh) 2015-09-16
TW201546806A (zh) 2015-12-16
JP6714512B2 (ja) 2020-06-24
JP2017516293A (ja) 2017-06-15
TWI597725B (zh) 2017-09-01
WO2015138119A1 (en) 2015-09-17
US11776626B2 (en) 2023-10-03
US20150263069A1 (en) 2015-09-17
US9847130B1 (en) 2017-12-19
US9425237B2 (en) 2016-08-23
US9761635B1 (en) 2017-09-12
EP3117436A4 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
CN104916776B (zh) 用于两端点存储器的选择器装置
CN105244058B (zh) 使用选择器器件保持特性的非易失性存储器器件感测方法
CN105304132B (zh) 利用易失性开关双端装置和mos晶体管的非易失性存储器单元
CN105118916B (zh) 电阻式存储器架构和装置
US9196831B2 (en) Two-terminal memory with intrinsic rectifying characteristic
CN105336366A (zh) 包含并联晶体管和双端子开关器件的nand阵列
US20230157186A1 (en) Non-stoichiometric resistive switching memory device and fabrication methods
US10134984B1 (en) Two-terminal memory electrode comprising a non-continuous contact surface
US9355717B1 (en) Memory array with embedded source line driver and improved voltage regularity
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
CN107403866B (zh) 非化学计量电阻式切换内存装置和制造方法
CN107425115A (zh) 利用铝作为蚀刻停止层
Chang et al. Resistive switching characteristics and mechanisms in silicon oxide memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210812

Address after: Building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone

Patentee after: Xinyuan semiconductor (Shanghai) Co.,Ltd.

Address before: California, USA

Patentee before: CROSSBAR, Inc.