CN109545964B - 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法 - Google Patents

一种基于氧化物离子注入的选通材料、选通器单元及其制备方法 Download PDF

Info

Publication number
CN109545964B
CN109545964B CN201811535870.3A CN201811535870A CN109545964B CN 109545964 B CN109545964 B CN 109545964B CN 201811535870 A CN201811535870 A CN 201811535870A CN 109545964 B CN109545964 B CN 109545964B
Authority
CN
China
Prior art keywords
gating
less
oxide
electrode layer
gate unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811535870.3A
Other languages
English (en)
Other versions
CN109545964A (zh
Inventor
宋志棠
郭天琪
宋三年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811535870.3A priority Critical patent/CN109545964B/zh
Publication of CN109545964A publication Critical patent/CN109545964A/zh
Application granted granted Critical
Publication of CN109545964B publication Critical patent/CN109545964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种基于氧化物离子注入的选通材料、选通器单元及其制备方法，所述选通材料的化学通式为MxOyAsz，其中，M是包括但不限于Hf、Ti、Ta或Zr中的任意一种元素，x、y、z均指元素的原子百分比，且满足x+y+z＝100,同时20<x<30，40<y<60，5<z<30。本发明所提供的基于所述选通材料的选通器单元，具有驱动电流高、阈值电压低、开启速度快和开关比大等优点，为三维高密度存储的实现奠定可靠的器件基础。

Description

一种基于氧化物离子注入的选通材料、选通器单元及其制备 方法
技术领域
本发明属与微电子技术领域，特别涉及一种基于氧化物离子注入的选通材料、选通器单元及其制备方法。
背景技术
存储器作为集成电路三大芯片之一，在全球半导体市场中始终占据着重要的地位。发展下一代新型的高密度存储芯片，满足存储级内存的应用要求，关键在于获取高性能的存储材料和选通材料以及可实现三维堆叠的新型器件结构。其中，最具规模量产潜力的新型相变存储器和阻变存储器，都需要一种性能优异的选通器件，来承担“开关”的角色，对存储单元进行选通操作。
一个完整的存储阵列包含存储器单元和选通器单元两部分。选通管提供驱动电流使存储材料发生转变从而实现信息存储。目前，各类新型存储材料的研究已趋于成熟，而选通单元的研发仍显不足。因此，存储器的容量与密度主要受限于选通管的大小、能否实现三维集成及其电流驱动能力。当前，能实现三维集成的选通管主要有氧化物二极管、混合离子导电选通管，阈值转变开关等。选通器的基本工作原理是：利用外部电激励来控制选通器件的开关。当施加电激励于选通器件单元，使选通材料由高阻态向低阻态转变，此时器件处于开启状态；而当撤去电激励时，材料又由低阻态转变回高阻态，此时器件处于关断状态。其研究方向主要是以期实现大的驱动电流、高开关比、低阈值电压、长寿命和高可靠性等特点。
对于传统氧化物材料，其阈值电压较高，从而导致其他性能如寿命和可靠性受到严重制约。此外，对于新型存储器件，如相变存储器，所需的操作电流要求在mA量级，而一般的选通器件很难达到如此高的开态电流。因此，通过材料优化工程的方式，降低选通单元阈值电压，增大开关比，延长寿命和提高可靠性，成为本领域技术人员亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于氧化物的离子注入的选通材料、选通器单元及其制备方法，以改善现有技术中选通器驱动电流低、开关比小、阈值电压高、寿命短等一系列关键问题。
为实现上述目的及其他相关指标，本发明提供一种基于氧化物离子注入的选通材料，所述选通材料的化学通式为MxOyAsz，其中，M是包括但不限定Hf、Ti、Ta或Zr中的任意一种元素，x、y、z均指元素的原子百分比，且满足x+y+z＝100,同时20<x<30，40<y<60，5<z<30。
可选地，在所述化学通式MxOyAsz中，满足5＜z≤18。
可选地，在所述化学通式MxOyAsz中，满足18＜z≤25。
可选地，在所述化学通式MxOyAsz中，满足25＜z＜30。
本发明还提供了一种如上述任意一项所述选通材料的制备方法，包括以下步骤：1)形成氧化物；2)通过离子注入法将As离子注入到所述氧化物中，制成化学通式为MxOyAsz的选通材料，M是包括但不限定Hf、Ti、Ta或Zr中的任意一种元素，x、y、z均指元素的原子百分比，且满足x+y+z＝100,同时20<x<30，40<y<60，5<z<30。
可选地，所述As离子的注入剂量大于等于5×1015ions/cm2小于等于5×1016ions/cm2。
可选地，所述氧化物的制备方法包括但不限于磁控溅射法、蒸发法、化学气相沉积法、分子束外延法中的任意一种。
本发明还提供了一种基于上述任意一项所述选通材料的选通器单元，所述选通器单元自下而上依次是下引出电极、下电极层、选通材料层和上电极层、上引出电极。
可选地，所述选通材料层的厚度大于等于10nm小于等于20nm。
可选地，所述下电极层的材料包括但不限于TiN、钨、铂、铝中的任意一种，所述下电极层的厚度大于等于5nm小于等于15nm。
可选地，所述下引出电极的材料包括但不限于TiN、钨、铂、铝中的任意一种，所述下引出电极的厚度大于等于100nm小于等于1μm。
可选地，所述上电极层的材料包括但不限于TiN、钨、铂、铝中的任意一种，所述上电极层的厚度大于等于5nm小于等于15nm。
可选地，所述上引出电极的材料包括但不限于TiN、钨、铂、铝中的任意一种，所述上引出电极的厚度大于等于100nm小于等于1μm。
本发明还提供了一种如上述任意一项选通器单元的制备方法，其特征在于，所述制备方法至少包括以下步骤：
形成下引出电极；
在所述下引出电极表面形成下电极层；
在所述下电极层表面形成氧化物，然后通过离子注入法将As离子注入到所述氧化物中，形成化学通式为MxOyAsz的所述选通材料层，其中，x、y、z均指元素的原子百分比，且满足x+y+z＝100,同时20<x<30，40<y<60，5<z<30；
在所述选通材料层表面形成上电极层；
在所述上电极层表面形成上引出电极。
可选地，所述选通器单元的制备方法中，所述离子注入法中As离子注入的剂量大于等于5×1015ions/cm2小于等于5×1016ions/cm2。
可选地，所述选通器单元的制备方法中，所述形成氧化物的方法包括但不限于磁控溅射法、蒸发法、化学气相沉积法、分子束外延法中的任意一种。
可选地，所述选通器单元的制备方法中，所述选通器单元的上、下引出电极和上、下电极层的制备方法包括但不限于磁控溅射法、物理气相沉积法，化学气相沉积法，电子束蒸发法及分子束外延法中的任意一种或多种。
如上所述，本发明所提供的基于所述选通材料的选通器单元，具有驱动电流高、阈值电压低、开启速度快和开关比大等优点，为三维高密度存储的实现奠定可靠的器件基础。
附图说明
图1显示为形成下引出电极的示意图。
图2显示为在下引出电极表面形成下电极层的示意图。
图3显示为在下电极层表面形成选通材料层的示意图。
图4显示为在选通材料层表面形成上电极层的示意图。
图5显示为在上电极层表面形成上引出电极的示意图。
图6显示为基于本发明所述选通材料的选通器单元在不同限流设置下的阈值转换的示意图。
图7显示为基于本发明所述选通材料的选通器单元的开关速度的示意图。
图8显示为基于本发明所述选通材料的选通器单元的疲劳特性的示意图。
元件标号说明
11 下引出电极
12 下电极层
13 选通材料层
14 上电极层
15 上引出电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
本实施例提供一种基于氧化物离子注入的选通材料、选通器单元及其制备方法，所述选通材料化学通式为MxOyAsz,其中M是包括但不限定Hf、Ti、Ta或Zr中的任意一种元素，x、y、z均指元素的原子百分比，且满足x+y+z＝100，同时20<x<30，40<y<60，5<z<30；所述氧化物包括但不限于氧化铪、氧化钛、氧化钽或氧化锆中的任意一种，所述注入离子元素为As。
具体的，在本实施例中，选通材料化学通式MxOyAsz，满足5＜z≤18。
如图1所示，进行步骤1)，形成下引出电极11。
可选地，下引出电极11的制备方法包括但不限于磁控溅射法、物理气相沉积法、化学气相沉积法、电子束蒸发法或分子束外延法中任意一种。下引出电极的材料包括但不限于钨、铂、铝、TiN中的任意一种。
具体的，步骤1)中，采用化学气相沉积法制备下引出电极11，所述下引出电极的材料优选为钨，且制得的柱状钨下引出电极11的直径为200nm，高度为500nm。
如图2，进行步骤2)，在下引出电极11的表面形成下电极层12。
可选地，下电极层12的制备方法包括但不限于磁控溅射法、物理气相沉积法、化学气相沉积法、电子束蒸发或分子束外延法中的任意一种。下引出层12的材料包括但不限于钨、铂、铝、TiN中的任意一种。
具体的，步骤2)中，该下电极层12的制备方法采用磁控溅射法，选用TiN材料，工艺参数为：本底真空为2.0*10-4Pa，溅射气压为0.25Pa，Ar：N2的气体流量比例为1：1，直流溅射功率为200W，衬底温度为25℃，溅射时间为10min。所制得的TiN下电极层12的电极厚度为20nm。
如图3所示，进行步骤3)，在下电极层12表面形成选通材料层13。
具体的，在步骤3)中，选通材料的制备方法包括制备氧化物和进行As离子注入的步骤。
可选地，氧化物的材料包括但不限于氧化铪、氧化钛、氧化钽或氧化锆中的任意一种。
可选地，氧化物的制备方法包括但不限于磁控溅射法、蒸发法、化学气相沉积法、分子束外延法中的任意一种。
具体的，首先，采用磁控溅射法，使用氧化铪靶溅射制备氧化物。工艺参数为：本底真空为2.0*10-4Pa、溅射气压Ar为0.2Pa、氧化铪靶射频溅射功率为50W、衬底温度为25℃、溅射时间为20min，所制得薄膜厚度约为10nm。然后，采用离子注入工艺，As离子的注入量为5*1015ions/cm2。最后，得到所需的选通材料Hf29O58As13。
如图4)，进行步骤4)，在所述选通材料层13表面生长上电极层14。
可选地，上电极层14的制备方法包括但不限于磁控溅射法、物理气相沉积法、化学气相沉积法、电子束蒸发或分子束外延法中任意一种。上电极层的材料包括但不限于钨、铂、铝、TiN中的任意一种。
具体的，步骤4)中，采用用磁控溅射方法，选用TiN材料，工艺参数为：本底真空为2.0*10-4Pa，溅射气压为0.25Pa，Ar：N2的气体流量比例为1：1，直流溅射功率为200W，衬底温度为25℃，溅射时间为10min。所制得的TiN上电极层14的电极厚度为200nm。
如图5)所示，进行步骤5)，在所述上电极层14表面生长上引出电极15。
可选地，上引出电极15的制备方法包括但不限于磁控溅射法、物理气相沉积法、化学气相沉积法、电子束蒸发或分子束外延法中任意一种。上引出电极的材料包括但不限于钨、铂、铝、TiN中的任意一种。
具体的，步骤5)中，采用铝为上引出电极材料，使用电子束蒸发法在上电极层14表面制备上引出电极15，上引出电极15厚度为200nm。得到选通材料层为Hf29O58As13的选通器单元。
下面对本实施例中的基于Hf29O58As13的选通器单元进行电学性能的测试，包括电压-电流(V-I)、开关速度和疲劳特性的表征。在电压激励作用下，选通器单元在不同限流设置下的V-I测试曲线如图6所示，分别在0.1mA、0.5mA、1mA、5mA和10mA的限制电流下，测得选通单元的V-I曲线。可知初始状态为高阻的关断态，随着电压的持续增加到某个特定范围，电流迅速增大至104到106倍，即选通单元开启，此刻的电压值称为开启电压或阈值电压，随着施加电压的继续增加，电流保持在限流值的水平。当继续施加反向电压至零值，选通单元弛豫回高阻的关断态，从而完成一次开启-关断操作。此外，由不同曲线可知，选通单元至少可以达到毫安量级的驱动电流，因此可以用作各类新型存储器的选通开关。
基于选通材料为Hf29O58As13的选通器单元的开关速度测试见图7，其开启时间小于为60ns，关断时间低于80ns，即开断时间皆在百纳秒以内，可为高速存储单元提供选通操作。具体的疲劳特性如图8所示，在开启电压3.5V、1μs，关断电压0.1V、5μs的测试条件下，单元的循环次数可达107量级，基本满足存储单元的特性需求。
通过本实施例制备的选通材料及选通器单元，具有驱动电流高、阈值电压低、开启速度快和开关比大等优点，为三维高密度存储的实现奠定可靠的器件基础。
实施例二
本实施例与实施例一采用基本相同的技术手段，不同之处在于，所述化学通式MxOyAsz中，20<x<30，40<y<60，5<z<30，x+y+z＝100，同时满足18＜z≤25。本实施例在采用As离子注入氧化物时，替代实施例一中的5×1015ions/cm2的注入剂量，将之扩大为2倍即1×1016ions/cm2。。其余步骤与实施例一完全相同，得到选通材料层为Hf27O54As19的选通器单元。经过同样的电学性能测试，本实施例中的基于氧化铪的As离子注入选通器单元的电学性能亦能达到与实施例一中选通器单元相近的效果，且开启电压降低。
实施例三
本实施例与实施例一采用基本相同的技术手段，不同之处在于，所述化学通式MxOyAsz中，20<x<30，40<y<60，5<z<30，x+y+z＝100，同时满足25＜z＜30。本实施例在采用As离子注入选通材料层时，替代实施例一中的5×1015ions/cm2的注入剂量，将之扩大为10倍即5×1016ions/cm2。其余步骤与实施例一完全相同，得到选通材料层为Hf24O48As28的选通器单元。经过同样的电学性能测试，本实施例中的基于氧化铪的As离子注入选通器单元的电学性能亦能达到与实施例一中选通器单元类似的效果，且开启电压进一步减小。
综上，本发明的基于氧化物离子注入的选通材料，可顺利实现多次高阻态和低阻态之间的瞬时转变，高阻态代表关闭状态，低阻态代表开启状态，通过在高低阻态之间的转变从而控制器件的开断，可用作各类新型存储器的选通开关，而且开关速度在百纳秒以内，具有高性能选通的潜力。基于所述选通材料的选通器单元，具有较低的阈值电压，有助于提高选通器的可靠性和疲劳特性，从而为高密度、长寿命的新型存储芯片提供可靠的器件基础。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种基于氧化物离子注入的选通材料，其特征在于，所述选通材料的化学通式为MxOyAsz，其中，M为Hf，x、y、z均指元素的原子百分比，且满足x+y+z=100，同时
5＜z≤18，18＜z≤25，25＜z＜30。
2.一种如权利要求1所述的选通材料的制备方法，其特征在于，至少包括以下步骤：1）形成氧化物；2）通过离子注入法将As离子注入到所述氧化物中，制成化学通式为MxOyAsz的选通材料，M为Hf，x、y、z均指元素的原子百分比，且满足x+y+z=100, 同时5＜z≤18，18＜z≤25，25＜z＜30。
3.根据权利要求2所述的选通材料的制备方法，其特征在于，所述离子注入法中As离子的注入剂量大于等于5×1015ions/cm2且小于等于5×1016ions/cm2。
4.根据权利要求2所述的选通材料的制备方法，其特征在于，所述氧化物的制备方法包括磁控溅射法、蒸发法、化学气相沉积法、分子束外延法中的任意一种。
5.一种基于如权利要求1所述的选通材料的选通器单元，其特征在于，所述选通器单元自下而上依次是下引出电极、下电极层、选通材料层和上电极层、上引出电极。
6.根据权利要求5所述的选通器单元，其特征在于，所述选通材料层的厚度大于等于10nm且小于等于20nm。
7.根据权利要求5所述的选通器单元，其特征在于，所述下电极层的材料包括TiN、钨、铂、铝中的任意一种，所述下电极层的厚度大于等于5nm且小于等于15nm。
8.根据权利要求5所述的选通器单元，其特征在于，所述下引出电极的材料包括TiN、钨、铂、铝中的任意一种，所述下引出电极的厚度大于等于100nm且小于等于1μm。
9.根据权利要求5所述的选通器单元，其特征在于，所述上电极层的材料包括TiN、钨、铂、铝中的任意一种，所述上电极层的厚度大于等于5nm且小于等于15nm。
10.根据权利要求5所述的选通器单元，其特征在于，所述上引出电极的材料包括TiN、钨、铂、铝中的任意一种，所述上引出电极的厚度大于等于100nm且小于等于1μm。
11.一种如权利要求5~10任一项所述的选通器单元的制备方法，其特征在于，所述制备方法至少包括以下步骤：
形成下引出电极；
在所述下引出电极表面形成下电极层；
在所述下电极层表面形成氧化物，然后通过离子注入法将As离子注入到所述氧化物中，形成化学通式为MxOyAsz的所述选通材料层，其中，x、y、z均指元素的原子百分比，且满足x+y+z=100, 同时5＜z≤18，18＜z≤25，25＜z＜30；
在所述选通材料层表面形成上电极层；
在所述上电极层表面形成上引出电极。
12.根据权利要求11所述的选通器单元的制备方法，其特征在于，所述离子注入法中离子注入的剂量大于等于5×1015ions/cm2且小于等于5×1016ions/cm2。
13.根据权利要求 11所述的选通器单元的制备方法，其特征在于，所述形成氧化物的方法包括磁控溅射法、蒸发法、化学气相沉积法、分子束外延法中的任意一种。
14.根据权利要求11所述的选通器单元的制备方法，其特征在于，所述选通器单元的上、下引出电极和上、下电极层的制备方法包括磁控溅射法、物理气相沉积法，化学气相沉积法，电子束蒸发和分子束外延法中的任意一种或多种。
CN201811535870.3A 2018-12-14 2018-12-14 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法 Active CN109545964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811535870.3A CN109545964B (zh) 2018-12-14 2018-12-14 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811535870.3A CN109545964B (zh) 2018-12-14 2018-12-14 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法

Publications (2)

Publication Number Publication Date
CN109545964A CN109545964A (zh) 2019-03-29
CN109545964B true CN109545964B (zh) 2021-03-19

Family

ID=65856332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811535870.3A Active CN109545964B (zh) 2018-12-14 2018-12-14 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法

Country Status (1)

Country Link
CN (1) CN109545964B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652710B (zh) * 2020-12-09 2022-08-12 华中科技大学 选通管相变存储集成单元及其制备方法、相变存储器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008050677A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 金属酸化物膜
JP5661509B2 (ja) * 2010-03-02 2015-01-28 住友金属鉱山株式会社 積層体およびその製造方法、並びにそれを用いた機能素子
KR101929941B1 (ko) * 2012-08-10 2018-12-18 삼성전자 주식회사 저항 변화 물질 소자 및 이를 적용한 디바이스
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US9324945B2 (en) * 2013-08-06 2016-04-26 Micron Technology, Inc. Memory cells and methods of forming memory cells
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9698201B2 (en) * 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9716225B2 (en) * 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same
WO2016111724A1 (en) * 2015-01-05 2016-07-14 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
US9812499B1 (en) * 2016-07-27 2017-11-07 Avalanche Technology, Inc. Memory device incorporating selector element with multiple thresholds
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN107068858A (zh) * 2017-01-25 2017-08-18 中国科学院上海微系统与信息技术研究所 用于选通驱动器件的相变材料、选通驱动器件及其制备方法
CN108258115B (zh) * 2018-03-16 2024-04-19 湖北大学 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法

Also Published As

Publication number Publication date
CN109545964A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
Wang et al. Multilevel resistive switching in Ti/CuxO/Pt memory devices
CN103003971B (zh) 具有包括击穿层的电阻开关层的存储单元
US8338814B2 (en) Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory
CN103606625B (zh) 高一致性低功耗阻变存储器及制备方法
CN108831992B (zh) 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
KR101570903B1 (ko) 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
TW200828637A (en) Method for making a self-converged memory material element for memory cell
TW201203536A (en) RRAM structure and method of making the same
Jiang et al. Reliability/uniformity improvement induced by an ultrathin TiO2 insertion in Ti/HfO2/Pt resistive switching memories
CN109638153A (zh) 一种选通管材料、选通管器件及其制备方法
CN108110026B (zh) 一种Ge-Te-Al-As阈值开关材料、阈值开关器件单元及其制备方法
CN108963071A (zh) 具有结构调节层的阻变式存储器及其制备方法
CN109545964B (zh) 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
Mohanty et al. Interface engineering for 3-bit per cell multilevel resistive switching in AlN based memristor
CN106601911A (zh) Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法
CN107275480B (zh) 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法
CN106229407B (zh) 一种高一致性阻变存储器及其制备方法
CN111326651A (zh) 一种ots材料、选通器单元及其制备方法
Lee et al. NiO resistance change memory with a novel structure for 3D integration and improved confinement of conduction path
CN111223986B (zh) 一种基于氧化铪转变层的银插层选通器件及其制造方法
Shim et al. Resistive switching characteristics of TiO 2 thin films with different electrodes
CN101599531B (zh) 一种电阻型随机存储器的存储单元及其制备方法
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
Choi et al. New materials for memristive switching
CN111584710B (zh) 一种ots材料、选通器单元及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant