JP2011023645A - 不揮発性可変抵抗素子を用いた半導体記憶装置 - Google Patents

不揮発性可変抵抗素子を用いた半導体記憶装置 Download PDF

Info

Publication number
JP2011023645A
JP2011023645A JP2009168839A JP2009168839A JP2011023645A JP 2011023645 A JP2011023645 A JP 2011023645A JP 2009168839 A JP2009168839 A JP 2009168839A JP 2009168839 A JP2009168839 A JP 2009168839A JP 2011023645 A JP2011023645 A JP 2011023645A
Authority
JP
Japan
Prior art keywords
electrode
resistance element
variable resistor
variable resistance
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009168839A
Other languages
English (en)
Inventor
Nobuyoshi Awaya
信義 粟屋
Yukio Tamai
幸夫 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009168839A priority Critical patent/JP2011023645A/ja
Publication of JP2011023645A publication Critical patent/JP2011023645A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現する。
【解決手段】 第1電極11と、第2電極12と、第1電極と直接、及び第2電極と直接或いは間接に接続する可変抵抗体15を備える不揮発性可変抵抗素子において、可変抵抗体材料として、酸素が欠損したサイトを有し、当該酸素欠損サイトに少なくとも一個の電子が捕獲された第1状態と捕獲されていない第2状態との双方で安定な構造をとることのできる金属酸化物を用いる。更に、可変抵抗体と第2電極の間にトンネル絶縁膜16を介在させることで、第2電極から可変抵抗体へ流れる電流を制限し、不揮発性可変抵抗素子に非線形素子の機能をもたせる。
【選択図】 図9

Description

本発明は、第1電極、第2電極、及び当該両電極間に形成される可変抵抗体を有し、両電極間への電圧パルスを印加することで、両電極間の電気抵抗で規定される抵抗状態を二以上の異なる状態間で可逆的に変化、保持することができる不揮発性可変抵抗素子を用いた半導体記憶装置に関する。
電源オフ時にも記憶したデータを保持することの出来る大容量で安価な不揮発性メモリとしてフラッシュメモリが広く使用されている。しかし近年、フラッシュメモリの微細化限界が見えてきており、MRAM(磁気抵抗変化メモリ)、PCRAM(相変化メモリ)、CBRAM(固体電解質メモリ)、RRAM(抵抗変化メモリ)(登録商標)(特許文献1参照)などの不揮発性メモリの開発が盛んに行われている。これらの不揮発性メモリの中でもRRAMは、高速書き換えが可能であり、かつ、材料に単純な二元系の金属酸化物が使用可能なため作製が容易で既存のCMOSプロセスとの親和性が高いという利点がある。
特開2006−4480号公報 米国特許第6753561号明細書
籾田浩義、外4名、「アモルファスアルミナの電子・原子構造に対する酸素欠損の効果:第一原理計算」、第56回応用物理学会連合講演会講演予稿集、2009年4月、2aP16−17. K.Torii、外8名、"Physical model of BTI,TDDB and SILC in HfO2−based high−k gate dielectrics"、IEDM 2004、p.129−132. 平成17年度調査報告書「次世代半導体材料・プロセス基盤プロジェクト(MIRAI)」(http://www.tech.nedo.go.jp/PDF/100007431.pdf)、p.41−54. Hideki Takeuchi、外2名、"Observation of bulk HfO2 defects by spectroscopic ellipsometry"、J. Vac. Sci. Technol. A 22(2004),p.1337−1341.
RRAMで利用することのできる抵抗変化材料として、従来から多くの金属酸化物において、パルス電圧の印加による抵抗変化が報告されている。例えば、PrCa1−xMnO(PCMO)のような三元型のペロブスカイト材料、或いは、Ni,Co,Ti,Fe,Cu,Ta,Hf,Zr,Nb,Al等の多くの金属酸化物薄膜の両端を金属電極で挟持した構造で抵抗スイッチング素子を形成することができる。これらの材料のうち、どの金属酸化物材料と金属電極を組み合わせた時に最適の特性を得られるかについては、いくつかの経験的知見が蓄積されてきている。例えば、TiやTaの酸化物のようなn型の金属酸化物に対してはPt等の仕事関数の大きい材料を電極として用い、CoやNiの酸化物のようなp型の金属酸化物に対してはTiやTaのような仕事関数の小さい材料を電極として用いることによって良好なスイッチングをすることが知られている。このため、RRAMの抵抗スイッチング動作は金属酸化物と電極の間にショットキー障壁を有する接合界面でできていることが望ましいとの考察がなされている。一方で望ましいスイッチング動作をさせるには、抵抗変化素子と直列に接続した負荷抵抗の値を素子の動作モードごとに適当に制御し、印加電圧を抵抗変化素子と負荷抵抗の間で適切に分配することが重要ということが分かっている。
また、抵抗変化を示す金属酸化物の抵抗変化のメカニズムについては、ペロブスカイト材料やTi酸化物、Ni酸化物においては酸化物中の酸素欠損の発生消滅あるいは電界による移動が抵抗変化の原因であることが実験結果を元に示されている。Al酸化物については、非特許文献1により、酸素欠損サイトへの電子のトラップ、デトラップが抵抗スイッチングの原因であることが第一原理計算の結果から示されている。
しかしながら、上記のような知見はあるものの、抵抗変化素子の特性を最適設計するための材料の電子構造と電気特性を結びつける総合的な指針は未だ明確にされていない。
ところで、RRAMのような2端子を有する抵抗変化素子(不揮発性可変抵抗素子)を使ったメモリにおいて、最も構造が簡単で大容量化に適したセル構造とアレイ構造の組み合わせは、特許文献1に示される1R構造のクロスポイント型メモリセルアレイであるが、当該1R構造のクロスポイント型メモリセルアレイでは、回り込み電流対策が必要となる。このため、回り込み電流の問題を回避するための電流制限素子として、トランジスタ、或いは2端子型の整流素子(ダイオード、バリスタなど)を追加した1T1R、或いは1D1Rと呼ばれるセル構造について開発が進められている。
1T1R構造は、1R部の不揮発性可変抵抗素子に流れる電流の大きさ、方向の制御が可能であり制御性に優れるが、占有面積が大きく容易に多層構造をとることができないため、メモリ容量は、チップ面積と設計ルールに制限される。これに対し、1D1R構造は、製造プロセスを最適化することで最少面積の単位素子が形成され、多層化も可能であることから、大容量化に適している。
しかしながら、1D1R構造の1D部として、整流素子としてのダイオードを利用できるのは、極性が同一の電圧パルスの印加により高抵抗状態から高抵抗状態へ、低抵抗状態から高抵抗状態へと抵抗変化させることができる、所謂ユニポーラスイッチング特性を示す不揮発性可変抵抗素子の場合に限られる。不揮発性可変抵抗素子が所謂バイポーラスイッチング特性を有し、高抵抗状態から高抵抗状態へ、低抵抗状態から高抵抗状態へと抵抗変化させる際に夫々で極性の異なる電圧パルスを印加する必要がある場合には、ダイオードは利用できない。特許文献2に示されているように、絶縁膜(金属酸化膜)を金属電極で挟持したバリスタ型の非線形素子を用いることで、バイポーラスイッチング特性を示す素子の電流制御も可能となるが、最適な構造設計は難しい。何故なら、金属酸化物中の酸素欠損の介在により抵抗変化を示す不揮発性可変抵抗素子と、バリスタ型の非線形素子とを組み合わせる場合、一方の不揮発性可変抵抗素子では、金属酸化膜中の酸素欠損に起因するヒステリシスを持たせつつ、他方の非線形素子では金属酸化膜を絶縁膜として機能させるため、ヒステリシスを持たせてはならないからである。不揮発性可変抵抗素子と非線形素子は直列に接続され、書き込み時には等しい電流が流れるため、二つの酸化物の酸素欠損に異なる性質をもたせることは難しい。
そこで、本発明の目的は、良好かつ安定な抵抗変化特性を示す不揮発性可変抵抗素子を設計するための総合的な設計指針を提供するとともに、当該設計指針に基づいて、クロスポイント構造のメモリセルアレイを用いるRRAMにおいて、回り込み電流を制限するための非線形素子を付加することで、電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現することにある。
本発明に係る不揮発性可変抵抗素子は、第1電極と、第2電極と、前記第1電極と直接、及び前記第2電極と直接或いはトンネル絶縁膜を介して間接に接続する可変抵抗体を備え、前記第1電極と前記第2電極間に電圧を印加することにより抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態が不揮発的に保持される不揮発性可変抵抗素子であって、前記可変抵抗体は、金属酸化物を含む材料からなり、前記金属酸化物は、酸素が欠損したサイトを有することで、当該酸素欠損サイトに電子が捕獲されることにより、前記酸素欠損サイトに少なくとも一個の電子が捕獲された第1状態と捕獲されていない第2状態との双方で安定な構造をとる材料であり、前記第1状態から前記第2状態への遷移が誘起される化学ポテンシャルの上限で規定される電子捕獲準位を、禁制帯中に有し、前記第1電極の仕事関数と、前記電子捕獲準位の真空準位からのエネルギー深さとは、そのエネルギー差が、前記第1電極と前記可変抵抗体との間でオーミック接合が形成される程小さく、前記第2電極の仕事関数と、前記電子捕獲準位の真空準位からのエネルギー深さとは、そのエネルギー差が、前記第2電極と前記可変抵抗体とを直接接続させた場合その界面においてショットキー障壁を生じさせる程大きいことを第1の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第1の特徴に加えて、前記可変抵抗体は、前記トンネル絶縁膜を介して前記第2電極と電気的に接続することを第2の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第2の特徴に加えて、前記トンネル絶縁膜は、前記酸素欠損サイトを不活性化させるための添加材料が添加された前記金属酸化物で構成されることを第3の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第3の特徴に加えて、前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、前記トンネル絶縁膜が、前記酸素欠損サイトを不活性化させるための窒素原子が添加されたHfOであることを第4の特徴とする。
また、本発明に係る不揮発性可変抵抗素子は、前記可変抵抗体が前記第2電極と直接接続する上記第1の特徴の不揮発性可変抵抗素子に、第2のトンネル絶縁膜を第3電極及び第4電極で挟持した非線形素子が、直列に接続され構成された不揮発性可変抵抗素子であって、前記第2のトンネル絶縁膜は、酸素欠損サイトを不活性化させるための添加材料が添加された酸化膜であることを第5の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第5の特徴に加えて、前記第2のトンネル絶縁膜は、前記酸素欠損サイトを不活性化させるための添加材料が添加された前記金属酸化物であることを第6の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第6の特徴に加えて、前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、前記第2のトンネル絶縁膜が、酸素欠損サイトを不活性化させるための窒素原子が添加されたHfOであることを第7の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第1乃至第7の何れかの特徴に加えて、前記可変抵抗体を構成する前記金属酸化物は、Hf,Zr,Al,Laの何れかを含む酸化物であることを第8の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第1乃至第8の何れかの特徴に加えて、前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、前記第1電極として、Ti,Hf,Al,Taの何れかを用いることを第9の特徴とする。
更に、本発明に係る不揮発性可変抵抗素子は、上記第1乃至第9の何れかの特徴に加えて、前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、前記第2電極として、W,Ni,TiN,WN,NiSi,Ta炭化物,Ta炭窒化物の何れかを用いることを第10の特徴とする。
本発明に係るメモリセルアレイは、上記第1乃至第10の何れかの特徴を有する不揮発性可変抵抗素子が単位記憶素子として複数、マトリクス状に配置され、前記各単位記憶素子の両端子が互いに直交する配線に接続されていることを第1の特徴とする。
更に、本発明に係るメモリセルアレイは、上記第1の特徴に加えて、前記単位記憶素子の形状が、環状の前記可変抵抗体の内側と外側に夫々環状の前記第1電極と前記第2電極が形成される円筒状の構造であり、前記各単位記憶素子の両端子は、前記円筒の軸方向に延伸する円筒状の配線と、前記円筒の軸に対して垂直な平面上に形成される層状の配線に接続されていることを第2の特徴とする。
先ず、本発明では、酸素欠損サイトを有する金属酸化物であって、当該酸素欠損サイトに電子が捕獲された状態(第1状態)と捕獲されていない状態(第2状態)の双方で安定な構造をとることのできる材料を抵抗変化材料(可変抵抗体)として用いて、不揮発性可変抵抗素子を構成する。
例えば、Alの酸化物については、非特許文献1において、アモルファスアルミナにおける酸素欠損サイトに電子が捕獲された状態と捕獲されていない空の状態の夫々が、構造緩和により安定化され、このことがアモルファスアルミナに電圧を印加したときの抵抗スイッチングの原因になっていると説明している。
また、同様に酸素欠損サイトに電子が捕獲されることで原子配置の構造緩和が引き起こされることが知られているのがHfOである。当該電子捕獲による構造緩和は、非特許文献2において、HfOをMOSトランジスタのゲート絶縁膜に使用した場合のストレス印加によるリーク電流発生(Stress−Induced Leakage Current,SILC)の原理として論じられている。HfOに酸素欠損サイトがある場合、酸素欠損サイトに電子が捕獲された状態と、電子が捕獲されていない空の状態の夫々が、構造緩和により安定化する。酸素欠損サイトに電子が捕獲されていない場合、当該酸素欠損サイトは正に帯電し、電子捕獲準位は伝導帯付近(伝導帯の底から0.3eV程度下方)に存在するのに対し、電子が一個、又は二個捕獲された状態では、電子捕獲準位は伝導帯の底から夫々1.3eV、及び1.6eV程度の深さの禁制帯中に存在することが第一原理計算により示されている。同様に、非特許文献3において(特に、図4−1−7を参照)、原子配置の構造緩和の結果、酸素欠損サイトに電子が捕獲された状態と、電子が捕獲されていない空の状態の双方が安定な状態であることが示され、電子の化学ポテンシャルを制御することで両状態の間を遷移させることが可能なことが酸素欠損の形成エネルギーの計算により示されている。またこのような電子捕獲準位の存在は非特許文献4において実験的にも観察されている。
上記酸素欠損サイトの電子捕獲による構造緩和は、周期表でHfと同一の列にあり、電子構造と電気的性質が似ているZr酸化物、或いは電気的性質が似ているLaの酸化物でも起こっていると考えられ、Zr酸化物、La酸化物の抵抗スイッチングについても、酸素欠損サイトの電子捕獲・電子放出により引き起こされていると考えられる。
以下に、酸素欠損サイトの電子捕獲・電子放出により引き起こされる抵抗スイッチングの原理について、図15を参照して説明する。図15は、酸素欠損サイトの荷電状態をQ、電子の化学ポテンシャルをμ、電子状態のエネルギーをEとして、酸素欠損サイトに電子が捕獲された状態、捕獲されていない空の状態の各荷電状態について、酸素欠損の形成エネルギーF=E+Qμの変化を、電子が捕獲されていない場合の原子配置(図15(a))、及び、電子が捕獲された場合の原子配置(図15(b))、夫々につき示す図である。図15(a)及び(b)は、酸素欠損サイトは、電子が捕獲されていない(Q=+2)空の状態(++)、電子が1個捕獲された(Q=+1)状態(+)、2個捕獲された(Q=0)状態(0)を、夫々、電子の化学ポテンシャルμの値に応じてとることができることを示している。ここでは、電子が捕獲されていない空の状態(++)と電子が1個捕獲された状態(+)間の遷移を例として、抵抗スイッチングの原理について概念的に説明する。
図15(a)において、酸素欠損サイトに電子が一個も捕獲されていない空の状態(++)にある場合、化学ポテンシャルμが、(+)状態の形成エネルギーを示す直線と(++)状態の形成エネルギーを示す直線の交点Aで表される電子捕獲準位E2よりも大きくなると、(++)状態よりも(+)状態の方が安定となり、酸素欠損サイトに電子が捕獲され、酸素欠損サイトは(++)状態から(+)状態に遷移する。このとき、原子配置が構造緩和することで安定化し、酸素欠損の形成エネルギーと化学ポテンシャルμとの関係が、図15(a)から図15(b)で示されるように変化する。
図15(b)において、化学ポテンシャルμが、(+)状態の形成エネルギーを示す直線と(++)状態の形成エネルギーを示す直線の交点Bで表される電子捕獲準位E1よりも大きく、(+)状態の形成エネルギーを示す直線と(0)状態の形成エネルギーを示す直線の交点Cで表される電子捕獲準位よりも小さい場合は電子が1個捕獲された(+)状態が最も安定であり、遷移は起こらない。化学ポテンシャルμが電子捕獲準位E1よりも小さくなると、(+)状態よりも(++)状態の方が安定となり、酸素欠損サイトから電子が放出され、酸素欠損サイトは(+)状態から(++)状態に遷移する。
注目すべき点は、通常、欠陥サイトに電子が捕獲されると、電子間の斥力により、電子を捕獲した電子状態のエネルギーEが上昇するのに対し、上記Al酸化物、Hf酸化物にみられる酸素欠損サイトにおいては、原子配置が構造緩和することにより電子間の斥力によるエネルギー上昇が緩和され、電子を捕獲した状態が安定化し、結果、図15(a)及び(b)において電子捕獲準位E1の方が電子捕獲準位E2よりも小さくなる点である。
上記特性を有する金属酸化物に電極を接触させ、金属酸化物と電極の界面にショットキー障壁が形成されると、当該界面の金属酸化物側において、金属酸化物の酸素欠損サイトは電子が捕獲されていない空の状態に遷移することで、絶縁層が形成される。電圧の印加により化学ポテンシャルμを制御することにより、金属酸化物と電極の界面における酸素欠損サイトの電子状態間の遷移が誘起され、絶縁層の厚さが変化し、以て抵抗値を変化させることが可能になる。
本発明では、上記酸素欠損サイトを有する金属酸化物を可変抵抗体として用い、当該可変抵抗体と第1電極とを直接、及び、当該可変抵抗体と第2電極とを直接或いはトンネル絶縁膜を介して間接に接続して、第1電極と第2電極間に電圧を印加することで、当該可変抵抗体中の酸素欠損サイトの荷電状態を変化させて情報を記憶する不揮発性可変抵抗素子として用いる。更に、第1電極と可変抵抗体間の接合が電子捕獲準位E1を介したオーミック接合となるように第1電極の材料を選択し、可変抵抗体と第2電極を直接接続すると第2電極と可変抵抗体間の接合がショットキー接合となるように第2電極の材料を選択する。これにより当該可変抵抗体の第2電極側の界面において、酸素欠損サイトに電子が捕獲された状態と、電子が捕獲されていない空の状態の双方で安定状態をとることができ、電圧の印加により両状態間を遷移させることができる。一方、第1電極と可変抵抗体間の接合は電子捕獲準位E1を介したオーミック接合であるため、可変抵抗体の第1電極側の界面においては双安定状態をとることができず、抵抗状態の変化が第2電極側の界面でのみ起こることにより不揮発性可変抵抗素子としての制御性を良くすることができる。
更に、本発明の不揮発性可変抵抗素子は、可変抵抗体と第2電極の間にトンネル絶縁膜を挟むことにより、可変抵抗体が第2電極と直接接続する場合と同様、第1電極と前記第2電極間に電圧を印加することで可変抵抗体側のトンネル絶縁膜との接合界面における酸素欠損サイトの電子捕獲状態が変化して抵抗変化が制御されるとともに、当該トンネル絶縁膜により第2電極から可変抵抗体へ流れる電流が制限され、以て可変抵抗体に印加される電圧を制御するための非線形素子としても機能させることができる。
更に、本発明の不揮発性可変抵抗素子では、上記可変抵抗体を構成する金属酸化物中の酸素欠損サイトは、添加材料の添加により不活性化されることで、当該金属酸化物の禁制帯中に存在した電子捕獲準位を消滅させることができる。これにより、トンネル絶縁膜を可変抵抗体と同じ金属酸化物で構成することができる。特に、可変抵抗体としてHfOを採用する場合は、非特許文献3等において知られているように、HfOに窒素原子を添加することにより、酸素欠損サイトに起因する電子捕獲準位への電子捕獲を抑制することができるので好ましい。
また、上記可変抵抗体を第1及び第2電極で挟持した不揮発性可変抵抗素子と、トンネル絶縁膜を第3及び第4電極で挟持した非線形素子が直列に接続することで、素子を構成しても良い。このとき、当該トンネル絶縁膜は、酸化膜中の酸素欠損サイトを添加材料の添加により不活性化して、酸化膜の禁制帯中に存在した電子捕獲準位を消滅させることで形成されることで、容易に電流制御性に優れた不揮発性可変抵抗素子を実現できる。更に、当該トンネル絶縁膜は可変抵抗体と同じ金属酸化物で構成することが好ましい。特に、可変抵抗体としてHfOを採用する場合は、非特許文献3等において知られているように、HfOに窒素原子を添加することにより、酸素欠損サイトに起因する電子捕獲準位への電子捕獲を抑制することができるので好ましい。
従って、本発明に依れば、上記特性をもつ酸素欠損サイトを有する金属酸化物を可変抵抗体として用いて不揮発性可変抵抗素子を設計し、クロスポイント構造のメモリセルアレイを構成することで、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現することができる。更に、回り込み電流を制限するための非線形素子を付加することで、電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現することができる。
本発明の不揮発性可変抵抗素子で用いる第1電極、第2電極、及び金属酸化物が孤立して存在している場合の夫々の電子状態を示す図。 本発明の不揮発性可変抵抗素子で用いる第1電極、第2電極、及び金属酸化物を接触させた場合の夫々の電子状態を示す図。 本発明の不揮発性可変抵抗素子に逆バイアスを印加した場合の第2電極及び金属酸化物夫々の電子状態を示す図。 本発明の不揮発性可変抵抗素子に順バイアスを印加した場合の第2電極及び金属酸化物夫々の電子状態を示す図。 本発明の不揮発性可変抵抗素子の抵抗変化特性を示す図。 本発明の第2の実施形態に係る不揮発性可変抵抗素子の等価回路図。 非線形素子の電圧電流特性を示す図。 本発明の第2の実施形態に係る不揮発性可変抵抗素子の模式的構造図。 本発明の第3の実施形態に係る不揮発性可変抵抗素子の模式的構造図。 本発明の第2の実施形態に係る不揮発性可変抵抗素子を用いたメモリセルアレイの模式的構造図。 本発明の第2の実施形態に係る不揮発性可変抵抗素子を用いたメモリセルアレイの等価回路図。 本発明の第3の実施形態に係る不揮発性可変抵抗素子を用いたメモリセルアレイの構造断面図。 本発明の第3の実施形態に係る不揮発性可変抵抗素子を用いたメモリセルアレイの構造断面図。 本発明の第3の実施形態に係る不揮発性可変抵抗素子を用いたメモリセルアレイの模式的構造図。 酸素欠損サイトの荷電状態毎の形成エネルギーと電子の化学ポテンシャルとの関係を示す模式図。
以下において、本発明に係る不揮発性可変抵抗素子及び当該不揮発性可変抵抗素子を用いたメモリセルアレイにつき、図面を参照して説明する。尚、以降に示す図面では、適宜、要部が強調して示されており、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
〈第1実施形態〉
図1及び図2は本発明の一実施形態に係る不揮発性可変抵抗素子1に用いられる第1電極11、第2電極12、及び金属酸化物(可変抵抗体)15の電子状態を示す図である。ここで、金属酸化物は酸素欠損サイト、及び当該酸素欠損サイトに起因する電子捕獲準位を禁制帯中に有しており、酸素欠損サイトに電子が捕獲されている状態、電子が捕獲されていない空の状態、夫々の構造緩和後の電子捕獲準位をE1,E2とする。尚、酸素欠損サイトは、実際にはその電子捕獲数に応じ、電子が2個捕獲されている状態、電子が1個だけ捕獲されている状態、空の状態の3つの状態をとりえるため、対応する電子捕獲準位も3つ有する場合がありえるが、ここでは概念的に、電子が捕獲されている状態と電子が捕獲されていない空の状態の2つの状態を例として説明する。また、ここでは具体的に、金属酸化物の一例としてのHfOを可変抵抗体材料として用いる場合について述べる。
第1電極11、第2電極12、及び金属酸化物15が夫々、孤立して存在している場合において、第1電極及び第2電極夫々のフェルミ準位EF1,EF2と金属酸化物の電子捕獲準位E1,E2との位置関係は図1に示されるようになっている。
第1電極11は、当該第1電極の仕事関数φと、金属酸化物15の電子捕獲準位E1の真空準位からのエネルギー深さがほぼ同じである電極材料の中から選択されている。当該第1電極のフェルミ準位EF1は電子捕獲準位E1とエネルギー的に近い位置にあるため、第1電極11と金属酸化物15を接触させると、第1電極11と金属酸化物15間の接合はオーミック接合となり、電子捕獲準位E1を介して金属酸化物15と第1電極間11で電流が容易に流れる。
一方、第2電極12は、当該第2電極の仕事関数φが、金属酸化物の電子捕獲準位E1の真空準位からのエネルギー深さと比べると十分大きい電極材料の中から選択されている。当該第2電極のフェルミ準位EF2は電子捕獲準位E1とはエネルギー的にVだけ下方に離れた位置に存在するため、第2電極12と金属酸化物15を接触させると、第2電極12と金属酸化物15の間にショットキー障壁が発生する。
例えば、HfOを可変抵抗体材料として用いた場合、非特許文献2を参照すると、酸素欠損を有するHfOにおいて、電子捕獲準位E1は導電帯の底から約1.3eV下方の禁制帯中に存在するため、真空準位から電子捕獲準位E1までのエネルギー深さは約3.7eVとなる。第2電極12が電子捕獲準位E1との間で、ショットキー障壁を形成するには、第2電極のフェルミ準位が電子捕獲準位E1よりも0.8eV以上、下方に位置していることが望ましい。即ち、第2電極12の仕事関数と、金属酸化物15の真空準位から電子捕獲準位E1までのエネルギー深さとのエネルギー差が0.8eV以上あることが望ましく、第2電極の仕事関数は4.5eV以上あることが望ましい。上記条件を満足する金属のうち半導体プロセスで使用できる電極材料として、W(4.5eV)、Ni(5eV)、TiN(4.7eV)、WN(5eV)、NiSi(4.9eV)、TaCxNy(4.4〜4.8eV)等が挙げられる。尚、括弧内に各金属の仕事関数値を示した。また、Ta炭化物(TaCx)、Ta炭窒化物(TaCxNy)は、炭素及び窒素の化学量論比を変化することにより仕事関数の値をTaCの4.4eVから4.8eVの間で調整することができるため、第2電極として用いることができる。
一方、第1電極11と金属酸化物15との間でオーミック接合が形成されるためには、第1電極のフェルミ準位が電子捕獲準位E1よりも0.5eV以上、上方及び下方に位置していないことが望ましい。即ち、第1電極11の仕事関数と、金属酸化物15の真空準位から電子捕獲準位E1までのエネルギー深さとのエネルギー差が0.5eV以下であることが望ましく、金属酸化物がHfOの場合、第1電極の仕事関数は4.2eV以下であることが望ましい。上記条件を満足する金属のうち半導体プロセスで使用できる電極材料として、Ti(4.2eV)、Hf(3.9eV)、Al(4.1eV)、Ta(4.2eV)等が挙げられる。尚、括弧内に各金属の仕事関数値を示した。
上述のように、金属酸化物の電子捕獲準位E1の真空準位からの位置に基づいて、最適な仕事関数を有する第1及び第2電極を選択することにより、良好な特性を有する不揮発性可変抵抗素子を設計することが可能になる。
図1の第1電極11、第2電極12、及び金属酸化物(可変抵抗体)15を接触させた場合の第1電極11、第2電極12及び金属酸化物15の電子状態を図2に示す。第2電極12の仕事関数φは、電子捕獲準位E1の真空準位からのエネルギー深さと比べるとVだけ大きいため、第2電極と金属酸化物を接触させた第2電極界面において、障壁高さVのショットキー障壁が形成されている。当該第2電極界面においては、電子が捕獲されていない空の状態の方が安定のため、酸素欠損サイトに捕獲されていた電子は第2電極側に移動し、酸素欠損サイトは電子が捕獲されていない空の状態である。このため、第2電極界面において、空の電子捕獲準位E2が伝導帯の底付近に存在し、第2電極界面において、絶縁層が形成されている。
図2において、第1電極に対して第2電極に逆バイアスを印加すると、第2電極12と金属酸化物15の界面の電子状態は図3に示されるように変化する。第2電極12から電子が界面のショットキー障壁を越えて金属酸化物15に注入され(図3の矢印S1)、空の電子捕獲準位E2に捕獲される。電子が捕獲されると金属酸化物の構造緩和により電子捕獲後の電子捕獲準位はE1に下がる(図3の矢印S2)。この結果、絶縁層の厚さが薄くなり、不揮発性可変抵抗素子1は低抵抗化する。
一方、図2において、第1電極に対して第2電極に順バイアスを印加すると、第2電極12と金属酸化物15の界面の電子状態は図4に示されるように変化する。順バイアスを印加することで界面の電子の化学ポテンシャルが低下し、電子が捕獲されていない空の状態の方がエネルギー的に安定となる。このため、捕獲されていた電子は放出され第2電極側に移動し(図4の矢印S3)、障壁を越えて第2電極12に流れ込む(図4の矢印S4)。この結果、絶縁層の厚さは厚くなり、不揮発性可変抵抗素子1は高抵抗化する。
上記の電子が捕獲されている状態と電子が捕獲されていない空の状態は、夫々、原子配置が構造緩和することにより、エネルギー的に安定化しているため、外部からの電圧印加によりエネルギーを与えて状態遷移を誘起させない限り、不揮発性可変抵抗素子1は現在の状態を保持し、データの不揮発性が維持される。
上述の設計指針に従い、第1電極11としてTaを20nm、可変抵抗体15としてHfOを5nm、第2電極12としてTiNを20nmの厚さで成膜した、サイズが0.4μm×0.4μmの不揮発性可変抵抗素子1を作製した。当該不揮発性可変低億素子1の抵抗変化特性を図5に示す。図5に示されるように、不揮発性可変抵抗素子1は、その電圧電流特性にヒステリシスを有し、第1電極であるTaを接地し、第2電極であるTiNの電極電圧が約1.2Vの順バイアスの印加により低抵抗状態から高抵抗状態に遷移し、約−0.9Vの逆バイアス電圧の印加により高抵抗状態から低抵抗状態に遷移した。
〈第2実施形態〉
上述の通り設計された不揮発性可変抵抗素子1に、更に非線形素子を直列に接続することで、回り込み電流が抑制された、電流制御性に優れる素子を提供可能になる。本発明の一実施形態に係る不揮発性可変抵抗素子2の等価回路図を図6に示す。当該不揮発性可変抵抗素子2は、図5に示される抵抗変化特性を有する不揮発性可変抵抗素子1に、図7に示される電圧電流特性を有する非線形素子3を直列に接続した構成となっている。
不揮発性可変抵抗素子1は、第1実施形態と同様、第1電極としてTaを20nm、可変抵抗体としてHfOを5nm、第2電極としてTiNを20nmの厚さで成膜した、サイズが0.4μm×0.4μm程度の素子であり、第1電極と第2電極間に閾値以上の電圧を印加することにより、HfO内の酸素欠損サイトに起因する電子状態が、第2電極との界面において、電子が捕獲されている状態と電子が捕獲されていない空の状態間で遷移し、絶縁層の厚さが変化することにより、第1電極と第2電極間の電流電圧特性で表されるその抵抗状態が遷移する。
非線形素子3は、酸化膜で構成された絶縁膜の両端を電極で挟持した構造になっており、両電極間に閾値以上の電圧が印加されることで、絶縁膜中をトンネル電流が流れる構造になっている。トンネル膜の障壁高さが適当な大きさであると、電圧の印加により障壁は三角ポテンシャルとなり、トンネル障壁を越えて電流が流れる。このため、非線形素子3の電圧電流特性は図7に示されるように非線形となる。図7は、電極としてTaを用い、トンネル絶縁膜としてTaを3nm形成した、素子サイズが0.4μm×0.4μmで、0.4eV程度のトンネル障壁を有する素子である。
上述の通り、不揮発性可変抵抗素子2を安定に動作させるためには、不揮発性可変抵抗素子1において酸素欠損サイトに起因する捕獲準位への電子の捕獲と脱離に伴う抵抗変化を利用する一方、非線形素子3ではこのような電子の捕獲、脱離が起きないことが肝要である。このため、非線形素子3の絶縁膜には不揮発性可変抵抗素子1のようなヒステリシスがあることは好ましくなく、酸素欠損サイトに起因する捕獲準位のない膜が好ましい。
可変抵抗体、及び酸化膜としてHfOを利用した不揮発性可変抵抗素子2の模式的構造図を一例として図8に示す。HfOの場合窒素を添加することで、酸素欠損サイトに起因する準位への電子の捕獲を抑制させることが可能なことが非特許文献3等で知られている。このため、同じHfOで窒素を添加しない膜を可変抵抗体として用いることで、図5に示される抵抗変化特性を示す不揮発性可変抵抗素子1を構成することができ、更に、窒素を添加したHfO膜をトンネル絶縁膜として用いることで、図7に示される電圧電流特性を示す非線形素子3を構成することができる。
第1電極11はTaで構成され、可変抵抗体であるHfOとオーミック接合をしている。HfOの膜中には酸素欠損サイトに起因する電子捕獲準位が禁制帯中に存在している。第2電極12としてTiNが、可変抵抗体であるHfOとショットキー接合し、HfOの電子捕獲準位との間でショットキー障壁が形成されている。これにより不揮発性可変抵抗素子1が、可変抵抗体15を第1電極11と第2電極12の間に挟持して形成されている。
一方、トンネル絶縁膜16として窒素を添加したHfO(以降、適宜「HfON」と称す)が、第3電極13と第4電極14に挟持されることで非線形素子3が形成されている。当該HfON中においては、HfOに存在していた酸素欠損サイトに起因する禁制帯中の捕獲準位は、窒素の添加により消滅している。第3電極13、及び第4電極14は共にTiNで構成されており、不揮発性可変抵抗素子1の第2電極12と非線形素子3の第3電極13とは電気的に接続して、不揮発性可変抵抗素子2が形成されている。尚、第2電極12と第3電極13は共に同一材料のTiNで構成されるため、本実施形態では第2電極と第3電極は一体形成されている。
尚、当該HfO膜、HfON膜、各第1〜第4電極膜は、スパッタリング法により、或いはALD(Atomic Layer Deposition)法により成膜することができる。尚、HfO膜の成膜においては、通常のHfOターゲットのスパッタリングで、スパッタ雰囲気中のArとOガスの比率を調整することにより、或いは、HfClとHOを用いるALDでは温度及びガス分圧を調整することにより、或いは成膜後の真空アニールにより、成膜後のHfO膜の酸素欠損濃度を制御することができる。HfO膜における窒素の添加(HfONの成膜)は、HfN、HfOをターゲットとするスパッタリングにより、或いは、窒素ガスを含むガス雰囲気中でのスパッタリングにより、或いは、HfO膜をALDにより成膜後、NH雰囲気中での熱処理により行うことができる。
また、ここでは非線形素子3に使用しているトンネル絶縁膜16の電子捕獲準位を添加物の導入により消滅させる例としてHfO中の窒素添加の例を挙げたが、同様の効果は他の金属酸化物、例えば、ZrO等でも可能である。
上記不揮発性可変抵抗素子2を単位記憶素子として複数マトリクス状に配置することで、非線形素子3を有することにより、回り込み電流が大幅に低減されたクロスポイント構造のメモリセルアレイを実現できる。
〈第3実施形態〉
本発明の一実施形態に係る不揮発性可変抵抗素子4は、上記第2実施形態に係る不揮発性可変抵抗素子2において、不揮発性可変抵抗素子1と非線形素子3を接続する電極(第2電極及び第3電極)を省略し、可変抵抗体とトンネル絶縁膜とが直接接続する構成の素子である。或いは、別の見方をすると、不揮発性可変抵抗素子1において、可変抵抗体と第2電極の間にトンネル絶縁膜を介在させることで、不揮発性可変抵抗素子2と同様の効果を実現した素子ということができる。
可変抵抗体としてHfOを、及びトンネル絶縁膜としてHfONを用いる不揮発性可変抵抗素子4の模式的構造図を一例として図9(a)に、その等価回路図を図9(b)に示す。第1電極11としてTa膜(厚さ20nm)を、可変抵抗体15としてHfO膜(厚さ5nm)を、第2電極12としてTiN膜(厚さ20nm)を積層して形成された不揮発性可変抵抗素子の可変抵抗体15と第2電極12の間に、窒素が添加されたHfO膜(HfON膜)16が挿入されている。当該HfON膜の厚さは、HfOの電子捕獲準位に捕獲された電子が第2電極12へトンネリングで移動できる厚さで、1nm程度が望ましい。尚、素子のサイズは、0.4μm×0.4μmである。
HfON膜16中においては酸素欠損サイトに起因する電子捕獲準位は存在しないため、抵抗変化が起こる領域は電子捕獲準位を有するHfO領域15のみであり、HfON膜16は第2電極12とHfO膜15との間のトンネル絶縁膜として作用する。このため、低抵抗状態であっても抵抗変化素子は低電圧側で非線形的なIV特性を有することになり、第2実施形態と同様、上記不揮発性可変抵抗素子4を単位記憶素子として複数マトリクス状に配置することで、回り込み電流が大幅に低減されたクロスポイント構造のメモリセルアレイを実現できる。
尚、ここでは可変抵抗体15としてHfOを、トンネル絶縁膜16としてHfONを用いる構成を例示したが、同様の効果は、例えばHfをZrに置き換えても可能である。また、HfOとHfONは同一の成膜装置の中で、窒素添加ガスの切り換えをして連続的に成膜することが望ましい。例えばALDによりHfOを堆積し、第2電極との境界面近傍のみ窒素を添加することで実現できる。また、上記実施形態のように、可変抵抗体を構成する金属酸化物(HfO)と主材料が同一の材料を用いて、これに添加材料を添加し酸素欠損サイトを不活性化させることによりトンネル絶縁膜を形成することが製造工程が簡単であり望ましいが、例えば、トンネル絶縁膜のみをアルミナのような別材料で形成しても同様の効果を得ることができる。また、酸素欠損サイトを不活性化させるために望ましい添加材料は酸素欠損サイトを有する金属酸化物に依存し、窒素に限られるものではない。
〈第4実施形態〉
上述の不揮発性可変抵抗素子2を単位記憶素子(メモリセル)として複数マトリクス状に配置し、当該不揮発性可変抵抗素子2の両端子を夫々、互いに直交する配線(ビット線BL1〜BL4、及び、ワード線WL1〜Wl4)に接続してクロスポイント構造のメモリセルアレイ5を構成した例を図10に示す。図10(a)に俯瞰図を示す。直交するワード線とビット線の交差部にメモリセルが配置されている。図10(b)にメモリセルの断面図を示す。また、メモリセルアレイ5の等価回路図を図11に示す。ワード線とビット線は、通常のLSIの配線材料でよく、TiN,W、Al、Cu等で形成可能である。尚、図10(b)で示したメモリセルは、図8の模式的構造図に示される不揮発性可変抵抗素子2と同様の構造であるが、図9(a)の模式的構造図に示される不揮発性可変抵抗素子4と同様の構造であってもよい。
このとき、当該メモリセルアレイ内の特定の不揮発性可変抵抗素子2の書き換えを行うため、例えば、図11に示されているように、選択ワード線と選択ビット線間に書き換え電圧Vを印加し、非選択のワード線及び非選択のビット線に中間電圧であるV/2を印加すると(V/2ルール)、図11で半選択素子として示された素子(選択ビット線と非選択ワード線に、或いは非選択ビット線と選択ワード線に接続している素子)にも選択素子の1/2の書き換え電圧が印加されることになる。
非線形素子3を有することにより、半選択の不揮発性可変抵抗素子2に印加される電圧V/2のうち殆どの電圧が非線形素子3に印加され、不揮発性可変抵抗素子1に印加される電圧は僅かであるので、不揮発性可変抵抗素子1が低抵抗状態にある場合であっても、不揮発性可変抵抗素子1に流れる電流は僅かであり、半選択素子に流れる電流量を大幅に抑えることが可能となり、回り込み電流が大幅に低減されたクロスポイント構造のメモリセルアレイが実現される。
〈第5実施形態〉
また、上述の不揮発性可変抵抗素子4を単位記憶素子(メモリセル)として用いた別のメモリセルアレイ6の構成例を図12〜図14に示す。図12は断面図、図13は上方から見た断面図、図14は俯瞰図である。本構造では、電極材料12と層間絶縁膜17を交互に積層した積層膜内に、当該積層膜17を貫通する複数の深い穴部(プラグ)を形成し、当該プラグの側壁上に環状のトンネル絶縁膜16を、その内側に可変抵抗体15を成膜し、更にその内側に電極材料11を成膜することで3次元のメモリセルアレイを形成する。即ち、各メモリセルは、環状の可変抵抗体15の内側と外側に夫々環状の第1電極11と第2電極12が形成される円筒状の構造をしており、同一プラグ上に複数のメモリセルが、夫々、層間絶縁膜17を介してプラグの軸方向に分離され形成されている。
第1電極11としてはTaが用いられ、同一プラグに属するメモリセルの第1電極同士は互いに接続し、共通の円筒の軸方向に延伸する配線(行選択線)となって行選択デコーダ(図示せず)に接続している。可変抵抗体としてはHfOが用いられている。第2電極12としてはTiNが用いられ、同一面に属するメモリセルの第2電極同士は互いに接続し、共通の円筒の軸に対して垂直な平面上に形成される層状の配線12(列選択線)となって列選択デコーダ(図示せず)に接続している。当該層状の配線は層間絶縁膜のSiOを介して多段に積層されており、夫々が列選択デコーダに接続している。可変抵抗体15と第2電極12の間にはHfOに窒素を添加したHfONが環状のトンネル絶縁膜16として介在している。また、メモリセルアレイの等価回路図は、列選択線をワード線、行選択線をビット線と夫々読み替えると、図11と同様となる。尚、図12〜14で示したメモリセルは、図9の模式的構造図に示される不揮発性可変抵抗素子4と同様の構造であるが、トンネル絶縁膜16を形成しないことで、図8の模式的構造図に示される不揮発性可変抵抗素子2と同様の構造としてもよい。
上記第4実施形態及び第5実施形態に係るメモリセルアレイでは、各メモリセルに複雑な整流素子を挿入しなくても、単純な構造で回り込みの電流を低減したクロスポイント構造のメモリセルアレイを実現できる。
上述の実施形態は本発明の好適な実施形態の一例である。本発明の実施形態はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
本発明は、不揮発性半導体記憶装置に利用可能であり、特に電圧印加によって抵抗状態が遷移し、当該遷移後の抵抗状態が不揮発的に保持される不揮発性可変抵抗素子を備えてなる不揮発性半導体記憶装置に利用可能である。
1、2、4: 本発明に係る不揮発性可変抵抗素子(メモリセル)
3: 非線形素子
5、6: 本発明に係るメモリセルアレイ
11: 第1電極
12: 第2電極
13: 第3電極
14: 第4電極
15: 金属酸化物(可変抵抗体)
16: トンネル絶縁膜
17: 層間絶縁膜
E1,E2: 電子捕獲準位
F1,EF2: フェルミ準位
μ: 電子の化学ポテンシャル
φ,φ: 電極の仕事関数

Claims (12)

  1. 第1電極と、第2電極と、
    前記第1電極と直接、及び前記第2電極と直接或いはトンネル絶縁膜を介して間接に接続する可変抵抗体を備え、
    前記第1電極と前記第2電極間に電圧を印加することにより抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態が不揮発的に保持される不揮発性可変抵抗素子であって、
    前記可変抵抗体は、金属酸化物を含む材料からなり、
    前記金属酸化物は、酸素が欠損したサイトを有することで、当該酸素欠損サイトに電子が捕獲されることにより、前記酸素欠損サイトに少なくとも一個の電子が捕獲された第1状態と捕獲されていない第2状態との双方で安定な構造をとる材料であり、
    前記第1状態から前記第2状態への遷移が誘起される化学ポテンシャルの上限で規定される電子捕獲準位を、禁制帯中に有し、
    前記第1電極の仕事関数と、前記電子捕獲準位の真空準位からのエネルギー深さとは、そのエネルギー差が、前記第1電極と前記可変抵抗体との間でオーミック接合が形成される程小さく、
    前記第2電極の仕事関数と、前記電子捕獲準位の真空準位からのエネルギー深さとは、そのエネルギー差が、前記第2電極と前記可変抵抗体とを直接接続させた場合その界面においてショットキー障壁を生じさせる程大きいことを特徴とする不揮発性可変抵抗素子。
  2. 前記可変抵抗体は、前記トンネル絶縁膜を介して前記第2電極と電気的に接続することを特徴とする請求項1に記載の不揮発性可変抵抗素子。
  3. 前記トンネル絶縁膜は、前記酸素欠損サイトを不活性化させるための添加材料が添加された前記金属酸化物で構成されることを特徴とする請求項2に記載の不揮発性可変抵抗素子。
  4. 前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、
    前記トンネル絶縁膜が、前記酸素欠損サイトを不活性化させるための窒素原子が添加されたHfOであることを特徴とする請求項3に記載の不揮発性可変抵抗素子。
  5. 前記可変抵抗体が前記第2電極と直接接続する請求項1に記載の不揮発性可変抵抗素子に、第2のトンネル絶縁膜を第3電極及び第4電極で挟持した非線形素子が、直列に接続され構成された不揮発性可変抵抗素子であって、
    前記第2のトンネル絶縁膜は、酸素欠損サイトを不活性化させるための添加材料が添加された酸化膜であることを特徴とする不揮発性可変抵抗素子。
  6. 前記第2のトンネル絶縁膜は、前記酸素欠損サイトを不活性化させるための添加材料が添加された前記金属酸化物であることを特徴とする請求項5に記載の不揮発性可変抵抗素子。
  7. 前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、
    前記第2のトンネル絶縁膜が、酸素欠損サイトを不活性化させるための窒素原子が添加されたHfOであることを特徴とする請求項6に記載の不揮発性可変抵抗素子。
  8. 前記可変抵抗体を構成する前記金属酸化物は、Hf,Zr,Al,Laの何れかを含む酸化物であることを特徴とする請求項1〜7の何れか一項に記載の不揮発性可変抵抗素子。
  9. 前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、
    前記第1電極として、Ti,Hf,Al,Taの何れかを用いることを特徴とする請求項1〜8の何れか一項に記載の不揮発性可変抵抗素子。
  10. 前記可変抵抗体を構成する前記金属酸化物としてHfOを用い、
    前記第2電極として、W,Ni,TiN,WN,NiSi,Ta炭化物,Ta炭窒化物の何れかを用いることを特徴とする請求項1〜9の何れか一項に記載の不揮発性可変抵抗素子。
  11. 請求項1〜10の何れか一項に記載の不揮発性可変抵抗素子が単位記憶素子として複数、マトリクス状に配置され、前記各単位記憶素子の両端子が互いに直交する配線に接続されていることを特徴とするメモリセルアレイ。
  12. 前記単位記憶素子の形状が、環状の前記可変抵抗体の内側と外側に夫々環状の前記第1電極と前記第2電極が形成される円筒状の構造であり、前記各単位記憶素子の両端子は、前記円筒の軸方向に延伸する円筒状の配線と、前記円筒の軸に対して垂直な平面上に形成される層状の配線に接続されていることを特徴とする請求項11に記載のメモリセルアレイ。
JP2009168839A 2009-07-17 2009-07-17 不揮発性可変抵抗素子を用いた半導体記憶装置 Pending JP2011023645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168839A JP2011023645A (ja) 2009-07-17 2009-07-17 不揮発性可変抵抗素子を用いた半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168839A JP2011023645A (ja) 2009-07-17 2009-07-17 不揮発性可変抵抗素子を用いた半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2011023645A true JP2011023645A (ja) 2011-02-03

Family

ID=43633438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168839A Pending JP2011023645A (ja) 2009-07-17 2009-07-17 不揮発性可変抵抗素子を用いた半導体記憶装置

Country Status (1)

Country Link
JP (1) JP2011023645A (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012166935A2 (en) * 2011-05-31 2012-12-06 Crossbar, Inc. Switching device having a non-linear element
JP2012248644A (ja) * 2011-05-27 2012-12-13 Hitachi Ltd 半導体記憶装置
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP2013055209A (ja) * 2011-09-05 2013-03-21 National Institute For Materials Science Mis構造の抵抗変化型メモリ素子
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8787069B2 (en) 2010-06-14 2014-07-22 Crossbar, Inc. Write and erase scheme for resistive memory device
US8971092B2 (en) 2013-02-28 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US8971088B1 (en) 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) * 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
WO2017189083A1 (en) * 2016-04-28 2017-11-02 Western Digital Technologies, Inc. Nonvolatile schottky barrier memory transistor
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304012A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304012A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013019688; 白石賢二: 'Nano-CMOS超低消費電力デバイス研究成果の詳細報告' online , 20130418, 筑波大学 *

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8787069B2 (en) 2010-06-14 2014-07-22 Crossbar, Inc. Write and erase scheme for resistive memory device
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) * 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
JP2012248644A (ja) * 2011-05-27 2012-12-13 Hitachi Ltd 半導体記憶装置
US8952349B2 (en) 2011-05-31 2015-02-10 Crossbar, Inc. Switching device having a non-linear element
WO2012166935A3 (en) * 2011-05-31 2013-04-25 Crossbar, Inc. Switching device having a non-linear element
WO2012166935A2 (en) * 2011-05-31 2012-12-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9543359B2 (en) 2011-05-31 2017-01-10 Crossbar, Inc. Switching device having a non-linear element
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570683B1 (en) 2011-06-30 2017-02-14 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
JP2013055209A (ja) * 2011-09-05 2013-03-21 National Institute For Materials Science Mis構造の抵抗変化型メモリ素子
US8971088B1 (en) 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US8971092B2 (en) 2013-02-28 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10121540B1 (en) 2014-03-11 2018-11-06 Crossbar, Inc. Selector device for two-terminal memory
US11776626B2 (en) 2014-03-11 2023-10-03 Crossbar, Inc. Selector device for two-terminal memory
US10964388B2 (en) 2014-03-11 2021-03-30 Crossbar, Inc. Selector device for two-terminal memory
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US10079060B2 (en) 2014-07-07 2018-09-18 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10210929B1 (en) 2014-07-09 2019-02-19 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
WO2017189083A1 (en) * 2016-04-28 2017-11-02 Western Digital Technologies, Inc. Nonvolatile schottky barrier memory transistor
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10541025B2 (en) 2017-03-24 2020-01-21 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
CN108933194A (zh) * 2017-05-24 2018-12-04 中国科学院物理研究所 一种基于肖特基结调制的忆阻器及其制备方法

Similar Documents

Publication Publication Date Title
JP2011023645A (ja) 不揮発性可変抵抗素子を用いた半導体記憶装置
KR102514350B1 (ko) 스위치 소자 및 기억 장치
CN109037437B (zh) 阻变存储器件
Wong et al. Metal–oxide RRAM
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
JP5320601B2 (ja) 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
JP5154138B2 (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
EP2583323B1 (en) Composition of memory cell with resistance-switching layers
JP5156060B2 (ja) 不揮発性半導体記憶装置
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
JP2007116166A (ja) ナノドットを具備する不揮発性メモリ素子及びその製造方法
JP2008022007A (ja) 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法
KR101317755B1 (ko) 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
US9111640B2 (en) Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element
JP2012060072A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2014086692A (ja) 不揮発性記憶素子及び不揮発性記憶素子の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806