CN107425115A

CN107425115A - 利用铝作为蚀刻停止层

Info

Publication number: CN107425115A
Application number: CN201710209246.3A
Authority: CN
Inventors: S·纳拉亚南; N·瓦斯克斯; 顾震; 王韫宇
Original assignee: Crossbar Inc
Current assignee: Xinyuan Semiconductor Hangzhou Co ltd
Priority date: 2016-03-31
Filing date: 2017-03-31
Publication date: 2017-12-01
Anticipated expiration: 2037-03-31
Also published as: CN107425115B; US11944020B2; US20210151671A1; US10873023B2; US20170288139A1; TW201742139A; TWI632604B

Abstract

本发明涉及利用铝作为蚀刻停止层，可根据一种制造方法形成一种二端阻变器件(TTRSD)，如非易失性二端存储器件或易失性二端选择器器件可形成。该方法可包含形成包含铝的蚀刻停止层，而且可包含在蚀刻停止层下如/或蚀刻停止层与TTRSD的上电极之间形成缓冲层。

Description

利用铝作为蚀刻停止层

相关申请案的交叉引用

本申请请求于2016年3月31日提交的题为“使用铝作为止蚀层”的美国临时专利申请序列号62/316,513的权益。为了所有目的，本申请的全部内容通过引用并入本文。

技术领域

本公开一般涉及集成电路器件，例如：在集成电路器件中使用铝作为蚀刻停止层的技术。

背景技术

阻变存储器是集成电路技术领域中的最新创新。虽然阻变存储器技术大多还处于开发阶段，然而电阻式开关存储器的各种技术概念已经被发明人证明，并且正处于一个或多个验证阶段中，用来证明或反驳相关的理论或技术。本发明人认为，电阻式开关存储器技术显示出令人信服的证据，在半导体电子工业中具有显着优于其他竞争技术的优势。

发明人努力开发可配置为具有不同电阻值的多个状态的阻变存储单元。例如，对于单个位单元，可以将阻变存储单元配置为相对较低或较高的电阻状态。多位单元可能具备有额外的状态，其与各自的电阻彼此不同，并且与相对较低的电阻状态和相对较高的电阻状态也不同。阻变存储单元的不同电阻状态表示不同的逻辑信息状态，便于数字存储器操作。因此，发明人认为许多这样的存储器单元的阵列可以提供多位的数字存储器存储。

发明人已经成功地响应于外部条件而诱导阻变存储器进入一个或另一个电阻状态。因此，在晶体管的说明中，施加或去除外部条件可用于对存储器进行编程或解除编程(例如删除)。此外，依据物理组成和电气布置，阻变存储器通常可以保持在编程或解除编程的状态。取决于存储器单元器件的特性，保持状态可能需要满足或不满足其他条件(例如，最小工作电压的存在，最小工作温度的存在等)。

发明人已经提出了实际利用阻变存储器技术于晶体管的存储器应用的几个方案。例如，阻变存储组件是在理论上认为可以至少部分地用于数字信息的电子存储的金属氧化物半导体(MOS)型存储晶体管的可行替代方案。电阻变存储器的型号与非易失性FLASH MOS型晶体管相比具有一些潜在的技术优势。

鉴于上述情况，发明人希望继续开发阻变技术的实际应用。

发明内容

以下呈现说明书的简化发明内容，以提供说明书的基本理解的一些态样。发明内容不是说明书的广泛概述。其不意欲识别说明书的重要或关键组件，或叙述说明书的任意特别具体例的范畴或权利要求的任意范畴。其目的为以简化形式呈现说明书一些概念，以作为本揭示内容中所呈现的实施方式的前言。

所提供的主要揭示内容形成二端阻变器件层。一些具体例中，二端阻变器件可为二端存储器件。一些具体例中，二端阻变器件可为二端选择器器件。覆盖和接触二端阻变器件的上端/电极层，可形成缓冲层。一些具体例中，缓冲层可包含TiN。一些具体例中，缓冲层可具有厚度为约100埃至约150埃之间的范围。覆盖接触缓冲层，可形成包含铝的蚀刻停止层。一些具体例中，蚀刻停止层具有厚度为约100埃至约200埃之间的范围。覆盖且接触蚀刻停止层，导电层(e.g.,a顶盖层)可be形成。一些具体例中，顶盖层包含TiN。一些具体例中，顶盖层具有厚度为约300埃至约500埃之间的范围。

一些具体例中，可执行第一蚀刻程序以移除顶盖层的一部分。第一蚀刻程序回应于表示蚀刻停止层已曝露的信号而可终止。可执行第二蚀刻程序以移除部分的一些或所有剩余层。一些具体例中，第二蚀刻程序可使用氯系化合物如BCl₃的化学蚀刻。一些具体例中，第二蚀刻程序可为物理蚀刻配置以减轻或避免对二端阻变器件(TTRSD)的活性金属的层造成伤害，如氩电浆蚀刻或H₂电浆蚀刻。

以下描述和图式说明说明书的某些阐释性态样。此等态样为叙述性，然而可采用一些有利用说明书的原则的不同方式。当与图式一起考虑时，说明书的其他优点和新颖特征将由以下说明书的实施方式变成显而易见。

附图说明

结合附图通过以下详细描述，本发明的许多方面实施例，目的和优点将是显而易见的，其中相同的附图标记表示相同的部分。在本说明书中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，应当理解，可以在没有这些具体细节，或者用其他方法，组件，材料等等的情况下实践本发明。另一方面，公知的结构和设备以框图形式显示以方便描述其主题。

图1是根据本公开的具体例的第一例用于配置为二端存储器件的二端阻变元器件(TTRSD)的实例框图。

图2是根据本公开的具体实施例中的第二例的用于配置为两端子选择器装置的两端电阻开关装置(TTRSD)的实例框图。

图3是根据本公开的具体实施例中包含有具有缓冲层的TTRSD的集成电路器件的实例横截面图。

图4是根据本公开的具体实施例中包含有TTRSD，缓冲层和铝蚀刻停止层的集成电路器件的实例横截面图。

图5是根据本公开的具体实施例中包含TTRSD，缓冲层，铝蚀刻停止层和顶盖层的集成电路器件的实例横截面视图。

图6是根据本公开的具体实施例中第一蚀刻过程的三维(3D)视图。

图7是根据本公开的具体实施例中第二蚀刻过程的3D实例视图。

图8是根据本公开的具体实施例中利用包含铝的蚀刻停止层，来制造二端阻变元器件相关的制程实例性流程图。

图9是根据本公开的具体实施例中与二端阻变器件的制造相关的附加程序或组件的实例性流程图。

图10是根据本公开的具体实施例中电子操作环境的框图。

图11是根据本公开的具体实施例中计算环境的框图。

具体实施方式

于本发明的各种具体实施例中,特定的二端阻变器件形成具有具有顶部电极和其覆盖上的氮化钛(TiN)导电帽。TiN的蚀刻通常通过使用三氯化硼(BCl₃)、氯(Cl)或一些其它合适的氯化合物的化学蚀刻方法来实现。大多数二端阻变器件具有顶部电极(TE)，其包括诸如：银、铝、镍、金、铂等的活性金属，其形式为：金属形式，金属合金形式，金属化合物形式等。在各种实施方案中，TE暴露于用于TiN蚀刻工艺的BCl₃，Cl，Cl₂或其它氯化合物或衍生物会造成TE中所欲的活性金属性质减少、改变或损坏。

于本发明的各种具体实施例中，当图案化和蚀刻二端阻变器件时，本发明人利用蚀刻停止层来表示第一(氯基化学)蚀刻过程的结束，其导致部分蚀刻通过一系列的层，并在到达二端阻变器件的电极之前停止。随后，本发明人利用第二(物理)蚀刻程序来蚀刻剩余的层。在一些实施例中，这两步工艺用以防止二端阻变器件的一个或多个电极的活性金属暴露于氯基化学品。

该第一蚀刻过程可以用包含BCl₃、Cl等的化学溶液较快地去除部分的TiN覆盖层，并且一旦达到蚀刻停止层就终止。第二蚀刻过程可以使用例如氩(Ar)或氢(H₂)等离子体与诸如离子轰击的物理蚀刻相结合。在一些实施例中，第二蚀刻过程相对于第一蚀刻程序通常较慢，但不会损害二端阻变器件的活性金属特性。

本发明人已经考虑了先前使用钨(W)作为蚀刻停止层。例如，另一实施例形成具有TiN覆盖层和钨蚀刻停止层的二端阻变器件。本发明人已经发现了相对于这些实施例的若干进展或改进，在此详细描述。

例如，本发明人在此提出了基于发明人最近发现的铝的优点的包含铝的蚀刻停止层。例如，在制造期间，当沉积这些层时，制造工具(例如，物理气相沉积工具)具有有限数量的真空室以存储那些沉积的材料。由于二端阻变器件的一个或多个电极可以包括铝，因此可以将铝材料分配给制造工具的其中之一腔室。实际上，铝可以具有双重目的，用作电极(例如，顶部电极“TE”)和用于表示化学蚀刻程序停止的蚀刻停止层。如此，可有效减少了所需的腔室数量，因为铝蚀刻停止层的沉积不会消耗额外的腔室，当蚀刻停止层包含钨，氮化钽等的情况。在一些实施例中，减少在制造过程中使用的材料的数量可以减少在制造过程中必须打开物理气相沉积工具的真空室以交换材料的可能性。打开真空室可以破坏由制造工具维持的真空密封和/或可以不必要地将被制造的集成电路器件暴露于氧化剂，污染物或其它不需要的组件。这可以导致添加的处理以除去氧化材料或其它污染物，需要额外的层，例如扩散缓解层，以及其他步骤，增加了制造过程的复杂性和成本。因此，通过使用更少的材料，可以在不打开真空室的情况下进行更多的工艺，降低制造工艺的复杂性和成本。

另外，发明人在本文中提出了可以位于蚀刻停止层和两端电阻式开关装置的TE之间的缓冲层(例如，厚度约为100-150埃的TiN)。在先前的实施例中，钨蚀刻停止层与TE相邻，这可能导致一些困难。例如，蚀刻潜在地需要比使用缓冲层时所需要的更好的公差。

具体实施例

参考附图描述本公开的各个方面或特征，其中相同的附图标记表示相同的组件。在本说明书中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，应当理解，可以在没有这些具体细节，或与其他方法，组件，材料等等的情况下实施公开的某些方面。在其他情况下，以框图形式示出了众所周知的结构和设备，以便于描述主题披露。

参考最初图1和图2，其描述了二端阻变器件(TTRSD)的两个实例。TTRSD可以是非易失性设备或易失性器件，并且可以是如图1所示的存储器件或如图2所示的选择器器件。

非易失性电阻技术可以涉及例如阻变二端存储器单元。如本发明所使用的阻变二端存储器单元(也称为阻变存储器单元或阻变二端存储器)包括具有导电触点(例如，电极或端子)的电路组件，其具有作用区在导电触点间。二端存储器的作用区在阻变存储器表现出复数个稳定或半稳定的电阻状态，每个电阻状态具有不同的电阻。此外，响应于在两个导电触点处施加的合适电信号，可形成或激活相对的复数状态。合适的电信号可以是电压值，电流值，电压或电流极性等，或其合适的组合。非易失性电阻式开关双端存储器件的实例，可包括电阻随机存取存储器(RRAM)，相变RAM(PCRAM)和磁RAM(MRAM)。

TTRSD(无论是易失性还是非易失性)的状态通常由与存储器相关联的电特性(例如，电导，电阻等)来确定。对于长丝TTRSD，这些电特性可能受电气阻性作用区内存在/不存在导电丝的程度的影响。例如，响应于外部刺激(例如，施加在存储器件上的合适电压)，在或接近一个或多个导电触点(例如活性金属层)处产生电场。该电场可以电离导电触点的颗粒并将这些电离颗粒驱动到作用区(例如界面层104，选择层204等)中，在其中产生导电丝。在某些具体例中图。如图1所示，作用区通常可以含有大量缺陷部位，其捕获导电丝的颗粒，使得当外部刺激被移除时，导电细丝保留在作用区中。因此，器件在没有外部刺激的情况下处于低电阻性和/或高电导状态，并且该状态是非易失性。相反，为了使存储器件返回到高电阻性和/或低电导状态，不同的外部刺激被应用(例如，具有不同大小或极性的电压或两者)，这导致作用区中被捕获的粒子漂移到导电接触源，破坏导电丝的电连续性。在其他具体例中，例如图2所示，作用区通常可以含有少量的缺陷位点，使得迁移到作用区域中的易失性导电细丝的颗粒(例如，选择层204)响应于第一外部刺激，可能漂移出作用区内的至少一些缺陷部位响应于第一外部刺激(例如，第二外部刺激小于第一外部刺激)的量值的减小。也就是说，响应下降到低于变形幅度(的第二外刺激)的外刺激，也就是等于或小于形成幅度，易失性导电细丝可成为电不连续。举例来说，易失性器件在激活电压(或诸如+/-十分之几伏的电压的小范围)下达到低电阻性状态，并且返回到高电阻性状态当激活电压降到去激活电压以下，也就是小于激活电压。

丝型器件的组成可以根据器件而变化，其中选择不同的组件以实现期望的特性(例如，挥发性/非挥发性，开/关电流比，切换时间，读取时间，存储器耐久性，编程/擦除周期，等等)。丝型器件的一个例子可以包括：导电层，例如金属，金属合金，金属氮化物(例如，包含TiN，TaN，TiW或其他合适的金属化合物)，可选的界面层(例如，掺杂p型(或n型)硅(Si)承载层(例如，p型或n型Si承载层，p型或n型多晶硅，p型或n型多晶SiGe，等))，阻变层(RSL)和能够离子化的含活性金属的层。在合适的条件下，含活性金属的层可以向RSL提供长丝形成离子。这样的具体例中，，导电细丝(例如，由离子形成为RSL提供)可以通过RSL的至少一个子集来促进导电性，并且可以确定基于长丝的器件的电阻，作为一个实例，通过隧道电阻之间的长丝和导电层。

RSL(其也可以被称为阻变媒体(RSM))可以包括例如未掺杂的非晶Si层，具有固有特性的半导体层，氮化硅(例如SiN，Si₃N₄，SiNx，等等)，Si亚氧化物(例如，SiOx其中x具有值之间的间隔0.1和2)，Si亚氮化物，金属氮化物，非化学计量的硅化合物等。适用于RSL的材料的其他实例可以包括Si_XGe_YO_Z(其中X，Y和Z各自为合适的正数)，氧化硅(例如SiON，其中N为适合的正数)，未掺杂的非晶Si(a-Si)，非晶SiGe(a-SiGe)，TaO_B(其中B为适当的正数)，HfO_C(其中C为适合的正数)，TiO_D(其中D为适当数)，Al₂O_E(其中E为适当的正数)化学计量硅化合物等，氮化物(例如，AlN，SiN)或其合适的组合。各具体例中，RSL包括一些材料空缺或缺陷。

一些具体例中，一种RSL采用作为非易失性存储器件(“非易失性”RSL)的一部分)可以包括材料空隙相对较大的数量(例如，与易失性选择器器件相比)或者是中性金属颗粒(至少在低电压下)中和RSL的缺陷，如上所述。大量的空隙或缺陷可促进形成中等金属颗粒的厚而稳定的结构。这样一个结构中，这个被困的粒子可以在非阻力状态中的一个低电阻状态中，没有一个外部刺激(例如电力)，从而实现非易失性操作。其他具体例中，RSL采用易失性选择器器件(易失性RSL)可能具有非常少的材料空隙或缺陷。因为少量的颗粒捕获空隙/缺陷，导电丝形成中这样的RSL可能相当薄，并且不稳定，没有合适的高外部刺激(例如，电场，电压，电流，焦耳加热或合适的的组合)。此外，颗粒可以选择具有高表面能，并且与RSL相比具有良好的扩散性。这导致导电细丝，其可以在合适的刺激下快速回复，但也很容易变形，例如在外部刺激下的回应下降到变化幅度以下。注意，用于选择器器件的易失性RSL和导电细丝可以具有不同于电气特性的非易失性存储器件的导电细丝和非易失性RSL。例如，选择器器件RSL可以具有较高的材料电阻，并且可以具有较高的开/关电流比等。

丝型存储单元的含活性金属的层可包含其中为：银(Ag)，金(Au)，钛(Ti)，氮化钛(TiN)或钛，镍(Ni)，铜(Cu)，铝(Al)，铬(Cr)，钽(Ta)，铁(Fe)，锰(Mn)，钨(W)，钒(V)，钴(Co)铪(Hf)和钯(Pd)的其他合适的化合物。其他合适的导电材料，以及化合物，氮化物，氧化物，合金，或上述的组合或类似材料可以用于本发明的活性金属层中一种态样。此外，至少一个实施方案中，非化学计量的化合物，如非化学计量的金属氧化物或金属氮化物(例如，AlOx，AlNx，CuOx，CuNx，AgOx，AgNx等，其中x为适当的正数0<x<2，其中可以对不同的非化学计量化合物有不同的值)或其它合适的金属化合物可用于含活性金属的层。

一个或多个具体例中，公开的丝状阻抗变量器件可包括活性金属层，其包含从由以下组成的组中选择的金属氮化物：TiNx，TaNx，AlNx，CuNx，WNx和AgNx，其中x为正数。活性金属层可以包含选自TiOx，TaOx，AlOx，CuOx，WOx和AgOx的金属氧化物。还有另一个实施方案中，活性金属层可以包含金属氧化氮选自由以下各者所组成的群组：TiOaNb，AlOaNb，CuOaNb，WOaNb和AgOaNb，其中a和b是正数。所披露的灯丝阻抗变换器件可进一步包含包含从由以下组成的组的开关材料选择：SiOy，AlNy，TiOy，TaOy，AlOy，CuOy，TiNx，TiNy，TaNx，TaNy，SiOx，SiNy，AlNx，CuNx，CuNy，AgNx，AgNy，TiOx，TaOx，AlOx，CuOx，AgOx和AgOy，其中x和y是正数，y大于x。本发明的具体范例的范畴设想和预期了上述各种组合。

一个实例中，披露的包含含有金属化合物和阻变层的颗粒供体层(例如含活性金属的层)的细丝阻挡变体器件。在该实施例的中间一个替代实施方案中，所述粒子供体层可以包含金属氮化物：MNx，例如AgNx，TiNx，AlNx等，并且阻变层可以包含金属氮化物：MNy，例如AgNy，TiNy，AlNy等，其中y和x是正数，中一个情况y大于x。在该实施例的中间可选实施方案中，所述粒子供体层可以包含金属氧化物：MOx，例如AgOx，TiOx，AlOx等，并且所述阻变层可以包含金属氧化物：MOy，例如AgOy，TiOy，AlOy等，其中y和x是正数，中一个情况y大于x。还有另一种替代方案中，粒子供体层的金属化合物为MNx(例如AgNx，TiNx，AlNx等)，阻变层为选自由基本上由各自所有组成群组MOy(例如，AgOx，TiOx，AlOx等)和SiOy，其中x和y通常是非化学计量值。

如本文中所用，变量x，a，b等重新呈现一个组件相对于其他(或其他)中值的值或比值，一个化合物可能具有适合于各自化合物的不同值，并且不意欲在化合物之间表示相同或相似的价值或比例。关于与上述实例类似的主题公开的附加具体例的细节可以在以下的美国2007年10月19日提交的应用序列号11/875,541，应用于2009年10月8日提交的序列号12/575,921的申请的专利申请以及本文引用的其他文献通过他们各自的全部并入本文中以达成所有目的。

图1描绘了非易失性二端存储器件100的实例。如本文详细描述的，器件100可包括上电极(TE)102和活性金属层103。一些具体例中，TE 102可以或可包含活性金属层103。器件100也可包括界面层104，其可以是实质上类似于本文所述的RSL。器件100可包括下电极106。

一些具体例中，BE 106可以形成于基板108上或覆盖基板108。一些具体例中，介入层(未显示)如金属层可以形成之间BE 106和基板108.一些具体例中，BE 106和潜在的其他部分的器件100可以形成中前端处理层在基板108上/如果/或超过一个或多个可选的介入层。一些具体例中，BE 106或潜在的器件的其他部分100可以形成中的后端行处理层基于基板108如/或一个或多个介入层。一些具体例中，BE106或器件100的其他部分可作为其他合适的集成电路制造工艺的一部分而提供。

易失性电阻性技术可以根据类似的原理操作，如非易失性电阻性技术，具有明显的区别。例如，外部刺激的中部不存在，驱动到易失性器件的作用区(例如，选择层204)中的丝状成粒子通常退回到导电接触源。因此，外部刺激被移除后，外部刺激的变化中的状态不会被中断。这个区别是由于中部的作用区或器件的其他部分的中部设计。例如，非易失性阻变二端存储器单元往往具有大量缺陷位点(捕获电离粒子)的作用区，易失性阻变器器件的相应作用区域几乎少于缺陷部位捕获细丝形成颗粒。作为本文中的使用，术语“高”，“低”，“多”和“少”或类似，当使用d连接多个缺陷位点是意图明确定义，区分或涉及阈值之间易失性和非易失性阻变器件。例如，一个非易失性器件可以说是在作用区(例如，界面层104)中具有大量的缺陷部位，因为缺陷部位的数量足以使导电细丝中断。当外部刺激产生时导电丝是移除的。相反，一个易失性器件可以说有少量缺陷部位在作用区中，因为当移除外部刺激产生的导电丝时，现有的缺陷部位数量不足以达到导电细丝。

虽然易失性阻变变器器件通常不会为长期存储器存储提供用于非易失性存储器，但易失性阻变变器件可提供许多益处。例如，易失性阻变器器件可以与非易失性存储器连接，以使漏电流最小化或提高感测裕度。一些这样的细节可以在以下的美国专利申请转让给专利申请的受让人：应用于2014年12月31日提交的序列号14/588,185，其参考文献中中其全部和所有目的。作为其他实例，易失性阻变变器可以操作以存储存储器(例如，以易失性的方式)或执行逻辑操作，并且可以双极和单极设计中的功能。

如本文中所用，选择器器件通常具有非常高的导通电流比(例如，当选择器器件具有低电阻)到截止电流(例如，当选择器器件具有高电阻。该电流与截止电流的比值在本文也称为开/关电流比。作为说明性实例，选择器器件可为由专利申请的现有受让人正在开发的

FASTTM选择器器件，尽管其他选择器器件可以采用与一个或多个具体例一致。

丝型选择器器件可以表现出没有合适的外部刺激的第一状态(例如，第一电阻，或其他合适的可测量特性)。刺激可以具有这样的值的阈值或范围，从而诱导细丝选择器器件从第一状态变为第二状态，同时刺激为pplied。回应于刺激低于阈值(或值的范围)，丝丝选择器器件返回到第一状态。一部分公开具体例中，基于丝状的选择器器件可以以双极性方式操作，行为不同回应于不同的极性(或方向，能量流，能量源取向等)外部刺激。作为说明性例子，在第一极性刺激超过第一阈值电压(或电压集合)时，丝线选择器器件可以从第一状态变为第二状态。此外，回应于第二极性刺激超过第二阈值电压，丝状选择器器件可以从第一状态变为第三状态。一些具体例中，第三状态可以与第一状态相同，具有相同或相似的可测量的不同特征(例如导电性等)，具有相同或相似的阈值幅度刺激(尽管相反的极性或方向)，或类似。其他具体例中，第三状态可能与第二状态不同，中度可测量特性(例如，不同电导率值回应于与正极性相反的极性)或中等阈值刺激与第一状态的转移相关(例如，转换到第二状态所需的正电压的不同幅度，与转换到第三状态所需的负电压的大小相比)。

一些具体例中，并且作为实例，公开的基于丝状体的选择器器件可以通过相对高的电阻性端口在适当的外部刺激中回应形成导电路径或细丝。外部刺激可以使用中活性金属层的金属颗粒与丝状选择器器件的RSL层中的(或离子化)迁移。如上所述，可选择RSL对于易失性丝状开关器件具有相对较少的物理缺陷位置，从而促进金属颗粒与RSL中的相对良好的迁移率。因此，低于相关阈值刺激(或阈值的nar行范围)，金属颗粒可以以RS为中心分散，以防止形成通过RSL的足够的导电路径以降低与第一状态相关联的高电阻。高于阈值，外部刺激将金属颗粒保持在足够的形状以提供导电路径，导致第二状态的相对较低的电阻。一种类似的机制可以控制双极情境中的第三状态。

对于非易失性丝型存储器单元，可以选择RSL在中间具有足够的物理缺陷位点，以便在没有合适的外部刺激的情况下捕获颗粒中间位置，从而减轻颗粒移动性，如漂移或分散。回应于通过存储器单元施加的合适的程序电压，导电路径或通过RSL形成的细丝。特别是，在应用编程偏置电压时，金属离子是从活性金属层发出的，并迁移到RSL层。更具体地，金属离子通过RSL层迁移到空隙或缺陷位点。一些具体例中，在去除偏置电压时，金属离子成为中性金属颗粒，并且重新捕获中空隙或RSL层的缺陷。当足够的颗粒被捕获时，形成细丝并且存储器单元从相对高的电阻性状态切换到相对低的电阻性状态。更具体地，被捕获的金属颗粒通过RSL层提供导电路径或细丝，并且电阻通常通过穿过RSL层的隧穿电阻来确定。一个阻变组件中，擦除过程可以执行使导电细丝变形，至少中部，使用存储器单元从低电阻性状态返回到高电阻性状态。更具体地说，当应用擦除偏置电压时，被捕获的中空隙的金属颗粒或RSL的缺陷变得移动并向着活性金属层移回。状态变化，中存储器的上下文可以与二进制位的各个状态相关联。对于多个存储器单元的阵列，存储器单元的一个或多个字，字节，页，块等可被编程或擦除以再现零或二进制在形成中，并通过保留这些状态随着时间的推移效应将二进制存储在形成中各种具体例中，形成多层次(例如，多位)可以存储中这样的存储器单元。

应当理解，各种具体例如中可以利用具有不同物理特性的各种存储器单元技术。例如，不同阻变存储器单元技术可以具有不相关的可编程电阻，不相关的编程/擦除电压，以及其他微分特性。例如，本发明的各种具体例可以采用将其第一切换响应(例如，编程为一组程序状态之一)的双极开关器件与第一极性的电信号和第二极性切换响应(例如，擦除到擦除状态)到具有第二极性的电信号。双极开关器件与例如具有第一开关响应(例如编程)和第二开关响应(例如，擦除)的单极器件形成对比，该电路具有相同极性和不同幅度的电信号。

在本文中对于各种态样和具体例没有指定特定存储器单元技术或编程/擦除电压的情况下，如果具有特定的存储器单元技术并且通过适当的编程/擦除电压来操作是有意义的如本领域普通技术人员所知道的或通过本文中提供的上下文提供给普通技术人员所知的那种技术。应该理解的是，进一步，在不同的存储器单元技术的替代中，将需要本领域普通技术人员已知的电路修改，或者对于这种技术中的一个技术人员将知道的对操作信号级别的改变，具体包括取代存储器单元技术(ies)或信号级别的变化是考虑与中的主题披露的范畴。

主题申请的发明人熟悉额外的非易失性，二端存储器结构中添加到电阻性存储器。例如，铁电随机存取存储器(RAM)是一个例子。一些其他的包括磁电性RAM，有机RAM，相变RAM和导电桥接RAM等。二端存储器技术具有不同的优点和劣势，权衡之间的优点和劣势是常见的。虽然阻变存储器技术是用本文中公开的具体例的m任意来引用的，但其中适用于本领域普通技术人员的其他二端存储器技术可用于一些所公开的具体例。

具体参考图2，示出了易失性二端选择器器件200。器件200可包含选择层204可以呈现全部或一部分的作用区详细在本文中，可以夹在之间两个活性金属层，和上活性金属层205如/或两个电极，TE 202和BE 206.金属层203和205可以分别包含相同的材料或不同材料取决于执行。一些具体例中，TE 202可以或可包含顶活性金属层203。一些具体例中，BE206可以或可包含下活性金属层206.一些具体例中，如详细说明器件200可任选地包含基板208，其中可以实质上类似于在本文详细介绍的基板108，潜在的介入层。

应当理解，器件100,200可以用作图3和其他附图中所示的二端阻变体器件如TTRSD 302的实例。

现在转到图3，示出了集成电路器件300的包含TTRSD 302与缓冲层304的实例横截面视图.TTRSD 302可以呈现实质上任意二端阻变变器件，例如，非易失性二端存储器件，其实例由图1的器件100示出；易失性二端选择器器件，其实例由图2的器件200示出；或者其他合适的器件。

各种具体例中，TTRSD 302可以配置在绝缘基板，层间电介质，金属间电介质等上。仅作为实例，TTRSD 302可以在以上参考的美国中国专利申请14/636,363接露，或可利用技术形成。

用于构造集成电路的方法或过程可以包含形成二端阻变体器件层302(例如，的层器件100或器件200或其他合适的器件)和形成缓冲层304覆盖并接触上电极(例如，TE 102或TE 202)的一层TTRSD 302.一些具体例中，该上电极可包含银(Ag)或铝(Al)，铝或银合金，铝或银化合物，或喜欢。一些具体例中，缓冲层304可包含氮化钛(TiN)。一些具体例中，缓冲层304的厚度306可为约100埃至约150埃之间的范围。一些具体例中，缓冲层304可通过物理气相沉积(PVD)工艺形成。

现在参考图4，其示出了包含TTRSD 302，缓冲层304和铝蚀刻停止层402的集成电路器件400的实例横截面视图。用于构建集成电路器件400的方法或过程包含方法或过程，用于构建集成电路器件300和进一步包含形成蚀刻停止层402包含铝覆盖和接触缓冲层304。一些具体例中，铝蚀刻停止层402可包含其他材料中添加到铝。一些具体例中，铝蚀刻停止层402可包含材料，其实质上相同或实质上类似于TTRSD 302的电极的材料，例如TE102或202。一些具体例中，厚度404的铝蚀刻停止层402可为范围约100埃至约200埃之间。一些具体例中，铝蚀刻停止层402可以通过PVD工艺形成。

现在转到图5，示出了集成电路器件500的包含TTRSD 302，缓冲层304，铝蚀刻停止层402和顶盖层502的实例横截面视图。构建集成电路器件500可包含构成集成电路器件400的方法或过程，并且进一步包含形成顶盖层502覆盖并且接触铝蚀刻停止层402.一些具体例中，顶盖层502可包含TiN，TaN或类似。一些具体例中，顶盖层502的厚度504可为范围之间约300埃至约500埃。一些具体例中，顶盖层502可以通过PVD工艺形成。

参考图6，图示600。图600描绘示出第一蚀刻程序602的实例性3D视图。应当理解，实例3D视图描绘了在第一蚀刻程序602完成之后的集成电路器件500的3D视图。如第一蚀刻程序602可实质上移除一部分的顶盖层502.一些具体例中，第一蚀刻程序602可为化学蚀刻程序，其采用例如三氯化硼(BCl₃)，氯(Cl)，或化合物包含Cl，Cl₂，BCl₃或其他氯化合物。详细说明，顶盖层502可以包含T中和中各种具体例，移除T中的一般机制是通过采用BCl₃，Cl等的化学蚀刻。

TTRSD 302的活性金属部分(例如，TE 102,202)可能不适合与可用于第一蚀刻程序602的氯系化学品接触。因此，在各种实施方案中，一旦至少铝蚀刻停止层402的一些部分通过第一蚀刻程序602被暴露，可以检测到用于开始终止第一蚀刻程序602的化学特征。例如，该信号可以基于指示来自铝停止蚀刻层402的铝材料出现的频谱发射。通常，铝蚀刻停止层402将足够厚(例如，厚度404)，以确保第一蚀刻程序602不完全穿透铝蚀刻停止层402和/或暴露缓冲层304。因此，铝蚀刻停止层402可以用作保护TTRSD 302的TE的活性金属屏障。当检测到来自铝蚀刻停止层402的铝并且第一蚀刻程序602被终止，可以理解，顶盖层502的所有部分或基本上全部被蚀刻的部分将被成功地去除。虽然未示出，但是也可能已经去除了一些(但是理想上不是全部)的铝蚀刻停止层402。

现在转到图7中，图700示出了表示第二蚀刻程序702的实例3D视图。在一些具体例中，第二蚀刻程序702可以是物理蚀刻，例如氩等离子体，H₂等离子体蚀刻等。第一蚀刻程序602和第二蚀刻程序702之间的显着差异在于，第二蚀刻程序702可以被配置为减轻对TTRSD302的一个或多个端子/电极的活性金属(例如银，铝等)特性上不期望的改变或损害。因此，第二蚀刻程序702可用于安全地去除部分底层。这样可以包括在第一蚀刻程序602之后保留的顶盖层502和铝蚀刻停止层402的部分。在一些具体例中，第二蚀刻程序702可以去除缓冲层304的一部分和TTRSD 302的一些部分。作为实例，第二蚀刻工艺702可以蚀刻TTRSD 100中的一些或全部层，包括：上电极102，活性金属层103，界面层104和下电极106；第二蚀刻程序702可以蚀刻TTRSD 200中的一些或全部层，包括：上电极201，顶部活性金属层203，选择层204，底部活性金属层205和下电极206。在各种具体例中，第二蚀刻程序702可以包括蚀刻上述一个或多个层的一个或多个物理蚀刻工艺。

在各种具体例中，缓冲层304，铝蚀刻停止层402和顶盖层502可以用作美国专利申请号14/636,363的图4B中的阻挡材料层412，如上所述。

本文包括的图示是用于描述关于存储器件或集成电路器件的数个组件(例如，层)或包括一个或多个存储器件或集成电路器件的存储器架构之间的相互作用来。应当理解，这样的图示可以包括其中指定的那些组件，层，器件和架构，一些指定的组件/层/器件，或附加的组件/层/器件。子组件也可以执行为电连接到其他子组件，而不是包括在母器件(parent device)中。另外，应注意，一个或多个公开的工艺可以组合成提供聚合功能的单个工艺。例如，沉积工艺可以包括蚀刻工艺，反之亦然，以便于通过单一工艺沉积和蚀刻集成电路器件的组件。所公开的架构的组件还可以与本文中未具体描述但是本领域技术人员已知的一个或多个其他组件交互作用。

鉴于上文所述的实例性图示，参考图8-9的流程图可以更好地理解根据所公开的主题执行的处理方法。虽然为了简化说明的目的，图8-9被示出和描述为一系列步骤，应当理解和意识到，所要求保护的主题不受步骤的顺序限制，因为一些步骤可以以不同的顺序发生和/或与其他步骤同时发生来自本文所描绘和描述的内容。此外，可以不需要以所有示出的步骤来执行本文所述的方法。此外，应该进一步理解，贯穿本说明书公开的方法能够存储在制品上，以便于将这些方法输送和转送到电子器件。如所使用的术语制品旨在包括可从任何计算器可读器件，与载体或存储介质结合的器件存取的计算器程序。

现在参考参考图8，示出了实例性方法800。方法800可涉及在制造二端阻变器件时采用包含铝的蚀刻停止层。例如，在附图标记802处，TTRSD制造器件可以形成可以用作诸如二端阻变器件的集成电路器件的层或组件的各种层。例如，这些层可以包括上电极层，下电极层，界面层和其它合适的层。当制造TTRSD(例如，从层进行图案化和蚀刻)时，上电极层可以用作上电极组件，可以用作下电极组件的下电极层，以及可以用作开关组件的界面层。在一些具体例中，TTRSD可以是二端存储器件。在一些具体例中，TTRSD可以是二端选择器器件。在一些具体例中，TTRSD可以是在没有电力的情况下不永久地保持当前状态的易失性开关器件，而在其他具体例中，TTRSD可以是非易失性开关器件。

在附图标记804处，制造器件可以形成可覆盖上电极层的蚀刻停止层。蚀刻停止层可以包括铝。在一些具体例中，蚀刻停止层可以与上电极层接触。在其他具体例中，中间层可以设置在蚀刻停止层和上电极层之间。在一些具体例中，蚀刻停止层可以具有在约100埃至约200埃范围内的层厚度。

在附图标记806处，制造器件可以形成顶盖层。顶盖层可以覆盖并与蚀刻停止层接触。在一些具体例中，顶盖层可以包括氮化钛(TiN)。在一些具体例中，顶盖层可以具有在约300埃至约500埃之间的范围内的层厚度。

在附图标记808处，制造器件可以采用第一蚀刻程序。第一蚀刻程序可以包括蚀刻顶盖层的至少一部分。在一些具体例中，第一蚀刻程序可以是化学蚀刻程序，其使用某些化学品来侵蚀或去除各种层的材料。在一些具体例中，第一蚀刻程序可以使用包含氯的化学蚀刻剂。在一些具体例中，化学蚀刻剂可以是三氯化硼(BCl₃),氯(Cl),包含Cl,Cl₂,或BCl₃的化合物，或其他适合的蚀刻剂。

第一蚀刻程序还可以包括响应于已经暴露了包含铝的蚀刻停止层的停止蚀刻。例如，当在蚀刻环境中检测到铝的存在时，这可以是蚀刻停止层已经到达和/或暴露的指示，其可以示意第一蚀刻程序将终止。方法800可以停止或可以继续插入A，其可以结合图9以进一步详细描述。

现在转到图9，示出了实例性方法900。方法900可以涉及与制造二端阻变器件有关的附加方面或组件。例如，在附图标记902处，制造器件可以形成覆盖并与上电极层接触的缓冲层。在一些具体例中，缓冲层可以与顶盖层以及上电极层接触。在一些具体例中，中间层可以存在于缓冲层与顶盖层和上电极层中的一个或多个之间。在一些具体例中，缓冲层可以包括TiN。在一些实施方案中，缓冲层的厚度可以在约100埃至约150埃的范围内。

在附图标记904处，制造器件可以采用第二蚀刻程序，其移除一些或所有剩余层的一部分，例如在顶盖层下面的那些层或顶盖层的某些部分应该保留在应用第一蚀刻程序的区域。例如，制造器件可以去除蚀刻停止层的一部分。在存在缓冲层的具体例中，第二蚀刻过程可以去除缓冲层的部分。在一些具体例中，第二蚀刻过程可以去除与TTRSD相邻的层的部分。

操作环境实施例

图10示出了根据本发明的方面的用于存储器单元数组的存储器数组1002的实例性操作和控制环境1000的步骤图。在本公开的至少一个方面，存储器数组1002可以包括从各种存储器单元技术中选择的存储器。在至少一个具体例中，存储器数组1002可以包括以紧凑的二维或三维结构布置的二端存储器技术。合适的二端存储器技术可以包括阻变存储器，导电桥接存储器，相变存储器，有机存储器，磁阻存储器等，或上述的适当组合。

列控制器1006和感测放大器1008可以形成为与存储器数组1002相邻。此外，列控制器1006可以被配置为激活(或识别激活)存储器数组1002的位线的子集。列控制器1006可以利用由参考和控制信号发生器1018提供的控制信号来激活和操作位线子集中的相应子集，向这些位线施加合适的程序，擦除或读取电压。非激活位线可以保持在抑制电压(也由参考和控制信号发生器1018施加)，以减轻或避免对这些非激活位线的位干扰效应。

另外，操作和控制环境1000可以包括行控制器1004。行控制器1004可以形成为与存储器数组1002的字线相邻并与其电连接。还利用参考和控制信号发生器的控制信号，如图1018所示，行控制器1004可以用合适的选择电压来选择特定行的存储器单元。此外，行控制器1004可以通过在所选字线处施加合适的电压来促进编程，擦除或读取操作。

感测放大器1008可以从存储器数组1002的激活的存储器单元读取数据或写入数据，其为列控制器1006和行控制器1004所选。数据从存储器数组1002读出可以被提供给输入/输出缓冲器1012。类似地，可以从输入/输出缓冲器1012接收要写入存储器数组1002的数据，并写入存储器数组1002的激活的存储器单元。

时序源1008可以提供相应的时钟脉冲以促进行控制器1004和列控制器1006的读，写和编程操作的定时。时序源1008可以进一步促进对字线或位线的选择以响应于由操作和控制环境1000接收的外部或内部命令。输入/输出缓冲器1012可以包括命令和地址输入以及双向数据输入和输出。通过命令和地址输入提供指令，并且将要写入存储器数组1002的数据以及从存储器数组1002读取的数据在双向数据输入和输出上被传送，便于连接到外部主机装置，诸如计算器或其他处理设备(未示出，但参见例如，图10的计算器1002，如下文)。

输入/输出缓冲器1012可以被配置为接收写入数据，接收擦除指令，接收状态或维护指令，输出读出数据，输出状态信息以及接收地址数据和命令数据，以及地址数据各自的指示。地址数据可以通过地址寄存器1010传送到行控制器1004和列控制器1006。此外，输入数据经由感测放大器1008和输入/输出缓冲器1012之间的信号输入线路发送到存储器数组1002，并且接收输出数据从存储器数组1002经由从感测放大器1008到输入/输出缓冲器1012的信号输出线路。可以从主机设备接收输入数据，并且可以经由I/O汇流(bus)将输出数据传送到主机设备。

可以将从主机设备接收的命令提供给命令界面1016。命令界面1016可以被配置为从主机设备接收外部控制信号，并且确定输入到输入/输出缓冲器1612的数据是否为写入数据，命令或地址。输入命令可以传送到状态器1020。

状态器1020可以被配置为管理存储器数组1002(以及多存储体存储器数组的其他存储体)的编程和重新编程。根据控制逻辑配置执行提供给状态器1020的指令，使得状态器能够管理与存储单元数组1002相关联的读，写，擦除，数据输入，数据输出和其它功能。在某些方面，状态器1020可以发送并接收关于成功接收或执行各种命令的确认和否定确认。在另外的具体例中，状态器1020可以译码和执行状态相关命令，译码和执行配置命令等。

为了执行读取，写入，擦除，输入，输出等功能，状态器1020可以控制时序源1008或参考和控制信号发生器1018。控制时序源1008可以导致配置成便于执行特定功能的行控制器1004和列控制器1006的输出脉冲。输出脉冲可以例如由列控制器1006或例如行控制器1004的字线传送到所选位线。

结合图11，下面描述的系统，器件和/或过程可以在诸如单个集成电路(IC)芯片，多个IC，专用集成电路(ASIC)等可以以硬件具体化。此外，每个处理中出现某些或所有处理步骤的顺序不应被视为限制。相反，应当理解，一些过程步骤可以以各种顺序执行，而不是全部都可以在本文中明确示出。

参考图11，用于执行所要求保护的主题的各个方面的合适环境1100包括计算器1102。计算器1102包括处理单元1104，系统存储器1106，编译码器1135和系统汇流1108系统汇流1108将包括但不限于系统存储器1106的系统组件耦合到处理单元1104。处理单元1104可以是各种可用处理器中的任何一种。双微处理器和其他多处理器架构也可以用作处理单元1104。

系统汇流1108可以是包括存储器汇流或存储器控制器，外围汇流或外部汇流或使用任何各种可用汇流架构的本地汇流的几种类型的汇流结构中的任何一种，包括但不限于工业标准体系结构(ISA)，微通道体系结构(MSA)，扩展ISA(EISA)，智能驱动电子(IDE)，VESA本地汇流(VLB)，外围组件互连(PCI)，卡汇流，通用串联汇流(USB)，高级图形端口(AGP)，个人计算器存储卡国际协会汇流(PCMCIA)，火线(IEEE 1394)和小型计算器系统界面(SCSI)。

在各种具体例中，系统存储器1106包括易失性存储器1110和非易失性存储器1112，其可以采用所公开的存储器架构中的一个或多个。例如在启动期间，包含在计算器1102内的组件之间传送信息的基本例程的基本输入/输出系统(BIOS)存储在非易失性存储器1112中。此外，根据本创新，编译码器1135可以包括编码器或译码器中的至少一个，其中编码器或译码器中的至少一个可以由硬件，软件或硬件和软件的组合所组成。尽管编译码器1135被描绘为单独的组件，编译码器1135可以被包含在非易失性存储器1112内。作为说明而非限制，非易失性存储器1112可以包括只读存储器(ROM)，可编程ROM(PROM)，电可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM)或闪存。在至少一些具体例中，非易失性存储器1112可以采用一个或多个所公开的存储器件。此外，非易失性存储器1112可以是计算器存储器(例如，实际上与计算器1102或其主板集成)或可移动存储器。可以与公开的具体例执行的合适可移动存储器的实例可以包括安全数字(SD)卡，紧凑型闪存(CF)卡，通用串联汇流(USB)记忆棒等)。易失性存储器1110包括用作外部高速缓存(cache)存储器的随机存取存储器(RAM)，并且还可以在各种具体例中采用一个或多个公开的存储器件。作为说明而非限制，RAM具有许多形式，例如静态RAM(SRAM)，动态RAM(DRAM)，同步DRAM(SDRAM)，双倍数据速率SDRAM(DDR SDRAM)和增强型SDRAM(ESDRAM)以及等等。

计算器1102还可以包括可移动/不可移动的易失性/非易失性计算器存储介质。图11示出了例如盘存储器1114。磁盘存储器1114包括但不限于诸如磁盘驱动器，固态盘(SSD)软盘驱动器，磁带驱动器，Jaz驱动器，Zip驱动器，LS-100驱动器，闪存卡或记忆棒。此外，磁盘存储器1114可以分别包括存储介质或与其它存储介质的组合，包括但不限于光盘驱动器，例如光盘ROM器件(CD-ROM)，CD可记录驱动器(CD-R驱动器)，CD可重写驱动器(CD-RW驱动器)或数字通用盘ROM驱动器(DVD-ROM)。为了便于将盘存储器件1114连接到系统汇流1108，通常使用可移动或不可移除的界面，诸如界面1116。可以理解，存储器件1114可以存储与用户相关的信息。这样的信息可以存储在服务器(server)上或提供给在用户器件上运行的应用。在一个具体例中，用户可以被通知(例如，通过输出器件1136)存储到磁盘存储器1114中或发送到服务器或应用的信息类型。可以向用户提供选择加入或选择不将服务器或应用收集或共享的信息(例如，通过来自输入器件1128的输入)的机会。

应当理解，图11描述充当用户之间的中介的软件和在合适的操作环境1100中描述的基本计算器资源。这样的软件包括操作系统1118。操作系统1118可以存储在磁盘存储器1114用于控制和分配计算器系统1102的资源。应用1120利用操作系统1118通过程序模步骤1124和程序数据1126(诸如引导/关闭事务表等)来管理资源，存储在系统存储器1106或磁盘存储器1114中。应当理解，所要求保护的主题可以用各种操作系统或操作系统的组合来执行。

用户通过输入器件1128将命令或信息输入到计算器1102中。输入器件1128包括但不限于诸如鼠标，轨迹球，触控笔，触摸板，键盘，麦克风，操纵杆，游戏垫，卫星天线，扫描仪，电视调谐卡，数码相机，数码摄像机，网络摄像机等之类的指示器件。这些和其它输入器件经由界面端口1130经由系统汇流1108连接到处理单元1104。界面端口1130包括例如串联端口，并联端口，游戏端口和通用串联汇流(USB)。输出器件1136使用与输入器件1128相同类型的端口。因此，例如，可以使用USB端口来向计算器1102提供输入并将信息从计算器1102输出到输出器件提供输出适配器1134以说明除了需要特殊适配器的其它输出器件1136之外，还有一些输出器件1136像监视器，扬声器和打印机。输出适配器1134包括作为说明而非限制的视频和声卡，其提供输出器件1136与系统汇流1108之间的连接装置。应当注意，其他器件或器件系统提供输入和输出功能，如远程计算器1138。

计算器1102可以使用到一个或多个远程计算器(例如远程计算器1138)的逻辑连接在联网的环境中操作。远程计算器1138可以是个人计算器，服务器，路由器，网络PC，工作站，基于微处理器的器件，对等器件，智能电话，平板计算机或其他网络节点，并且通常包括相对于计算器1102所描述的许多组件。为了简洁起见，只有存储器存储器件图1140用远程计算器1138示出。远程计算器1138通过网络界面1142逻辑地连接到计算器1102，然后经由通信联结1144连接。网络界面1142包括有线或无线通信网络，例如局域网(LAN)和广域网(WAN)和蜂窝网络(单元ular networks)。LAN技术包括光纤分布式数据界面(FDDI)，铜分布式数据界面(CDDI)，以太网，令牌环等。WAN技术包括但不限于点对点链路，诸如综合业务数字网(ISDN)及其变体之类的电路交换网络，分组交换网络和数字用户线路(DSL)。

通信联结1144涉及用于将网络界面1142连接到汇流1108的硬件/软件。虽然在计算器1102内部示出了清楚的通信联结1144，但是它也可以在计算器1102的外部。连接到网络界面1142所需的硬件/软件仅为了实例性目的，仅包括内部和外部技术，例如包括常规电话级调制解调器，电缆调制解调器和DSL调制解调器的调制解调器，ISDN适配器以及有线和无线以太网卡，集线器，和路由器。

如本文所使用的，术语“组件”，“系统”，“架构”等旨在表示计算器或电子相关实体，或是硬件，硬件和软件的组合，软件(例如，执行)，或是固件。例如，组件可以是一个或多个晶体管，存储单元，晶体管或存储单元的布置，门数组，可编程门数组，专用集成电路，控制器，处理器，处理器，在处理器上运行的进程，与半导体存储器或计算器等进行存取(accessing)或界面，可执行程序或应用或其适当的组合的对象。该组件可以包括可擦除编程(例如，至少部分地存储在可擦除存储器中的处理指令)或硬编程(例如，在制造时烧制到不可擦除存储器中的处理指令)。

作为说明，从存储器和处理器执行的处理都可以是组件。作为另一实例，架构可以包括以适合于电子硬件的布置的方式执行处理指令的电子硬件(例如，并联或串联晶体管)，处理指令和处理器的布置。此外，架构可以包括单个组件(例如，晶体管，门数组…)或组件的布置(例如，晶体管的串联或并联布置，与程序电路(program circuitry)连接的门数组，电源引线，电气接地，输入信号线和输出信号线等)。系统可以包括一个或多个组件以及一个或多个架构。一个实例系统可以包括切换步骤架构，其包括交叉的输入/输出线和通过栅极晶体管，以及电源，信号发生器，通信汇流(s)，控制器，I/O界面，地址寄存器等等。应当理解，预期定义中的某些重叠，并且架构或系统可以是独立组件或另一架构，系统等的组件。

除了上述之外，所公开的主题可以被执行为方法，装置或制品(article)，使用典型的制造，编程或工程技术来生产硬件，固件，软件或其任何适当的组合来控制电子器件以执行所公开的主题。本文使用的术语“器件”和“制品”旨在涵盖可从任何计算器可读器件，载体或介质存取的电子器件，半导体器件，计算器或计算器程序。计算器可读介质可以包括硬件介质或软件介质。此外，媒体可以包括非暂时媒体或传输媒体。在一个实例中，非暂时介质可以包括计算器可读硬件介质。计算器可读硬件介质的具体实例可以包括但不限于磁存储器件(例如，硬盘，软盘，磁条...)，光盘(例如，光盘(CD)，数字通用盘(DVD)...)，智能卡和闪存器件(例如卡，棒，钥匙驱动器...)。计算器可读传输介质可以包括载波等。当然，本领域技术人员将认识到可以在不脱离所公开的主题的范围或精神的情况下对该配置进行许多修改。

以上描述的内容包括本发明的实例。为了描述主题创新的目的，当然不可能描述组件或方法的每个可想到的组合，但是本领域普通技术人员可以认识到，本发明的许多进一步的组合和排列是可能的。因此，所公开的主题旨在包括落在本公开的精神和范围内的所有这样的改变，修改和变化。此外，在详细描述或权利要求中使用“包括(包括s)”，“包括(including)”，“具有(has)”或“具有(having)”一词以及其变体的范围内，该术语旨在以类似于术语“包括(comprising)”作为“包括(comprising)”在作为权利要求中的过渡词时的解释。

此外，词语“实例性”在本文中用于表示用作实例，实例或说明。本文描述为“实例性”的任何方面或设计不一定被解释为比其他方面或设计优选或有利。相反，使用单词“实例”旨在以具体的方式呈现概念。如本申请中所使用的，术语“或”旨在表示包容性“或”而不是排他性“或”。也就是说，除非另有说明或从上下文中清楚表示，“X使用A或B”旨在表示任何自然包容性排列。也就是说，如果X使用A；X雇用B；或X采用A和B两者，则“X采用A或B”满足任何前述情况。此外，本申请和所附权利要求中使用的文章“a”和“an”通常应被解释为意指“一个或多个”，除非另有说明或从上下文中清楚地指向单数形式。

另外，一些部分的详细描述已经针对电子存储器内的数据位的算法或处理操作做出呈现。这些过程描述或陈述是本领域技术人员使用的机制，以有效地将其工作的实质传达给其他同等技术的人员。本文的过程通常被认为是导致期望结果的自我一致的行为顺序。这些行为是需要物理量的物理操纵的行为。典型地，虽然不是必须的，这些数量采取能够被存储，传送，组合，比较和/或以其它方式操纵的电或磁信号的形式。

已经证明，主要是为了普通使用的原因，将这些信号称为位，值，组件，符号，字符，术语，数字等。但是，应该记住，所有这些和类似的术语都应该与适当的物理量相关联，并且仅仅是适用于这些数量的便利标签。除非另有明确说明或从上述讨论中显而易见，应当理解，在整个所公开的主题中，利用诸如处理，计算，复制，模拟，确定或传送之类的术语等的讨论指的是动作和过程处理系统和/或类似的消费或工业电子器件或机器，其将电子器件的电路，寄存器或存储器内的物理(电或电)量的数据或信号，操纵或转换成其他类似地表示为机器或计算器系统存储器或寄存器或其他此类信息存储，传输和/或显示器件内的物理量的数据或信号。

关于由上述组件，架构，电路，过程等执行的各种功能，用于描述这些组件的术语(包括对“手段(means)”的引用)旨在对应，除非另有说明对于执行所述组件的指定功能的任何组件(例如，功能等同物)，即使在结构上不等同于在本文所示的具体例的实例性方面中执行功能的所公开的结构。此外，虽然可能仅针对若干执行中的一个执行公开了特定特征，但是可以将这样的特征与其他执行的一个或多个其他特征组合，如对于任何给定的或特定的应用可能是期望的和有利的。还将认识到，具体例包括系统以及具有用于执行各种处理的动作和/或事件的计算器可执行指令的计算器可读介质。

Claims

1.一种方法，包含：

形成二端阻变器件的层；

形成覆盖且接触该二端阻变器件的该层的上电极层的缓冲层；

形成包含铝覆盖且接触该缓冲层接触的蚀刻停止层；

形成覆盖且接触该蚀刻停止层的顶盖层；以及

蚀刻至少一部分的该顶盖层，并且当达到该包含铝的蚀刻停止层时终止该蚀刻。

2.如权利要求1所述的方法，其中，该二端阻变器件为非易失性二端存储器件。

3.如权利要求1所述的方法，其中，该二端阻变器件为易失性二端选择器器件。

4.如权利要求1所述的方法，其中，该形成该二端阻变器件的该层包含自选自由包含：银(Ag)、银合金、银化合物、银混合物、铝(Al)、铝合金、铝化合物及铝混合物所组成群组的材料形成该上电极层。

5.如权利要求1所述的方法，其中，该缓冲层和该顶盖层包含氮化钛(TiN)。

6.如权利要求1所述的方法，其中，该形成该缓冲层进一步包含提供厚度在约100埃至约150埃的第一范围的该缓冲层，且其中该形成该蚀刻停止层进一步包含提供厚度在约100埃至约200埃之间的第二范围的该蚀刻停止层，且其中该形成该顶盖层包含提供厚度在约300埃至约500埃之间的第三范围的该顶盖层。

7.如权利要求1所述的方法，其中，该蚀刻进一步包含采用化学蚀刻程序，且其中该终止该蚀刻回应于该蚀刻停止层的铝已曝露的指示。

8.如权利要求7所述的方法，进一步包含利用光谱发射测量器件确定该蚀刻停止层的铝已曝露的指示。

9.如权利要求7所述的方法，其中，该采用该化学蚀刻程序进一步包含采用选自由包含三氯化硼(BCl₃)、氯(Cl)以及包含Cl、Cl₂或BCl₃的化合物所组成群组的蚀刻剂。

10.如权利要求1所述的方法，进一步包含执行实质上移除一部分的该蚀刻停止层的物理蚀刻程序。

11.如权利要求10所述的方法，其中，该执行该物理蚀刻程序进一步包含实质上移除该缓冲层的材料和与该二端阻变器件相邻的上电极。

12.一种方法，包含：

形成二端阻变器件的层，该层包含上电极层、下电极层以及界面层；

形成覆盖该上电极层的包含铝的蚀刻停止层；

形成覆盖且接触该蚀刻停止层的顶盖层；以及

采用第一蚀刻程序，该第一蚀刻程序包含蚀刻至少一部分的该顶盖层，并且回应于该第一蚀刻程序曝露该蚀刻停止层的铝材料而停止该蚀刻。

13.如权利要求12所述的方法，进一步包含形成覆盖且接触该上电极层的缓冲层。

14.如权利要求12所述的方法，其中，该采用该第一蚀刻程序进一步包含采用使用选自由包含三氯化硼(BCl₃)、氯(Cl)以及包Cl、Cl₂、或BCl₃化合物所组成群组的蚀刻剂的化学蚀刻程序。

15.如权利要求12所述的方法,进一步包含采用移除一部分的该蚀刻停止层的第二蚀刻程序。

16.如权利要求15所述的方法，其中，该采用该第二蚀刻程序进一步包含移除一部分的该缓冲层和一部分的该二端阻变器件的该层。

17.如权利要求15所述的方法，其中，该采用该第二蚀刻程序进一步包以及包含Cl、Cl₂或BCl₃的化合物所组成群组的蚀刻剂。

18.一种半导体器件，包含：

二端阻变器件，其包含：

上电极，其包含选自基本上由银、银化合物、银合金、铝、铝化合物以及铝合金所组成群组的材料；

下电极；以及

作用区，其配置在该上电极与该下电极之间；

缓冲材料，其覆盖且接触该二端阻变器件与该上电极，其中，该缓冲材料选自由包含TiN和TaN所组成群组；

蚀刻停止材料，其覆盖且接触该缓冲材料，该蚀刻停止材料包含选自基本上由银、银化合物、银合金、铝、铝化合物以及铝合金所组成的第二群组的材料；以及

顶盖，其覆盖且接触该蚀刻停止材料，其中，该顶盖包含选自基本上由TiN和TaN所组成的第三群组的导电材料；

其中，该顶盖利用化学蚀刻剂，形成自选自由三氯化硼(BCl₃),氯(Cl),a化合物包含Cl,Cl₂,或BCl₃所组成群组的导电材料层；以及

其中，该上电极实质上不含来自该化学蚀刻剂的氯杂质。

19.如权利要求18所述的半导体器件，其中，该上电极包含铝。

20.如权利要求18所述的半导体器件，其中，该导电材料包含TiN。