JP2012204652A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012204652A
JP2012204652A JP2011068502A JP2011068502A JP2012204652A JP 2012204652 A JP2012204652 A JP 2012204652A JP 2011068502 A JP2011068502 A JP 2011068502A JP 2011068502 A JP2011068502 A JP 2011068502A JP 2012204652 A JP2012204652 A JP 2012204652A
Authority
JP
Japan
Prior art keywords
film
hard mask
etching
silicon oxide
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011068502A
Other languages
English (en)
Inventor
Shuichi Tsubata
修一 津端
Hirotaka Ogiwara
博隆 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011068502A priority Critical patent/JP2012204652A/ja
Priority to US13/300,262 priority patent/US8956982B2/en
Publication of JP2012204652A publication Critical patent/JP2012204652A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング加工により高アスペクト比の構造体の形成が可能な半導体装置の製造方法を提供すること。
【解決手段】異なる材料からなる複数の膜を積層して少なくとも酸化シリコン膜を含む積層膜を形成する工程と、前記積層膜上にハードマスクパターンを形成する工程と、前記ハードマスクパターンをエッチングマスクに用いて前記積層膜を異方性エッチングして所定の形状の積層膜パターンを形成する工程と、前記ハードマスクパターンを除去する工程と、を含み、前記ハードマスクパターンは、第１ハードマスク層と第２ハードマスク層とが少なくとも１層ずつ以上積層されて構成され、前記第１ハードマスク層は、前記第２ハードマスク層よりもウェットエッチングによる剥離性が良い材料からなり、前記積層膜の直上には前記第１ハードマスク層が配置される。
【選択図】図１−１

Description

本発明の実施形態は、半導体装置の製造方法に関するものである。
次世代以降の３次元メモリの製造においては、高アスペクト比の形状をエッチング加工する必要がある。例えばＲｅＲＡＭの製造においては、整流素子であるダイオードおよび抵抗可変膜、金属配線からなる積層構造を高アスペクト比でエッチング加工する必要がある。また、近年の半導体デバイスの微細化に伴って、加工形状のアスペクト比がさらに高くなる傾向にある。
高アスペクト比の形状の加工を実現するためには、加工対象膜に対して選択比を有する材料をエッチング加工のハードマスクとして用いることが好ましい。しかし、高アスペクト比の形状の加工を行うためには、ハードマスクのパターン自体のアスペクト比も高くなる。
従来、ＲｅＲＡＭの構造を加工する際には、ＳｉＮとＳｉＯ２との積層膜がハードマスクとして使用されている。ＲｅＲＡＭにおいても加工形状のアスペクト比が高くなる傾向にあり、ハードマスクのアスペクト比も高くなっている。例えば線幅２４ｎｍ程度の細幅のライン形状の加工を行う際に、ＳｉＮとＳｉＯ２との積層膜をハードマスクとして使用すると、ハードマスクのアスペクト比は約２０となる。これは倒壊の懸念が生じるアスペクト比１０に対して過大である。エッチング加工中にハードマスクが倒壊した場合には、所望の加工が行えなくなる。
特開２００７−１６１９８５号公報
このため、高アスペクト比の形状の形成に対応可能な半導体装置の製造方法が望まれている。
本発明の実施形態は、上記に鑑みてなされたものであって、エッチング加工により高アスペクト比の構造体の形成が可能な半導体装置の製造方法を提供することを目的とする。
実施形態の半導体装置の製造方法は、異なる材料からなる複数の膜を積層して少なくとも酸化シリコン膜を含む積層膜を形成する工程と、積層膜上にハードマスクパターンを形成する工程と、ハードマスクパターンをエッチングマスクに用いて積層膜を異方性エッチングして所定の形状の積層膜パターンを形成する工程と、ハードマスクパターンを除去する工程と、を含む。ハードマスクパターンは、第１ハードマスク層と第２ハードマスク層とが少なくとも１層ずつ以上積層されて構成される。第１ハードマスク層は、第２ハードマスク層よりもウェットエッチングによる剥離性が良い材料からなる。積層膜の直上には第１ハードマスク層が配置される。
図１−１は、実施の形態にかかる半導体装置の製造工程を示す断面図である。 図１−２は、実施の形態にかかる半導体装置の製造工程を示す断面図である。 図２は、ハードマスクの構成と、エッチング加工に必要なハードマスクの膜厚とを示す図である。 図３は、被加工膜である積層膜の構成を示す断面図である。 図４は、ハードマスクの構成と、図３に示された積層膜の各層をエッチング加工するために必要なハードマスクの膜厚の試算値を示す図である。 図５は、実施の形態にかかる他のハードマスクの構成を示す模式図である。 図６は、アモルファスボロン膜と酸化シリコン膜とを形成可能な薄膜形成装置の概略構成を示す模式図である。
以下に、半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
図１−１および図１−２は、実施の形態にかかる半導体装置の製造工程を示す断面図である。図１−１および図１−２では、整流素子（ダイオード）、バリア層、抵抗可変膜、および金属配線層を有するＲｅＲＡＭの積層構造を高アスペクト比で形成する工程を示している。まず、図１−１（ａ）に示されるように、図示しない半導体基板上に形成された下地層１０上に、整流素子（ダイオード）となるポリシリコン膜１１を例えばＣＶＤ（Chemical Vapor Deposition）法により形成する。次に、ポリシリコン膜１１上に、バリア層となる窒化チタン（ＴｉＮ）膜１２を例えばスパッタリング法により形成する。
次に、窒化チタン膜１２上に、抵抗可変膜１３を例えばスパッタリング法により形成する。抵抗可変膜は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）およびニオブ（Ｎｂ）よりなる群から選択された少なくとも１つの元素を含む酸化物を主成分とし、印加される電圧および通電される電流のうち少なくとも一方によって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗可変膜である。
次に、抵抗可変膜１３上に、バリア層となる窒化チタン（ＴｉＮ）膜１４を例えばスパッタリング法により形成する。次に、窒化チタン膜１４上に金属配線層となるタングステン（Ｗ）膜１５を例えばスパッタリング法により形成する。次に、タングステン膜１５上に、層間絶縁膜となる酸化シリコン（ＳｉＯ２）膜１６を例えばプラズマＣＶＤ法により形成する。
次に、酸化シリコン膜１６上に、金属配線層となるタングステン（Ｗ）膜１７を例えばスパッタリング法により形成する。次に、タングステン膜１７上に、バリア層となる窒化チタン（ＴｉＮ）膜１８を例えばスパッタリング法により形成する。次に、窒化チタン膜１８上に、整流素子（ダイオード）となるポリシリコン膜１９を例えばＣＶＤ法により形成する。
次に、ポリシリコン膜１９上に、バリア層となる窒化チタン（ＴｉＮ）膜２０を例えばスパッタリング法により形成する。次に、窒化チタン膜２０上に、抵抗可変膜２１を例えばスパッタリング法により形成する。抵抗可変膜２１は、抵抗可変膜１３と同様であり、Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された少なくとも１つの元素を含む酸化物を主成分とし、印加される電圧および通電される電流のうち少なくとも一方によって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な抵抗可変膜である。
次に、抵抗可変膜２１上に、バリア層となる窒化チタン（ＴｉＮ）膜２２を例えばスパッタリング法により形成する。次に、窒化チタン膜２２上に金属配線層となるタングステン（Ｗ）膜２３を例えばスパッタリング法により形成する。なお、実際にはポリシリコン膜１１の下層には金属配線層が形成されているが、実施の形態にかかる半導体装置の製造方法とは異なる工程で形成されるため、記載を省略している。
次に、タングステン膜２３上に、ハードマスク膜３０を形成する。ここで、ハードマスク膜としては、酸化シリコン膜３１とアモルファスホウ素（アモルファスボロン：α−Ｂ）膜３２と酸化シリコン膜３３とがこの順で積層された積層膜を例えばプラズマＣＶＤ法により形成する。なお、ハードマスク膜３０は、例えばＬＰ−ＣＶＤ（Low Pressure CVD）法など他の方法で形成してもよい。
さらに、図１（ａ）に示されるようにハードマスク膜３０上に、公知のリソグラフィ技術により第１の方向に延在するライン状のレジストパターン４０を形成する。レジストパターン４０は、第１の方向と直交する第２の方向において所定の間隔をおいて形成される。ここで、図１（ａ）において第１の方向は紙面に垂直な方向であり、第２の方向は左右方向である。
次に、図１−１（ｂ）に示されるように、レジストパターン４０をエッチングマスクにして、例えばフッ素系のガスを用いたＲＩＥ（Reactive Ion Etching）法によりハードマスク膜３０のエッチングを実施し、レジストパターン４０のパターンをハードマスク膜３０に転写する。このようにしてハードマスク膜３０からなるマスクパターン（以下、ハードマスクパターン３０Ｈと呼ぶ）が得られる。ハードマスクパターン３０Ｈは、第１の方向に延在するライン状のパターンとされている。その後、例えばペルオキソ一硫酸（硫酸と過酸化水素水の混合液）を用いてレジストパターン４０を剥離する。
次に、ハードマスクパターン３０Ｈをエッチングマスクにして、タングステン膜２３からポリシリコン膜１１までの積層膜を異方性エッチングによりエッチングして、図１−２（ｃ）に示されるようにハードマスクパターン３０Ｈのパターンを該積層膜に転写する。異方性エッチングとしては、例えばドライエッチング法であるＲＩＥ法が用いられる。ここでは、タングステン膜２３からポリシリコン膜１１までを一括加工する。
このエッチングにおいて、タングステン膜２３からポリシリコン膜１１までの各層のうち酸化シリコン膜１６のエッチングはアモルファスボロン膜３２がエッチングマスクとして使用される。また、その他の各層のエッチングは酸化シリコン膜３１と酸化シリコン膜３３とがエッチングマスクとして使用される。
また、積層膜の各層は、その材質に適したガス条件により加工される。ポリシリコン膜１１、ポリシリコン膜１９のエッチングは、例えばフッ素系のガスを用いて行われる。窒化チタン膜１２、窒化チタン膜１４、窒化チタン膜１８、窒化チタン膜２０、窒化チタン膜２２のエッチングは、例えば塩素系のガスを用いて行われる。抵抗可変膜１３、抵抗可変膜２１のエッチングは、例えば塩素系のガスを用いて行われる。タングステン膜１５、タングステン膜１７、タングステン膜２３のエッチングは、例えばフッ素系のガスを用いて行われる。酸化シリコン膜１６のエッチングは、例えば塩素系のガスを用いて行われる。
ハードマスクパターン３０Ｈは、第１の方向に延在するライン状のパターンとされている。したがって、タングステン膜２３からポリシリコン膜１１までの積層膜は、第１の方向に延在するライン状に加工される。すなわち、各層は、図１−２（ｃ）に示されるように半導体基板の面方向において第１の方向と直交する第２の方向においてポリシリコン膜１１の加工位置上に位置するように所定の間隔をおいて加工される。
その後、タングステン膜２３上に残存するハードマスクパターン３０Ｈをウェットエッチングにより除去することにより、図１−２（ｄ）に示されるように第１の方向に延在するライン状のパターンとされた積層膜が得られる。すなわち、タングステン膜２３からポリシリコン膜１１までの積層膜からなる高アスペクト比の積層構造が形成される。
ここで、エッチング終了後のタングステン膜２３上には、ハードマスクパターン３０Ｈとして酸化シリコン膜３１のみが残存している。したがって、この酸化シリコン膜３１をフッ酸系の薬液を用いて除去する。フッ酸系の薬液としては、例えばフッ酸、バッファードフッ酸、希フッ酸などを用いることができる。
上述した実施の形態では、酸化シリコン膜３１とアモルファスボロン膜３２と酸化シリコン膜３３とが積層された積層膜であるハードマスクパターン３０Ｈをエッチングマスクとして用いる。この場合、タングステン膜２３からポリシリコン膜１１までの積層膜のエッチング加工に必要なハードマスク膜３０の膜厚を１とすると、従来のように酸化シリコン膜からなるハードマスクをエッチングマスクとして同条件でエッチング加工する場合に必要なハードマスクの膜厚は略１．８となる。これは、各膜に対する酸化シリコン膜とアモルファスボロン膜とのエッチングレートを取得し、その値から算出したものである。
ＲＩＥ法によるエッチングの際のアモルファスボロン膜の酸化シリコン膜に対する選択比（酸化シリコン膜のエッチングレート／アモルファスボロン膜のエッチングレート）は５である。したがって、アモルファスボロン膜は、酸化シリコン膜のエッチング加工時のハードマスク材料として優れている。しかしながら、上述したタングステン膜２３からポリシリコン膜１１までの積層膜を構成する酸化シリコン膜以外の材料膜に対する選択比は、アモルファスボロン膜よりも酸化シリコン膜の方が高い。
したがって、酸化シリコン膜３１とアモルファスボロン膜３２と酸化シリコン膜３３とが積層されたハードマスクパターン３０Ｈをエッチングマスクとして使用し、アモルファスボロン膜３２を酸化シリコン膜１６用エッチングマスクとして使用し、酸化シリコン膜３１と酸化シリコン膜３３とをその他の各層用のエッチングマスクとして使用することにより、必要なハードマスクの膜厚を薄くすることができる。
図２は、ハードマスクの構成と、エッチング加工に必要なハードマスクの膜厚とを示す図である。図２では、各構成のハードマスクについて、上記と同条件でタングステン膜２３からポリシリコン膜１１までの積層膜をＲＩＥ法によりエッチング加工するために必要な膜厚を示している。ハードマスクは、酸化シリコン膜のみからなるハードマスク（比較例１）と、アモルファスボロン膜のみからなるハードマスク（比較例２）と、酸化シリコン膜とアモルファスボロン膜との積層膜からなるハードマスクであって上述したハードマスク膜３０（実施例１）との３種類とした。
図２に示されるように、必要なハードマスクの膜厚は、実施例１の場合を１とすると、比較例１の場合は略１．８、比較例２の場合は略１．５となる。これは、タングステン膜２３からポリシリコン膜１１までの各膜に対する上述した加工条件での酸化シリコン膜とアモルファスボロン膜とのエッチングレートを取得し、その値から算出したものである。
また、実施例１のハードマスク膜は、タングステン膜２３からポリシリコン膜１１までの各層のうち酸化シリコン膜１６のエッチングにおいてはアモルファスボロン膜３２をエッチングマスクとして使用し、その他の各層のエッチングにおいては酸化シリコン膜３１と酸化シリコン膜３３とをエッチングマスクとして使用する。
また、これらの膜厚で所定の線幅のライン状のハードマスクを形成した場合のハードマスクのアスペクト比は、比較例１のハードマスクの場合は１２．９、比較例２のハードマスクの場合は１０．８、実施例１のハードマスクの場合は７．３となる。したがって、実施例１のハードマスクを用いることにより、ハードマスクのアスペクト比を倒壊の懸念の無い実用的なレベルに抑えることができる。また、比較例２のハードマスクを用いることにより、倒壊の懸念が生じるアスペクト比１０よりは大きいものの比較例１のハードマスクよりもハードマスクのアスペクト比を実用可能なレベル付近に抑えることができる。
これは、アモルファスボロン膜が酸化シリコン膜よりも硬いためにエッチングの選択比が大きいという効果が有ることによる。アモルファスボロン膜の硬さは、３０ＧＰａ程度である。酸化シリコン膜の硬さは、作製方法により多少変化するが０．５〜９ＧＰａ程度である。ここでの硬さは、ナノインデンターによる硬さである。
次に、各種材料膜をエッチング加工する場合に必要なハードマスク膜厚について説明する。図３は、被加工膜である積層膜１００の構成を示す断面図である。積層膜１００は、ポリシリコン膜１０１と酸化シリコン膜１０２と窒化チタン膜１０３とタングステン膜１０４とが積層されて構成される。図４は、ハードマスクの構成と、図３に示された積層膜１００の各層をエッチング加工するために必要なハードマスクの膜厚の試算値を示す図である。ハードマスクの膜厚は、ポリシリコン膜１０１と酸化シリコン膜１０２と窒化チタン膜１０３とタングステン膜１０４とのエッチングレートを取得し、その値から算出したものである。図４においては、ハードマスクの膜厚の内訳を積層膜１００の各層に対応したハッチングで記してある。
ハードマスクは、図２の場合と同様に酸化シリコン膜のみからなるハードマスク（比較例３）と、アモルファスボロン膜のみからなるハードマスク（比較例４）と、酸化シリコン膜とアモルファスボロン膜との積層膜からなるハードマスク（実施例２）との３種類とした。実施例２のハードマスクは、酸化シリコン膜とアモルファスボロン膜と酸化シリコン膜とがこの順で積層されている。
また、実施例２のハードマスク膜は、積層膜１００の各層のうち酸化シリコン膜１０２および窒化チタン膜１０３のエッチングにおいてはアモルファスボロン膜をエッチングマスクとして使用し、その他の各層のエッチングにおいては酸化シリコン膜とをエッチングマスクとして使用する。
図４に示されるように、比較例４および実施例２では、比較例３に比べて酸化シリコン膜１０２のエッチングに必要なハードマスクの膜厚が大幅に低減している。これは、アモルファスボロン膜が酸化シリコン膜よりも硬いためにエッチングの選択比が大きいという効果が有ることによる。また、比較例４および実施例２では、比較例３に比べて窒化チタン膜１０３のエッチングに必要なハードマスクの膜厚が大幅に低減している。これは、アモルファスボロン膜をエッチングマスクとして使用する場合には、窒化チタン膜１０３のエッチングではハードマスク膜が殆ど削られないためである。
また、タングステン膜１０４のエッチングに必要なハードマスクの膜厚については、比較例４では比較例３に比べて４割程度増えているが、実施例２では比較例３と同じである。これは、酸化シリコン膜以外の材料膜に対する選択比が、アモルファスボロン膜よりも酸化シリコン膜の方が高いからである。そして、積層膜１００全体をエッチング加工するために必要なハードマスクの膜厚は、比較例４では比較例３に比べて１／３程度低減しており、実施例２では比較例３に比べて１／２程度となっている。これは、アモルファスボロン膜が酸化シリコン膜よりも硬いことにより得られる効果である。
また、図４には示していないが、Ｈｆ、Ｚｒ、Ｎｉ、Ｔａ、Ｗ、Ｃｏ、Ａｌ、Ｆｅ、Ｍｎ、ＣｒおよびＮｂよりなる群から選択された少なくとも１つの元素を含む酸化物を主成分とし、印加される電圧および通電される電流のうち少なくとも一方によって互いに異なる抵抗を有する複数の状態の間を遷移することにより情報を記録することが可能な金属酸化膜についても、エッチング加工するために必要なハードマスクの膜厚の試算をした。その結果、実施例２のハードマスクでは比較例３のハードマスクに比べて１／２程度となった。
しかしながら、アモルファスボロン膜をエッチングできる薬液が無いため、アモルファスボロン膜をウェットエッチングにより剥離除去することができない。このため、比較例４のハードマスクを用いた場合は、被加工膜上に残存したハードマスクを除去することができない。
一方、実施例２のハードマスクを用いた場合は、所望のエッチング加工が終了した時点で、被加工膜上には酸化シリコン膜の一部のみが残存する。酸化シリコン膜は、アモルファスボロン膜よりもウェットエッチングによる剥離性が良く、フッ酸系の薬液を用いて容易に除去することができる。すなわち、実施例２のハードマスクを用いた場合は、例えば線幅２４ｎｍのライン状のハードマスクを形成した場合でもハードマスクのアスペクト比を実用可能なレベルに抑えることができる。そして、エッチング加工の終了後に被加工膜上に残存するハードマスクの残存膜を容易に除去することができる。
したがって、実施例２のハードマスクを用いることにより、たとえば線幅３０ｎｍ以下などの細幅のライン状のハードマスクを形成した場合でも倒壊の懸念が生じない実用可能なレベルのアスペクト比を実現可能である。また、エッチング加工の終了後におけるハードマスクの残存膜を容易に除去することが可能である。
なお、本実施の形態のハードマスクに用いるアモルファスボロン膜としては、純粋なアモルファスボロンだけでなく、ＮやＨが混入したアモルファスボロンも使用できる。
また、上記においては酸化シリコン膜３１とアモルファスボロン（α−Ｂ）膜３２と酸化シリコン膜３３とがこの順で被加工膜上に積層されたハードマスクパターン３０Ｈを示したが、以下の条件を満たすハードマスクであれば、少なくとも酸化シリコン膜を含む被加工膜に対して、ハードマスクパターン３０Ｈと同様の効果を得ることができる。第１の条件は、ハードマスクが、第１ハードマスク層を最下層として第１ハードマスク層と第２ハードマスク層とが少なくとも１層ずつ以上積層されて構成されることである。第２の条件は、第１ハードマスク層は第２ハードマスク層よりもウェットエッチングによる剥離が容易である（剥離性が良い）ことである。第３の条件は、第１ハードマスク層が被加工膜の直上に積層されることである。
このような第１ハードマスク層としては、酸化シリコン膜の他にＳｉＮ膜やアモルファスシリコン（α−Ｓｉ）膜を用いることができる。この場合も上述したハードマスクパターン３０Ｈと同様の効果を得ることができる。また、これらのシリコンを含有する膜を積層した積層膜を酸化シリコン膜３１と酸化シリコン膜３３との代わりに使用してハードマスクパターン３０Ｈを構成してもよい。この場合も上記と同様の効果を得ることができる。
また、第２ハードマスク層としては、アモルファスボロン膜の他にＳｉＢＮ膜やＢＮ膜を用いることができる。この場合も上述したハードマスクパターン３０Ｈと同様の効果を得ることができる。また、これらのボロンを含有する膜を積層した積層膜をアモルファスボロン膜３２の代わりに使用してハードマスクパターン３０Ｈを構成してもよい。この場合も上記と同様の効果を得ることができる。
また、例えば上述した第１ハードマスク層および第１ハードマスク層の材料とは異なる金属膜などからなるその他のハードマスク層を１層以上さらに積層してもよい。図５は、実施の形態にかかる他のハードマスクであるハードマスクパターン３０Ｈａの構成を示す模式図である。図５に示されるハードマスクパターン３０Ｈａは、酸化シリコン膜３１と金属膜３４とアモルファスボロン膜３２と酸化シリコン膜３３とが積層されて構成されている。ハードマスクパターン３０Ｈａをエッチングマスクとして用いて、例えば図５に示されるようにチタン（Ｔｉ）やアルミニウム（Ａｌ）などの金属膜５１と酸化シリコン膜５２と窒化シリコン膜５３とが積層された被加工膜５０に対してＲＩＥによるエッチングを行った場合も、ハードマスクパターン３０Ｈと同様の効果を得ることができる。
また、例えば被加工膜の最上層が酸化シリコン膜である場合には、ハードマスクの最下層となる第１ハードマスク層を窒化シリコン膜により構成する。これにより、被加工膜のエッチング終了後のハードマスクの残存膜の剥離処理の影響が、被加工膜の表面層に及ばない。
つぎに、ハードマスク膜３０の酸化シリコン膜とアモルファスボロン膜との形成方法について説明する。図６は、アモルファスボロン膜と酸化シリコン膜とを形成可能な薄膜形成装置であるプラズマＣＶＤ装置の概略構成を示す模式図である。図６に示されるプラズマＣＶＤ装置では、１０Ｔｏｒｒ以下の真空状態を維持可能な反応容器２０１内の下部領域には、被成膜基板２１０を加熱するヒーターも兼ねた下部電極２０２が配置される。被成膜基板２１０は、下部電極２０２上に載置される。また、反応容器２０１の上部領域には、上部電極２０３が下部電極２０２と平行に配置される。この下部電極２０２と上部電極２０３とにより平行平板電極が構成される。また、反応容器２０１には、反応容器２０１内のガスを排気する図示しない排気手段が接続されている。
ます酸化シリコン膜を成膜する場合は、排気手段により反応容器２０１内のガスを排気して、反応容器２０１内を所定の真空度とする。つぎに、下部電極２０２上に載置された被成膜基板２１０を例えば４００℃〜５５０℃に加熱する。つぎに、ガス供給源（図示せず）からＳｉＨ４とＮ２ＯとＣＯ２との混合ガスを反応容器２０１内に導入して反応容器２０１内の圧力を一定に保持する。そして、この状態で電源（図示せず）から上部電極２０３と下部電極２０２との電極間に高周波電力を供給して反応容器２０１内にプラズマを生成させる。この結果、被成膜基板２１０上には酸化シリコン膜が成膜される。
ＳｉＮ膜やアモルファスシリコン膜も同様の手順で成膜される。ＳｉＮ膜を成膜する場合は、例えばＳｉＨ４とＮＨ３とＮ２との混合ガスを反応容器２０１内に導入する。アモルファスシリコン膜を成膜する場合は、例えばＳｉＨ４とＡｒとの混合ガスを反応容器２０１内に導入する。また、これらの膜は、任意の順番で連続して同一の反応容器２０１内で成膜可能である。
アモルファスボロン膜を成膜する場合は、排気手段により反応容器２０１内のガスを排気して、反応容器２０１内を所定の真空度とする。つぎに、下部電極２０２上に載置された被成膜基板２１０を例えば４００℃〜５５０℃に加熱する。つぎに、ガス供給源からＢ２Ｈ６とＮ２との混合ガスを反応容器２０１内に導入し、反応容器２０１内の圧力を一定に保持する。そして、この状態で電源（図示せず）から上部電極２００３と下部電極２０２との電極間に高周波電力を供給して反応容器２０１内にプラズマを生成させる。これにより、被成膜基板２１０上にアモルファスボロン膜が形成される。
ＳｉＢＮ膜やＢＮ膜も同様の手順で成膜される。ＳｉＢＮ膜を成膜する場合は、例えばＳｉＨ４とＢ２Ｈ６とＮＨ３とＮ２との混合ガスを反応容器２０１内に導入する。ＢＮ膜を成膜する場合は、例えばＢ２Ｈ６とＮＨ３とＮ２との混合ガスを反応容器２０１内に導入する。
そして、このようなプラズマＣＶＤ装置を用いることで、上述した膜を任意の順番で連続して同一反応容器内で生成できる。
上述したように、本実施の形態によれば、酸化シリコン膜を含む積層膜の異方性エッチングにおいて酸化シリコン膜３１とアモルファスボロン膜３２と酸化シリコン膜３３とが積層されたハードマスクパターン３０Ｈを用いる。このため、ハードマスクの膜厚を薄くしてハードマスクのアスペクト比を実用的なレベルに低減することができる。これにより、細幅のライン状の異方性エッチングによる一括加工が可能となり、酸化シリコン膜を含む高アスペクト比の積層構造を形成することができる。
なお、本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下地層、１１ ポリシリコン膜、１２ 窒化チタン膜、１３ 抵抗可変膜、１４ 窒化チタン膜、１５ タングステン膜、１６ 酸化シリコン膜、１７ タングステン膜、１８ 窒化チタン膜、１９ ポリシリコン膜、２０ 窒化チタン膜、２１ 抵抗可変膜、２２ 窒化チタン膜、２３ タングステン膜、３０Ｈ ハードマスクパターン、３０Ｈａ ハードマスクパターン、３１ 酸化シリコン膜、３２ アモルファスボロン膜、３３ 酸化シリコン膜、３４ 金属膜、４０ レジストパターン、５０ 被加工膜、５１ 金属膜、５２ 酸化シリコン膜、５３ 窒化シリコン膜、１００ 積層膜、１０１ ポリシリコン膜、１０２ 酸化シリコン膜、１０３ 窒化チタン膜、１０４ タングステン膜、２０１ 反応容器、２０２ 下部電極、２０３ 上部電極、２１０ 被成膜基板。

Claims (6)

  1. 異なる材料からなる複数の膜を積層して少なくとも酸化シリコン膜を含む積層膜を形成する工程と、
    前記積層膜上にハードマスクパターンを形成する工程と、
    前記ハードマスクパターンをエッチングマスクに用いて前記積層膜を異方性エッチングして所定の形状の積層膜パターンを形成する工程と、
    前記ハードマスクパターンを除去する工程と、
    を含み、
    前記ハードマスクパターンは、第１ハードマスク層と第２ハードマスク層とが少なくとも１層ずつ以上積層されて構成され、
    前記第１ハードマスク層は、前記第２ハードマスク層よりもウェットエッチングによる剥離性が良い材料からなり、
    前記積層膜の直上には前記第１ハードマスク層が配置されること、
    を特徴とする半導体装置の製造方法。
  2. 前記第１ハードマスク層は、ＳｉＯ２膜、ＳｉＮ膜、α−Ｓｉ膜のうちの１つの膜、または複数が積層されてなり、
    前記第２ハードマスク層は、α−Ｂ膜、ＳｉＢＮ膜、ＢＮ膜のうちの１つの膜、または複数が積層されてなること、
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１ハードマスク層がＳｉＯ２膜からなり、
    前記積層膜パターンを形成した後に、前記積層膜パターン上に残存する前記第１ハードマスク層をウェットエッチングにより除去すること、
    を特徴とする請求項２に記載の半導体装置の製造方法。
  4. ＳｉＯ２膜、ＳｉＮ膜、α−Ｓｉ膜のうちの複数の膜を同一成膜室内で大気に曝露させることなく連続成膜して前記第１ハードマスク層を形成すること、
    を特徴とする請求項２に記載の半導体装置の製造方法。
  5. α−Ｂ膜、ＳｉＢＮ膜、ＢＮ膜のうちの複数の膜を同一成膜室内で大気に曝露させることなく連続成膜して前記第２ハードマスク層を形成すること、
    を特徴とする請求項２に記載の半導体装置の製造方法。
  6. 前記第２ハードマスク層は、前記異方性エッチングにおけるＳｉＯ２膜に対する選択比が前記第１ハードマスク層よりも高いこと、
    を特徴とする請求項１に記載の半導体装置の製造方法。
JP2011068502A 2011-03-25 2011-03-25 半導体装置の製造方法 Withdrawn JP2012204652A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011068502A JP2012204652A (ja) 2011-03-25 2011-03-25 半導体装置の製造方法
US13/300,262 US8956982B2 (en) 2011-03-25 2011-11-18 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068502A JP2012204652A (ja) 2011-03-25 2011-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012204652A true JP2012204652A (ja) 2012-10-22

Family

ID=46877701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068502A Withdrawn JP2012204652A (ja) 2011-03-25 2011-03-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8956982B2 (ja)
JP (1) JP2012204652A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203751A1 (ja) * 2015-06-18 2016-12-22 日本電気株式会社 整流素子、スイッチング素子および整流素子の製造方法
KR20170031193A (ko) 2014-07-16 2017-03-20 도쿄엘렉트론가부시키가이샤 기판 세정 방법, 기판 처리 방법, 기판 처리 시스템, 및 반도체 장치의 제조 방법
JP2018056345A (ja) * 2016-09-29 2018-04-05 東京エレクトロン株式会社 ハードマスクおよびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
JP2016033968A (ja) * 2014-07-31 2016-03-10 マイクロン テクノロジー， インク． 半導体装置の製造方法
US9754793B2 (en) 2015-06-12 2017-09-05 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP6489951B2 (ja) 2015-06-12 2019-03-27 東芝メモリ株式会社 半導体装置の製造方法
US10541250B2 (en) 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
US10873023B2 (en) * 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
KR102456820B1 (ko) * 2016-12-26 2022-10-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
JP6914143B2 (ja) * 2016-12-26 2021-08-04 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム、基板処理システムの制御装置および半導体基板の製造方法
CN111508897A (zh) * 2019-01-31 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10833268B2 (en) 2019-02-27 2020-11-10 International Business Machines Corporation Resistive memory crossbar array with a multilayer hardmask

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281899B1 (ko) * 1998-07-22 2001-03-02 윤종용 금속실리사이드막위에응집방지층을갖춘게이트전극및그형성방법
US20010045646A1 (en) * 1999-08-11 2001-11-29 Jeffrey A. Shields Silicon oxynitride arc for metal patterning
JP2003031557A (ja) 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
US7517796B2 (en) * 2005-02-17 2009-04-14 Sandisk 3D Llc Method for patterning submicron pillars
KR100764375B1 (ko) 2005-12-15 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 하드마스크용 고분자 및 이를 함유하는조성물
JP2007335660A (ja) 2006-06-15 2007-12-27 Toshiba Corp 半導体装置のパターン形成方法
JP4996155B2 (ja) 2006-07-18 2012-08-08 株式会社東芝 半導体装置及びその製造方法
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100898678B1 (ko) * 2006-10-31 2009-05-22 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7592265B2 (en) * 2007-01-04 2009-09-22 United Microelectronics Corp. Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
KR20080077769A (ko) * 2007-02-21 2008-08-26 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
JP2008218867A (ja) * 2007-03-07 2008-09-18 Elpida Memory Inc 半導体装置の製造方法
JP2009076661A (ja) 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
TWI492367B (zh) * 2007-12-03 2015-07-11 Renesas Electronics Corp Ｃｍｏｓ半導體裝置之製造方法
JP2009283681A (ja) 2008-05-22 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
DE102009023298B4 (de) * 2009-05-29 2012-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102009023250B4 (de) * 2009-05-29 2012-02-02 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement-Herstellverfahren mit erhöhter Ätzstoppfähigkeit während der Strukturierung von siliziumnitridenthaltenden Schichtstapeln durch Vorsehen einer chemisch hergestellten Oxidschicht während der Halbleiterbearbeitung
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8274130B2 (en) * 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8268712B2 (en) * 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
FR2970115B1 (fr) * 2010-12-29 2013-01-18 Altis Semiconductor Snc Procédé de gravure d'un dispositif microélectronique a mémoire programmable

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031193A (ko) 2014-07-16 2017-03-20 도쿄엘렉트론가부시키가이샤 기판 세정 방법, 기판 처리 방법, 기판 처리 시스템, 및 반도체 장치의 제조 방법
US10163622B2 (en) 2014-07-16 2018-12-25 Tokyo Electron Limited Substrate cleaning method, substrate processing method, substrate processing system and semiconductor device manufacturing method
WO2016203751A1 (ja) * 2015-06-18 2016-12-22 日本電気株式会社 整流素子、スイッチング素子および整流素子の製造方法
JP2018056345A (ja) * 2016-09-29 2018-04-05 東京エレクトロン株式会社 ハードマスクおよびその製造方法

Also Published As

Publication number Publication date
US8956982B2 (en) 2015-02-17
US20120244712A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP2012204652A (ja) 半導体装置の製造方法
CN110313054B (zh) 自限制原子热蚀刻系统和方法
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
TWI352387B (en) Etch methods to form anisotropic features for high
TWI670831B (zh) 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
TWI759616B (zh) 3d nand蝕刻
CN110600379A (zh) 具有矩形轮廓的间隔件及其制造方法
JP5813678B2 (ja) 半導体装置
JP2013021129A (ja) エッチング装置及び半導体装置の製造方法
KR20120098487A (ko) 반도체 장치의 제조 방법
JP2010225899A (ja) 半導体装置の製造方法
JP2024096717A (ja) パターニング応用のための高密度炭素膜
US11121002B2 (en) Systems and methods for etching metals and metal derivatives
JP6160044B2 (ja) 半導体装置の製造方法
JP5075897B2 (ja) 半導体装置の製造方法
TW201737313A (zh) 半導體元件及製造其的方法
JP5446148B2 (ja) 炭化珪素半導体装置の製造方法
TWI751328B (zh) 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
JP2021510934A (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
TWI329340B (en) Method for manufacturing semiconductor device
JP5857659B2 (ja) 半導体素子の製造方法
JP2012204453A (ja) 配線の形成方法
CN110176535A (zh) 一种自定位阻变区域的三维存储器及其制备方法
JP5621228B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603