JP5621228B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5621228B2 JP5621228B2 JP2009196929A JP2009196929A JP5621228B2 JP 5621228 B2 JP5621228 B2 JP 5621228B2 JP 2009196929 A JP2009196929 A JP 2009196929A JP 2009196929 A JP2009196929 A JP 2009196929A JP 5621228 B2 JP5621228 B2 JP 5621228B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tan
- barrier metal
- gan
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000002184 metal Substances 0.000 claims description 115
- 230000004888 barrier function Effects 0.000 claims description 110
- 238000010030 laminating Methods 0.000 claims description 2
- 238000002474 experimental method Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 27
- 230000001133 acceleration Effects 0.000 description 23
- 229910002704 AlGaN Inorganic materials 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 16
- 238000006731 degradation reaction Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000002441 X-ray diffraction Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000035484 reaction time Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Description
本発明は、例えば電界効果トランジスタなどの半導体装置及びその製造方法に関する。
近年、窒化物半導体を用いた電界効果トランジスタ、特に、ＧａＮ系トランジスタは、その物性的性質から、高耐圧・高速デバイスとしての応用が期待されている。
ＧａＮ系トランジスタは、一部実用化が始まっているが、更なる特性向上のために、大電流動作時・高温環境下においても動作可能なものを開発することが必要である。
現在、ＧａＮ系トランジスタでは、オーミック電極としてＡｌ層を含む電極が用いられ、配線として低抵抗配線材料であるＡｕからなる配線が用いられている。
ＧａＮ系トランジスタは、一部実用化が始まっているが、更なる特性向上のために、大電流動作時・高温環境下においても動作可能なものを開発することが必要である。
現在、ＧａＮ系トランジスタでは、オーミック電極としてＡｌ層を含む電極が用いられ、配線として低抵抗配線材料であるＡｕからなる配線が用いられている。
この場合、Ａｕ配線とＡｌ層とを直接接触させた状態でトランジスタを動作させると、容易にＡｕ−Ａｌ化合物が生成され、高抵抗化を引き起こすことになる。
この現象を防ぐために、Ａｕ配線とＡｌ層との間にバリアメタル層としてＴｉＷＮ層やＴａＮ層などを設けることが考えられる。
この現象を防ぐために、Ａｕ配線とＡｌ層との間にバリアメタル層としてＴｉＷＮ層やＴａＮ層などを設けることが考えられる。
しかしながら、検証実験を行なったところ、バリアメタル層としてＴａＮ層を用いた場合、ＧａＮ系トランジスタを動作させるために必要なボンディングワイヤをオーミック電極に設ける際に、高温になるため、Ａｕ配線がＴａＮバリアメタル層から剥がれ、歩留まりが低下してしまうことがわかった［図５中、ＴａＮ→Ａｕ構造参照］。
そこで、バリアメタル層として単層のＴａＮ層を用いたもの、即ち、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造のものについて、熱劣化加速実験（４５０℃；４５０℃アニール実験）を行なった。
そこで、バリアメタル層として単層のＴａＮ層を用いたもの、即ち、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造のものについて、熱劣化加速実験（４５０℃；４５０℃アニール実験）を行なった。
そして、Ｘ解回折実験から得られたＸ線回折パターンのピーク位置における２θの値から、ブラッグの式ｎλ＝２ｄｓｉｎθにより、格子定数（ここではａ軸）を求めた。
ここでは、図３（ａ）に示すように、Ａｕ層のピーク位置における２θの値は、アニール処理前が１５５．９で、アニール処理後が１５８．４であった。また、ＴａＮ層のピーク位置における２θの値は、アニール処理前が３４．８で、アニール処理後が３５．４であった。
ここでは、図３（ａ）に示すように、Ａｕ層のピーク位置における２θの値は、アニール処理前が１５５．９で、アニール処理後が１５８．４であった。また、ＴａＮ層のピーク位置における２θの値は、アニール処理前が３４．８で、アニール処理後が３５．４であった。
この結果、熱劣化加速実験前後（アニール前後）におけるＸ線回折パターンから得られた熱劣化加速実験前後におけるＡｕ層の格子定数は、図３（ａ）に示すように、４．１０Åから４．０８Åになっており、−０．０２Å変化していることがわかった。
これに対して、熱劣化加速実験前後におけるＴａＮ層の格子定数は、図３（ａ）に示すように、４．４７Åから４．４０Åになっており、−０．０７Å変化していることがわかった。
これに対して、熱劣化加速実験前後におけるＴａＮ層の格子定数は、図３（ａ）に示すように、４．４７Åから４．４０Åになっており、−０．０７Å変化していることがわかった。
このように、Ａｕ層とＴａＮ層との間で格子定数の変化量が異なっているため、Ａｕ層とＴａＮ層との界面に隙間が生じ、Ａｕ層が剥がれやすくなったと考えられる。
また、上述のバリアメタル層として単層のＴａＮ層を用いたもののほかに、バリアメタル層として、Ｔａ層、ＴａＮ層を順に積層した構造を用いたもの、ＴａＮ層、Ｔａ層を順に積層した構造を用いたものについても、熱劣化加速実験（４５０℃）を行なった。
また、上述のバリアメタル層として単層のＴａＮ層を用いたもののほかに、バリアメタル層として、Ｔａ層、ＴａＮ層を順に積層した構造を用いたもの、ＴａＮ層、Ｔａ層を順に積層した構造を用いたものについても、熱劣化加速実験（４５０℃）を行なった。
なお、バリアメタル層としてＴａ層、ＴａＮ層を順に積層した構造を用いたものは、Ａｌ層、Ｔａ層、ＴａＮ層、Ａｕ層を順に積層した構造になる。さらに、バリアメタル層としてＴａＮ層、Ｔａ層を順に積層した構造を用いたものは、Ａｌ層、ＴａＮ層、Ｔａ層、Ａｕ層を順に積層した構造になる。
そして、それぞれの構造について、バリアメタル層が崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
そして、それぞれの構造について、バリアメタル層が崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
この結果、図４（ｃ）に示すように、バリアメタル層として、単層のＴａＮ層を用いたものよりも、Ｔａ層、ＴａＮ層を順に積層した構造（Ｔａ→ＴａＮ構造）を用いたものの方が、熱的安定性が高いことがわかった。一方、バリアメタル層として、ＴａＮ層、Ｔａ層を順に積層した構造（ＴａＮ→Ｔａ構造）を用いたものは、熱的安定性が極端に低くなることもわかった。
しかしながら、バリアメタル層として、Ｔａ層、ＴａＮ層を順に積層した構造（Ｔａ→ＴａＮ構造）を用いたものであっても、４５０℃に加熱されると６分でバリアメタル層が崩壊し、Ａｕ−Ａｌ化合物ができてしまう。この結果、高抵抗化が引き起こされ、トランジスタの特性が低下してしまうことになる。
ＧａＮ系トランジスタの更なる特性向上のためには、より高い電流密度での動作が必要であるため、より高い熱的安定性を有するバリアメタル層が必要である。
ＧａＮ系トランジスタの更なる特性向上のためには、より高い電流密度での動作が必要であるため、より高い熱的安定性を有するバリアメタル層が必要である。
なお、ここでは、ＧａＮ系トランジスタの課題について説明したが、Ａｌ層を含む電極と、Ａｕ配線と、Ａｌ層とＡｕ配線との間に設けられるバリアメタル層とを備える半導体装置において、同様の課題がある。
そこで、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現し、更なる特性向上、歩留まり向上を実現したい。
そこで、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現し、更なる特性向上、歩留まり向上を実現したい。
このため、本半導体装置は、ＧａＮ系半導体層と、ＧａＮ系半導体層上方に形成された、Ａｌ層を含むオーミック電極と、Ａｕ配線と、Ａｌ層とＡｕ配線との間に設けられ、Ａｌ層上方に第１Ｔａ層、第１Ｔａ層上方に第１ＴａＮ層、第１ＴａＮ層上方に第１Ｐｔ層を積層した構造を有するバリアメタル層とを備えることを要件とする。
また、本半導体装置の製造方法は、ＧａＮ系半導体層を形成し、ＧａＮ系半導体層上方にＡｌ層を含むオーミック電極を形成し、Ａｌ層上方にＴａ層、Ｔａ層上方にＴａＮ層、ＴａＮ層上方にＰｔ層を順に積層してバリアメタル層を形成し、Ｐｔ層上方にＡｕ配線を形成することを要件とする。
また、本半導体装置の製造方法は、ＧａＮ系半導体層を形成し、ＧａＮ系半導体層上方にＡｌ層を含むオーミック電極を形成し、Ａｌ層上方にＴａ層、Ｔａ層上方にＴａＮ層、ＴａＮ層上方にＰｔ層を順に積層してバリアメタル層を形成し、Ｐｔ層上方にＡｕ配線を形成することを要件とする。
したがって、本半導体装置及びその製造方法によれば、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
［第１実施形態］
第１実施形態にかかる半導体装置及びその製造方法について、図１を参照しながら説明する。
［第１実施形態］
第１実施形態にかかる半導体装置及びその製造方法について、図１を参照しながら説明する。
本実施形態にかかる半導体装置は、窒化物半導体を用いた電界効果トランジスタ、ここでは、ＧａＮ系トランジスタである。
本ＧａＮ系トランジスタは、半導体基板上に、複数のＧａＮ系半導体層を積層してなる半導体積層構造を備える。ここでは、図１に示すように、ＳｉＣ基板１上に、ｉ−ＧａＮ電子走行層２、ｉ−ＡｌＧａＮ層３、ｎ−ＡｌＧａＮ電子供給層４、ｎ−ＧａＮ層５を順に積層させた半導体積層構造を備える。
本ＧａＮ系トランジスタは、半導体基板上に、複数のＧａＮ系半導体層を積層してなる半導体積層構造を備える。ここでは、図１に示すように、ＳｉＣ基板１上に、ｉ−ＧａＮ電子走行層２、ｉ−ＡｌＧａＮ層３、ｎ−ＡｌＧａＮ電子供給層４、ｎ−ＧａＮ層５を順に積層させた半導体積層構造を備える。
そして、ｎ−ＧａＮ層５上に、例えばＮｉ／Ａｕからなるゲート電極６が形成されている。また、ｎ−ＡｌＧａＮ電子供給層４上に、例えばＴｉ層７とＡｌ層８とからなるソース電極９及びドレイン電極１０（オーミック電極）が形成されている。なお、オーミック電極（オーミック接合部）としてのソース電極９及びドレイン電極１０は、Ａｌ層８を含む電極であるため、Ａｌ含有オーミック電極ともいう。
また、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、バリアメタル層１１が形成されている。さらに、バリアメタル層１１上に、低抵抗配線材料であるＡｕからなる配線１２（Ａｕ配線；Ａｕ配線層；Ａｕ層；Ａｕ配線電極）が形成されている。つまり、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間にバリアメタル層１１が設けられている。この場合、Ａｌ含有オーミック電極９，１０の上側の層、かつ、Ａｕ配線１２の下側の層として、バリアメタル層１１が設けられていることになる。
さらに、表面は、ＳｉＮ膜１３（絶縁膜）で覆われている。なお、ここでは、絶縁膜としてＳｉＮ膜１３を用いているが、他の材料からなる絶縁膜を用いても良い。
なお、図１ではそのように図示していないが、本実施形態では、バリアメタル層１１は、Ａｌ含有オーミック電極９，１０上からＳｉＮ膜１３上まで延びるように形成されている［図６（ｆ）参照］。
なお、図１ではそのように図示していないが、本実施形態では、バリアメタル層１１は、Ａｌ含有オーミック電極９，１０上からＳｉＮ膜１３上まで延びるように形成されている［図６（ｆ）参照］。
特に、本実施形態では、バリアメタル層１１は、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側から順にＴａ層１４（第１Ｔａ層）、ＴａＮ層１５（第１ＴａＮ層）、Ｐｔ層１６（第１Ｐｔ層）を積層した構造になっている。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ａｕ配線１２が順に積層された構造になる。なお、このように構成されるバリアメタル層１１を、図面において、Ｔａ→ＴａＮ→Ｐｔ構造と表記する場合がある。
このようなＴａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１を備えるもの、即ち、Ａｌ層８、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ａｕ層１２を順に積層した構造のものについて、熱劣化加速実験（４５０℃）を行なった。
そして、Ｘ解回折実験によって、図２に示すようなＸ線回折パターンが得られた。このＸ線回折パターン（図２参照）のピーク位置における２θの値から、ブラッグの式ｎλ＝２ｄｓｉｎθにより、格子定数（ここではａ軸）を求めた。
そして、Ｘ解回折実験によって、図２に示すようなＸ線回折パターンが得られた。このＸ線回折パターン（図２参照）のピーク位置における２θの値から、ブラッグの式ｎλ＝２ｄｓｉｎθにより、格子定数（ここではａ軸）を求めた。
ここでは、図３（ｂ）に示すように、Ａｕ層１２のピーク位置における２θの値は、アニール処理前が１５６．７で、アニール処理後が１６１．０であった。また、Ｐｔ層１６のピーク位置における２θの値は、アニール処理前が８４．８で、アニール処理後が８６．１５であった。また、ＴａＮ層１５のピーク位置における２θの値は、アニール処理前が３５．０で、アニール処理後が３５．６であった。
この結果、熱劣化加速実験前後におけるＸ線回折パターン（図２参照）から得られた熱劣化加速実験前後におけるＡｕ層１２の格子定数は、図３（ｂ）に示すように、４．０９Åから４．０６Åになっており、−０．０３Å変化していることがわかった。
また、熱劣化加速実験前後におけるＰｔ層１６の格子定数は、図３（ｂ）に示すように、３．９６Åから３．９１Åになっており、−０．０５Å変化していることがわかった。
また、熱劣化加速実験前後におけるＰｔ層１６の格子定数は、図３（ｂ）に示すように、３．９６Åから３．９１Åになっており、−０．０５Å変化していることがわかった。
さらに、熱劣化加速実験前後におけるＴａＮ層１５の格子定数は、図３（ｂ）に示すように、４．４５Åから４．３７Åになっており、−０．０８Å変化していることがわかった。
このように、ＴａＮ層１５とＡｕ層１２との間にＰｔ層１６を設けることで、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造の場合［図３（ａ）参照］と比較して、熱劣化加速実験前後におけるＴａＮ層１５とＡｕ層１２との間に生じる格子定数の変位差が小さくなった。
このように、ＴａＮ層１５とＡｕ層１２との間にＰｔ層１６を設けることで、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造の場合［図３（ａ）参照］と比較して、熱劣化加速実験前後におけるＴａＮ層１５とＡｕ層１２との間に生じる格子定数の変位差が小さくなった。
これは、Ｐｔ層１６が、ＴａＮ層１５とＡｕ層１２との間に生じる格子定数の変位差（格子定数の変化量の差）を緩和しているためであると考えられる。このように、Ｐｔ層１６によってＴａＮ層１５とＡｕ層１２（Ａｕ配線）との間に生じる格子定数の変位差を緩和することで、Ａｕ配線１２が剥がれないようにすることができる。
また、上述の熱劣化加速実験（４５０℃）において、バリアメタル層１１が崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
また、上述の熱劣化加速実験（４５０℃）において、バリアメタル層１１が崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
この結果、図４（ｃ）に示すように、バリアメタル層１１として、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造（Ｔａ→ＴａＮ→Ｐｔ構造）を用いたものは、Ｔａ層、ＴａＮ層を順に積層した構造（Ｔａ→ＴａＮ構造）を用いたものよりも、熱的安定性が高くなることがわかった。このように、Ｐｔ層１６を設けることで、より熱的安定性を高くすることができる。
このように、バリアメタル層１１として、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を用いることで、Ａｕ配線１２が剥がれることがなく、より高い熱的安定性を有するバリアメタル層１１を実現できる。
これにより、トランジスタを動作させるために必要なボンディングワイヤを設ける際に、Ａｕ配線１２が剥がれないため、本構造（Ｔａ→ＴａＮ→Ｐｔ→Ａｕ構造）は、従来構造（ＴａＮ→Ａｕ構造）と比較して高い歩留まりを実現することができる（図５参照）。
これにより、トランジスタを動作させるために必要なボンディングワイヤを設ける際に、Ａｕ配線１２が剥がれないため、本構造（Ｔａ→ＴａＮ→Ｐｔ→Ａｕ構造）は、従来構造（ＴａＮ→Ａｕ構造）と比較して高い歩留まりを実現することができる（図５参照）。
また、より高い熱的安定性を有するバリアメタル層１１を実現できるため、ＧａＮ系トランジスタにおいて、より高い電流密度での動作が可能となり、ＧａＮ系トランジスタの更なる特性向上を実現することができる。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。つまり、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間にＴｉ層（密着層）を設けても良い。これにより、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させることができる。この結果、熱的安定性も向上することになる。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。つまり、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間にＴｉ層（密着層）を設けても良い。これにより、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させることができる。この結果、熱的安定性も向上することになる。
次に、本実施形態にかかる半導体装置（ＧａＮ系トランジスタ）の製造方法について、図６を参照しながら説明する。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
まず、図６（ａ）に示すように、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ；Metal Organic Chemical Vapor Deposition）法を用いて、ｉ−ＧａＮ電子走行層２、ｉ−ＡｌＧａＮ層３、ｎ−ＡｌＧａＮ電子供給層４、ｎ−ＧａＮ層５を順に成長させる。これにより、半導体基板１上に複数のＧａＮ系半導体層２，３，４，５からなる半導体積層構造が形成される。
ここでは、ｉ−ＧａＮ電子走行層２は例えば厚さ３μｍである。また、ｉ−ＡｌＧａＮ層３は例えば厚さ５ｎｍである。また、ｎ−ＡｌＧａＮ電子供給層４は、例えば、厚さ３０ｎｍであり、Ｓｉドーピング濃度５×１０１８ｃｍ−３である。また、ｎ−ＧａＮ層５は例えば厚さ１０ｎｍである。
次に、図６（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。また、オーミック電極形成予定領域をオーミック電極部ともいい、ソース電極形成予定領域をソース電極部ともいい、ドレイン電極形成予定領域をドレイン電極部ともいう。
次に、図６（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。また、オーミック電極形成予定領域をオーミック電極部ともいい、ソース電極形成予定領域をソース電極部ともいい、ドレイン電極形成予定領域をドレイン電極部ともいう。
その後、ｎ−ＡｌＧａＮ電子供給層４上に、例えば蒸着・リフトオフの技術を用いて、例えばＴｉ／Ａｌ（ここではＴｉ：３０ｎｍ，Ａｌ：３００ｎｍ）からなるＡｌ含有オーミック電極（ここではソース電極９及びドレイン電極１０）を形成する。つまり、ｎ−ＡｌＧａＮ電子供給層４上に、Ｔｉ層７、Ａｌ層８を順に積層させて、Ａｌ層８を含むオーミック電極（Ａｌ含有オーミック電極）９，１０を形成する。そして、例えば、窒素雰囲気中にて４００℃から１０００℃の間（ここでは６００℃）で熱処理を行ない、オーミック特性を確立する。なお、上述のドライエッチングの際にｎ−ＧａＮ層５を少し残した場合には、ｎ−ＧａＮ層５上にＡｌ含有オーミック電極９，１０が形成されることになる。
次に、図６（ｃ）に示すように、全面にＳｉＮ膜１３（絶縁膜）を例えば５ｎｍから５００ｎｍの間の厚さ（ここでは５００ｎｍ）になるように形成する。
その後、図６（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。なお、ここでは、ドライエッチングによって絶縁膜１３をエッチングするようにしているが、これに限られるものではなく、例えば、ウェットエッチングやイオンミリング等の他の方法によってエッチングするようにしても良い。
その後、図６（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。なお、ここでは、ドライエッチングによって絶縁膜１３をエッチングするようにしているが、これに限られるものではなく、例えば、ウェットエッチングやイオンミリング等の他の方法によってエッチングするようにしても良い。
次いで、図６（ｄ）に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成する。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
次に、図６（ｅ）に示すように、Ｐｔ層１６、第１Ａｕ層１２Ａを順に例えばスパッタ法により形成する。Ａｕは、低抵抗金属であり、酸化しにくいため、配線に適している。
ここで、スパッタ法によるＴａ層１４の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
ここで、スパッタ法によるＴａ層１４の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
このようなスパッタ工程の終了後、図６（ｆ）に示すように、例えばめっき処理を施すことで、第２Ａｕ層１２Ｂを形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層してバリアメタル層１１を形成する。そして、バリアメタル層１１の最上層のＰｔ層１６上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層してバリアメタル層１１を形成する。そして、バリアメタル層１１の最上層のＰｔ層１６上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
この場合、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、Ａｌ層８の側から順に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を積層した構造を有するバリアメタル層１１を備えるものとなる。なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設ける場合には、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、密着層としてのＴｉ層、及び、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１を備えるものとなる。
これにより、半導体装置（ＧａＮ系トランジスタ）が製造される。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１を実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
つまり、Ａｕ配線１２がバリアメタル層１１から剥がれることがないため、歩留まりが高く、また、バリアメタル層１１がより高い熱的安定性を有するため、信頼性の高いトランジスタを提供することができるという利点がある。
［第２実施形態］
第２実施形態にかかる半導体装置及びその製造方法について、図７、図８を参照しながら説明する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１を実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
つまり、Ａｕ配線１２がバリアメタル層１１から剥がれることがないため、歩留まりが高く、また、バリアメタル層１１がより高い熱的安定性を有するため、信頼性の高いトランジスタを提供することができるという利点がある。
［第２実施形態］
第２実施形態にかかる半導体装置及びその製造方法について、図７、図８を参照しながら説明する。
本実施形態では、上述の第１実施形態（図１参照）のものに対し、バリアメタル層の構成が異なる。
本半導体装置（ＧａＮ系トランジスタ）は、図７に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に設けられるバリアメタル層１１Ａが、Ｐｔ層１６上に、さらにＴａ層２０、Ｐｔ層２１を順に積層した構造を有する。なお、図７では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
本半導体装置（ＧａＮ系トランジスタ）は、図７に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に設けられるバリアメタル層１１Ａが、Ｐｔ層１６上に、さらにＴａ層２０、Ｐｔ層２１を順に積層した構造を有する。なお、図７では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
つまり、本半導体装置は、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側から順に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を積層した構造を有するバリアメタル層１１Ａを備える。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１、Ａｕ配線１２が順に積層された構造になる。
なお、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を、それぞれ、第１Ｔａ層、第１ＴａＮ層、第１Ｐｔ層、第２Ｔａ層、第２Ｐｔ層ともいう。また、上述のように構成されるバリアメタル層１１Ａを、図面において、Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ構造と表記する場合がある。
このようなＴａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａを備えるもの、即ち、Ａｌ層８、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１、Ａｕ層１２を順に積層した構造のものについて、熱劣化加速実験（４５０℃）を行なった。
このようなＴａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａを備えるもの、即ち、Ａｌ層８、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１、Ａｕ層１２を順に積層した構造のものについて、熱劣化加速実験（４５０℃）を行なった。
上述のように、Ｔａ層２０とＡｕ配線（Ａｕ層）１２との間にＰｔ層２１を設けることで、上述の第１実施形態の場合と同様に、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造の場合［図３（ａ）参照］と比較して、熱劣化加速実験前後におけるＴａ層２０とＡｕ層１２との間に生じる格子定数の変位差が小さくなった。このようにして、Ｐｔ層２１によってＴａ層２０とＡｕ層（Ａｕ配線）１２との間に生じる格子定数の変位差を緩和することで、Ａｕ配線１２が剥がれないようにすることができる。
また、上述の熱劣化加速実験（４５０℃）において、バリアメタル層１１Ａが崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
この結果、図４（ｃ）に示すように、本実施形態のバリアメタル層１１Ａ（Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ構造）は、上述の第１実施形態のバリアメタル層１１（Ｔａ→ＴａＮ→Ｐｔ構造）よりも、熱的安定性が高くなることがわかった。つまり、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａは、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１よりも、熱的安定性が高くなることがわかった。
この結果、図４（ｃ）に示すように、本実施形態のバリアメタル層１１Ａ（Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ構造）は、上述の第１実施形態のバリアメタル層１１（Ｔａ→ＴａＮ→Ｐｔ構造）よりも、熱的安定性が高くなることがわかった。つまり、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａは、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１よりも、熱的安定性が高くなることがわかった。
また、ここでは、上述の第１実施形態のＰｔ層１６と同一の厚さになるように、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を形成した。この結果、同一の厚さの場合、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を積層させた方が、より高い熱的安定性が得られることがわかった。これは、Ｔａは、Ｐｔよりも熱的安定性が高いからである。つまり、ここでは、Ａｕ配線１２に接する層をＰｔ層２１にしながら、一部をＴａ層２０にすることで、より高い熱的安定性が得られるようにしている。なお、ＴａＮ層１５に接する層をＰｔ層１６にしているのは、ＴａＮ層１５上にＴａ層を積層した構造は熱的安定性が低いからである。また、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１は、上述の第１実施形態のＰｔ層１６と同一の厚さになるように形成しなくても良い。
このように、バリアメタル層１１Ａとして、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を用いることで、Ａｕ配線１２が剥がれることがなく、より高い熱的安定性を有するバリアメタル層を実現できる。
これにより、トランジスタを動作させるために必要なボンディングワイヤを設ける際に、Ａｕ配線１２が剥がれないため、本構造（Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ→Ａｕ構造）は、従来構造（ＴａＮ→Ａｕ構造）と比較して高い歩留まりを実現することができる（図５参照）。
これにより、トランジスタを動作させるために必要なボンディングワイヤを設ける際に、Ａｕ配線１２が剥がれないため、本構造（Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ→Ａｕ構造）は、従来構造（ＴａＮ→Ａｕ構造）と比較して高い歩留まりを実現することができる（図５参照）。
また、より高い熱的安定性を有するバリアメタル層１１Ａを実現できるため、ＧａＮ系トランジスタにおいて、より高い電流密度での動作が可能となり、ＧａＮ系トランジスタの更なる特性向上を実現することができる。
なお、その他の構成については、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
なお、その他の構成については、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体装置（ＧａＮ系トランジスタ）の製造方法について、図８を参照しながら説明する。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１Ａ、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１Ａ、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
まず、上述の第１実施形態の場合と同様に、図８（ａ）に示すように、ＳｉＣ基板１上に、例えばＭＯＶＰＥ法を用いて、ｉ−ＧａＮ電子走行層２、ｉ−ＡｌＧａＮ層３、ｎ−ＡｌＧａＮ電子供給層４、ｎ−ＧａＮ層５を順に成長させる。これにより、半導体基板１上に複数のＧａＮ系半導体層２，３，４，５からなる半導体積層構造が形成される。
次に、上述の第１実施形態の場合と同様に、図８（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。
次に、上述の第１実施形態の場合と同様に、図８（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。
その後、上述の第１実施形態の場合と同様に、ｎ−ＡｌＧａＮ電子供給層４上に、例えば蒸着・リフトオフの技術を用いて、例えばＴｉ／Ａｌ（ここではＴｉ：３０ｎｍ，Ａｌ：３００ｎｍ）からなるＡｌ含有オーミック電極（ソース電極９及びドレイン電極１０）を形成する。つまり、ｎ−ＡｌＧａＮ電子供給層４上に、Ｔｉ層７、Ａｌ層８を順に積層させて、Ａｌ層８を含むオーミック電極（Ａｌ含有オーミック電極）９，１０を形成する。そして、例えば、窒素雰囲気中にて４００℃から１０００℃の間（ここでは６００℃）で熱処理を行ない、オーミック特性を確立する。なお、上述のドライエッチングの際にｎ−ＧａＮ層５を少し残した場合には、ｎ−ＧａＮ層５上にＡｌ含有オーミック電極９，１０が形成されることになる。
次に、上述の第１実施形態の場合と同様に、図８（ｃ）に示すように、全面にＳｉＮ膜１３（絶縁膜）を例えば５ｎｍから５００ｎｍの間の厚さ（ここでは５００ｎｍ）になるように形成する。
その後、上述の第１実施形態の場合と同様に、図８（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。
その後、上述の第１実施形態の場合と同様に、図８（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。
次いで、上述の第１実施形態の場合と同様に、図８（ｄ）に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成する。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
次に、図８（ｅ）に示すように、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１、第１Ａｕ層１２Ａを順に例えばスパッタ法により形成する。
ここで、スパッタ法によるＴａ層１４，２０の形成時の条件は、例えば真空度１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６，２１の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
ここで、スパッタ法によるＴａ層１４，２０の形成時の条件は、例えば真空度１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６，２１の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
本実施形態では、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側のＴａ層１４（第１Ｔａ層）と、Ａｕ配線１２の側のＴａ層２０（第２Ｔａ層）とを同一の条件で形成するため、膜質が同じになる。つまり、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側のＴａ層１４と、Ａｕ配線１２の側のＴａ層２０とは、グレインサイズがほぼ同じになっている。
このようなスパッタ工程の終了後、上述の第１実施形態の場合と同様に、図８（ｆ）に示すように、例えばめっき処理を施すことで、第２Ａｕ層１２Ｂを形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層してバリアメタル層１１Ａを形成する。そして、バリアメタル層１１Ａの最上層のＰｔ層２１上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層してバリアメタル層１１Ａを形成する。そして、バリアメタル層１１Ａの最上層のＰｔ層２１上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
この場合、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、Ａｌ層８の側から順に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を積層した構造を有するバリアメタル層１１Ａを備えるものとなる。なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１Ａとの間にＴｉ層を設ける場合には、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、密着層としてのＴｉ層、及び、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａを備えるものとなる。
これにより、半導体装置（ＧａＮ系トランジスタ）が製造される。
なお、その他の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１Ａを実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
なお、その他の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１Ａを実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
つまり、Ａｕ配線１２がバリアメタル層１１Ａから剥がれることがないため、歩留まりが高く、また、バリアメタル層１１Ａがより高い熱的安定性を有するため、信頼性の高いトランジスタを提供することができるという利点がある。
［第３実施形態］
第３実施形態にかかる半導体装置及びその製造方法について、図９、図１０を参照しながら説明する。
［第３実施形態］
第３実施形態にかかる半導体装置及びその製造方法について、図９、図１０を参照しながら説明する。
本実施形態では、上述の第１実施形態（図１参照）のものに対し、バリアメタル層の構成が異なる。
本半導体装置（ＧａＮ系トランジスタ）は、図９に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に設けられるバリアメタル層１１Ｂが、Ｐｔ層１６上に、さらにＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有する。なお、図９では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
本半導体装置（ＧａＮ系トランジスタ）は、図９に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に設けられるバリアメタル層１１Ｂが、Ｐｔ層１６上に、さらにＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有する。なお、図９では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
つまり、本半導体装置は、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側から順に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を積層した構造を有するバリアメタル層１１Ｂを備える。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３、Ａｕ配線１２が順に積層された構造になる。
なお、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を、それぞれ、第１Ｔａ層、第１ＴａＮ層、第１Ｐｔ層、第２ＴａＮ層、第３Ｐｔ層ともいう。また上述のように構成されるバリアメタル層１１Ｂを、図面において、Ｔａ→ＴａＮ→Ｐｔ→ＴａＮ→Ｐｔ構造と表記する場合がある。
このようなＴａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂを備えるもの、即ち、Ａｌ層８、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３、Ａｕ層１２を順に積層した構造のものについて、熱劣化加速実験（４５０℃）を行なった。
このようなＴａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂを備えるもの、即ち、Ａｌ層８、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３、Ａｕ層１２を順に積層した構造のものについて、熱劣化加速実験（４５０℃）を行なった。
上述のように、ＴａＮ層２２とＡｕ配線（Ａｕ層）１２との間にＰｔ層２３を設けることで、上述の第１実施形態の場合と同様に、Ａｌ層、ＴａＮ層、Ａｕ層を順に積層した構造［図３（ａ）参照］と比較して、熱劣化加速実験前後におけるＴａＮ層２２とＡｕ層１２との間に生じる格子定数の変位差が小さくなった。このようにして、Ｐｔ層２３によってＴａＮ層２２とＡｕ層（Ａｕ配線）１２との間に生じる格子定数の変位差を緩和することで、Ａｕ配線１２が剥がれないようにすることができる。
また、上述の熱劣化加速実験（４５０℃）において、バリアメタル層１１Ｂが崩壊し、Ａｕ−Ａｌ化合物ができるまでの時間［図４中、（ａ）に示す状態から（ｂ）に示す状態になるまでの時間；反応時間］を計った。
この結果、図４（ｃ）に示すように、本実施形態のバリアメタル層１１Ｂ（Ｔａ→ＴａＮ→Ｐｔ→ＴａＮ→Ｐｔ構造）は、上述の第１実施形態のバリアメタル層１１（Ｔａ→ＴａＮ→Ｐｔ構造）よりも、熱的安定性が高くなることがわかった。つまり、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂは、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１よりも、熱的安定性が高くなることがわかった。
この結果、図４（ｃ）に示すように、本実施形態のバリアメタル層１１Ｂ（Ｔａ→ＴａＮ→Ｐｔ→ＴａＮ→Ｐｔ構造）は、上述の第１実施形態のバリアメタル層１１（Ｔａ→ＴａＮ→Ｐｔ構造）よりも、熱的安定性が高くなることがわかった。つまり、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂは、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６を順に積層した構造を有するバリアメタル層１１よりも、熱的安定性が高くなることがわかった。
また、ここでは、上述の第１実施形態のＰｔ層１６と同一の厚さになるように、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を形成した。この結果、同一の厚さの場合、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を積層させた方が、より高い熱的安定性が得られることがわかった。これは、ＴａＮは、Ｐｔよりも熱的安定性が高いからである。つまり、ここでは、Ａｕ配線１２に接する層をＰｔ層２３にしながら、一部をＴａＮ層２２にすることで、より高い熱的安定性が得られるようにしている。なお、ＴａＮ層１５に接する層をＰｔ層１６にしているのは、ＴａＮ層１５上にＴａ層を積層した構造は熱的安定性が低いからである。また、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３は、上述の第１実施形態のＰｔ層１６と同一の厚さになるように形成しなくても良い。
さらに、本実施形態のバリアメタル層１１Ｂ（Ｔａ→ＴａＮ→Ｐｔ→ＴａＮ→Ｐｔ構造）は、上述の第２実施形態のバリアメタル層１１Ａ（Ｔａ→ＴａＮ→Ｐｔ→Ｔａ→Ｐｔ構造）よりも、熱的安定性が高くなることがわかった。つまり、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂは、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造を有するバリアメタル層１１Ａよりも、熱的安定性が高くなることがわかった。
このように、上述の第２実施形態のＰｔ層１６、Ｔａ層２０、Ｐｔ層２１を順に積層した構造に代えて、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造にすることで、より高い熱的安定性が得られることがわかった。これは、ＴａＮは、Ｔａよりも熱的安定性が高いからである。
このように、バリアメタル層１１Ｂとして、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を用いることで、Ａｕ配線１２が剥がれることがなく、より高い熱的安定性を有するバリアメタル層を実現できる。
このように、バリアメタル層１１Ｂとして、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を用いることで、Ａｕ配線１２が剥がれることがなく、より高い熱的安定性を有するバリアメタル層を実現できる。
これにより、トランジスタを動作させるために必要なボンディングワイヤを設ける際に、Ａｕ配線１２が剥がれないため、本構造（Ｔａ→ＴａＮ→Ｐｔ→ＴａＮ→Ｐｔ→Ａｕ構造）は、従来構造（ＴａＮ→Ａｕ構造）と比較して高い歩留まりを実現することができる（図５参照）。
また、より高い熱的安定性を有するバリアメタル層１１Ｂを実現できるため、ＧａＮ系トランジスタにおいて、より高い電流密度での動作が可能となり、ＧａＮ系トランジスタの更なる特性向上を実現することができる。
また、より高い熱的安定性を有するバリアメタル層１１Ｂを実現できるため、ＧａＮ系トランジスタにおいて、より高い電流密度での動作が可能となり、ＧａＮ系トランジスタの更なる特性向上を実現することができる。
なお、その他の構成については、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体装置（ＧａＮ系トランジスタ）の製造方法について、図１０を参照しながら説明する。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１Ｂ、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
次に、本実施形態にかかる半導体装置（ＧａＮ系トランジスタ）の製造方法について、図１０を参照しながら説明する。
なお、ここでは、Ａｌ層８を含むオーミック電極９，１０、バリアメタル層１１Ｂ、Ａｕ配線１２を形成する工程を中心に説明する。ゲート電極６を形成する工程については、通常どおりであるため、説明を省略している。
まず、上述の第１実施形態の場合と同様に、図１０（ａ）に示すように、ＳｉＣ基板１上に、例えばＭＯＶＰＥ法を用いて、ｉ−ＧａＮ電子走行層２、ｉ−ＡｌＧａＮ層３、ｎ−ＡｌＧａＮ電子供給層４、ｎ−ＧａＮ層５を順に成長させる。これにより、半導体基板１上に複数のＧａＮ系半導体層２，３，４，５からなる半導体積層構造が形成される。
次に、上述の第１実施形態の場合と同様に、図１０（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。
次に、上述の第１実施形態の場合と同様に、図１０（ｂ）に示すように、例えばフォトリソグラフィを用いて、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のレジスト１７に開口部１８を設ける。そして、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域（ソース電極形成予定領域及びドレイン電極形成予定領域）のｎ−ＧａＮ層５を除去する。なお、この際、ｎ−ＧａＮ層５を少し残しても良いし、ｎ−ＡｌＧａＮ電子供給層４を少し削っても良い。
その後、上述の第１実施形態の場合と同様に、ｎ−ＡｌＧａＮ電子供給層４上に、例えば蒸着・リフトオフの技術を用いて、例えばＴｉ／Ａｌ（ここではＴｉ：３０ｎｍ，Ａｌ：３００ｎｍ）からなるＡｌ含有オーミック電極（ソース電極９及びドレイン電極１０）を形成する。つまり、ｎ−ＡｌＧａＮ電子供給層４上に、Ｔｉ層７、Ａｌ層８を順に積層させて、Ａｌ層８を含むオーミック電極（Ａｌ含有オーミック電極）９，１０を形成する。そして、例えば、窒素雰囲気中にて４００℃から１０００℃の間（ここでは６００℃）で熱処理を行ない、オーミック特性を確立する。なお、上述のドライエッチングの際にｎ−ＧａＮ層５を少し残した場合には、ｎ−ＧａＮ層５上にＡｌ含有オーミック電極９，１０が形成されることになる。
次に、上述の第１実施形態の場合と同様に、図１０（ｃ）に示すように、全面にＳｉＮ膜１３（絶縁膜）を例えば５ｎｍから５００ｎｍの間の厚さ（ここでは５００ｎｍ）になるように形成する。
その後、上述の第１実施形態の場合と同様に、図１０（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。
その後、上述の第１実施形態の場合と同様に、図１０（ｄ）に示すように、例えばドライエッチングにより、ソース電極形成予定領域及びドレイン電極形成予定領域のＳｉＮ膜１３に開口部を設ける。
次いで、上述の第１実施形態の場合と同様に、図１０（ｄ）に示すように、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成する。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間の密着性を向上させるために、Ａｌ含有オーミック電極９，１０とバリアメタル層１１との間にＴｉ層を設けても良い。この場合、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔｉ層、Ｔａ層１４、ＴａＮ層１５を順に例えばスパッタ法により形成すれば良い。これにより、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８と、バリアメタル層１１の最下層のＴａ層１４との間に、密着層としてのＴｉ層を備えるものとなる。
次に、図１０（ｅ）に示すように、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３、第１Ａｕ層１２Ａを順に例えばスパッタ法により形成する。
ここで、スパッタ法によるＴａ層１４の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６，２３の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５，２２の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
ここで、スパッタ法によるＴａ層１４の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷである。また、第１Ａｕ層１２Ａ，Ｔｉ層の形成時の条件は、例えば真空度（圧力）０．６７Ｐａ、電力１ｋＷである。また、Ｐｔ層１６，２３の形成時の条件は、真空度（圧力）２．６７Ｐａ、電力１ｋＷである。また、ＴａＮ層１５，２２の形成時の条件は、例えば真空度（圧力）１．３Ｐａ、電力１ｋＷであり、ＴａＮ金属の窒素含有率は５０％である。また、ターゲット−基板間距離は例えば１００ｍｍである。
本実施形態では、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側のＴａＮ層１５（第１ＴａＮ層）と、Ａｕ配線１２の側のＴａＮ層２２（第２ＴａＮ層）とを同一の条件で形成するため、膜質が同じになる。つまり、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８の側のＴａＮ層１５と、Ａｕ配線１２の側のＴａＮ層２２とは、グレインサイズがほぼ同じになっている。
このようなスパッタ工程の終了後、上述の第１実施形態の場合と同様に、図１０（ｆ）に示すように、例えばめっき処理を施すことで、第２Ａｕ層１２Ｂを形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層してバリアメタル層１１Ｂを形成する。そして、バリアメタル層１１Ｂの最上層のＰｔ層２３上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
このようにして、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８上に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層してバリアメタル層１１Ｂを形成する。そして、バリアメタル層１１Ｂの最上層のＰｔ層２３上に、第１Ａｕ層１２Ａと第２Ａｕ層１２ＢとからなるＡｕ配線１２を形成する。
この場合、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、Ａｌ層８の側から順に、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を積層した構造を有するバリアメタル層１１Ｂを備えるものとなる。なお、Ａｌ含有オーミック電極９，１０とバリアメタル層１１Ｂとの間にＴｉ層を設ける場合には、ＧａＮ系トランジスタは、Ａｌ含有オーミック電極９，１０に含まれるＡｌ層８とＡｕ配線１２との間に、密着層としてのＴｉ層、及び、Ｔａ層１４、ＴａＮ層１５、Ｐｔ層１６、ＴａＮ層２２、Ｐｔ層２３を順に積層した構造を有するバリアメタル層１１Ｂを備えるものとなる。
これにより、半導体装置（ＧａＮ系トランジスタ）が製造される。
なお、その他の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１Ｂを実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
なお、その他の詳細は、上述の第１実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ａｕ配線１２との密着性が強く、より高い熱的安定性を有するバリアメタル層１１Ｂを実現することができ、更なる特性向上、歩留まり向上を実現することができるという利点がある。
つまり、Ａｕ配線１２がバリアメタル層１１Ｂから剥がれることがないため、歩留まりが高く、また、バリアメタル層１１Ｂがより高い熱的安定性を有するため、信頼性の高いトランジスタを提供することができるという利点がある。
［その他］
なお、上述の各実施形態では、本発明をＧａＮ系トランジスタに適用した場合を例に挙げて説明しているが、これに限られるものではない。つまり、本発明は、Ａｌ層を含む電極と、Ａｕ配線と、Ａｌ層とＡｕ配線との間に設けられるバリアメタル層とを備える半導体装置に広く適用することができる。例えば、半導体積層構造として他の構造を備える電界効果トランジスタに本発明を適用することもできる。
［その他］
なお、上述の各実施形態では、本発明をＧａＮ系トランジスタに適用した場合を例に挙げて説明しているが、これに限られるものではない。つまり、本発明は、Ａｌ層を含む電極と、Ａｕ配線と、Ａｌ層とＡｕ配線との間に設けられるバリアメタル層とを備える半導体装置に広く適用することができる。例えば、半導体積層構造として他の構造を備える電界効果トランジスタに本発明を適用することもできる。
１ ＳｉＣ基板（半導体基板）
２ ｉ−ＧａＮ電子走行層
３ ｉ−ＡｌＧａＮ層
４ ｎ−ＡｌＧａＮ電子供給層
５ ｎ−ＧａＮ層
６ ゲート電極
７ Ｔｉ層
８ Ａｌ層
９ ソース電極
１０ ドレイン電極
１１，１１Ａ，１１Ｂ バリアメタル層
１２ Ａｕ配線
１２Ａ 第１Ａｕ層
１２Ｂ 第２Ａｕ層
１３ ＳｉＮ膜
１４ Ｔａ層（第１Ｔａ層）
１５ ＴａＮ層（第１ＴａＮ層）
１６ Ｐｔ層（第１Ｐｔ層）
１７ レジスト
１８ 開口部
２０ Ｔａ層（第２Ｔａ層）
２１ Ｐｔ層（第２Ｐｔ層）
２２ ＴａＮ層（第２ＴａＮ層）
２３ Ｐｔ層（第３Ｐｔ層）
２ ｉ−ＧａＮ電子走行層
３ ｉ−ＡｌＧａＮ層
４ ｎ−ＡｌＧａＮ電子供給層
５ ｎ−ＧａＮ層
６ ゲート電極
７ Ｔｉ層
８ Ａｌ層
９ ソース電極
１０ ドレイン電極
１１，１１Ａ，１１Ｂ バリアメタル層
１２ Ａｕ配線
１２Ａ 第１Ａｕ層
１２Ｂ 第２Ａｕ層
１３ ＳｉＮ膜
１４ Ｔａ層（第１Ｔａ層）
１５ ＴａＮ層（第１ＴａＮ層）
１６ Ｐｔ層（第１Ｐｔ層）
１７ レジスト
１８ 開口部
２０ Ｔａ層（第２Ｔａ層）
２１ Ｐｔ層（第２Ｐｔ層）
２２ ＴａＮ層（第２ＴａＮ層）
２３ Ｐｔ層（第３Ｐｔ層）
Claims (5)
- ＧａＮ系半導体層と、
前記ＧａＮ系半導体層上方に形成された、Ａｌ層を含むオーミック電極と、
Ａｕ配線と、
前記Ａｌ層と前記Ａｕ配線との間に設けられ、前記Ａｌ層上方に第１Ｔａ層、前記第１Ｔａ層上方に第１ＴａＮ層、前記第１ＴａＮ層上方に第１Ｐｔ層を積層した構造を有するバリアメタル層とを備えることを特徴とする半導体装置。 - 前記バリアメタル層が、前記第１Ｐｔ層上方に第２Ｔａ層、前記第２Ｔａ層上方に第２Ｐｔ層を積層した構造を有することを特徴とする、請求項１記載の半導体装置。
- 前記バリアメタル層が、前記第１Ｐｔ層上方に第２ＴａＮ層、前記第２ＴａＮ層上方に第３Ｐｔ層を積層した構造を有することを特徴とする、請求項１記載の半導体装置。
- 前記Ａｌ層と前記第１Ｔａ層との間にＴｉ層を備えることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
- ＧａＮ系半導体層を形成し、
前記ＧａＮ系半導体層上方にＡｌ層を含むオーミック電極を形成し、
前記Ａｌ層上方にＴａ層、前記Ｔａ層上方にＴａＮ層、前記ＴａＮ層上方にＰｔ層を積層してバリアメタル層を形成し、
前記Ｐｔ層上方にＡｕ配線を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009196929A JP5621228B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009196929A JP5621228B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011049382A JP2011049382A (ja) | 2011-03-10 |
| JP5621228B2 true JP5621228B2 (ja) | 2014-11-12 |
Family
ID=43835426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009196929A Active JP5621228B2 (ja) | 2009-08-27 | 2009-08-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5621228B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6135487B2 (ja) * | 2013-12-09 | 2017-05-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229973A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| US20040238891A1 (en) * | 1995-08-24 | 2004-12-02 | Mitsuhiro Nakamura | Multi-layered structure for fabricating an ohmic electrode and ohmic electrode |
| JP2002280523A (ja) * | 2001-03-16 | 2002-09-27 | Nec Corp | 半導体記憶装置とその製造方法 |
| US20090029353A1 (en) * | 2003-12-08 | 2009-01-29 | Maki Wusi C | Molecular detector |
-
2009
- 2009-08-27 JP JP2009196929A patent/JP5621228B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011049382A (ja) | 2011-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9419119B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5708493B2 (ja) | 半導体装置及びその製造方法 | |
| JP5564815B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5985337B2 (ja) | 半導体装置およびその製造方法 | |
| US9117738B2 (en) | Interconnection of semiconductor device with graphene wire | |
| TWI604605B (zh) | 半導體裝置及其製造方法 | |
| JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2012204652A (ja) | 半導体装置の製造方法 | |
| JP2008198947A (ja) | 半導体装置及びその製造方法 | |
| JP2013168433A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP2008258315A (ja) | トランジスタ | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5870758B2 (ja) | 電子デバイス及びその製造方法 | |
| JP5621228B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009272530A (ja) | 半導体装置とその製造方法 | |
| JP4836111B2 (ja) | 半導体装置 | |
| JP5220904B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JP5075518B2 (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP5437114B2 (ja) | 半導体トランジスタの製造方法 | |
| JP2015133424A (ja) | 電子部品の製造方法 | |
| JP2014045049A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JP4977466B2 (ja) | 窒化物半導体装置のショットキー電極及びその製造方法 | |
| JP2009152356A (ja) | 窒化物半導体装置とその製造方法 | |
| KR20170016673A (ko) | 모스펫의 접촉저항 감소 방법 | |
| TW200805502A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5621228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |