JP4212079B2

JP4212079B2 - 表示装置およびその駆動方法

Info

Publication number: JP4212079B2
Application number: JP2000006019A
Authority: JP
Inventors: 治夫田中; 孝中村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2000-01-11
Filing date: 2000-01-11
Publication date: 2009-01-21
Anticipated expiration: 2020-01-11
Also published as: US7167147B2; JP2001195028A; US20010007447A1

Description

【０００１】
【発明の属する技術分野】
本発明は、画素（ドット）をマトリクス状に形成し、コンピュータによる画像や動画などの映像を、順次変化させながら表示する場合に、同じ表示状態の画素にはデータを印加しないでそのまま表示状態を維持することができる不揮発性の表示装置およびその駆動方法に関する。さらに詳しくは、各画素のオンオフを制御する制御素子に不揮発性のデータ保持部が設けられた不揮発性の表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
従来、コンピュータなどのディスプレーなどにはブラウン管や液晶を用いたものが使用され、また、街頭での大型ディスプレーには発光ダイオード（ＬＥＤ）や液晶が用いられ、マトリクス状に発光部を形成して各画素を構成し、それぞれの画素をオンオフすることにより表示画像を順次変化させている。
【０００３】
液晶によるディスプレーは、たとえば図１２に等価回路図で示されるように、各画素が発光部５１とスイッチング素子（制御素子）である薄膜ＭＯＳＦＥＴ５２で構成され、行方向に並ぶＭＯＳＦＥＴ５２のゲートをそれぞれ接続した走査ラインＸ₁、Ｘ₂、Ｘ₃…として順次走査し、列方向に並ぶＭＯＳＦＥＴ５２のドレインをそれぞれ接続したデータラインＹ₁、Ｙ₂、Ｙ₃…として、両者の組合せで各画素を駆動している。なお、５３は、線順次走査のため、つぎの走査までの間電圧を保持するための補助容量である。
【０００４】
液晶層は１種のコンデンサで、印加された電圧をある程度は保持するが、液晶層を介して放電し、線順次走査のつぎの走査までも保持できないため、補助容量５３が設けられる場合がある。この補助容量でも、つぎの走査までしか電圧を保持することができず、オンオフのデータが同じでも、常にデータを印加し続けなければならない。この現象は、ＬＥＤなど他の発光素子を用いても同様である。動画を表示する場合には１秒間に６０回程度の書換えを行う必要がある。
【０００５】
【発明が解決しようとする課題】
前述のように、従来の表示装置では、画像を表示させるために各画素をオンオフさせるデータは、その画素のオンオフが変らなくても、常に一定時間ごとに印加し続けなければならない。とくに動画を表示する場合、１／６０秒ごと程度の割合でデータを更新しなければならず、その更新するデータが殆ど同じでも、その都度全てのデータを各画素に印加しなければならない。このデータの書換えの電力消費が大きく、マイクロディスプレーのような超小型の携帯用ヘッドマウントディスプレー（Head Mounted Display）などには、小形の電池で駆動させる必要があるが、消費電力が大きいため電池を大きくしなければならず、その実用化の課題になっている。
【０００６】
本発明は、このよな問題を解決し、各画素のオンオフのデータをフローティング状態で保持し、表示データの書換えは、オンオフなどの表示状態を変化する画素のみに行い、表示データを変化しない画素には、保持しているデータにより表示をすることにより、消費電力を低減し、小さな電池でも動作し得る不揮発性の表示装置を提供することを目的とする。
【０００７】
本発明の他の目的は、不揮発性のデータ保持部として、強誘電体キャパシタを用いたときの具体的な構成を提供することにある。
【０００８】
本発明のさらに他の目的は、表示装置を駆動する場合に、常に各画素に表示データを印加することなく、表示状態を変化する画素のみに新しいデータを印加することにより、消費電力を少なくすることができる不揮発性の表示装置の駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による不揮発性の表示装置は、表示素子と、該表示素子を駆動するため該表示素子に印加する電圧または電流を制御するためドレインおよびソースの一方が前記表示素子に接続されるＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート電極と共用してまたは該ゲート電極に配線により接続して設けられる一方の電極を有し、前記ＭＯＳトランジスタに印加する制御データをフローティング状態で保持し得る不揮発性の強誘電体キャパシタとを有し、前記ＭＯＳトランジスタのドレインおよびソースの他方が駆動ラインに接続され、前記強誘電体キャパシタの他方の電極に選択トランジスタのドレインおよびソースの一方が接続され、該選択トランジスタのドレインおよびソースの他方が制御ラインに電気的に接続されると共に、該選択トランジスタのゲートが選択ラインに接続され、前記表示素子、ＭＯＳトランジスタ、選択トランジスタおよび強誘電体キャパシタの組が各画素として複数個マトリクス状に形成され、さらに、前記強誘電体キャパシタの一方の電極とアースまたは書込みラインとの間に、前記ＭＯＳトランジスタとは別に大きい容量で該強誘電体キャパシタへの分圧比を大きくすることができるキャパシタが接続されることにより、前記制御ラインとアースまたは書込みラインとの間で前記不揮発性の強誘電体キャパシタへのデータ書込みを行う構成になっている。
【００１０】
ここに表示素子とは、１画素を構成し得る１個の発光素子や液晶パネルの１画素部分を意味する。
【００１１】
この構造にすることにより、不揮発性のデータ保持部を有しているため、ある画素の表示状態のデータが同じである場合には、そのデータを書き換える必要はなく、表示状態のデータが変化する画素のみのデータを書き換えればよい。その結果、書き換える必要のある画素は非常に少なくなり、書換えのための電力消費が減り、表示装置自体の消費電力を大幅に削減することができる。
【００１２】
また、半導体記憶装置型の不揮発性データ保持部を利用しながら、表示部をマトリクス状に構成し、行方向および列方向の組合せで各画素の表示を制御することができる。
【００１４】
また、上記構成にすることにより、個々の画素の不揮発性データ保持部に０、１以外の中間のデータを保持させることができ、階調表示をすることもできる。
【００１５】
前記強誘電体キャパシタにより不揮発性データ保持部を形成することにより、データの書込み速度が速いと共に、書込み寿命が１０¹²回以上と長く、表示装置を不揮発性化するのに非常に適している。
【００１８】
前記表示素子が有機ＥＬ素子からなれば、小形の表示素子を製造しやすいと共に、階調表示もしやすく、低消費電力でマイクロディスプレーなどの超小型の表示装置を構成するのに適している。
【００１９】
本発明による不揮発性の表示装置の駆動方法は、各画素を構成する表示素子をマトリクス状に配列し、該マトリクス状の各表示部のオンオフをそれぞれ制御することにより表示画像を順次変化させる表示装置の駆動方法であって、前記各表示素子の駆動を制御するＭＯＳトランジスタのゲートと一体でまたは該ゲートと電気的に接続して一方の電極が設けられる不揮発性の強誘電体キャパシタを設けることにより制御データをフローティング状態で保持し、前記表示素子の制御状態が変化しない画素には新たな表示データを印加しないで前記強誘電体キャパシタのデータにより表示をし、前記表示素子の表示状態が変化する画素のみに新たな表示データを印加して表示すると共に、そのデータを前記強誘電体キャパシタに記録し、前記新たな表示データの印加を行う場合には、前記強誘電体キャパシタの一方の電極とアースまたは書込みラインとの間に大きい容量で該強誘電体キャパシタへの分圧比を大きくすることができるキャパシタを前記ＭＯＳトランジスタとは別に接続しておいて、前記強誘電体キャパシタの他方の電極が接続される制御ラインとアースまたは書込みラインとの間に表示データを印加することにより行うことを特徴とする。
【００２０】
【発明の実施の形態】
つぎに、図面を参照しながら本発明による不揮発性の表示装置およびその駆動方法について説明をする。本発明による不揮発性の表示装置は、図１にその基本構造の等価回路図が示されるように、たとえば有機ＥＬ素子からなる表示素子１とＭＯＳトランジスタ２からなる制御素子が電圧または電流により駆動する駆動ライン６とアースＧＮＤとの間に直列接続されている。ＭＯＳトランジスタ２のゲートには、強誘電体キャパシタ３からなる不揮発性データ保持部３を介して制御ライン７に接続されて、ＭＯＳトランジスタ２の制御データをフローティング状態で保持し得る構造になっている。
【００２１】
制御素子２と不揮発性データ保持部３とは、半導体記憶装置のＥＥＰＲＯＭやフラッシュメモリと同様の構造に形成されてもよいが、たとえば強誘電体層を用いたＦＲＡＭの例が図５（ａ）〜（ｃ）に示されている。図５（ａ）に示される例は、たとえばｐ型半導体基板２１に形成されたソース２２、ドレイン２３とするｎ形領域により挟まれたチャネル領域（Ｓ）２４上に強誘電体層（Ｆ）３１を介してゲート電極（Ｍ）２５が設けられるＭＦＳ構造である。また、図５（ｂ）に示される例は、図５（ａ）の強誘電体層３１と半導体基板２１（チャネル領域２４）との間にＳｉＯ₂のようなバッファ層（Ｉ）２６を介在させたＭＦＩＳ構造である。
【００２２】
さらに、図５（ｃ）に示される例は、図５（ｂ）の強誘電体層３１とバッファ層２６との間に電極を形成してゲート電極（Ｍ）２５とし、強誘電体層３１上の電極を強誘電体キャパシタ３の上部電極（Ｍ）３２としたＭＦＭＩＳ構造である。このＭＦＭＩＳ構造では、強誘電体キャパシタ３をチャネル領域上に形成しないで、別のところに形成してゲート電極２５と電気的に接続してもよい。
【００２３】
このＭＦＳ構造の動作について、図５（ｄ）を参照して説明すると、ゲート電極２５に正の電圧が印加されると、強誘電体層３１が図５（ｄ）に示されるように分極し、チャネル領域に電子が誘起されて空乏層が形成される。そのため、ドレイン２２・ソース２３間が導通となり表示部１を点灯させる。しかも、強誘電体層３１は、図６に示されるようにヒステリシス特性を有するため、ゲート電極２５への正の電圧印加が除去されても分極状態がそのまま維持され、導通（オン）の状態を保持する。すなわち、ＭＯＳトランジスタによる制御素子のゲートにゲート電極２５と半導体基板２１とで強誘電体層３１が挟持された強誘電体キャパシタ３が形成された構造となり、その強誘電体層３１によりデータを保持する。この関係は、図５（ｂ）および（ｃ）に示される構造でも同様に動作する。
【００２４】
表示素子１は、液晶表示素子や有機ＥＬ素子またはＬＥＤなどにより構成することができる。表示装置全体の大きさが数ｃｍ四方程度以下の非常に小さいマイクロディスプレーを構成するには、有機ＥＬ素子でも非常に駆動電流は小さく、有機ＥＬ素子は一定電流以上になれば電流値に応じた強さの発光をするため、その電流値を制御することにより、階調表示をしやすく好ましい。図１に示される例では、表示素子として有機ＥＬ素子が用いられている。
【００２５】
有機ＥＬ素子は、たとえば図７に示されるように、シリコンなどからなる基板（ウェハ）１１に形成された制御回路（ＬＳＩ）１１ａの出力電極と、ＳｉＯ₂などの絶縁膜１１ｂのコンタクト孔を介して接続されるように、Ａｌ、Ｃｕ、Ｍｇ、Ａｇなどからなる第１の電極１２が設けられている。その第１の電極１２の上に少なくともＥＬ発光層１４を有する有機層１７が設けられている。そして、その有機層１７の上に、たとえば酸化インジウムなどからなる光透過性の第２の電極１９が設けられることにより形成されている。有機層１７は、たとえばＮＰＤからなる正孔輸送層１３、キナクリドンまたはクマリンを１重量％ドープしたＡｌｑからなるＥＬ発光層１４、Ａｌｑからなる電子輸送層１５、ＬｉＦからなる電子注入層１６からなっている。なお、発光出力をモニターする場合には、第１の電極１２としてＩＴＯなどの透明電極が用いられることもある。
【００２６】
この有機層１７の材料を変えることにより発光色を変えることができたり、カラーフィルタを設けることにより、Ｒ、Ｇ、Ｂの３原色で１画素を形成するか、もしくは単色で、１００×１００程度以下の簡易なものから１０００×１０００程度以下になる精密な表示まで必要な画素数になるようにパターニングされて各画素がマトリクス状に形成されることにより、繊細なカラー表示で、数ｃｍ四方以下程度の非常に小形なマイクロディスプレーが形成される。
【００２７】
なお、表示素子１として、液晶パネルの各画素を用いる場合、前述のように、制御素子２および不揮発性データ保持部３をシリコン基板などに形成することが好ましいため、反射型の液晶パネルとすることが好ましい。反射型の液晶パネルとする場合、図８にマイクロディスプレーの一例の断面説明図が示されるように、シリコン基板上に形成された反射型の液晶パネル１０１の正面側にＲ、Ｇ、ＢのＬＥＤを設け、液晶の駆動と同期させてＬＥＤを制御することにより、細かい画素でカラー表示をすることができる。なお、１０２は人間の目の網膜上に直接結像するレンズで、１０３はケースを示している。
【００２８】
つぎに、図１に示される基本構造の動作について説明をする。この構造は、１つの画素を構成する有機ＥＬ素子１、ＭＯＳトランジスタ２および不揮発性のデータ保持部３の組がマトリクス状に設けられると共に、たとえば列方向に並ぶ各画素の有機ＥＬ素子１とＭＯＳトランジスタ２のソースおよびドレインとが直列に駆動ライン６とアースＧＮＤとの間に接続されている。この駆動ライン６は列方向に限らず、全画素を共通に接続することができる。そして、行方向に並ぶ各画素のＭＯＳトランジスタ２のゲート側が強誘電体キャパシタ（前述のＭＦＳ、ＭＦＩＳまたはＭＦＭＩＳ構造）３を介して制御ライン７に接続され、列方向に並ぶ画素のＭＯＳトランジスタ２のバックゲートが書込みライン８に接続されることにより、行ラインと列ラインの特定により画素を選択するマトリクスが形成されている。
【００２９】
すなわち、制御ライン７と書込みライン８との間に電圧を印加することにより、前述のように強誘電体層を分極させることができ、有機ＥＬ素子１のオンオフを制御する信号を制御素子であるＭＯＳトランジスタ２に印加すると共に、データ保持部３に書き込む。この場合、オンオフを逆転させる場合は、制御ライン７と書込みライン８との間に印加する電圧の正負を逆にすることにより変えることができ、オンオフを変化させる画素のみにその逆の電圧を印加することにより、各画素を常に表示状態に制御することができる。なお、後述する図３に示される例のように書込みラインがない場合には、列方向の画素を接続する選択ライン９との間で選択する画素が特定される。この行方向および列方向の接続はそれぞれ逆にしてもよい。
【００３０】
この構造で、ある画素Ｐに表示をする（データ保持部に書込みを行う）場合、たとえば図９にマトリクス状に形成された画素のうち、選択した画素Ｐに書き込む場合の各ラインへの印加電位の例が示されるように、いわゆる１／３Ｖ_cc方式で行う。すなわち、たとえば選択する画素の制御ライン７に書込み電圧１／３Ｖ_ccを印加し、その画素Ｐの書込みライン８に−２／３Ｖ_ccを印加し、他の制御ライン７には−１／３Ｖ_ccを、他の書込みライン８には０を印加することにより行う。これは、Ｖ_ccの電位を印加することにより書込みを行うが、画素Ｐの属する制御ラインにＶ_ccを印加し、書込みラインに０を印加すると、画素Ｐの属しない書込みラインに書込み防止用の電位Ｖ_ccを印加しなければならず、他の画素への影響を防止できないため使用できず、１／２Ｖ_ccと−１／２Ｖ_ccの印加により行うと、非選択画素に常に｜１／２Ｖ_cc｜が印加されることになり、非選択画素にかかってしまう電圧を最小にするという点から好ましくないためである。
【００３１】
この方法によれば、書込みが１／３Ｖ_cc方式で、非選択画素にも常に｜１／３Ｖ_cc｜の電圧が印加されること、バックゲート制御方式で、各セルのチャネル領域をウェルにより分離し、各セル間を離すか絶縁物で分離しなければならずセルが大型化すること、オンオフの制御のみで階調表示をしにくいことという難点はあるが、ＥＥＰＲＯＭやフラッシュメモリなどより遥かに優れた不揮発性の表示装置を構成することができる。
【００３２】
すなわち、ＥＥＰＲＯＭやフラッシュメモリでは、書込みや消去を１２Ｖという高電圧で行わなければならず、昇圧回路が必要になると共に消費電力が大きいこと、一旦消去してから書き込まなければならず書込みに数ミリ秒から数秒かかり遅いこと、書込み回数が１０⁵回程度と少なく、動画で１秒間に６０回ほど書き換える必要がある場合に寿命が短すぎること、などの動画を長時間表示する場合には致命的な問題がある。しかし、強誘電体キャパシタを用いれば、３Ｖ程度、１０ナノ秒以下の速さで書込みを行うことができ、しかも書換え回数も１０¹²回以上と長寿命である。
【００３３】
図２に示される構造は、前述の書込みが１／３Ｖ_cc方式およびオンオフの制御のみで階調表示をしにくいこと、という問題を解消する例である。すなわち、前述の強誘電体キャパシタ３と制御ライン７との間に選択トランジスタ４のソースおよびドレインが接続され、列方向に並ぶ各画素の選択トランジスタ４のゲートが選択ライン９と接続されている。すなわち、選択ライン９は書込みライン８と平行になるように接続されている。その結果、表示データを印加する画素を制御ライン７と選択ライン９とにより選択することができ、その選択した画素の属する制御ライン７と書込みライン８との間に、所望のしきい電圧となる電圧を印加するこにより、表示素子１への駆動電流を所望の値に制御することができる。
【００３４】
すなわち、選択トランジスタ４により１つの画素のみが選択されているため、他の画素への影響はなく、制御ライン７に印加する電位を任意に設定することができる。この場合、強誘電体キャパシタ３に低い電圧で分極させると、その中間の電圧に分極され、中間の電圧を維持するが、その前に、逆方向に電圧（負電圧）を印加することにより、高い電圧で書き込まれた分極を消去してから行う必要がある。この構造にすることにより、前述の１／３Ｖ_cc方式を用いないで表示データの印加を行うことができ、また、オンオフの制御のみではなく階調表示を行うことができる。
【００３５】
図３および図４に示される構造は、前述のバックゲート制御を解消し、セルを高集積化して表示装置全体を非常に小形化することができる構造である。すなわち、制御素子であるＭＯＳトランジスタ２および強誘電体キャパシタ３の接続部とアースＧＮＤ（図３の構造）または書込みライン８（図４の構造）との間ににキャパシタ５を接続し、制御ライン７とアースＧＮＤまたは書き込みライン８との間に電圧を印加することにより、制御素子であるＭＯＳトランジスタ２に表示データを印加すると共に、データ保持部である強誘電体キャパシタ３にその表示データを書き込む。図３の構造では、書込みラインが不用になるが、オンオフを逆転する場合に逆電位が必要となるため、２倍の電位得るための昇圧回路が必要となる。これに対して、図４の構造では、制御ライン７と書込みライン８との間で印加電位を逆にすればよいため、昇圧回路は不用であるという利点がある。
【００３６】
このキャパシタ５を介して書込みライン８に接続するのは、強誘電体キャパシタ３とＭＯＳトランジスタ２との接続部を直接書込みライン８に接続すると、強誘電体キャパシタ３の他端側も選択トランジスタ４を介して（絶縁層を介さないで）制御ライン７に接続されているため、強誘電体キャパシタ３の両電極とも電荷が移動し得る状態になり、電荷が移動し得る状態ではたとえ強誘電体の分極といえども分極が消滅してしまい、データを保持することができないからである。すなわち、この強誘電体キャパシタ３の一方の電極は、図３および４に示されるようにＭＯＳトランジスタ２のゲート絶縁膜またはキャパシタ５などにより電気的に絶縁されたフロートの状態になっている必要がある。
【００３７】
これらの構造にすれば、バックゲート制御をする必要がないため、バックゲートを各画素で独立させる必要がなく、セル間の間隔を小さくすることができ、高集積化することができる。しかも、印加電圧を効率よく強誘電体キャパシタ３に分圧して印加することができる。すなわち、図１または図２に示される構造では、半導体製造プロセス上の問題でＭＦＳ構造の高特性素子を作るのは難しいため、実務的にはＭＦＩＳ構造にする。しかし、ＭＦＩＳ構造では、強誘電体のキャパシタと誘電率の小さい絶縁膜のキャパシタとが直列接続され、その両端に電圧を印加する構造になるが、両端に印加された電圧は強誘電体キャパシタと低誘電率のキャパシタとに分圧して印加される。この電圧の分圧比は、それぞれの容量に反比例するため、誘電率が大きく容量の大きい強誘電体キャパシタには低い電圧しか印加されず、所望の分圧特性を得るのに高い電圧を必要とする。
【００３８】
一方、図３および図４に示されるように、ＭＦＩＳ構造の絶縁膜とは別のキャパシタ５を介して電圧を印加することができる構造にすることにより、キャパシタ５はトランジスタとは関係ないため、誘電率の大きい絶縁膜を用いたり、面積を大きくすることにより、キャパシタ５の容量を大きくすることができ、強誘電体キャパシタ３への分圧比を大きくすることができる。
【００３９】
図１０は、不揮発性データ保持部として、磁気抵抗素子（ＭＲ素子）３ｂを用いた例である。すなわち、制御素子であるＭＯＳトランジスタ２のゲート側にＭＲ素子３ｂを介して制御ライン７に接続したＭＲＡＭ（磁気抵抗メモリ）と表示素子１とが接続されて１画素を構成している。ＭＲ素子３ｂとＭＯＳトランジスタ２のゲートとの接続部は、抵抗Ｒ₁を介してアースＧＮＤに接続されている。
【００４０】
ＭＲ素子３ｂは、図１０（ｃ）に示されるように、非磁性層３０１を介して強磁性層３０２、３０３を両側に設け、電流を流すことにより磁化の向きを反転させて、両方の強磁性層３０２、３０３の磁化方向が平行（同じ方向）と反平行（逆方向）とで抵抗が異なる（反平行の場合の抵抗が大きい）ため、その抵抗の差により０と１（オンとオフ）を記憶させることができる。この書込み用の電流は図１０（ａ）の制御ライン７と書込みライン８との間に電流を流すことにより行い、オンかオフかは、制御ライン７とアースＧＮＤ間に流れる電流により、制御ラインの電位がＭＲ素子３ｂと抵抗Ｒ₁とで分圧される電圧Ｖ₁により、ＭＯＳトランジスタ２が制御されて表示素子１への印加が制御される。
【００４１】
すなわち、制御ライン７の電位Ｖ_BがＭＲ素子３ｂの抵抗Ｒ_MRと抵抗Ｒ₁とにより分圧され、Ｖ₁＝Ｖ_B・Ｒ₁／（Ｒ_MR＋Ｒ₁）となり、ＭＲ素子３ｂが低抵抗Ｒ_MR(ON)であれば、Ｖ₁＝Ｖ_B・Ｒ₁／（Ｒ_MR(ON)＋Ｒ₁）となり、ＭＲ素子３ｂが高抵抗Ｒ_MR(OFF)であれば、Ｖ₁＝Ｖ_B・Ｒ₁／（Ｒ_MR(OFF)＋Ｒ₁）となる。したがって、この電圧でＭＯＳトランジスタ２がオンオフするように制御ライン７の電圧Ｖ_Bを設定しておくことにより、表示状態に変化がない待機時には、この電圧を印加したままにすることにより、同じ表示を続けることができる。また、表示状態を変化させる書込みをするときは、選択する画素の制御ライン以外の制御ラインをアースＧＮＤとし、選択する画素の制御ライン７と書込みライン８との間に書込み用電圧を印加することにより、ＭＲ素子３ｂの抵抗を変化させる。
【００４２】
この構造では、前述の強誘電体を用いる場合と異なり、表示装置を動作させている間は、制御ライン７に電位Ｖ_Bを印加し続けなければならない。しかし、ＭＲ素子３ｂの中間層３０１に絶縁膜を用いることにより、ＭＲ素子３ｂの抵抗を非常に大きくすることができ、有機ＥＬ素子１と同程度の１０⁹Ω以上にすることができる。そのため、有機ＥＬ素子１を駆動する電位Ｖ_Dをそのまま印加することもでき、消費電力も余り増えず、駆動方法も簡単に行える。一方、画像の表示データをその都度全部印加しなおす必要はなく、変化する画像のみに新たなデータを印加すればよいため、１秒間に６０コマ程度で変化させる動画像をインターネットなどを介して伝送する場合でも、そのデータを非常に圧縮することができ、データ処理が非常に容易になる。
【００４３】
前述の例では、ＭＲ素子３ｂによるオンオフの例の説明であったが、明るさに変化を与えた階調表示をする場合、たとえば図１０（ｂ）に示されるように、制御ライン７１、７２、７３および書込みライン８１、８２、８３をそれぞれ複数組設け、異なる電流で磁化の程度を異ならせることにより、その抵抗値を異ならせることができ、ＭＯＳトランジスタ２の制御電圧を変化させることができ、階調表示をすることができる。
【００４４】
このように、不揮発性データ保持部として、ＭＲ素子を用いることにより、ＤＲＡＭと同程度に小さくすることができ、しかもその書換えを短時間で行うことができると共に、書換えは無限回程度行うことができる。そして、各画素の表示データを保持し続けるため、動画の表示データを転送する場合でも、そのデータ量が小さくなり、圧縮データを作ってまた復元するという作業が必要なくなり、非常に信号処理が容易になる。
【００４５】
図１１（ａ）〜（ｂ）は、不揮発性データ保持部を単電子メモリ３ｃで構成した例である。すなわち、図１１（ａ）は横型構造の例で、ＭＯＳトランジスタ２のゲート側に多層トンネル接合（ＭＴＪ）が形成されたもので、フラッシュメモリのように電子をトンネリングさせることにより、書込みを行うものである。このような構造にしても、制御ライン７と駆動ライン６との間に電圧を印加することにより、単電子メモリ３ｃに電位を保持することができ、表示状態をフローティング状態で保持することができる。その結果、前述の例と同様に、各画素の表示データを保持することができ、表示状態を変更する画素のみに新たな表示データを印加すればよい。
【００４６】
図１１（ｂ）は、同様の構造を縦型のＭＯＳＦＥＴで構成した例である。この構造では、制御素子としてのＭＯＳトランジスタ２とは別に縦型ＭＯＳＦＥＴと積層されたトンネル層からなっており、そのゲートが書込みライン９に、ドレインが制御ライン７に接続されることにより構成されている。なお、Ｃ_Cは内在的に形成されるキャパシタ（built-in coupling capacitor）である。動作としては、（ａ）の横型と同様に表示データを保持することができる。
【００４７】
このような構造にすることにより、書込み回数を大幅に増やすことができながら、フラッシュメモリと同様に電子をフローティングさせることができ、同じ表示であれば一々表示用のデータを印加しなくても、表示を続けることができ、省電力になると共に、データ量が非常に小さくなり、圧縮データと同様に簡単に転送することができる。
【００４８】
以上の各例では、表示素子１として有機ＥＬ素子を用いたが、表示素子としてＬＥＤの場合でも電流駆動で同様の回路構成で行うことができる。一方、表示素子として液晶デバイスを用いると、電圧駆動となるため、ＭＯＳトランジスタ２の制御電圧で液晶の明るさを変化させることはできず、オンかオフの２値表示となるが、前述の図１〜４に示されるのと同様の回路構成で、表示データを保持しながら画像表示を行うことができる。
【００４９】
【発明の効果】
本発明によれば、表示素子と不揮発性のメモリとを組み合せているため、全画素の表示データを常に書き換える必要がなく、表示状態を変化させる画素のみ新たな表示データを印加すればよい。そのため、不揮発性のメモリとして、強誘電体などを用いれば、書換えの電力を大幅に削減することができ、非常に省電力となり、マイクロディスプレーにしても非常に小形の電池で長時間に亘って動作させることができる。その結果、ＨＭＤ（Head Mounted Display）などの普及に寄与し、ウェラブルコンピュータやファインダー、ハンディフォンなどへの応用を促進させることができる。
【００５０】
さらに、各画素の表示データを保持しつづけることができるため、動画などの表示データを処理する場合でも、変化する画素のデータのみを処理すればよく、データ処理が非常に少なくてすみ、インターネット通信などによりデータ転送をする場合でも非常に少ないデータ量で簡単に処理することができる。
【００５１】
さらに、液晶ディスプレーにこの方法を用いることにより、変化のない画素は不揮発性の保持されたデータによる表示であり、表示データを変更する必要がないため、ジッターがなく、プロジェクターなどに用いた場合に、目にやさしい表示となる。
【図面の簡単な説明】
【図１】本発明による表示装置の一実施形態の基本的構成を示す説明図である。
【図２】図１の構成に選択トランジスタを設けた変形例の説明図である。
【図３】図２の構成にキャパシタを設けた変形例の説明図である。
【図４】図２の構成にキャパシタを設けた変形例の説明図である。
【図５】ＭＯＳトランジスタと強誘電体キャパシタを組み合せた強誘電体メモリ（ＦＲＡＭ）の構成の説明図である。
【図６】強誘電体のヒステリシス特性を示す説明図である。
【図７】有機ＥＬ素子の構成説明図である。
【図８】反射型液晶パネルによりマイクロディスプレーを構成する例の説明図である。
【図９】図１の構成でマトリクスを組んだ場合の動作例を説明する図である。
【図１０】不揮発性データ保持部としてＭＲ素子を用いた場合の構成説明図である。
【図１１】不揮発性データ保持部として単電子メモリを用いた場合の構成説明図である。
【図１２】従来の液晶パネルにより表示装置を構成する例の説明図である。
【符号の説明】
１表示素子
２ＭＯＳトランジスタ（制御素子）
３強誘電体キャパシタ（不揮発性データ保持部）
４選択トランジスタ
５キャパシタ

Claims

表示素子と、該表示素子を駆動するため該表示素子に印加する電圧または電流を制御するためドレインおよびソースの一方が前記表示素子に接続されるＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート電極と共用してまたは該ゲート電極に配線により接続して設けられる一方の電極を有し、前記ＭＯＳトランジスタに印加する制御データをフローティング状態で保持し得る不揮発性の強誘電体キャパシタとを有し、前記ＭＯＳトランジスタのドレインおよびソースの他方が駆動ラインに接続され、前記強誘電体キャパシタの他方の電極に選択トランジスタのドレインおよびソースの一方が接続され、該選択トランジスタのドレインおよびソースの他方が制御ラインに電気的に接続されると共に、該選択トランジスタのゲートが選択ラインに接続され、前記表示素子、ＭＯＳトランジスタ、選択トランジスタおよび強誘電体キャパシタの組が各画素として複数個マトリクス状に形成され、さらに、前記強誘電体キャパシタの一方の電極とアースまたは書込みラインとの間に、前記ＭＯＳトランジスタとは別に大きい容量で該強誘電体キャパシタへの分圧比を大きくすることができるキャパシタが接続されることにより、前記制御ラインとアースまたは書込みラインとの間で前記不揮発性の強誘電体キャパシタへのデータ書込みを行う不揮発性の表示装置。
前記表示素子が有機ＥＬ素子からなる請求項１記載の表示装置。
各画素を構成する表示素子をマトリクス状に配列し、該マトリクス状の各表示部のオンオフをそれぞれ制御することにより表示画像を順次変化させる表示装置の駆動方法であって、前記各表示素子の駆動を制御するＭＯＳトランジスタのゲートと一体でまたは該ゲートと電気的に接続して一方の電極が設けられる不揮発性の強誘電体キャパシタを設けることにより制御データをフローティング状態で保持し、前記表示素子の制御状態が変化しない画素には新たな表示データを印加しないで前記強誘電体キャパシタのデータにより表示をし、前記表示素子の表示状態が変化する画素のみに新たな表示データを印加して表示すると共に、そのデータを前記強誘電体キャパシタに記録し、前記新たな表示データの印加を行う場合には、前記強誘電体キャパシタの一方の電極とアースまたは書込みラインとの間に大きい容量で該強誘電体キャパシタへの分圧比を大きくすることができるキャパシタを前記ＭＯＳトランジスタとは別に接続しておいて、前記強誘電体キャパシタの他方の電極が接続される制御ラインとアースまたは書込みラインとの間に表示データを印加することにより行う不揮発性表示装置の駆動方法。