CN100585731C - 存储器件制造中的方法 - Google Patents

存储器件制造中的方法 Download PDF

Info

Publication number
CN100585731C
CN100585731C CN200580048829A CN200580048829A CN100585731C CN 100585731 C CN100585731 C CN 100585731C CN 200580048829 A CN200580048829 A CN 200580048829A CN 200580048829 A CN200580048829 A CN 200580048829A CN 100585731 C CN100585731 C CN 100585731C
Authority
CN
China
Prior art keywords
memory device
layer
printing
selecting
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580048829A
Other languages
English (en)
Other versions
CN101133460A (zh
Inventor
P·迪雷克勒夫
A·哈格斯特龙
H·G·古德森
P·-E·诺达尔
O·哈格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN101133460A publication Critical patent/CN101133460A/zh
Application granted granted Critical
Publication of CN100585731C publication Critical patent/CN100585731C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

在基于驻极体或铁电材料的电可极化存储材料的存储器件的制造方法中，存储器件包括具有在印刷工艺中专门地或部分地提供的电路结构的一层或多层。至少一个保护夹层提供于存储器件中的至少两层之间，所述保护夹层对于该器件的其它层的沉积中采用的任何溶剂显示出低溶度以及低渗透性。在制造存储器件、尤其是无源矩阵可寻址存储器件中使用驻极体或铁电存储材料。

Description

存储器件制造中的方法
技术领域
本发明涉及一种基于驻极体或铁电材料形式的电可极化存储材料的存储器件制造中的方法，其中该器件包括具有在印刷工艺中专门地或部分地提供的电路结构的一层或多层，其中所述一层或多层在随后的沉积步骤中沉积在公共基板上，完全或部分交叠地一层在另一层的顶部上或者并排，且其中至少一层用溶解在溶剂中的层材料沉积。
具体地，本发明涉及用于电路的材料和制造技术，其基于通过印刷工艺施加的有机材料。
更具体地，本发明可应用于在铁电聚合物上印刷导电聚合物电极，但是不限于该使用。
背景技术
很多研究人员和公司已经展示出通过印刷方法制造的有机电子器件。其大部分描述了其中有机材料的半导电特性用于实现器件功能的器件。全部聚合物场效应晶体管的印刷已经由Garnier等人公开[Garnier，F.，R.Hajlaoui等(1994)。“All-polymer field-effecttransistor realized by printing techniques.”，Science 265(16Sep.1994)pp.1684-1686]。该文件中，作者描述了怎样通过印刷有机导电和半导电的材料制造场效应晶体管。而且，其要求这种器件可通过使用不同的导电聚合物如聚苯胺、聚吡咯和聚酚噻来制造。作者写道“通过印刷技术由聚合物材料制造场效应晶体管。显示出高电流输出的器件特性对机械处理如弯曲或扭曲不敏感。通过适当技术实现的该全部有机柔性器件开辟了大面积、低成本塑料电子器件的道路”。该文献中用于印刷的技术看起来与常规的高容积印刷方法相差很多，但是仍通过非微电子器件制造常见的方法沉积材料。
更多已经确定的方法的使用例如由Hebner等报道[Hebner等“Ink-jet printing of doped polymers for organic light emittingdevices.”Applied Physics Letters72(5)pp.519-521(1998)]。作者声称“喷墨印刷用于直接沉积图案化发光聚合物掺杂膜。具有香豆素6(C6)、香豆素47(C47)和尼罗红染料的聚乙烯基咔唑(PVK)膜的发光与通过旋涂沉积的相同化合物膜的发光相似。具有低开启电压的发光二极管也以通过喷墨印刷沉积的掺杂有C6的PVK制造。着色的有机聚合物被印刷以形成尺寸范围为150-200μm且具有40-70nm厚度的特征。在报道的文章中，在通过物理汽相沉积沉积金属电极时仅印刷有源发射层。
通过印刷方法制造的其它器件由Andersson等在名称为“ActiveMatrix Displays Based on All-Organic Electrochemical SmartPixels Printed on Paper”的论文中报道[Andersson，P.，D.Nilsson等“Active Matrix Displays Basedon All-Organic ElectrochemicalSmart Pixels Printed on Paper.”，Adv.Materials 14(20)，pp.1460-1464(2002)]。在那作者印刷了导电聚合物结构以形成晶体管、电阻器以及显示元件。印刷层是通过增加印刷或减图案化形成的PEDOT:PSS。
PEDOT:PSS的印刷已经用于制造用于湿度传感器的转换器。这由Nilsson等人报道[Nilsson，D.，T.Kugler等，“An all-organicsensor-transistor based on a novel electrochemical transducerconcept printed electrochemical sensors on paper.”，Sensors and Actuators B 86，pp.193-197(2002)]。
使用印刷技术用于制造电子设备的另一种方法由Huang等人报道[Huang，Z.，P.-C.Wang等，“Selective deposition of conductingpolymers on hydroxyl-terminated surfaces with printedmonolayers of alkylsiloxanes as templates.”Langmuir(13)，pp.6480-6484(1997)]。印刷自组装单层用作沉积导电聚合物微结构的模板。即，不印刷导电聚合物本身。
在近些年中，已经提出并证实了基于作为存储物质的有机材料的存储结构和器件，特别是铁电聚合物。本文中特别感兴趣的是能够建立在柔性基板上并为其自身很好地提供简单且高容量的制造工艺的那些。通常，这纯粹涉及到无源标志或器件，其中在存储结构本身中不需要有源电子部件。每个存储单元是电容器状结构，其中存储物质例如铁电聚合物位于一对电极之间，且其中存储单元经由连接电极至电子驱动器或检测电路的导体来存取。后者例如位于存储器阵列的外围上或者位于分离的模块上。根据应用，每个标志或器件可以包含从一个单独的存储单元并且直到几百万个设置成矩阵阵列的单元。在该连接中，一些相关的基本单元结构和阵列配置在图1-7中示出。
制造问题在应用中是决定性的重要问题，其中将以非常高的容量制造低成本标志。在现有的对于有机基存储器件的文献中，很少聚焦于用于产生电结构如互连布线或单元电极的印刷技术。
美国专利申请No.2003/0,230,746A1公开了一种存储器件，其包括：第一半导电聚合物膜，其具有第一侧和第二侧，其中所述第一半导电聚合物膜包括有机掺杂剂；第一多个电导体，其基本相互平行地耦合到所述第一半导电聚合物层的所述第一侧；和第二多个电导体，其基本相互平行，耦合到所述第一半导电聚合物层的所述第二侧并基本上与所述第一多个电导体相互垂直，其中电荷定位于所述有机掺杂剂上。其声称可以喷墨印刷导电图案，但是没有描述其他印刷技术。所述存储器件使用半导电聚合物层，该半导电聚合物层包括掺杂剂，并通过定位于掺杂剂上的电荷写入信息，并且该存储器件是易失性的；如果不施加功率则该信息会丢失。
国际公开申请WO 02/0,029,706A1公开了一种电条型码，其包括：条型码电路，其存储电可读取的代码，其中该代码通过聚合物印刷工艺限定；和耦合到条型码电路的接口，用以允许条型码读取器存取存储在条型码电路中的代码。
根据低成本观点，基于有机存储材料的全印刷存储器件是有利的。用能够制造低成本产品的其它部分有效且节省成本地集成器件印刷需要使用现有印刷技术。一种这样的需求是现今使用且可能使用的墨水配方。印刷墨水需要溶剂，以实现恰当的粘度和干燥特性，用于成功地沉积所需的图案。但是，成功取决于对墨水中溶剂膨胀或溶解现存层并因此防止形成所需结构的问题的控制。
发明内容
因此，本发明的首要目的是提供一种包括印刷工艺且排除上述问题的制造方法。
上述目的以及其它特征和优点通过根据本发明的方法实现，本发明的方法特征在于在存储器件的至少两层之间提供至少一层保护夹层，所述保护夹层对于在该器件的其它层的沉积中使用的任何溶剂显示出低溶度和低渗透性，由此防止具有电路结构的所述一层或多层的溶解、膨胀或化学损伤。
通过阅读本发明优选实施例，其它的特征和优点将变得显而易见。
优选地，将保护层沉积为全局层。
优选地，将保护层沉积为图案化的层。
优选地，选择驻极体或铁电材料为聚合物、共聚物、低聚物、共低聚物、或者其混合物或组合物中的一种或多种。
优选地，选择所述驻极体或铁电材料为聚偏二氟乙烯PVDF、聚偏乙烯三氟乙烯共聚物P(VDF-TrFE)、聚脲、奇数尼龙、或聚氰乙烯中的一种或多种。
优选地，在柔性基板上构建所述存储器件。
优选地，将所述存储器件构建为电容器状结构的无源矩阵可寻址阵列。
优选地，选择具有大介电常数的保护层材料，所述大介电常数优选在频率范围1kHz-1GHz内大于10。
优选地，选择保护层材料为导电聚合物、或具有添加剂的导电聚合物中的一种或多种。
优选地，选择包括链接到膦酸基或其盐的分子部分的一种或多种保护层材料。
优选地，所述一种或多种材料包括聚乙烯膦酸PVPA。
优选地，选择保护层材料为选自聚噻吩、聚吡咯或聚苯胺、或其衍生物的组的导电聚合物。
附图说明
以下结合示范性实施例和实例的讨论，参考附图更详细地描述本发明，在图中：
图1示出了使用根据本发明的方法制造的一般存储器件结构；
图2-4是使用根据本发明的方法制造的存储器件中阵列存储单元的实例；
图5是使用根据本发明的方法制造的存储器件中无源矩阵可寻址存储单元阵列；
图6是使用根据本发明的方法制造的矩阵可寻址存储单元的截面；
图7是使用根据本发明的方法制造的无源矩阵可寻址存储单元的叠置阵列；
图8是通过使用根据本发明的方法制造的器件获得的极化滞后数据；和
图9是通过根据本发明的方法制造的器件获得的脉冲极化数据。
具体实施方式
为了理解本发明，现在给出用于制造现有技术有机存储器件的示例性方法的简要描述，其中可以通过印刷进行在一层或多层中有利地沉积电路结构。
所讨论的存储单元包括接近电可极化存储物质的容积的一对电极，其通常是铁电聚合物的形式，且通常是平行板电容器状结构。在图1中示出的该结构的不同部分是基板101、第一电极102、存储层103、保护层104和第二电极105。
该简单结构与传统存储技术中的存储单元形成强烈对比，其中与每个单元相联系地需要一个或多个晶体管或者其他半导电元件，并且低成本制造的结果是引人注目的。在下文中，基于上述简单结构的存储器件应当称作“无源存储器件”。
可以并排地将多个存储单元设置在公共基板上，每个单元具有图1中示出的一般结构，其中对每个单元的电存取通过分别连接至两个电极102、105中的每一个的线连接来实现。根据应用，多个存储单元的尺寸、形状、空间分布和电连接设置可变化；一些实例于图2-4中示出。图2示出了单个单元的阵列，其每个具有至两个电极的线连接。至线的其他电连接可采取多种形式，例如在公共基板上的接触焊垫上终止。图3示出了相似的设置，但是其中所有底部电极都被电连接，以降低布线复杂性。图4是一种变型，其中多个单元设置在导电表面上，该导电表面形成了每个单元中的公共底部电极，且其中每个单元具有其自身的单独电连接的顶部电极。该设置与图3中示出的那个的相似之处在于，其需要比图2的设置少的连接电极。图1-4中示出的所有结构都承载在铁电存储层顶部上和顶部电极层以下的保护层。
在本文中基板一般是柔性的，尽管情况可以并不总是这样。其可以是电绝缘的，例如是纸片、塑料箔、玻璃、板、纸板或这些材料中任一个的复合材料的形式。替换地，其可以是导电的，例如是具有绝缘涂层以避免电短路的金属箔的形式。在给定基板上的阵列存储单元可借助于在基板上的机械接触焊垫从外部电路单独地或者并行地进行电存取。替换地，在基板自身上或中可以结合有有源电路。如果后者是柔性的，则电路通常位于基于硅(非晶或多晶)或有机材料(聚合物或低聚物)的薄膜半导电材料中。
如果包括大量存储单元，则图5-7中示出的矩阵可寻址存储单元阵列提供了简单且紧凑的提供对各个单元的电存取用于写入、读取和擦除操作的装置。由于不存在开关晶体管用于在寻址操作中接通和关断存储单元，因此该存储器件结构被称作无源矩阵器件。基本上，这种类型的存储器件被形成有平行带状电极502的第一图案，其位于基板501上并被铁电存储材料503的全局层覆盖，所述全局层即铁电聚合物，其被保护层504覆盖，在其上方提供了另一电极图案505，该电极图案505同样包括平行带状电极，但是垂直于第一电极图案取向，以便形成垂直电极矩阵。铁电存储材料也可用作非连续层，即图案。第一电极图案可以例如被认为是矩阵可寻址存储器件的字线，而第二电极图案可被认为是其位线。在字线和位线之间的交叉点处，将存储单元506限定在存储材料层中的矩阵中。由此，存储器件将包括与矩阵中电极交叉点的数目相对应的多个存储单元。
上述基本结构的令人感兴趣的方面在于其提供了用于在彼此的顶部上叠置存储器阵列的机会，参见图7。这意味着能实现非常高容量的数据存储密度，且能在小的占用空间(footprint)上且以小的体积实现大的总数据存储容量。
所述电极可以是导电的或半导电的材料，其通常能借助宽范围的物理或化学装置由固相或液相施加。导电和半导电材料能悬浮或溶解以形成墨水，例如基于导电金属(例如银膏)、导电金属合金、导电金属氧化物、碳黑、半导电金属氧化物和本征导电有机聚合物(例如，聚苯胺，PEDOT)。
存储单元中的存储材料通常是有机铁电材料，例如含氟的低聚物或聚合物，如偏氟乙烯、或其聚合物聚偏氟乙烯(polyvinylidenefluoride)(PVDF)、或者共聚物，如聚(偏氟乙烯-三氟乙烯)(poly(vinylidenefluoride-trifluorethylene))(PVDF-TrFE)。其他实例是具有可强极化的端基的聚合物，如聚偏氰乙烯(polyvinylidene cyanide)(PVCN)。可以使用共聚物、三元共聚物和混合物(例如与聚甲基丙烯酸甲酯PMMA)来进行材料的优化。
在根据本发明的存储器件的制造中，要求在电极、互连布线、焊垫等中使用的印刷导电材料与标准物理和化学要求相符合，以实现可印刷性。这取决于在每一种情况下选择的印刷工艺，但是通常包括流变、溶度和变湿特性，以及与成本、毒性等相关的问题。所使用的溶剂的干燥特性尤其是挥发性将很大地影响制造工艺中能获得的速度。后者在高容量工艺中、例如在超低成本的标志和标签的制造中是极为重要的。
在很多实际感兴趣的情况中，以及如以下更详细描述的，优选基于本征导电有机聚合物的导电墨水。基于PEDOT:PSS的墨水具有能使得其在本文中特别有用的质量，且将在下面被更详细地描述。
具体地，本发明由铁电存储器件示例，其利用导电聚合物电极。在该实施例中，其中一个电极通过印刷方法沉积。保护层也由具有以下特性的导电聚合物构成：
1.抵挡住用于印刷工艺的水或溶剂。
2.不增加明显的(对于所讨论的器件设计)横向导电性，在打算被电分离的印刷导电聚合物特征之间产生泄漏电流。
3.沿着通过保护膜的方向(在相对电极之间的方向)的电特性必须有充分高的导电性或者高介电常数，以最小化在保护层上方的电场。
4.促进与铁电存储层和将被印刷到保护层顶部上的电极层的良好粘结。
PEDOT:PSS是满足这些要求的一种材料。PEDOT:PSS由水中的PEDOT和PSS以及异丙醇悬浮液构成。PEDOT是一种共轭有机聚合物聚(乙撑二氧噻吩)(poly(ethylenedioxythiophene))的简称，PSS是反离子聚磺苯乙烯(poly(styrenesulphonate))。PEDOT:PSS例如可在商标名Bayton P VP CH8000下从商业上获得。对于悬浮液，进一步添加下述：交联剂、缩水甘油基氧丙基三甲氧基硅烷(glycidyloxypropyltrimethoxysilane)(商标名Silquest A187)(0.45％)和含氟表面活化剂(Dupont Zonyl FS-300)(0.4％)。交联剂提供了不能溶解的材料且表面活性剂产生与疏水性和亲水性材料的兼容性。
存储器件以以下方式制造，其描述了用于获得一个存储单元的工艺，但是能延伸以同时形成非常大量的单元。
聚对苯二甲酸乙二醇酯(polyethyleneterephtalate)(PET)基板涂覆有导电聚合物(PEDOT-PSS)层(Agfa OrgaconTM)。该导电聚合物层然后通过减活工艺被图案化以形成存储单元的底部电极。活化工艺提供了一定面积的非导电层并因此形成了功能层。该实施例中图案化通过光刻来进行，其中所需图案通过利用UV光通过掩模曝光光致抗蚀剂层来限定。然后用湿化学显影剂显影光致抗蚀剂，结果得到这样的图案：其中用于减活的区域被曝光，而打算保持其特性的区域由光致抗蚀剂保护。该光刻工艺使用光致抗蚀剂Shipley MicropositS1813，其被旋涂至1，3μm的厚度并在100℃下烘焙20分钟。在热板上，两个步骤都在Karl Süss RC8THP半自动抗蚀剂涂布机中完成。该光致抗蚀剂在Karl Süss MA8掩模对准器中被曝光，且随后在槽(bath)中使用Tokyo Ohka Kogyo Co的显影剂NMD-3进行显影。
减活工艺通过将该结构浸入到水中的1％溶液的NaOCl中达30秒来完成。之后，通过在丙酮中溶解来去除光致抗蚀剂且该结构在异丙醇中进行漂洗。
然后将活化存储层沉积在底部电极上。该沉积通过自溶液旋涂来实现。铁电聚合物聚(偏乙烯三氟乙烯)(poly(vinylidenetrifluoroethylene))(PVDF-TrFE)以3％的浓度溶解在碳酸二乙酯(diethylcarbonate)中。该溶液沉积在基板上并被旋涂以形成厚度为120nm的膜。该膜随后在140℃中被退火30分钟。
通过由旋涂沉积全局层在铁电聚合物的顶部上形成界面层。该界面层由自水悬浮液沉积的PEDOT:PSS构成。该水悬浮液含有氟表面活性剂和基于硅烷的交联剂(Silquest A187)，其在沉积和退火之后使得PEDOT:PSS膜不可溶解。该层的厚度是40nm，且该层在130℃于对流加热炉中被退火60分钟。
在该工艺步骤之后，该顶部电极PEDOT:PSS通过丝网印刷被沉积。
上述的所有工艺步骤能通过印刷装置实现。例如，在用于底部电极的图案化工艺中，与光图案化的抗蚀剂相对应的保护层可以通过印刷形成。
之后，由上述制造工艺获得的器件被电特征化以研究其特性。铁电响应首先通过极化滞后测量来进行测量。这种测量包括施加电压至电极，在存储层上产生电场。电压按照三角波变化，且极化电流随时间被结合。绘制了记录的极化与施加的电压在一个周期的关系曲线。结果于图8中示出。该电压沿着水平轴绘制，且该极化沿着垂直轴绘制，两者都是以任意单位示出的。滞后回线的存在是功能铁电器件的证明。
另外，进行脉冲极化测量。短电压脉冲施加到电极，且记录极化电荷。脉冲串包括两个正脉冲，之后是两个负脉冲，其都具有相同的绝对值幅度。该测量协议通常被称作PUND(正上，负下)。所记录的脉冲极化被绘制在图9中示出的图中，其中时间沿着水平轴绘制且极化沿着垂直轴绘制，两个轴都具有任意单位。功能铁电器件分别通过第一与第三和第五与第七脉冲的脉冲幅度关系来验证。这些脉冲在图9中由箭头表示。第一极化脉冲明显大于第三极化脉冲，验证了与较小的非切换极化相比的大切换极化。相应地，第五和第七脉冲对于极化的相反方向显示出这个问题。
铁电聚合物存储器可在非光刻的连续制造工艺中制造。例如，如果用卷到卷方式制造的话，这能实现非常高的产量。与铁电聚合物存储器相关的基本问题是后沉积退火步骤，其通常包括10-30分钟在120℃和140℃之间的温度的加热。如果有机夹层被包括在存储单元中，则其需要附加的退火工序。如果使用多叠层存储结构，在聚合物存储器件中可以是8-16层那样多，则需要另外的退火步骤。这种叠层的总退火时间可以为6小时以上。很清楚，这与卷到卷、喷墨或者相似的非光刻高速工艺是不兼容的。因此，为了实现这种存储器系统十分必要的是，各个退火步骤以及总退火时间都被大大降低，优选降至秒(＜10s)而不是分钟。这将二者都应用于存储膜以及应用于保护夹层膜。
实现这个目的的可能路线是施加红外线(IR)和/或微波基退火等。在当前感兴趣的涉及水溶的或者有机液体基溶剂和有机固体的情况下，光谱吸收匹配通常易于实现。使用商业上可获得的IR和微波辐射源，本申请人已经利用聚合物膜证实了降至5秒以下的熔化/退火循环时间。
基于聚合物导电材料、例如包括磺酸(PEDOT:PSS)的电极材料需要一定的相对湿度(RH)以起到适当的作用。通常，这种RH应当在20-60％内。这在制造工艺中导致问题，其包括“干燥”条件(＜0.1％RH)。存在的另外的问题与在含有封装芯片的CMOS电路中不存在湿气是绝对必要的的事实相关。
不太严格的要求可以存在于使用有机电路的系统中，且因此尤其是在不具有有源电路或甚至多路复用部件的系统中。在这些情况下，聚合物存储器件仅包括聚合物存储膜和有机电极。在该应用中保持可接受的RH条件的可能的方法将包括封装器件内的“潮湿”粉末，例如采用薄膜的形状。这种潮湿膜可被进行修整以保持固定的RH级，例如40％，而与外部的RH和温度级无关。
沉积之后，保护层可经受紫外线(UV)辐射以促进交联。这是公知的技术，且在某些情况下可与特定添加剂组合，所述特定添加剂通过UV辐射被激活。这可用于在快速移动的制造情况下提供柔性、速度和控制。
最后，应当理解本发明决不限于具体印刷工艺，根据其适应性，任一种目前已知的印刷工艺都能用于本发明中。不排除新颖的和未来的印刷工艺也同样非常适合用于本发明的应用。

Claims (18)

1.一种基于驻极体或铁电材料形式的电可极化存储材料的存储器件制造中的方法，其中该器件包括具有在印刷工艺中专门地或部分地提供的电路结构的一层或多层，其中所述一层或多层在随后的沉积步骤中沉积在公共基板上，完全或部分交叠地一层在另一层的顶部上或者并排，且其中至少一层用溶解在溶剂中的层材料沉积，
其特征在于，在存储器件的至少两层之间提供至少一层保护夹层，所述保护夹层对于在该器件的其它层的沉积中使用的任何溶剂显示出低溶度和低渗透性，由此防止具有电路结构的所述一层或多层的溶解、膨胀或化学损伤。
2.如权利要求1的方法，
其特征在于将保护层沉积为全局层。
3.如权利要求1的方法，
其特征在于将保护层沉积为图案化的层。
4.如权利要求1的方法，
其特征在于选择驻极体或铁电材料为聚合物、共聚物、低聚物、共低聚物、或者其混合物或组合物中的一种或多种。
5.如权利要求4的方法，
其特征在于，选择所述驻极体或铁电材料为聚偏二氟乙烯PVDF、聚偏乙烯三氟乙烯共聚物P(VDF-TrFE)、聚脲、奇数尼龙、或聚氰乙烯中的一种或多种。
6.如权利要求4的方法，
其特征在于在柔性基板上构建所述存储器件。
7.如权利要求4的方法，
其特征在于将所述存储器件构建为电容器状结构的无源矩阵可寻址阵列。
8.如权利要求1的方法，
其特征在于，选择具有在频率范围1kHz-1GHz内大于10的介电常数的保护层材料。
9.如权利要求1的方法，
其特征在于选择保护层材料为导电聚合物、或具有添加剂的导电聚合物中的一种或多种。
10.如权利要求1的方法，
其特征在于选择包括链接到膦酸基或其盐的分子部分的一种或多种保护层材料。
11.如权利要求10的方法，
其特征在于所述一种或多种材料包括聚乙烯膦酸PVPA。
12.如权利要求1的方法，
其特征在于选择保护层材料为选自聚噻吩、聚吡咯或聚苯胺、或其衍生物的组的导电聚合物。
13.如权利要求12的方法，
其特征在于选择导电聚合物为具有反离子聚磺苯乙烯的聚乙撑二氧噻吩，PEDOT:PSS，形式为纯的或者具有添加剂的。
14.如权利要求12的方法，
其特征在于，选择与含硅烷的化合物交联的PEDOT:PSS。
15.如权利要求1的方法，
其特征在于，选择所述印刷工艺为喷墨印刷、丝网印刷、苯胺印刷、胶版印刷、电记录印刷、软光刻、激光印刷、或喷蜡印刷中的一种或多种。
16.如权利要求1的方法，
其特征在于，使用具有选自在包括红外辐射并延伸直到且包括微波辐射的范围内的波长的电磁辐射，对至少一层进行快速加热工艺以实现溶剂去除或退火。
17.如权利要求1的方法，
其特征在于，在受控制的湿度环境中进行至少一个沉积步骤。
18.如权利要求1的方法，
其特征在于，在沉积步骤的至少一个或多个中施加湿气密封层。
CN200580048829A 2004-12-30 2005-12-23 存储器件制造中的方法 Expired - Fee Related CN100585731C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20045727A NO322202B1 (no) 2004-12-30 2004-12-30 Fremgangsmate i fremstillingen av en elektronisk innretning
NO20045727 2004-12-30

Publications (2)

Publication Number Publication Date
CN101133460A CN101133460A (zh) 2008-02-27
CN100585731C true CN100585731C (zh) 2010-01-27

Family

ID=35209732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580048829A Expired - Fee Related CN100585731C (zh) 2004-12-30 2005-12-23 存储器件制造中的方法

Country Status (7)

Country Link
US (1) US20060160251A1 (zh)
EP (1) EP1831893A1 (zh)
JP (1) JP2008527690A (zh)
KR (1) KR100891391B1 (zh)
CN (1) CN100585731C (zh)
NO (1) NO322202B1 (zh)
WO (1) WO2006071122A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575575A (zh) * 2014-06-09 2017-04-19 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG135079A1 (en) * 2006-03-02 2007-09-28 Sony Corp Memory device which comprises a multi-layer capacitor
EP2016591A1 (en) * 2006-04-28 2009-01-21 Agfa-Gevaert Conventionally printable non-volatile passive memory element and method of making thereof.
JP5297633B2 (ja) 2006-11-22 2013-09-25 富士フイルム株式会社 反射防止フィルムの製造方法
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
US20090167496A1 (en) * 2007-12-31 2009-07-02 Unity Semiconductor Corporation Radio frequency identification transponder memory
US7573063B1 (en) * 2008-05-15 2009-08-11 Xerox Corporation Organic thin film transistors
JP5869112B2 (ja) 2011-06-27 2016-02-24 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
CN107039484B (zh) 2011-06-27 2020-09-15 薄膜电子有限公司 具有横向尺寸改变吸收缓冲层的电子部件及其生产方法
JP5865996B2 (ja) * 2012-03-30 2016-02-17 アルプス電気株式会社 導電パターン形成基板の製造方法
KR101382890B1 (ko) * 2012-06-21 2014-04-08 청주대학교 산학협력단 나노 박막을 이용한 전기 광학 변조기 및 그 제조방법
CN104409632B (zh) * 2014-05-31 2017-05-10 福州大学 一种多层结构有机阻变存储器的3d打印制备方法
CN104810361B (zh) * 2015-04-30 2019-01-29 于翔 一种存储器
EP3226271B1 (en) * 2016-04-01 2021-03-17 RISE Research Institutes of Sweden AB Electrochemical device
US10636471B2 (en) 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
CN105742501B (zh) * 2016-05-03 2018-07-06 苏州大学 基于经膦酸或三氯硅烷修饰的ito玻璃基底的有机电存储器件及其制备方法
US10832775B1 (en) 2019-07-18 2020-11-10 International Business Machines Corporation Cross-point array of polymer junctions with individually-programmed conductances that can be reset
CN111180582B (zh) * 2020-02-12 2021-12-21 福州大学 一种基于驻极体的突触晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022470A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体記憶装置及びその製造方法
JP2002026282A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
JP3901432B2 (ja) * 2000-08-22 2007-04-04 セイコーエプソン株式会社 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6541309B2 (en) * 2001-03-21 2003-04-01 Hewlett-Packard Development Company Lp Fabricating a molecular electronic device having a protective barrier layer
KR100424090B1 (ko) * 2001-06-25 2004-03-22 삼성에스디아이 주식회사 유기 전계 발광 소자용 정공 수송층, 그 정공 수송층을사용한유기 전계 발광 소자 및 그 소자의 제조 방법
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US7026079B2 (en) * 2002-08-22 2006-04-11 Agfa Gevaert Process for preparing a substantially transparent conductive layer configuration
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US20050006640A1 (en) * 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575575A (zh) * 2014-06-09 2017-04-19 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料
CN106575575B (zh) * 2014-06-09 2018-12-28 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料

Also Published As

Publication number Publication date
NO20045727D0 (no) 2004-12-30
KR100891391B1 (ko) 2009-04-02
CN101133460A (zh) 2008-02-27
KR20070087022A (ko) 2007-08-27
NO322202B1 (no) 2006-08-28
US20060160251A1 (en) 2006-07-20
EP1831893A1 (en) 2007-09-12
WO2006071122A1 (en) 2006-07-06
JP2008527690A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
CN100585731C (zh) 存储器件制造中的方法
EP1894203B1 (en) A method in the fabrication of a ferroelectric memory device
US7923264B2 (en) Ferroelectric passive memory cell, device and method of manufacture thereof
CN102682837B (zh) 半导体器件
US6962844B2 (en) Memory device having a semiconducting polymer film
CN100483774C (zh) 半导体器件及其形成方法
Touwslager et al. I-line lithography of poly-(3, 4-ethylenedioxythiophene) electrodes and application in all-polymer integrated circuits
WO2004015778A1 (en) Nonvolatile memory device
KR20180088414A (ko) 강유전체 기억 소자, 그의 제조 방법, 및 그것을 사용한 메모리 셀 및 그것을 사용한 무선 통신 장치
JP6208946B2 (ja) ポリマー／電解質の接点でスイッチングするコンダクタンスに基づくメモリデバイス
JP2004146430A (ja) 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
CN106575702A (zh) 具有多级操作的非易失性铁电存储器单元
CN1898747B (zh) 利用有机双极半导体的非易失性铁电薄膜设备和所述设备的制备方法
JP6350757B2 (ja) メモリアレイ、メモリアレイの製造方法、メモリアレイシート、メモリアレイシートの製造方法および無線通信装置
JP2003123047A (ja) 半導体装置及びその製造方法
EP1798732A1 (en) Ferroelectric passive memory cell, device and method of manufacture thereof.
JP2008518453A (ja) プリント可能な有機質不揮発性受動記憶要素とその製法
JP2001168295A (ja) 新規な誘電体の形成
TW552668B (en) Methods for forming an integrated circuit and an electronic device and methods for defining an electronic circuit from an electronic device array and defining an electronic device from a substrate or an electronic device array
TWI229884B (en) Solution processed devices
TW518760B (en) Solution processing
JP2007184462A (ja) 強誘電性記憶素子、その素子を含むデバイス及びその製法
JP2008306174A (ja) マルチスタック強誘電性ポリマーメモリ素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20101223